TWI861898B - 半導體晶片封裝及其製造方法 - Google Patents

Abstract

本文所述的一些實施例包括用於製造半導體晶片封裝的系統和技術，上述半導體晶片封裝包括形成在積體電路晶片的表面中的冷卻界面區。包括通道區和柱狀結構的組合的冷卻界面區可直接暴露於半導體晶片封裝之上及/或周圍的流體。

Description

半導體晶片封裝及其製造方法

本揭露是關於半導體晶片封裝及其製造方法，特別是關於包括冷卻界面區的半導體封裝及其製造方法。

半導體晶片封裝可包括來自半導體晶片的一個或多個積體電路(IC)晶片或晶片，例如晶片上系統(SoC)積體電路晶片、動態隨機存取記憶體(DRAM)積體電路晶片，或高頻寬記憶體(HBM)積體電路晶片。半導體晶片封裝可包括提供一個或多個積體電路晶片與基板之間的界面的中介層。半導體晶片封裝可更包括一個或多個連接結構以提供在一個或多個積體電路晶片、中介層和基板之間用於信號傳輸的電性連接。另外及/或替代地，積體電路晶片可不使用中介層而垂直堆疊及/或直接接合。

本揭露一些實施例提供一種半導體晶片封裝，半導體晶片封裝包括基板以及積體電路晶片。積體電路晶片安裝至基板，且在遠離基板的一側具有冷卻界面區，包括通道區以及一列柱狀結構。一列柱狀結構包括第一柱狀結構以及第二柱狀結構。第一柱狀結構大致垂直延伸至通道區的底部上方的第一高度。第二柱狀結構，大致垂直延伸至通道區的底部上方的第二高度，其中第一柱狀結構和第二柱狀結構通過通道區隔開，以及其中第二高度相對小於第一高度。

本揭露另一些實施例提供一種半導體晶片封裝，半導體晶片封裝包括積體電路晶片以及一個或多個連接結構。積體電路晶片在第一側具有冷卻界面區，且在積體電路晶片的俯視圖中包括通過多個通道區隔開的至少兩行和至少兩列柱狀結構的陣列，其中陣列配置為使用熱對流將熱量從積體電路晶片傳遞至流體。連接結構連接至積體電路晶片的與第一側相對的第二側，其中連接結構配置為使用熱傳導將熱量從積體電路晶片傳導至積體電路晶片下方的基板。

本揭露又一些實施例提供一種半導體晶片封裝的製造方法，方法包括在積體電路晶片中沿第一水平軸形成第一組柱狀結構，其中在積體電路晶片的俯視圖中，第一組柱狀結構包括通過通道區隔開的第一柱狀結構和第二柱狀結構，其中第一柱狀結構延伸至通道區的底部上方的第一高度，以及其中第二柱狀結構延伸至通道區的底部上方的第二高度；以及在積體電路晶片中，沿第二水平軸形成第二組柱狀結構，第二水平軸大致平行於第一水平軸，其中在積體電路晶片的俯視圖中，第二組柱狀結構包括通過通道區隔開的第三柱狀結構和第四柱狀結構，其中第三柱狀結構延伸至通道區的底部上方的第一高度，以及其中第四柱狀結構延伸至通道區的底部上方的第二高度。

以下的揭露內容提供了許多不同實施例或範例，以便實施本揭露不同部件。下文描述了組件及排列之特定實例以簡化本揭露。當然，此些範例僅為示例而非侷限本揭露。舉例來說，在若是說明書敘述第一部件形成於第二部件上方或之上，即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例，亦可能包含了有額外部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。此外，本揭露可在各種示例中重複參考元件符號及/或字母。這種重複是為了簡單和清楚的目的，並且其本身並不規定所討論的各種實施例及/或配置之間的關係。

此外，為其與空間相關用語。例如“在…下方”、“之下”、“下”、“在…上方”、“上”及類似的用語，係為了便於描述圖式中一個元件或部件與另一個(些)元件或部件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被參考不同方位(旋轉90度或其他方位)，且在此使用的空間相關詞也可依此對應地解釋。

在一些情況下，半導體晶片封裝可包括積體電路(IC)晶片，例如動態隨機存取記憶體(DRAM)積體電路晶片、晶片上系統(SoC)積體電路晶片及/或另一類型的積體電路晶片。如果半導體晶片封裝不能以使積體電路晶片的溫度滿足臨界值(例如，接面溫度臨界值)的速率散熱，則在工作週期(duty cycle)期間由積體電路晶片產生的熱量可能損壞積體電路晶片。

為了散熱，半導體晶片封裝可包括疊層，包括熱界面材料、散熱組件及/或蓋組件等。疊層的頂面(例如，蓋組件等)可具有大致平面的輪廓。由於大致平面的輪廓，流過半導體封裝的流體可以層流為主，從而降低來自半導體封裝的對流熱傳遞率。另外，疊層可能會增加半導體晶片封裝的厚度以佔用包括半導體晶片封裝的運算系統中的空間。另外，用於製造疊層的多個製造步驟可能會消耗製造設施的資源(例如，製造工具、材料及/或運算資源等)，並且相對於製造沒有疊層的半導體晶片封裝的另一個製造設施，會降低製造設施的效率。

本揭露描述的一些實施例包括用於製造半導體晶片封裝的系統和技術，上述半導體晶片封裝包括形成在積體電路晶片表面中的冷卻界面區。包括通道區和柱狀結構的組合的冷卻界面區可直接暴露於在半導體晶片封裝之上及/或周圍的流體。

以這種方式，相對於未包括冷卻界面區的半導體封裝，冷卻界面區造成流體的湍流會增加從半導體晶片封裝的對流熱傳遞速率。另外，相對於包括熱界面材料、散熱組件及/或蓋組件的另一種半導體晶片封裝，可減少半導體晶片封裝的厚度。半導體晶片封裝減少的厚度可節省運算系統中的空間，可使運算系統的尺寸縮小，及/或可使半導體晶片封裝用於小形狀因子應用，例如行動運算和物聯網(IoT)。此外，相對於製造包括熱界面材料、散熱組件及/或蓋組件的半導體晶片封裝的另一製造設施，包括冷卻界面區的半導體晶片封裝可提高製造設施的效率。

第1圖是示例的環境100的示意圖，在示例的環境100中可實現本文所述的系統及/或方法。如第1圖所示，環境100可包括多個半導體製程工具組105-150和傳輸工具組155。多個半導體製程工具組105-150可包括重分佈層(RDL)工具組105，平面化工具組110、連接工具組115、自動測試設備(ATE)工具組120、分割工具組125、晶片附接工具組130、封裝工具組135、印刷電路板(PCB)工具組140、表面黏著(SMT)工具組145和成品工具組150。示例的環境 100的半導體製程工具組105-150 可包含在一個或多個設施中，例如半導體無塵室或半-無塵室、半導體晶圓代工廠、半導體加工設施、外包組裝和測試(OSAT)設施及/或製造設施等。

在一些實施例中，半導體製程工具組105-150和通過半導體製程工具組105-150執行的操作分佈在多個設施中。此外，或替代地，可跨多個設施來細分半導體製程工具組105-150中的一個或多個。可根據半導體封裝的類型或半導體封裝的完成狀態而變化半導體製程工具組105-150執行的操作順序。

一個或多個半導體製程工具組105-150 可執行操作的組合，以組裝半導體封裝(例如，將一個或多個積體電路晶片附接到基板，其中基板提供到運算裝置的外部連接等)。此外，或替代地，一個或多個半導體製程工具組105-150可執行操作的組合以確保半導體封裝的品質及/或可靠度(例如，在製造的各個階段測試和分類一個或多個積體電路晶片及/或半導體封裝)。

半導體封裝可對應於一種類型的半導體封裝。舉例來說，半導體封裝可對應於覆晶(FC)類型的半導體封裝、球柵陣列(BGA)類型的半導體封裝、多晶片封裝(MCP)類型的半導體封裝或晶片級封裝(CSP)類型的半導體封裝。此外，或替代地，半導體封裝可對應於塑膠無引線晶片載體(PLCC)類型的半導體封裝、系統級封裝(SIP)類型的半導體封裝、陶瓷無引線晶片載體(CLCC)類型的半導體封裝，或薄型小外形封裝(TSOP)類型的半導體封裝等。

重分佈層工具組105包括一個或多個工具，能夠在半導體基板(例如，半導體晶圓等)上形成一個或多個材料圖案層(例如，介電層、導電重分佈層及/或垂直連接存取結構(通孔)等)。重分佈層工具組105可包括一個或多個微影工具的組合(例如，微影曝光工具、光阻分配工具、光阻顯影工具或光阻灰化工具等)、一個或多個蝕刻工具的組合(例如，基於電漿的蝕刻工具、乾蝕刻工具或濕蝕刻工具等)，以及一個或多個沉積工具(例如，化學氣相沉積(CVD)工具、物理氣相沉積(PVD)工具、原子層沉積(ALD)工具或電鍍工具等)。在一些實施例中，包括多種類型的此類工具的示例的環境100作為重分佈層工具組105的一部分。

平坦化工具組110包括能夠研磨或平坦化半導體基板(例如，半導體晶片)的各層的一個或多個工具。平坦化工具組110還可包括能夠薄化半導體基板的工具。平坦化工具組110可包括化學機械平坦化(CMP)工具或研磨工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為平面化工具組110的一部分。

連接工具組115包括能夠形成連接結構(例如，導電結構)的一個或多個工具作為半導體封裝的一部分。由連接工具組115形成的連接結構可包括線、螺柱、柱、凸塊或焊球等。連接工具組115形成的連接結構可包括金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料等材料，或鈀(Pd)材料等。連接工具組115可包括凸塊工具、打線接合工具或電鍍工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為連接工具組115的一部分。

自動測試設備工具組120包括能夠測試一個或多個積體電路晶片及/或半導體封裝(例如，封裝後的一個或多個積體電路晶片)的品質和可靠度的一個或多個工具。自動測試設備工具組120可執行晶圓測試操作、已知良好晶片(KGD)測試操作、半導體封裝測試操作或系統級(例如，充滿一個或多個半導體封裝及/或一個或多個積體電路晶片的電路板)測試操作等示例。自動測試設備工具組120可包括參數測試器工具、速度測試器工具及/或老化工具等。此外，或替代地，自動測試設備工具組120可包括探測器工具、探測卡工具、測試界面工具、測試插座工具、測試處理器工具、老化測試板工具及/或老化測試板裝載/卸載工具等。在一些實現中，示例的環境100包括多種類型的此類工具作為自動測試設備工具組120的一部分。

分割工具組125包括能夠從載體分割(例如，分離、移除)一個或多個積體電路晶片或半導體封裝的一個或多個工具。舉例來說，分割工具組125可包括從半導體基板切割一個或多個積體電路晶片的切割工具、鋸切工具或雷射工具。此外，或替代地，分割工具組125可包括從導線架切除半導體封裝的修整成形工具。此外，或替代地，分割工具組125可包括從有機基板材料的條帶或面板移除半導體封裝的銑削工具或雷射工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為分割工具組125的一部分。

晶片附接工具組130包括能夠將一個或多個積體電路晶片附接至中介層、導線架及/或有機基板材料條等的一個或多個工具。晶片附接工具組130可包括取放工具、貼合工具、回流工具(例如，爐管)、焊接工具或環氧樹脂點膠工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為晶片附接工具組130的一部分。

封裝工具組135包括能夠封裝一個或多個積體電路晶片(例如，附接至中介層、導線架或有機基板材料帶的一個或多個積體電路晶片)的一個或多個工具。舉例來說，封裝工具組135可包括將一個或多個積體電路晶片封裝在塑膠模封化合物中的模製工具。此外，或替代地，封裝工具組135可包括點膠工具，其在一個或多個積體電路晶片和下面的表面(例如，中介層或有機基板材料條等等)之間填滿環氧樹脂聚合物底部填充材料。在一些實現中，示例的環境100包括多種類型的此類工具作為封裝工具組135的一部分。

印刷電路板工具組140包括能夠形成具有一層或多層導線的印刷電路板的一個或多個工具。印刷電路板工具組140 可形成一種類型的印刷電路板，例如單層印刷電路板、多層印刷電路板或高密度連接(HDI)印刷電路板等。在一些實施例中，印刷電路板工具組140使用一層或多層增層膜(buildup film)材料及/或玻璃纖維增強環氧樹脂材料形成中介層及/或基板。印刷電路板工具組140可包括層壓工具、電鍍工具、微影工具、雷射切割工具、取放工具、蝕刻工具、點膠工具、接合工具及/或固化工具(例如，爐管) 等。在一些實施例中，示例的環境100包括多種類型的此類工具作為印刷電路板工具組140的一部分。

表面黏著工具組145包括能夠將半導體封裝安裝到電路板(例如，中央處理單元(CPU) 印刷電路板、記憶體模組印刷電路板、汽車電路板及/或顯示系統板等)的一個或多個工具。表面黏著工具組145可包括模板工具、錫膏印刷工具、取放工具、回流工具(例如，爐管)及/或檢查工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為表面黏著工具組145的一部分。

成品工具組150包能夠準備包括半導體封裝的最終產品以運送給客戶的一個或多個工具。成品工具組150可包括捲帶工具、取放工具、承載托盤堆疊工具、裝箱工具、跌落測試工具、轉盤工具、受控環境儲存工具及/或密封工具等。在一些實施例中，示例的環境100包括多種類型的此類工具作為成品工具組150的一部分。

傳輸工具組155包括能夠在半導體製程工具105-150之間傳輸在製品(WIP)的一個或多個工具。傳送工具組155可配置成容納一個或多個傳輸載體，例如晶圓傳輸載體(例如，晶圓盒或前開式晶圓傳送盒(FOUP)等)、晶片載體傳送載體(例如，薄膜框架等)及/或封裝運輸載體(例如，聯合電子裝置工程(JEDEC)托盤或載帶捲盤等)。運輸工具組155還可配置為在運輸載體之間轉移及/或組合在製品。運輸工具組155可包括取放工具、傳送工具、機械臂工具、高架起重機運輸(OHT)工具、自動材料處理系統(AMHS)工具及/或其他類型的工具。在一些實施例中，示例的環境100包括多種類型的此類工具作為傳輸工具組155的一部分。

半導體製程工具組105-150中的一個或多個可執行一個或多個製造操作。舉例來說，並且如結合第4A-4J圖和本文其他地方所示的更詳細描述。一個或多個製程工具組105-150可執行一系列製造操作以形成半導體晶片封裝的冷卻界面區。上述系列製造操作包括在積體電路晶片中沿第一水平軸形成第一組柱狀結構，其中在積體電路晶片的俯視圖中，第一組柱狀結構包括通過通道區隔開的第一柱狀結構和第二柱狀結構，其中第一柱狀結構延伸至通道區的底部上方的第一高度，且第二柱狀結構延伸至通道區底部的上方的第二高度。上述系列製造操作包括在積體電路晶片中沿著大致平行於第一水平軸的第二水平軸形成第二組柱狀結構，其中在積體電路晶片的俯視圖中，第二組柱狀結構包括通過通道區隔開的第三柱狀結構和第四柱狀結構，其中第三柱狀結構延伸至通道區的底部上方的第一高度，並且第四柱狀結構延伸至通道區的底部上方的第二高度。

第1圖中所示的成套工具的數量和配置是提供作為一個或多個示例。實際上，可能存在與第1圖中所示的工具組不同的附加工具組、不同的工具組或不同配置的工具組。此外，可在單一工具組中實現第1圖中所示的兩個或更多個工具組，或者第1圖中所示的一個工具組可實現為多個分佈式工具組。此外，或替代地，環境100的一個或多個工具組可執行描述為由環境100的另一工具組執行的一個或多個功能。

第2A-2D圖是包括本揭露所述的示例冷卻界面區的半導體晶片封裝205的實施例200的示意圖。在一些實施例中，半導體晶片封裝205對應於高性能運算(HPC)半導體封裝。

如第2A圖的側視圖所示，半導體晶片封裝205可包括一個或多個積體電路晶片(例如，晶片上系統(SoC)積體電路晶片210及/或動態隨機存取記憶體(DRAM)積體電路晶片215等)。半導體晶片封裝205可包括具有一層或多層導線225的中介層220(例如，中間基板)。中介層220可包括一層或多層介電材料、聚合物材料、陶瓷材料及/或矽材料等。在一些實施例中，中介層220對應於包括玻璃增強環氧樹脂層壓材料層及/或預浸材料層(例如，複合纖維/樹脂/環氧樹脂材料)等的印刷電路板(PCB)。此外，或替代地，中介層220的一層或多層可包括增層膜材料。

導線225可包括一種或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料，或者鈀(Pd)材料等。在一些實施例中，中介層220包括連接一層或多層導線225的一個或多個導電垂直存取連接結構(通孔)。

如第2圖所示，晶片上系統積體電路晶片210和動態隨機存取記憶體積體電路晶片215使用多個連接結構230連接(例如，安裝)到中介層220。連接結構230可包括螺柱的一種或多種組合、柱、凸塊或焊球等。連接結構230可包括一種或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，一種或多種材料可為無鉛的(Pb-free)。

連接結構230 可將晶片上系統積體電路晶片210和動態隨機存取記憶體積體電路晶片215的底面上的接腳(例如，焊墊)連接至中介層220的頂面上的接腳。在一些實施例中，連接結構230可括用於信號傳輸的一個或多個電性連接(例如，晶片上系統積體電路晶片210、動態隨機存取記憶體積體電路晶片215和中介層220的相應接腳電性連接至晶片上系統積體電路晶片210、動態隨機存取記憶體積體電路晶片215和中介層220的相應電路及/或導線)。

在一些實施例中，連接結構230可包括用於附接目的及/或間隔目的的一個或多個機械連接(例如，晶片上系統積體電路晶片210、動態隨機存取記憶體積體電路晶片215和中介層220的相應接腳未電性連接至晶片上系統積體電路晶片210、動態隨機存取記憶體積體電路晶片215和中介層220的相應電路及/或導線)。在一些實施例中，連接結構230中的一個或多個可在電性上和機械上兩者發揮作用。

模封化合物235可包封半導體晶片封裝205的一個或多個部分，包括晶片上系統積體電路晶片210及/或動態隨機存取記憶體積體電路晶片215的部分。在半導體晶片封裝205的製造期間及/或在半導體晶片封裝205的現場使用期間，模封化合物235(例如，塑膠模封化合物等)可保護晶片上系統積體電路晶片210及/或動態隨機存取記憶體積體電路晶片215免於損壞。

半導體晶片封裝205可包括具有一層或多層導線245的基板240。基板240可包括一層或多層介電材料，例如陶瓷材料或矽材料。在一些實施例中，基板240對應於包括玻璃增強環氧樹脂層壓材料層及/或預浸材料層(例如，複合纖維/樹脂/環氧樹脂材料)等的印刷電路板。另外，或替代地，基板240的一層或多層可包括增層膜材料。

導線245可包括一種或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料，或者鈀(Pd)材料等。在一些實施例中，基板240包括連接一層或多層導線245的一個或多個導電垂直存取連接結構(通孔)。

如第2A圖中所示，使用多個連接結構250將中介層220連接(例如，安裝)到基板240。連接結構250可包括螺柱、柱、凸塊、或焊球等。在一些實施例中，連接結構250對應於可控熔塌焊接高度之覆晶互連技術(controlled collapse chip connection，C4)連接結構。連接結構250可包括一種或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，一種或多種材料可為無鉛的(Pb-free)。

連接結構250可將中介層220的底面上的接腳(例如焊盤)連接至基板240的頂面上的接腳。在一些實施例中，連接結構250可包括用於信號傳輸的一個或多個電性連接(例如，中介層220和基板240的對應接腳電性連接至中介層220和基板240的相應電路及/或導線)。在一些實施例中，連接結構250可包括用於附接目的及/或間隔目的的一個或多個機械連接(例如，相應電路及/或導線的中介層220和基板240的對應焊盤未電性連接至中介層220和基板240)。在一些實施例中，連接結構250中的一個或多個可在電性上和機械上兩者發揮作用。

半導體晶片封裝205可包括連接至基板240的底面上的接腳(例如，焊墊)的多個連接結構255。連接結構255可包括螺柱、柱、凸塊、或焊球等。連接結構255可包括一種或多種材料，例如金(Au)材料、銅(Cu)材料、銀(Ag)材料、鎳(Ni)材料、錫(Sn)材料、鉛(Pb)材料或鈀(Pd)材料等。在一些實施例中，一種或多種材料可為無鉛的(Pb-free)。在一些實施例中，連接結構255對應於C4連接結構。

連接結構255可用於使用表面黏著(SMT)製程將半導體晶片封裝205(例如，基板240)附接到電路板(圖未顯示)。在一些實施例中，連接結構255可提供用於信號傳輸的電性連接(例如，基板240和電路板的對應接腳可電性連接至基板240和電路板的相應電路及/或導線)。在一些實施例中，連接結構255可提供用於附接目的及/或間隔目的之與電路板的機械連接(例如，基板240和電路板的相應焊盤可不電性連接至相應的電路及/或導線基板240和電路板)。在一些實施例中，連接結構255中的一個或多個可提供機械連接和電性連接兩者。

半導體晶片封裝205可包括具有熱傳導機制的熱控網路(thermal control network)。作為示例和一些實施例，連接結構230、連接結構250和連接結構255可傳導來自晶片上系統積體電路晶片210及/或動態隨機存取記憶體積體電路晶片215的熱量，最終從半導體晶片封裝205散熱。

如第2A圖進一步所示，半導體晶片封裝205的一個或多個積體電路晶片(例如，晶片上系統積體電路晶片210、動態隨機存取記憶體積體電路晶片215及/或另一個積體電路晶片)可包括冷卻界面區260。冷卻界面區260可配置為暴露於流體265以使用對流熱傳遞機制從半導體晶片封裝205傳遞熱量。冷卻界面區260可在沒有中間熱界面材料、中間散熱組件及/或中間蓋組件的情況下傳遞熱量。

如結合第2B-2D圖和本文其他地方所述，冷卻界面區260可包括柱狀結構及/或通道區的組合。柱狀結構及/或通道區的組合可對應於異質結構(例如，不同成分及/或不同組件的組合)。

相對於未包括冷卻界面區260的另一半導體封裝，冷卻界面區260造成流體265的湍流(turbulent flow)以增加的半導體晶片封裝205的對流熱傳遞速率。此外，柱狀結構的使用可增加可通過流體265的流動接觸的表面積的量這增加可通過其將熱量從半導體晶片封裝205傳遞出去的表面積的量。此外，或替代地，相對於包括熱界面材料、散熱器組件及/或蓋組件的其他半導體晶片封裝，可減少半導體晶片封裝205的厚度，從而節省運算系統中的空間。此外，或替代地，相對於製造包括熱界面材料、散熱器組件/或蓋組件的另一製造設施的效率，包括冷卻界面區260的半導體晶片封裝205可增加製造設施的效率。

第2B圖顯示包括冷卻界面區260的細節的側視圖。如第2B圖所示，冷卻界面區260可被包括在積體電路晶片的背側表面中(例如，晶片上系統積體電路晶片210的背側表面等)。冷卻界面區260可包括一個或多個通道區，包括通道區270和通道區275等。冷卻界面區260可更包括一列柱狀結構，包括柱狀結構280和柱狀結構285等。在一些實施例中，並且如第2B圖所示，通道區275在柱狀結構280和柱狀結構285之間(例如，通道區275將柱狀結構280和柱狀結構285隔開)。通道區275可與柱狀結構280的一側相鄰，且通道區270可與柱狀結構280的相對側相鄰。在一些實施例中，通道區270、通道區275、柱狀結構280及/或柱狀結構285包括多孔表面290。多孔表面290可使流體265能夠通過毛細管作用流入積體電路晶片的表面的一部分。包括多孔表面290的柱狀結構或通道區提供增加流體265可接觸積體電路晶片的表面積的量，使其能夠增加遠離積體電路晶片的熱傳遞。

冷卻界面區260的特徵可包括一個或多個維度特性。舉例來說，柱狀結構280可大致垂直延伸至通道區270的底部上方的高度D1，且柱狀結構285可大致垂直延伸至通道區270底部上方的高度D2。在一些實施例中，高度D1相對大於高度D2 (例如，高度D2相對小於高度D1)。作為示例，高度D2與高度D1的比(例如，D2:D1)可約大於1.2，其中高度D2的範圍包括為約0.3 mm至約3.5 mm。

如果高度D2與高度D1的比D2:D1 約小於1.2，則在從冷卻界面區260 進行對流傳熱期間，氣泡可能不會從柱狀結構280 及/或柱狀結構285分離，從而降低作為對流傳熱組件的冷卻界面區的有效性。另外，或替代地，如果高度D2約小於0.3 mm，則可能不會充分增加冷卻界面區260的表面積，以提高對流傳熱的速率。此外，或替代地，如果高度D2約大於3.5 mm，則可能增加冷卻界面區260的製造成本。然而，高度D2與高度D1的比D2:D1和高度D2的其他值和範圍在本揭露的範圍內。

通道區275可包括寬度D3，且通道區270可包括寬度D4。在一些實施例中，寬度D4相對大於寬度D3 (例如，寬度D4相對小於寬度D3)。作為示例，寬度D4與寬度D3的比率(例如，D4:D3)可約大於3:2，其中寬度D4約大於10 µm。

如果寬度D4與寬度D3的比率 D4:D3 約小於3:2，則冷卻界面區260的表面可能變乾(例如，“變乾”)以降低作為對流傳熱部件的冷卻界面區260的有效性。另外，或替代地，如果寬度D4約小於10 µm，則可能會增加被動流體系統(例如，供應流體265的非泵送系統)的流動阻力以增加對流傳熱的有效性。然而，寬度D4與寬度D3的比率D4:D3和寬度D4的其他值和範圍在本揭露的範圍內。

另外，或替代地，多孔表面290中包括的孔隙的寬度D5的範圍可包括在大於0 µm且約小於15µm。如果寬度 D5約大於15 µm，則在來自冷卻界面區260的對流傳熱期間，孔隙可能會有弱的或不足夠的毛細管力，上述毛細管力可使流體265流入多孔表面290 且有助於流體(例如，流體265)的湍流 (例如，增加流體265的雷諾數以增加對流傳熱速率等)。然而，寬度D5的其他值和範圍也在本揭露的範圍內。

如第2A和2B圖所示，裝置(半導體封裝)的實施例包括安裝到基板(例如，中介層220等)的積體電路晶片(例如，晶片上系統積體電路晶片210等)，其中積體電路晶片包括位於遠離基板的一側的冷卻界面區域260。冷卻界面區260包括通道區275和一列柱狀結構。上述列柱狀結構包括大致垂直延伸至通道區275的底部上方的高度D1(例如，第一高度)的柱狀結構280(例如，第一柱狀結構)和大致垂直延伸至通道區275的底部上方的高度D2(例如，第二高度)的柱狀結構285(例如，第二柱狀結構)，其中柱狀結構280和柱狀結構285通過通道區275隔開，且其中高度D2相對小於高度 D1。

第2C圖顯示流過冷卻界面區260的流體265的側視圖。流體265包括層流分量265a和湍流分量265b。冷卻界面區260(例如，通道區270和275、柱狀結構280和285、及/或多孔表面290)的特徵可有助於形成湍流分量265b以增加流體265的雷諾數(且增加從晶片上系統積體電路晶片210到流體265的對流傳熱速率)。

在一些實施例中，流過冷卻界面區260的流體265的一部分經歷相變化(例如，液相到氣相)。在此實施例中，通過冷卻界面區260的熱傳遞可對應於“兩相式冷卻(two-phase cooling)”。

第2D圖顯示柱狀結構和通道區的示例陣列的等角視圖。如第2D圖所示，柱狀結構陣列包括沿水平軸295a(例如，第一水平軸)的一列柱狀結構(例如，第一列柱狀結構)以及沿與水平軸295a大致平行的水平軸295b(例如，第二水平軸)的一列柱狀結構(例如，第二列柱狀結構)。通道區275a(例如，第一通道區)將柱狀結構280a和柱狀結構285b隔開。柱狀結構280a延伸至相對於柱狀結構285b的高度(例如，第二高度或高度D2等)更大的高度(例如，第一高度或高度D1等)。

沿水平軸295b的上述列柱狀結構包括柱狀結構285b(例如，第三柱狀結構)和柱狀結構280b(第四柱狀結構)。柱狀結構285b延伸至柱狀結構285a的高度(例如，第二高度或高度D2等)，且柱狀結構280b延伸至柱狀結構280a的高度(例如，第一高度或高度D1等)。在第2D圖中，柱狀結構280b通過通道區275a與柱狀結構285b隔開。

此外，如第2D圖所示，柱狀結構285a通過與通道區275a大致正交的通道區275b(例如，第二通道區)與柱狀結構280b隔開。另外，或替代地，柱狀結構285b通過通道區275b與柱狀結構280a隔開。

一個或多個通道區的相對方位(例如，通道區275a與通道區275b的相對方位等)可大致正交(例如，大致90度)。另外，或替代地，相對方位可包括在大約75度到大約105度的範圍內。然而，相對方位的其他配置、值和範圍在本揭露的範圍內。

如結合第2A和2D圖以及本文其他地方所述，半導體晶片封裝205的實施例包括在第一側具有冷卻界面區260的積體電路晶片(例如，晶片上系統積體電路晶片210等)。在積體電路晶片的俯視圖中，冷卻界面區260包括通過陣列通道區(例如，通道區275a和275b)隔開的至少兩行和至少兩列的柱狀結構(例如，柱狀結構280a、280b、285a、285b)，其中陣列配置為使用熱對流將熱量從積體電路晶片傳導至流體(例如，流體265)。半導體晶片封裝205包括連接至積體電路晶片的與第一側相對的第二側的一個或多個連接結構230，其中一個或多個連接結構230配置為使用熱傳導將熱量從積體電路晶片傳導至在積體電路晶片下方的基板(例如，中介層220等)。

包括第2A-2D圖中的冷卻界面區260的半導體晶片封裝205的特徵的數量和配置提供作為一個或多個示例。實際上，可能存在與第2A-2D圖中所示的特徵不同的附加特徵、不同特徵或不同配置的特徵。

第3圖是包括在本揭露所述的冷卻界面區中的柱狀結構的實施例300的示意圖。第3圖顯示柱狀結構(例如，第2B圖的柱狀結構280及/或柱狀結構285等)的俯視圖。

如示例302所示，柱狀結構的俯視圖形狀對應於三角形。三角形形狀可對應於具有特徵尺寸D6的等腰三角形。在一些實施例中，特徵尺寸D6對應於結合第2B圖所述的寬度D4。在一些實施例中，特徵尺寸D6對應於結合第2B圖所述的寬度D3。然而，特徵尺寸D6的其他值和範圍也在本揭露的範圍內。

如示例304所示，柱狀結構的俯視圖形狀對應於長方形。長方形狀可包括具有特徵尺寸D6的至少一側。

如示例306所示，柱狀結構的俯視形狀對應於六邊形。六邊形可包括具有特徵尺寸D6的至少一側。

如示例308所示，柱狀結構的俯視圖形狀對應於圓形。圓形可為具有特徵尺寸D6的半徑。

如上所述，第3圖是提供作為示例。柱狀結構的其他示例和形狀可能與第3圖所述不同。

第4A-4J圖是用於製造本揭露所述的冷卻界面區260的示例的製造製程400的示意圖。可通過如結合第1圖所描述的製造工具組105-150中的一個或多個工具執行製造製程400。另外及/或替代地，製造製程400可在前段半導體製造設施(例如，晶圓/晶片製程設施)，包括前段半導體製程工具，例如微影工具、顯影工具、光阻工具及/或其他晶圓/晶片製程工具，相對於後段/封裝製程的使用，這些工具可實現更精確的製程工具。

如第4A圖所示，且作為操作402的一部分，在晶片上系統積體電路晶片210的背側表面上形成光阻材料層404。舉例來說，重分佈層工具組105的光阻工具(或前段半導體製造設施中的旋塗工具)可在晶片上系統積體電路晶片210的背側表面上沉積(例如，旋塗等)光阻材料層404。

如第4B圖所示，且作為操作406的一部分，可在光阻材料層404中形成圖案408。舉例來說，重分佈層工具組105的微影曝光工具(或前段半導體製造設施中的微影工具)可將光阻材料層404的部分暴露於輻射(例如，極紫外光等)，且光阻顯影工具(或前段半導體製造設施中的顯影工具)可顯影並去除光阻材料層404的上述部分以形成圖案408。

如第4C圖所示，且作為操作410的一部分，可從晶片上系統積體電路晶片210移除材料，以在晶片上系統積體電路晶片210中形成一個或多個凹槽412。舉例來說，重分佈層工具組105的蝕刻工具 (或前段半導體製造設施中的蝕刻工具)可使用基於電漿的蝕刻技術、基於乾蝕刻的技術或基於濕蝕刻的技術等移除基於圖案408的材料。

如第4D圖所示，且作為操作414的一部分，可去除光阻材料層404。舉例來說，重分佈層工具組105的光阻灰化工具(或前段半導體製造設施中的光阻去除工具)可去除光阻材料層404。

如第4E圖所示，且作為操作416的一部分，可在晶片上系統積體電路晶片210的背側表面上(以及在一個或多個凹槽412中)形成光阻材料層418。舉例來說，重分佈層工具組105的光阻工具(或前段半導體製造設施中的旋塗工具)可在晶片上系統積體電路晶片210(以及在一個或多個凹槽412中)的背側表面上沉積(例如，旋塗等)光阻材料層418。

如第4F圖所示，作為操作420的一部分，可在光阻材料層418中形成圖案422。舉例來說，重分佈層工具組105的微影曝光工具(或前段半導體製造設施中的微影曝光工具)可將光阻材料層418的部分暴露於輻射(例如，極紫外光等)，且光阻顯影工具(或前段半導體製造設施中的顯影工具)可顯影並去除光阻材料層418的上述部分以形成圖案422。

如第4G圖所示，作為操作424的一部分，可從晶片上系統積體電路晶片210移除材料以在晶片上系統積體電路晶片210中形成一個或多個凹槽426。舉例來說，重分佈層工具組的蝕刻工具105(或前段半導體製造設施中的蝕刻工具)可使用基於電漿的蝕刻技術、基於乾蝕刻的技術或基於濕蝕刻的技術等移除基於圖案422的材料。

如第4H圖所示，且作為操作428的一部分，可去除光阻材料層418。舉例來說，重分佈層工具組105的光阻灰化工具(或前段半導體製造設施中的光阻去除工具)可去除光阻材料層418。如第4H圖所示，已同時形成通道區270，通道區275、柱狀結構280和柱狀結構285。

如第4I圖所示，且作為操作430的一部分，可處理冷卻界面區260的表面，以形成多孔表面290。作為示例並且作為處理冷卻界面區260的表面的一部分，重分佈層工具組105的蝕刻工具(或前段半導體製造設施中的蝕刻工具)可使用蝕刻操作來使用基於電漿的蝕刻技術、基於乾蝕刻的技術或基於濕蝕刻的技術等產生孔隙。在一些實施例中，橫向蝕刻冷卻界面區260的表面以形成多孔表面290。

在一些實施例中，可通過重分佈層工具組105的沉積工具在冷卻界面區260的表面上沉積一層金屬材料層(例如，厚度為約20 µm至約300 µm等)來處理冷卻界面區260的表面，且重分佈層工具組105的蝕刻工具蝕刻上述金屬材料層。另外，或替代地，通過分割工具組125的切割工具或鋸切工具的機械操作可處理冷卻界面區260的表面(例如，粗糙化表面)，以形成多孔表面290的一個或多個部分。

如第4J 圖所示，作為操作432的一部分，在晶片上系統積體電路晶片210的前側表面上形成積體電路434。在一些實施例中，使用包括在重分佈層工具組105中的微影工具、蝕刻工具和沈積工具及/或使用在前段半導體製造設施中的微影工具、顯影工具、光阻工具及/或其他晶片/晶片製程工具形成積體電路434的一個或多個部分。在一些實施例中，使用從重分佈層工具組105中排除的其他微影工具、其他蝕刻工具和其他沉積工具形成積體電路434的一個或多個部分。可在形成冷卻界面區260之前、期間及/或之後形成積體電路434。

製造製程400可包括變化及/或排列。舉例來說，製造製程400可包括雷射剝蝕製程(laser ablation process)以形成通道區270、通道區275、柱狀結構280和柱狀結構285的一個或多個部分。另外，或替代地，可使用與光阻材料層404及/或光阻材料層418相比的硬遮罩材料。另外，或替代地，可在形成冷卻界面區260之前形成積體電路434。另外，或替代地，在冷卻界面區260的形成期間可使用臨時載體承載/製造晶片上系統積體電路晶片210。另外，或替代地，並且使用類似技術，可在圍繞或封裝與晶片上系統積體電路晶片210的模封化合物中(例如，第2A圖的模封化合物235)形成冷卻界面區260，與晶片上系統積體電路晶片210的背側表面相對。

製造製程400可擴展到包括封裝晶片上系統積體電路晶片210作為半導體晶片封裝的一部分(例如，第2A圖的半導體晶片封裝205等) 。另外，或替代地，製造製程400可擴展到包括將晶片上系統積體電路晶片210安裝到運算系統的介面板，其中冷卻界面區域260 暴露於運算系統內的流體(例如，第2B和2C圖的流體265等) 。

第4A-4J圖中操作的數量和配置提供作為一個或多個示例。在實踐中，可能存在與第4A-4J圖中所示的操作不同的附加操作、不同操作或不同配置的操作。。

第5圖是與製造用於半導體晶片封裝(例如，半導體晶片封裝205等)的冷卻界面區(例如，冷卻界面區260)相關聯的裝置500的示例組件的示意圖。裝置500可對應於結合第1圖所述的半導體製程工具組105-150中的一個或一個或多個。在一些實施例中，半導體製程工具組105-150中的一個或多個可包含一個或多個裝置500及/或裝置500的一個或多個組件。如第5圖所示，裝置500可包括匯流排510、處理器520、記憶體530、輸入組件540、輸出組件550和通訊組件560。

匯流排510 可包括一個或多個組件，這些組件能夠在設備 500的組件之間進行有線及/或無線通訊。匯流排510可將第5圖的兩個或多個組件耦接在一起，例如通過操作耦合、通訊耦合、電子耦合，以及/或電性耦合。處理器520可包括中央處理單元、圖形處理單元、微處理器、控制器、微控制器、數位信號處理器、現場可程式邏輯閘陣列、特殊應用積體電路及/或另一種類型的處理組件。處理器520以硬體、靭體或硬體和軟體的組合來實現。在一些實施例中，處理器520可包括一個或多個處理器，上述處理器能夠可程式化以執行本文別處所述的一個或多個操作或製程。

記憶體530可包括揮發性及/或非揮發性記憶體。舉例來說，記憶體530可包括隨機存取記憶體(RAM)、唯讀記憶體(ROM)、硬碟驅動器及/或另一種類型的記憶體(例如，快閃記憶體、磁記憶體及/或光記憶體)。記憶體530可包括內部記憶體(例如，RAM、ROM或硬碟驅動器)及/或可移動記憶體(例如，可通過通用序列匯流排連接來移動)。記憶體530可是非暫態電腦可讀取媒體。記憶體530儲存與裝置500的操作相關的資訊、指令及/或軟體(例如，一個或多個軟體應用程序)。在一些實施例中，記憶體530可包括例如通過匯流排510耦合到一個或多個處理器(例如，處理器520)的一個或多個記憶體。

輸入組件540使裝置500能夠接收輸入，例如使用者輸入及/或感測輸入。舉例來說，輸入組件540可包括觸控螢幕、鍵盤、小鍵盤、滑鼠、按鈕、麥克風、開關、感應器、全球定位系統感應器、加速度計、陀螺儀及/或致動器。輸出組件550使裝置500能夠提供輸出，例如經由顯示器、揚聲器及/或發光二極體。通訊組件560使裝置500能夠經由有線連接及/或無線連接與其他設備通訊。舉例來說，通訊組件560可包括接收器、發射器、收發器、調製解調器、網絡界面卡及/或天線。

裝置500可執行本文所述的一個或多個操作或製程。舉例來說，非暫態電腦可讀取媒體(例如，記憶體530)可儲存一組指令(例如，一個或多個指令或程式碼)以供處理器520執行。處理器520可執行此組指令以執行一個或本文所述的更多操作或製程。在一些實施例中，由一個或多個處理器520執行指令集導致一個或多個處理器520及/或裝置500執行本文所述的一個或多個操作或製程。在一些實施例中，使用硬連線電路代替指令或與指令結合使用以執行本文所述的一個或多個操作或製程。另外，或替代地，處理器520可配置為執行本文所述的一個或多個操作或製程。因此，本文所述的實施方式不限於硬體電路和軟體的任何特定組合。

第5圖中所示的部件的數量和配置是提供作為示例。與第5圖所示的組件相比，裝置500可包括額外的組件、更少的組件、不同的組件或不同配置的組件。另外，或替代地，裝置500的一組組件(例如，一個或多個組件)可執行一個或多個描述為由裝置500的另一組組件執行的功能。

第6圖是相關聯的示例製程600的流程圖。第6圖是與製造包括本揭露所述的冷卻界面區260的半導體封裝205相關聯的示例的製程600的流程圖。在一些實施例中，通過結合第1圖所述的半導體製程工具組105-150中的一個或多個執行第6圖的一個或多個製程方塊。另外及/或替代地，通過前段半導體製造設施中的一個或多個半導體製程工具執行第6圖的一個或多個製程方塊。另外，或替代地，可通過裝置500的一個或多個組件執行第6圖的一個或多個製程方塊，例如處理器520、記憶體530、輸入組件540、輸出組件550及/或通訊組件560。

如第6圖所示，製程600可包括在積體電路晶片中沿第一水平軸形成第一組柱狀結構(方塊610)。舉例來說，一種或多種半導體製程工具(例如，一種或多種半導體製程工具組105-150，例如重分佈層工具組105的微影工具和蝕刻工具、前段半導體製造設施的微影工具和蝕刻工具)可在積體電路晶片(例如，晶片上系統積體電路晶片210等)中沿第一水平軸(例如，水平軸295a)形成第一組柱狀結構，如上所述。在一些實施例中，在積體電路晶片的俯視圖中，第一組柱狀結構包括通過通道區275a隔開的第一柱狀結構(例如，柱狀結構280a)和第二柱狀結構(例如，柱狀結構285a)。在一些實施例中，第一柱狀結構延伸至通道區275a的底部上方的第一高度(例如，高度D1)。在一些實施例中，第二柱狀結構延伸至通道區275a的底部上方的第二高度(例如，高度D2)。

如第6圖進一步所示，製程600可包括在積體電路晶片中沿大致平行於第一水平軸的第二水平軸形成第二組柱狀結構(方塊620)。舉例來說，一種或多種半導體製程工具(例如，一種或多種半導體製程工具組105-150，例如重分佈層工具組105的微影工具和蝕刻工具、前段半導體製造設施的微影工具和蝕刻工具)可在積體電路晶片中形成沿大致平行於第一水平軸的第二水平軸(例如，水平軸295b)的第二組柱狀結構，如上所述。在一些實施例中，在積體電路晶片的俯視圖中，第二組柱狀結構包括通過通道區275a隔開的第三柱狀結構(例如，柱狀結構280b)和第四柱狀結構(例如，柱狀結構285b)。在一些實施例中，第三柱狀結構延伸至通道區275a底部上方的第一高度。在一些實施例中，第四柱狀結構延伸至通道區底部上方的第二高度。

製程600可包括額外的實施例，例如下文所述的及/或結合本文別處描述的一個或多個其他製程的任何單一實施例或實施例的任何組合。

在第一實施例中，沿第一水平軸(例如，水平軸295a)形成第一組柱狀結構且沿第二水平軸(例如，水平軸295b)形成第二組柱狀結構包括使用蝕刻技術同時形成第一組柱狀結構(例如，柱狀結構280a與285a)與第二組柱狀結構(例如，柱狀結構280b與285b)，其中蝕刻技術進一步形成通道區275a。

在第二實施例中，單獨或結合第一實施例，沿第一水平軸(例如，水平軸295a)形成第一組柱狀結構(例如，柱狀結構280a和285a) 且沿第二水平軸(例如，水平軸295b)形成第二組柱狀結構(例如，柱狀結構280a和285a)包括使用雷射剝蝕技術形成第一組柱狀結構和第二組柱狀結構，其中雷射剝蝕技術進一步形成通道區。

在第三實施例中，單獨或結合第一和第二實施例中的一個或多個，製程600包括在形成第一組柱狀結構(例如，柱狀結構280a和285a)和第二組柱狀結構(例如，柱狀結構280b和285b)之前形成積體電路晶片(例如，晶片上系統積體電路晶片210等)的積體電路434。

在第四實施例中，單獨或與第一至第三實施例中的一個或多個組合，製程600包括在形成第一組柱狀結構(例如，柱狀結構280a和285a)和第二組柱狀結構(例如，柱狀結構280b和285b)之後形成積體電路晶片(例如，晶片上系統積體電路晶片210等)的積體電路434。

在第五實施例中，單獨或與第一至第四實施例中的一個或多個組合，製程600包括將積體電路晶片(例如，晶片上系統積體電路晶片210)安裝到運算系統的介面板，其中安裝整合的電路晶片到介面板將第一組柱狀結構(例如，柱狀結構280a和285a)和第二組柱狀結構(例如，柱狀結構280b和285b)的表面暴露於運算系統中的流體(例如，流體265)。

在第六實施例中，單獨或與第一至第五實施例中的一個或多個組合，製程600包括處理第一組柱狀結構(例如，柱狀結構280a和285a)、第二組柱狀結構(例如，柱狀結構280b和285b)和通道區(例如，通道區275a和275b)以在第一組柱狀結構、第二組柱狀結構和通道區上形成多孔表面(例如，多孔表面290)。

在第七實施例中，單獨或與第一至第六實施例中的一個或多個組合，處理表面包括在表面上沉積材料層，以及蝕刻材料層。

儘管第6圖顯示製程600的示例方塊，但是在一些實現中，製程600包括與第6圖中描繪的方塊相比額外的方塊、更少的方塊、不同的方塊或不同配置的方塊。另外，或替代地，可並行執行製程600中的兩個或更多個方塊。

本文所述的一些實施例包括用於製造半導體晶片封裝的系統和技術，上述半導體晶片封裝包括形成在積體電路晶片的表面中的冷卻界面區。包括通道區和柱狀結構的組合的冷卻界面區可直接暴露於半導體晶片封裝之上及/或周圍的流體。

以這種方式，相對於未包括冷卻界面區的半導體封裝，冷卻界面區造成流體的湍流會增加從半導體晶片封裝的對流熱傳遞速率。另外，相對於包括熱界面材料、散熱組件及/或蓋組件的另一種半導體晶片封裝，可減少半導體晶片封裝的厚度，從而節省運算系統中的空間。此外，相對於包括熱界面材料、散熱組件及/或蓋組件的半導體晶片封裝的另一製造設施，包括冷卻界面區的半導體晶片封裝可提高製造設施的效率。

如上文更詳細描述的，本文所述的一些實施例提供了一種半導體晶片封裝(裝置)。半導體晶片封裝包括基板。半導體晶片封裝包括安裝至基板且在遠離基板的一側具有冷卻界面區的積體電路晶片。冷卻界面區包括通道區和一列柱狀結構。上述列柱狀結構包括大致垂直延伸至通道區的底部上方的第一高度的第一柱狀結構以及大致垂直延伸至通道區的底部上方的第二高度的第二柱狀結構，其中第一柱狀結構和第二柱狀結構通過通道區隔開，以及其中第二高度相對小於第一高度。

在一些實施例中，第一柱狀結構或該第二柱狀結構的俯視形狀對應於三角形，長方形，六角形，或圓形。

在一些實施例中，第一柱狀結構、第二柱狀結構及/或通道區包括多個多孔表面。

在一些實施例中，包含在多孔表面中的孔隙的寬度範圍大於0 µm且小於15 µm。

在一些實施例中，通道區對應於與第一柱狀結構的第一側相鄰的第一通道區，且通道區更包括：與第一柱狀結構的第二側相鄰的第二通道區，第一柱狀結構的第二側與第一柱狀結構的第一側相對，其中第二通道區的寬度大於第一通道區的寬度。

在一些實施例中，第二通道區的寬度與第一通道區的寬度的比率大於3：2。

在一些實施例中，上述列柱狀結構對應於沿第一水平軸的第一列柱狀結構，通道區對應於第一通道區，且半導體晶片封裝更包括：沿第二水平軸的第二列柱狀結構，第二水平軸大致平行於第一水平軸，其中第二列柱狀結構包括：第三柱狀結構，大致垂直延伸至第二高度，其中第三柱狀結構與第一柱狀結構通過第二通道區隔開，第二通道區與第一通道區大致正交；以及第四柱狀結構，大致垂直延伸至第一高度，其中第四柱狀結構通過與第一通道區大致正交的第二通道區與第二柱狀結構隔開，以及其中第三柱狀結構與第四柱狀結構通過第一通道區隔開。

在一些實施例中，第一通道區的寬度大於10 µm。

如上文更詳細地描述，本文所述的一些實施例提供半導體晶片封裝。半導體晶片封裝包括積體電路晶片，積體電路晶片在第一側具有冷卻界面區。在積體電路晶片的俯視圖中，冷卻界面區包括通過通道區隔開的至少兩行和至少兩列柱狀結構的陣列，其中陣列配置為使用熱對流將熱量從積體電路晶片傳遞至流體。半導體晶片封裝包括連接至積體電路晶片的與第一側相對的第二側的一個或多個連接結構，其中一個或多個連接結構配置為使用熱傳導將熱量從積體電路晶片傳導至積體電路晶下方的基板。

在一些實施例中，至少一個第一柱狀結構包括第一高度；以及其中至少一個第二柱狀結構包括第二高度，第二高度小於第一高度。

在一些實施例中，至少一個第一通道區包括第一寬度；以及其中至少一個第二通道區包括第二寬度，第二寬度小於第一寬度。

在一些實施例中，至少兩列和至少兩行的柱狀結構和通道區的陣列包括：多個多孔表面，配置為增加流體的雷諾數，其中多孔表面配置為在沒有中間熱界面材料、沒有中間散熱組件和沒有中間蓋組件時直接暴露於流體。

如上文更詳細地描述，本文所述的一些實施方式提供了一種半導體晶片封裝的製造方法。方法包括在積體電路晶片中沿第一水平軸形成第一組柱狀結構，其中在積體電路晶片的俯視圖中，第一組柱狀結構包括通過通道區隔開的第一柱狀結構和第二柱狀結構，其中第一柱狀結構延伸至通道區的底部上方的第一高度，以及其中第二柱狀結構延伸至通道區的底部上方的第二高度。方法包括在積體電路晶片中沿大致平行於第一水平軸的第二水平軸形成第二組柱狀結構，其中在積體電路晶片的俯視圖中，第二組柱狀結構包括通過通道區隔開的第三柱狀結構和第四柱狀結構，其中第三柱狀結構延伸至通道區的底部上方的第一高度，以及第四柱狀結構延伸至通道區的底部上方的第二高度。

在一些實施例中，沿第一水平軸形成第一組柱狀結構和沿第二水平軸形成第二組柱狀結構包括：使用蝕刻技術同時形成第一組柱狀結構和第二組柱狀結構，其中蝕刻技術更形成通道區。

在一些實施例中，沿第一水平軸形成第一組柱狀結構和沿第二水平軸形成第二組柱狀結構包括：用雷射剝蝕技術形成第一組柱狀結構和第二組柱狀結構，其中雷射剝蝕技術更形成通道區。

在一些實施例中，半導體晶片封裝的製造方法更包括在形成第一組柱狀結構和第二組柱狀結構之前形成積體電路晶片的積體電路。

在一些實施例中，半導體晶片封裝的製造方法更包括在形成第一組柱狀結構和第二組柱狀結構之後形成積體電路晶片的積體電路。

在一些實施例中，半導體晶片封裝的製造方法更包括將積體電路晶片安裝到運算系統的介面板上，其中將積體電路晶片安裝到介面板使第一組柱狀結構和第二組柱狀結構的多個表面暴露於運算系統內的流體。

在一些實施例中，半導體晶片封裝的製造方法更包括處理第一組柱狀結構、第二組柱狀結構和通道區的多個表面以在第一組柱狀結構、第二組柱狀結構和通道區上形成多個多孔表面。

在一些實施例中，處理該些表面包括：在表面沉積材料層，以及蝕刻材料層。

如本文所用，“滿足臨界值”可根據上下文意指大於臨界值、大於或等於臨界值、小於臨界值、小於或等於臨界值、等於臨界值、不等於臨界值等。

如本文所用，用語“及/或”當與多個項目結合使用時，意指涵蓋單獨的多個項目中的每一個以及多個項目的任一者和所有組合。舉例來說，“A及/或B”涵蓋“A以及B”、“A 而非 B”和“B而非A”。

以上概述數個實施例之特徵，以使所屬技術領域中具有通常知識者可以更加理解本揭露實施例的觀點。所屬技術領域中具有通常知識者應理解，可輕易地以本揭露實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在所屬技術領域中具有通常知識者也應理解，此類均等的結構並無悖離本揭露的精神與範圍，且可在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。

100:環境 105:重分佈層工具組(半導體製程工具組) 110:平面化工具組(半導體製程工具組) 115:連接工具組(半導體製程工具組) 120:自動測試設備工具組(半導體製程工具組) 125:分割工具組(半導體製程工具組) 130:晶片附接工具組(半導體製程工具組) 135:封裝工具組(半導體製程工具組) 140:印刷電路板工具組(半導體製程工具組) 145:表面黏著工具組(半導體製程工具組) 150:成品工具組(半導體製程工具組) 155:傳輸工具組 200,300:實施例 205:半導體晶片封裝 210:晶片上系統積體電路晶片 215:動態隨機存取記憶體積體電路晶片 220:中介層 225,245:導線 220:中介層 230,250,255:連接結構 235:模封化合物 240:基板 260:冷卻界面區 265:流體 265a:層流分量 265b:湍流分量 270,275,275a,275b:通道區 280,280a,280b,285,285a,285b:柱狀結構 290:多孔表面 295a,295b:水平軸 302,304,306,308:示例 400:製造製程 402,406,410,414,416,420,424,428,430,432:操作 404,418:光阻材料層 408,422:圖案 412,426:凹槽 434:積體電路 500:裝置 510:匯流排 520:處理器 530:記憶體 540:輸入組件 550:輸出組件 560:通訊組件 600:製程 610,620:方塊 D1,D2:高度 D3,D4,D5:寬度 D6:特徵尺寸

以下的詳細敘述配合所附圖式，可更加理解本揭露實施例的觀點。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，為了討論的清晰，可任意地放大或縮小各種特徵的尺寸。 第1圖是可在其中實現本揭露所述的系統及/或方法的示例環境的示意圖。 第2A-2D圖是包括本揭露所述的示例冷卻界面區的半導體晶片封裝的實施例的示意圖。 第3圖是包括在本揭露所述的冷卻界面區中的柱狀結構的實施例的示意圖。 第4A-4J圖是用於製造本揭露所述的冷卻界面區的示例製造製程的示意圖。 第5圖是本揭露所述的第1圖的一個或多個設備的示例組件的示意圖。 第6圖是與製造包括本揭露所述的冷卻界面區的半導體封裝相關聯的示例製程的流程圖。

200:實施例

210:晶片上系統積體電路晶片

260:冷卻界面區

270,275:通道區

280,285:柱狀結構

290:多孔表面

D1,D2:高度

D3,D4,D5:寬度

Claims (10)

1. 一種半導體晶片封裝，包括：一基板；以及一積體電路晶片，安裝至該基板，且在遠離該基板的一側具有一冷卻界面區，包括：一通道區；以及一列柱狀結構，包括：一第一柱狀結構，大致垂直延伸至該通道區的一底部上方的一第一高度；以及一第二柱狀結構，大致垂直延伸至該通道區的該底部上方的一第二高度，其中該第一柱狀結構和該第二柱狀結構通過該通道區隔開，以及其中該第二高度相對小於該第一高度。
2. 如請求項1之半導體晶片封裝，其中該第一柱狀結構、該第二柱狀結構及/或該通道區包括多個多孔表面。
3. 如請求項1或2之半導體晶片封裝，其中該通道區對應於與該第一柱狀結構的一第一側相鄰的一第一通道區，且該通道區更包括：與該第一柱狀結構的一第二側相鄰的一第二通道區，該第一柱狀結構的該第二側與該第一柱狀結構的該第一側相對，其中該第二通道區的寬度大於該第一通道區的寬度。
4. 如請求項1或2之半導體晶片封裝，其中該列柱狀結構對應於沿一第一水平軸的一第一列柱狀結構，該通道區對應於一第一通道區，且該半導體晶片封裝更包括：沿一第二水平軸的一第二列柱狀結構，該第二水平軸大致平行於該第一水平軸，其中該第二列柱狀結構包括：一第三柱狀結構，大致垂直延伸至該第二高度，其中該第三柱狀結構與該第一柱狀結構通過一第二通道區隔開，該第二通道區與該第一通道區大致正交；以及一第四柱狀結構，大致垂直延伸至該第一高度，其中該第四柱狀結構通過與該第一通道區大致正交的該第二通道區與該第二柱狀結構隔開，以及其中該第三柱狀結構與該第四柱狀結構通過該第一通道區隔開。
5. 一種半導體晶片封裝，包括：一積體電路晶片，該積體電路晶片在一第一側具有一冷卻界面區，且在該積體電路晶片的一俯視圖中包括通過多個通道區隔開的至少兩行和至少兩列柱狀結構的一陣列，其中該陣列配置為使用熱對流將熱量從該積體電路晶片傳遞至一流體；以及一個或多個連接結構，連接至該積體電路晶片的與該第一側相對的一第二側， 其中該或該些連接結構配置為使用熱傳導將熱量從該積體電路晶片傳導至該積體電路晶片下方的一基板。
6. 如請求項5之半導體晶片封裝，其中至少兩列和至少兩行的該些柱狀結構和該通道區的該陣列包括：多個多孔表面，配置為增加該流體的雷諾數，其中該些多孔表面配置為在沒有一中間熱界面材料、沒有一中間散熱組件和沒有一中間蓋組件時直接暴露於該流體。
7. 一種半導體晶片封裝的製造方法，包括：在一積體電路晶片中沿一第一水平軸形成一第一組柱狀結構，其中在該積體電路晶片的一俯視圖中，該第一組柱狀結構包括通過一通道區隔開的一第一柱狀結構和一第二柱狀結構，其中該第一柱狀結構延伸至該通道區的一底部上方的一第一高度，以及其中該第二柱狀結構延伸至該通道區的該底部上方的一第二高度；以及在該積體電路晶片中沿一第二水平軸形成一第二組柱狀結構，該第二水平軸大致平行於該第一水平軸，其中在該積體電路晶片的俯視圖中，該第二組柱狀結構包括通過該通道區隔開的一第三柱狀結構和一第四柱狀結構，其中該第三柱狀結構延伸至該通道區的該底部上方的該第一高度，以及其中該第四柱狀結構延伸至該通道區的該底部上方的該第二 高度。
8. 如請求項7之半導體晶片封裝的製造方法，其中沿該第一水平軸形成該第一組柱狀結構和沿該第二水平軸形成該第二組柱狀結構包括：使用一蝕刻技術同時形成該第一組柱狀結構和該第二組柱狀結構，其中該蝕刻技術更形成該通道區。
9. 如請求項7或8之半導體晶片封裝的製造方法，更包括：將該積體電路晶片安裝到一運算系統的一介面板上，其中將該積體電路晶片安裝到該介面板使該第一組柱狀結構和該第二組柱狀結構的多個表面暴露於該運算系統內的一流體。
10. 如請求項7或8之半導體晶片封裝的製造方法，更包括：處理該第一組柱狀結構、該第二組柱狀結構和該通道區的多個表面以在該第一組柱狀結構、該第二組柱狀結構和該通道區上形成多個多孔表面。

Images