TWI850915B - 數位電路系統與供電方法 - Google Patents

數位電路系統與供電方法 Download PDF

Info

Publication number
TWI850915B
TWI850915B TW111149308A TW111149308A TWI850915B TW I850915 B TWI850915 B TW I850915B TW 111149308 A TW111149308 A TW 111149308A TW 111149308 A TW111149308 A TW 111149308A TW I850915 B TWI850915 B TW I850915B
Authority
TW
Taiwan
Prior art keywords
voltage
voltages
transistor
driving
generating
Prior art date
Application number
TW111149308A
Other languages
English (en)
Other versions
TW202427092A (zh
Inventor
王威評
楊竣傑
Original Assignee
大陸商星宸科技股份有限公司
Filing date
Publication date
Application filed by 大陸商星宸科技股份有限公司 filed Critical 大陸商星宸科技股份有限公司
Priority to TW111149308A priority Critical patent/TWI850915B/zh
Publication of TW202427092A publication Critical patent/TW202427092A/zh
Application granted granted Critical
Publication of TWI850915B publication Critical patent/TWI850915B/zh

Links

Abstract

數位電路系統包含參考電壓產生器、軌對軌低壓差穩壓器以及邏輯電路。參考電壓產生器產生複數個參考電壓。軌對軌低壓差穩壓器根據該些參考電壓產生複數個控制訊號,並根據該些控制訊號產生複數個驅動電壓,其中該些驅動電壓具有相同變化趨勢。邏輯電路操作於在該些驅動電壓之間的一電壓區間。

Description

數位電路系統與供電方法
本案是關於數位電路系統,尤其是關於具有低功率消耗的數位電路系統與其供電方法。
由於製程進步,電晶體的尺寸越來越小,使得電晶體在低壓操作環境中容易出現漏電流,從而導致不必要的功率消耗。在一些現有技術中,是對電晶體的基極提供額外偏壓來調整該電晶體的臨界電壓,藉以降低該電晶體的漏電流。然而,在該些技術中,需搭配特殊的製程或額外光罩來實現基極偏壓,造成額外成本支出。在另一些現有技術中,是透過加大電晶體的長度來降低漏電流。然而,上述的作法並無法完全降低電晶體操作在次臨界區時所產生的漏電流,且亦會造成額外成本支出。
於一些實施態樣中,本案的目的之一在於提供一種具有低功率消耗的數位電路系統與供電方法,以改善先前技術的不足。
於一些實施態樣中,數位電路系統包含參考電壓產生器、軌對軌低壓差穩壓器以及邏輯電路。參考電壓產生器產生複數個參考電壓。軌對軌低壓差穩壓器根據該些參考電壓產生複數個控制訊號,並根據該些控制訊號產生複數個驅動電壓,其中該些驅動電壓具有相同變化趨勢。邏輯電路操作於在該些驅動電壓之間的一電壓區間。
於一些實施態樣中,一種可應用於數位電路系統的供電方法包含下列操作:產生複數個參考電壓;根據該些參考電壓產生複數個控制訊號;以及根據該些控制訊號產生複數個驅動電壓,以對數位電路系統中的一邏輯電路進行供電,其中該些驅動電壓具有相同變化趨勢。
有關本案的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義,在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例,不應限制到本案之範圍與意涵。同樣地,本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。如本文所用,用語『電路系統』可為由一或多個電路所形成的單一系統,且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
圖1為根據本案一些實施例繪製的一種數位電路系統100的示意圖。數位電路系統100包含參考電壓產生器110、軌對軌(rail-to-rail)低壓差穩壓器120以及邏輯電路130。
參考電壓產生器110產生參考電壓VREF1與參考電壓VREF2。在一些實施例中,參考電壓產生器110可由,但不限於,帶隙電壓參考(bandgap voltage reference)電路實施。軌對軌低壓差穩壓器120根據參考電壓VREF1與參考電壓VREF2產生多個控制訊號(例如為圖2中的控制訊號VC1與控制訊號VC2),並根據該些控制訊號產生驅動電壓VD與驅動電壓VS。在一些實施例中 ,驅動電壓VD與驅動電壓VS具有相同變化趨勢。例如,當驅動電壓VS升高時,驅動電壓VD亦會升高。或者,當驅動電壓VS降低時,驅動電壓VD亦會降低。如此,可使驅動電壓VD與驅動電壓VS之間的電壓差保持在一預設範圍內。在一些實施例中,驅動電壓VD與驅動電壓VS可用來對邏輯電路130進行供電。如此,邏輯電路130可操作在驅動電壓VD與驅動電壓VS之間的電壓區間。
在一些實施例中,邏輯電路130可為具有低功率消耗需求的數位電路。在一些實施例中, 邏輯電路130可為主要由電池供電的電路或裝置。例如,在一些應用中,邏輯電路130可為,但不限於,即時時脈(real-time clock, RTC)產生器,其可用來產生供其他電路使用的參考時脈,由於即時時脈產生器需持續運作,其功率消耗若過高,則很快耗盡電池的電能。上述關於邏輯電路130的類型用於示例,且本案並不以此為限。
一般而言,為了實現低功率消耗的應用,可降低電路內的電晶體之漏電流與動態功率消耗。理想上,當電晶體關閉時,電晶體應無漏電流產生。隨著製程進步,電晶體的尺寸越來越小,使得電晶體在低壓環境下可能會操作於次臨界區(subthreshold region)而無法完全關閉,從而產生漏電流。 參考相關文獻,可得知電晶體的臨界電壓與該電晶體的源極-基極間的電壓差為正相關,且該電晶體操作在次臨界區時所產生的漏電流與該電晶體的閘極-源極間的電壓差與/或汲極-源極間的電壓差為正相關。因此,可藉由調整電晶體的源極電壓來調整臨界電壓,以盡量關閉電晶體並同時降低電晶體在次臨界區產生的漏電流。例如,在基極電壓為0伏特(V)的條件下,若源極電壓越高,該電晶體的臨界電壓可變高且在次臨界區所產生的漏電流可變低。在本案的一些實施例中,前述的驅動電壓VS可用來調整邏輯電路130中之電晶體的源極電壓,以調整該電晶體的臨界電壓。如此,可降低該電晶體的漏電流。在一些實施例中,驅動電壓VD可作為邏輯電路130的高供應電壓(通常被標示為VDD),且驅動電壓VS可作為邏輯電路130的低供應電壓(通常被標示為VSS)。
另一方面,如前所述,驅動電壓VD與驅動電壓VS具有相同變化趨勢。如此,當驅動電壓VS出現變動時,驅動電壓VD可具有相同或相近的變異,以確保驅動電壓VD與驅動電壓VS之間的電壓差保持在預定範圍內,從而可確保邏輯電路130可具有足夠的電壓操作區間與正確的操作時序。再者,藉由設定驅動電壓VD與驅動電壓VS之間的電壓差,可設定邏輯電路130的電壓操作區間,並進一步調整邏輯電路130所產生的動態功率消耗。
在一些實施例中,邏輯電路130可由一或數個輸入/輸出(I/O)電晶體實施。輸入/輸出電晶體通常具有較高的耐壓特性並具有較低的閘極漏電流。如此,可在未加大電晶體長度或是未增加電晶體數量下,更進一步地降低漏電流,從而更節省功率消耗。在一些實施例中,邏輯電路130中的電晶體的基極所接收的電壓可為0V,但本案並不以此為限。
圖2為根據本案一些實施例繪製圖1中的軌對軌低壓差穩壓器120的示意圖。軌對軌低壓差穩壓器120包含放大器221、放大器222、電阻R、電晶體MP以及電晶體MN。放大器221與放大器222可分別根據參考電壓VREF1與參考電壓VREF2產生控制訊號VC1與控制訊號VC2。詳細而言,放大器221的負輸入端接收參考電壓VREF1,放大器221的正輸入端接收驅動電壓VD,且放大器221的輸出端輸出控制訊號VC1。如此,放大器221可根據參考電壓VREF1以及驅動電壓VD產生控制訊號VC1。類似地,放大器222的負輸入端接收參考電壓VREF2,放大器222的正輸入端接收驅動電壓VS,且放大器222的輸出端輸出控制訊號VC2。如此,放大器222可根據參考電壓VREF2以及驅動電壓VS產生控制訊號VC2。
於此例中,電晶體MP為P型電晶體,且電晶體MN為N型電晶體。電晶體MP的第一端(例如為源極)接收電源電壓VP,電晶體MP的第二端(例如為汲極)產生驅動電壓VD,且電晶體MP的控制端(例如為閘極)接收控制訊號VC1。如此,電晶體MP可受控於控制訊號VC1以產生驅動電壓VD。類似地,電晶體MN的第一端(例如為汲極)經由電阻R耦接到電晶體MP的第二端並產生驅動電壓VS,電晶體MN的第二端(例如為源極)耦接至地,且電晶體MN的控制端(例如為閘極)接收控制訊號VC2。如此,電晶體MN可受控於控制訊號VC2以產生驅動電壓VS。
在一些實施例中,放大器221與電晶體MP可操作為電流源(current sourcing)式的低壓差穩壓器,其可向電阻R以及邏輯電路130提供電流。類似地,在一些實施例中,放大器222與電晶體MN可操作為電流汲取(current draining)式的低壓差穩壓器,其可從電阻R以及邏輯電路130抽取電流。藉由利用電阻R來串聯耦接上述兩個低壓差穩壓器之輸出(即驅動電壓VD與驅動電壓VS),可使得驅動電壓VD與驅動電壓VS具有相同變化趨勢,從而使得驅動電壓VD與驅動電壓VS之間的電壓區間(相當於驅動電壓VD與驅動電壓VS之間的壓差)具有更為線性化的變化趨勢。例如,若驅動電壓VD的位準受到製程變異、電壓變異與/或溫度變異等等因素變低,基於電阻R所形成的串聯耦接關係,驅動電壓VS的位準亦會變低。或者,若驅動電壓VD的位準受到上述多個因素變高,基於電阻R所形成的串聯耦接關係,驅動電壓VS的位準亦會變高。另一方面,若邏輯電路130所使用的電流量出現改變,上述兩個低壓差穩壓器所形成的負回授機制可相應地調整控制訊號VC1與控制訊號VC2,從而使驅動電壓VD與驅動電壓VS恢復到穩定位準。如此一來,除了可調整驅動電壓VS來降低邏輯電路130的漏電流,還可同時確保邏輯電路130具有足夠的可操作電壓區間。
在一些實施例中,電晶體MP的尺寸、電晶體MN的尺寸與/或電阻R的阻值等參數可根據邏輯電路130所需要的電流大小等規格參數調整。在一些實施例中,如圖2所示,軌對軌低壓差穩壓器120可更包含電容C。電容C與電阻R並聯耦接,以對驅動電壓VD與驅動電壓VS進行穩壓。
在一些實施例中,驅動電壓VS與驅動電壓VS之間的電壓區間可約為0.8伏特,且邏輯電路130的操作速度(或所產生的訊號頻率)可約為200千赫茲(kHz)。上述數值僅用於示例,且本案並非以此為限。
圖3為根據本案一些實施例繪製的一種供電方法300的流程圖。在操作S310中,產生複數個參考電壓(例如為圖1或圖2中的參考電壓VREF1與參考電壓VREF2)。在操作S320中,根據該些參考電壓產生複數個控制訊號(例如為圖2中的控制訊號VC1與控制訊號VC2)。在操作S330中,根據該些控制訊號產生複數個驅動電壓(例如為圖1或圖2中的驅動電壓VD與驅動電壓VS),以對一邏輯電路進行供電,其中該些驅動電壓具有相同變化趨勢。
上述多個操作可參照前述各實施例理解,故不再重複贅述。上述供電方法300的多個操作僅為示例,並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下,在供電方法300下的各種操作當可適當地增加、替換、省略或以不同順序執行(例如可以是同時執行或是部分同時執行)。
綜上所述,本案一些實施例中的數位電路系統以及供電方法可利用軌對軌低壓差穩壓器來對具有低功率消耗需求的邏輯電路進行供電。如此,可調整該邏輯電路中的電晶體之臨界電壓並降低漏電流,並可同時設定該邏輯電路之可操作電壓區間以設定該邏輯電路的動態功率消耗,從而符合低功率消耗的需求。
雖然本案之實施例如上所述,然而該些實施例並非用來限定本案,本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變異,凡此種種變異均可能屬於本案所尋求之專利保護範疇,換言之,本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:數位電路系統 110:參考電壓產生器 120:軌對軌低壓差穩壓器 130:邏輯電路 221, 222:放大器 300:供電方法 C:電容 MN, MP:電晶體 R:電阻 S310, S320, S330:操作 VC1, VC2:控制訊號 VD, VS:驅動電壓 VP:電源電壓 VREF1, VREF2:參考電壓
[圖1]為根據本案一些實施例繪製的一種數位電路系統的示意圖; [圖2]為根據本案一些實施例繪製圖1中的軌對軌低壓差穩壓器的示意圖;以及 [圖3]為根據本案一些實施例繪製的一種供電方法的流程圖。
100:數位電路系統 110:參考電壓產生器 120:軌對軌低壓差穩壓器 130:邏輯電路 VD, VS:驅動電壓 VREF1, VREF2:參考電壓

Claims (8)

  1. 一種數位電路系統,包含:一參考電壓產生器,產生複數個參考電壓;一軌對軌低壓差穩壓器,根據該些參考電壓產生複數個控制訊號,並根據該些控制訊號產生複數個驅動電壓,其中該些驅動電壓具有相同變化趨勢;以及一邏輯電路,操作於在該些驅動電壓之間的一電壓區間,其中該些驅動電壓中之一者用來調整該邏輯電路中的一電晶體的臨界電壓。
  2. 如請求項1之數位電路系統,其中該軌對軌低壓差穩壓器包含:複數個放大器,根據該些參考電壓產生該些控制訊號中的一第一控制訊號與一第二控制訊號;一第一電晶體,受控於該第一控制訊號並產生該些驅動電壓中的一第一驅動電壓;一第二電晶體,受控於該第二控制訊號並產生該些驅動電壓中的一第二驅動電壓;以及一電阻,耦接於該第一電晶體與該第二電晶體之間。
  3. 如請求項2之數位電路系統,其中該些放大器包含:一第一放大器,根據該些參考電壓中的一第一參考電壓以及該第一驅動電壓產生該第一控制訊號;以及 一第二放大器,根據該些參考電壓中的一第二參考電壓以及該第二驅動電壓產生該第二控制訊號。
  4. 如請求項2之數位電路系統,其中該軌對軌低壓差穩壓器更包含:一電容,與該電阻並聯耦接。
  5. 如請求項1之數位電路系統,其中該邏輯電路由至少一輸入/輸出電晶體實施。
  6. 一種供電方法,應用於一數位電路系統,其包含:產生複數個參考電壓;根據該些參考電壓產生複數個控制訊號;以及根據該些控制訊號產生複數個驅動電壓,以對該數位電路系統中之一邏輯電路進行供電,其中該些驅動電壓具有相同變化趨勢且該些驅動電壓中之一者用來調整該邏輯電路中的一電晶體的臨界電壓。
  7. 如請求項6之供電方法,其中根據該些參考電壓產生複數個控制訊號包含:藉由一第一放大器根據該些參考電壓中的一第一參考電壓以及該些驅動電壓中的一第一驅動電壓產生該些控制訊號中的一第一控制訊號;以及藉由一第二放大器根據該些參考電壓中的一第二參考電壓以及該些驅動電壓中的一第二驅動電壓產生該些控制訊號中的一第二控制訊號。
  8. 如請求項6之供電方法,其中根據該些控制訊號產生複數個驅動電壓包含:藉由一第一電晶體根據該些控制訊號中的一第一控制訊號產生該些驅動電壓中的一第一驅動電壓;以及藉由一第二電晶體根據該些控制訊號中的一第二控制訊號產生該些驅動電壓中的一第二驅動電壓,其中該第一電晶體經由一電阻耦接至該第二電晶體。
TW111149308A 2022-12-21 數位電路系統與供電方法 TWI850915B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111149308A TWI850915B (zh) 2022-12-21 數位電路系統與供電方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111149308A TWI850915B (zh) 2022-12-21 數位電路系統與供電方法

Publications (2)

Publication Number Publication Date
TW202427092A TW202427092A (zh) 2024-07-01
TWI850915B true TWI850915B (zh) 2024-08-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311783A1 (en) 2014-04-24 2015-10-29 Qualcomm Incorporated Charge-recycling circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311783A1 (en) 2014-04-24 2015-10-29 Qualcomm Incorporated Charge-recycling circuits

Similar Documents

Publication Publication Date Title
JP5649857B2 (ja) レギュレータ回路
US9136827B2 (en) Power-on reset circuit
US20040051581A1 (en) Band gap circuit
US6285256B1 (en) Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
US7102439B2 (en) Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels
WO2012084616A2 (en) Active leakage consuming module for ldo regulator
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
US6940338B2 (en) Semiconductor integrated circuit
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
US6400207B1 (en) Quick turn-on disable/enable bias control circuit for high speed CMOS opamp
CN117595853A (zh) 一种高低功耗切换防止下冲的ldo电路
TWI850915B (zh) 數位電路系統與供電方法
US11031917B2 (en) Method for generating a bias current for biasing a differential pair of transistors and corresponding integrated circuit
JP6038100B2 (ja) 半導体集積回路
CN115291660B (zh) 低压差线性稳压器过冲抑制电路及其驱动方法
TW202427092A (zh) 數位電路系統與供電方法
KR100334864B1 (ko) 내부전압강하회로
US20240210972A1 (en) Digital circuitry and power supply method
KR100583109B1 (ko) 저전력 푸쉬 풀 증폭기
TWI743755B (zh) 發射器裝置與校正方法
CN117059020B (zh) 一种低转折电压的led显示屏驱动电路及led显示屏
TWI857757B (zh) 電壓選擇裝置
CN114995564B (zh) 启动电路、启动方法及电子设备
CN115437443B (zh) 低压差线性稳压电路和片上系统
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路