TWI848638B - 半導體裝置與其操作及製造的方法 - Google Patents

Abstract

一種半導體裝置包括：多個單一位元正反器區(SBFF區)， 包括多位元正反器(MBFF)區；所述MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列及第一行，每一SBFF區表示對應的列與對應的行的相交部；所述SBFF區以菊鏈進行耦合，菊鏈中的SBFF區中前一個SBFF區的輸出耦合至菊鏈中的SBFF區中後一個SBFF區的輸入；並且所述SBFF區相對於第一方向的定向相對於第二方向以交替圖案佈置，使得對資料訊號沿著第一行的流向路徑的二維表示具有螺旋形狀。

Description

半導體裝置與其操作及製造的方法

本發明的實施例是有關於一種半導體裝置與其操作及製造的方法，更具體而言，是有關於一種具有螺旋形資料流向路徑的多位元正反器的半導體裝置與其操作及製造的方法。

在積體電路(integrated circuit，IC)行業中，使用正反器(flip-flop)(鎖存器(latch))用作資料儲存元件。在一些情況下，正反器儲存單一位元(二進制數位)的資料且被稱為單一位元正反器(single-bit flip-flop，SBFF)。在一些情況下，對SBFF進行分組以形成多位元正反器(multi-bit flip-flop，MBFF)。在一些情況下，MBFF的SBFF區在MBFF的輸入與輸出之間以菊鏈(daisy chain)進行耦合，菊鏈中的SBFF區中前一個SBFF區的輸出耦合至菊鏈中的SBFF區中後一個SBFF區的輸入。在一些情況下，正反器(鎖存器)用於狀態的儲存且代表電子設備(例如移位暫存器(shift register))中序列邏輯的基本儲存元件。

一種類型的正反器是延遲正反器(delay flip-flop，D FF)。 D FF是數位電子電路，所述數位電子電路延遲其輸出訊號(Q)的狀態改變，直到時脈定時輸入訊號的下一上升邊緣出現。D FF是經修改的設定(S)與重設(R)正反器，添加了反相器以防止S輸入與R輸入處於相同的邏輯位準。

一種類型的D FF是用於例如實施可測試設計(design for testing，DFT)的掃描D FF(scan D FF，SDFQ)。SDFQ是延遲正反器，其包括多工器(multiplexer)以用於在正常操作期間的輸入延遲與掃描/測試操作期間的掃描輸入之間以可控方式進行選擇。掃描正反器(例如SDFQ)廣泛用於裝置測試。

根據一些實施例，一種半導體裝置包括：多個單一位元正反器區，包括多位元正反器區；所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列及第一行，所述多個單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述多個單一位元正反器區以菊鏈進行耦合，所述菊鏈中的所述多個單一位元正反器區中的前一個單一位元正反器區的輸出耦合至所述菊鏈中的所述多個單一位元正反器區中的後一個單一位元正反器區的輸入；以及所述多個單一位元正反器區相對於所述第一方向的定向相對於所述第二方向以交替圖案佈置，使得對資料訊號沿著所述第一行的流向路徑的二維表示具有螺旋 形狀。

根據一些實施例，一種半導體裝置包括：多個單一位元正反器區，包括多位元正反器區；所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，所述多個單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述多個單一位元正反器區以菊鏈進行耦合，所述菊鏈中的所述多個單一位元正反器區中前一個單一位元正反器區的輸出耦合至所述菊鏈中的所述多個單一位元正反器區中後一個單一位元正反器區的輸入；以及所述多個單一位元正反器區相對於所述第一方向的定向相對於所述第二方向以交替圖案佈置，使得對資料訊號沿著所述第一行及所述第二行中的每一者的流向路徑的二維表示具有對應的螺旋形狀。

根據一些實施例，一種操作半導體裝置的方法，所述多位元正反器區由對應地表示位元b0至位元b(N-1)的第一單一位元正反器區至第(N)單一位元正反器區構成，使得所述多位元正反器區是N個位元的多位元正反器區，其中N是正整數，所述第一單一位元正反器區至所述第(N)單一位元正反器區以自所述第一單一位元正反器區至所述第(N)單一位元正反器區的數值遞增序列而進行菊鏈耦合，所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，所述第一單一位元正反器區 至所述第(N)單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述第一行包括對應地表示位元b(0)至位元b(i)的所述第一單一位元正反器區至所述第一單一位元正反器區至所述第(N)單一位元正反器區中的第(i+1)單一位元正反器區，其中i是正整數且i<N，所述第二行包括對應地表示位元b(i+1)至位元b(N-1)的所述第一單一位元正反器區至所述第(N)單一位元正反器區中的第(i+2)單一位元正反器區至所述第(N)單一位元正反器區，所述方法包括使資料訊號前進經過所述多位元正反器區，包括：使所述資料訊號在所述第一行中傳播，使得對所述資料訊號沿著所述第一行的第一流向路徑的二維表示具有第一螺旋形狀；使所述資料訊號自所述第一行傳播至所述第二行；以及使所述資料訊號在所述第二行中傳播，使得對所述資料訊號沿著所述第二行的第二流向路徑的二維表示具有第二螺旋形狀。

3A-3A’、3B-3B’:剖面線

100A、100B、100C、100D、100E、100F、100G、100H、100I:半導體裝置

102A、102B、102C、102D、102E、102F、102G、102H、102I、202A、202B、202C、202D、202E:多位元正反器(MBFF)區

106A、106B、106C、106D、106E、106F、106G、106H、106I:流向路徑

218N(1)、218N(2)、218N(3)、218N(4)、218N(5)、218N(6)、218N(7)、218N(8)、218N(13)、218N(14)、218N(15)、218N(16):NMOS AR/AR

218P(1)、218P(2)、218P(3)、218P(4)、218P(5)、218P(6)、218P(7)、218P(8):PMOS AR/AR

218P(13)、218P(14)、218P(15)、218P(16):PMOS AR/P型AR/AR

242、342:VIA0接觸結構

246、346:VIA1接觸結構

316:基底

318N(16):主動區(AR)

320:電晶體層

321A、321B:剖面

322(1)、322(2):源極/汲極(S/D)區

324:通道區

326、N11、N12、N13、N14、N15、N21、N22、N23、N24、N25、N26、N27、N28、N31、N32、N41、N51、N52、P11、P12、P13、P14、P15、P21、P22、P23、P24、P25、P26、P27、P28、P31、P32、P41、P51、P52:電晶體

332(1):閘極段

334(1)、334(2):MD接觸結構

336:VG接觸結構

338:VD接觸結構

340(1)、340(2)、344(1)、344(2)、348(1):段

430A、430B:掃描D FF(SDFQ)

432:多工器

434A、434B:D正反器

436:主鎖存器

438:輔助鎖存器

440:傳輸閘極

441A、441B:內部緩衝器

442:輸出緩衝器

444:掃描緩衝器

446:時脈緩衝器

448(1)、448(2)、448(3)、448(4)、448(5)、448(6):NS反相器

450(1)、450(2):休眠反相器

500、600、700:流程圖表

502、504、610、612、614、616、710、712、714、716、718、720、732、734、736、738、740、742:方塊

707:資料庫

800:系統

802:處理器

804:儲存媒體

806:電腦程式碼/指令

808:匯流排

810:輸入/輸出(I/O)介面

811:佈局圖

812:網路介面

814:網路

842:使用者介面(UI)

900:製造系統

920:設計公司

922:IC設計佈局

930:罩幕公司

932:資料準備

934:罩幕製作

935:罩幕

950:IC代工廠

952:製作工具

953:半導體晶圓

960:IC裝置

C1:第一行

C2:第二行

CP、clkb、clkbb:訊號

D:輸入訊號

FA1、FA2、FA3、FA4、FA5、FA6、FA7、FA8、FA9、FA10、FA11、FA12、FA13、FA14、FA15、FB1、FB2、FB3、FB4、FB5、FB6、FB7、FB8、FB9、FB10、FB11、FB12、FB13、FB14、FB15、FC1、FC2、FC3、FC4、FC5、FC6、FC7、FC8、FC9、FC10、FC11、FC12、FC13、FC14、FC15、FC16、FC17、FC18、FC19、FC20、FC21、FC22、FC23、FD1、FD2、FD3、FD4、FD5、FD6、FD7、FD8、FD9、FD10、FD11、FD12、FD13、FD14、FD15、FD16、FD17、FD18、FD19、FD20、FD21、FD22、FD23、FE1、FE2、FE3、FE4、FE5、FE6、FE7、FE8、FE9、FE10、FE11、FE12、FE13、FE14、FE15、FF1、FF2、FF3、FF4、FF5、FF6、FF7、FF8、FF9、FF10、FF11、FF12、FF13、FF14、FF15、FG1、FG2、FG3、FG4、FG5、FG6、FG7、FG8、FG9、FG10、FG11、FG12、FG13、FG14、FG15、FH1、FH2、FH3、FH4、FH5、FH6、FH7、FH8、FH9、FH10、FH11、FH12、FH13、FH14、FH15、FI1、FI2、FI3、FI4、FI5、FI6、FI7。FI8、FI9、FI10、FI11、FI12、FI13、FI14、FI15:路徑片段(箭頭)

M1、M2:層

M1(1)~M1(6)、M1(7)、M1(8)、M1(9)、M1(10)、M1(11)、M1(12)、M1(13)、M1(14)、M1(15)、M1(16)、M1(17)、M1(18)、M2(1)、M2(2)、M2(3):段

MID、MID4A、MID4B:中間區域

ml_ax、ml_b、SE、SI、SQ、seb、sl_a、sl_bx:訊號

nd11、nd12、nd13、nd14、nd15、nd16、nd17、nd21、nd22、nd23、nd24、nd25、nd26、nd27、nd31、nd32、nd41、nd51、nd52:節點

OP1、OP4A1、OP4B1:第一外部區域

OP2、OP4A2、OP4B2:第二外部區域

R1、R2、R3、R4、R5、R6:列

SBFF1、SBFF2、SBFF3、SBFF4、SBFF5、SBFF6、SBFF7、SBFF8、SBFF9、SBFF10、SBFF11、SBFF12:區

SC11、SC21:第一子行

SC12、SC22:第二子行

SC13、SC23:第三子行

SI1、SI2、SI3、SI4、SI5、SI6、SI7、SI8、SI9、SI10、SI11、SI12、MI:輸入

SQ1、SQ2、SQ3、SQ4、SQ5、SQ6、SQ7、SQ8、SQ9、SQ10、SQ11、SQ12、MQ:輸出

VDD、VSS:電壓

在附圖中的各圖中以示例而非限制方式來對一或多個實施例進行例示，其中具有相同參考編號的元件標記始終表示相同的元件。除非另有揭露，否則各圖式並不按比例繪製。

圖1A至圖1I是根據一些實施例的半導體裝置的對應方塊圖。

圖2A至圖2E是根據一些實施例的多位元正反器(MBFF) 區的對應佈局圖。

圖3A至圖3B是根據一些實施例的對應剖面。

圖4A至圖4B是根據一些實施例的對應的示意性電路圖。

圖5是根據一些實施例的製造半導體裝置的方法的流程圖。

圖6是根據一些實施例的操作MBFF的方法的流程圖。

圖7A至圖7B是根據一些實施例的製造半導體裝置的對應方法的對應流程圖。

圖8是根據一些實施例的電子設計自動化(electronic design automation，EDA)系統的方塊圖。

圖9是根據一些實施例的積體電路(IC)製造系統以及與所述積體電路(IC)製造系統相關聯的IC製造流程的方塊圖。

以下揭露內容揭露用於實施標的物的不同特徵的諸多不同實施例或示例。以下闡述組件、材料、值、步驟、操作、佈置方式或類似項的示例以簡化本揭露。當然，該些僅為示例且不旨在進行限制。預期存在其他組件、值、操作、材料、佈置方式或類似者。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上包括其中第一特徵與第二特徵被形成為直接接觸的實施例，並且更包括其中第一特徵與第二特徵之間形成有附加特徵進而使得第一特徵與第二特徵進行間接接觸的實施例。另外，本揭露在各種示例中重複使用參考編號及/或字符。此種重複使用 是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明而在本文中使用例如「位於...之下(beneath)」、「位於...下方(below)」、「下部的(lower)」、「位於...上方(above)」、「上部的(upper)」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備具有其他定向(旋轉90度或位於其他定向)，並且本文中所使用的空間相對性描述語同樣相應地進行解釋。在一些實施例中，術語「標準胞元結構」是指各種標準胞元結構的資料庫中所包括的標準化構建區塊(standardized building block)。在一些實施例中，自標準胞元結構的資料庫選擇各種標準胞元結構且將所述各種標準胞元結構用作表示電路的佈局圖中的組件。

在一些實施例中，半導體裝置包括單一位元正反器區(SBFF區)，所述單一位元正反器區包括多位元正反器(MBFF)區。MBFF區具有由格柵表示的二維平面佈置圖(two-dimensional floor plan)，所述格柵包括在對應的第一方向(例如與X軸平行)及對應的垂直的第二方向(例如與Y軸平行)上延伸的列及至少第一行。每一SBFF區表示對應的列與對應的行的相交部。SBFF區以菊鏈進行耦合，菊鏈中的SBFF區中前一個SBFF區的輸出耦合至菊鏈中的SBFF區中後一個SBFF區的輸入。SBFF區相對於 X軸的定向(X定向)以相對於Y軸的交替圖案排列，使得對資料訊號沿著第一行的流向路徑的二維表示具有螺旋形狀(serpentine shape)(螺旋形配置的流向路徑)。在一些實施例中，相對於Y軸而言，每一SBFF區具有X定向之中的第一類型(第一X定向)或者X定向之中的相反的第二類型(第二X定向)，如下所示：第一X定向在行的第一側具有SBFF的輸入區且在行的第二側具有輸出區；且第二X定向在行的第二側具有SBFF的輸入區且在行的第一側具有SBFF的輸出區。

根據另一方法，半導體裝置的相對應MBFF區包括藉由對相對應SBFF區進行堆疊而形成的相對應行。根據所述另一方法，根據所述另一方法的行中的每一SBFF區具有相同的X定向，即每一SBFF區的輸入區位於行的第一側且每一SBFF區的輸出區位於行的第二側。作為引導本發明人開發至少一些實施例的見解的一部分，發明人認識到至少以下內容：根據所述另一方法的對資料訊號沿著行的流向路徑的二維表示具有鋸齒形狀(鋸齒狀配置的流向路徑)；且根據所述另一方法在MBFF區中對鋸齒狀圖案進行佈線會增加第二金屬化層(M_2nd層)及第三金屬化層(M_3rd層)中的佈線擁塞，此會減少M_2nd層及M_3rd層的位於相對應MBFF區上方的區域中的佈線機會。相比之下，相較於根據所述另一方法的MBFF的鋸齒狀配置的流向路徑，根據至少一些實施例的MBFF的螺旋形配置的流向路徑會減少M_2nd層及M_3rd層中的佈線擁塞。因此，相較於根據所述另一方法的MBFF的鋸齒狀 配置的流向路徑的較少機會，根據至少一些實施例的MBFF的螺旋形配置的流向路徑會增加M_2nd層及M_3rd層的位於MBFF區上方的區域中的佈線機會。

圖1A是根據一些實施例的包括MBFF區102A的半導體裝置100A的方塊圖。

MBFF區102A包括SBFF區。更具體而言，MBFF區102A包括第一SBFF區至第(N)SBFF區，使得MBFF區102A是N個位元的MBFF區，其中N是正整數。第一SBFF區至第(N)SBFF區表示MBFF區102A的單一位元b(0)至b(N-1)，使得MBFF區102A是N個位元的MBFF。在一些實施例中，MBFF區102A的第一SBFF區至第(N)SBFF區中的每一者是掃描D FF(SDFQ)。SDFQ的示例包括圖4A所示SDFQ 430A、圖4B所示SDFQ 430B或類似者。圖2A(在以下進行論述)是與MBFF區102A對應的MBFF區的佈局圖。

關於圖1A，為使示例簡潔起見，圖1A假設N=8，使得MBFF區102A是包括SBFF區1至8(SBFF1至SBFF8)的8個位元的MBFF。區SBFF1表示位元b(0)。區SBFF2表示位元b(1)。區SBFF3表示位元b(2)。區SBFF4表示位元b(3)。區SBFF5表示位元b(4)。區SBFF6表示位元b(5)。區SBFF7表示位元b(6)。區SBFF8表示位元b(N-1)(即b(7))。在一些實施例中，N是除了N=8之外的正整數。

在圖1A中，MBFF區102A具有由格柵表示的二維平面 佈置圖，所述格柵包括在對應的第一方向(例如與X軸平行)及對應的垂直的第二方向(例如與Y軸平行)上延伸的列R1至R4以及行。一般而言，MBFF區102A中的列的數目是N/2。回顧圖1A是假設N=8，因此圖1A將MBFF區102A示出為包括四個列R1至R4。在一些實施例中，第一方向與第二方向是垂直的，但不是對應地與X軸及Y軸平行的方向。每一SBFF區表示對應的列與對應的行的相交部。所述行包括第一行C1及第二行C2。在一些實施例中，行被稱為腳部(leg)。

區SBFF1至區SBFF8包括對應的輸入SI1至SI8及對應的輸出SQ1至SQ8。MBFF區102A的輸入(MI)由區SBFF1的輸入SI1表示。MBFF區102A的輸出(MQ)由區SBFF8的輸出SQ8表示。

區SBFF1至區SBFF8為菊鏈耦合(即以菊鏈形式進行耦合)。流向路徑106A是對資料訊號經過菊鏈(即經過MBFF區102A)的流向路徑的二維表示。流向路徑106A由路徑片段FA1至FA15構成，其中路徑片段FA1至FA15中的每一者在圖1A中示出為箭頭。

在圖1A所示SBFF區中的每一者中，內部電路系統(圖4A至圖4B等)將SBFF區的輸入耦合至SBFF區的輸出。此種SBFF內耦合(intra-SBFF)在圖1A中被示出為路徑片段FA1、FA3、FA5、FA7、FA9、FA11、FA13及FA15，所述路徑片段FA1、FA3、FA5、FA7、FA9、FA11、FA13及FA15中的每一者平行於X軸。

如箭頭FA1所示，區SBFF1的輸入SI1耦合至區SBFF1的輸出SQ1。如箭頭FA3所示，區SBFF2的輸入SI2耦合至區SBFF2的輸出SQ2。如箭頭FA5所示，區SBFF3的輸入SI3耦合至區SBFF3的輸出SQ3。如箭頭FA7所示，區SBFF4的輸入SI4耦合至區SBFF4的輸出SQ4。如箭頭FA9所示，區SBFF5的輸入SI5耦合至區SBFF5的輸出SQ5。如箭頭FA11所示，區SBFF6的輸入SI6耦合至區SBFF6的輸出SQ6。如箭頭FA13所示，區SBFF7的輸入SI7耦合至區SBFF7的輸出SQ7。如箭頭FA15所示，區SBFF8的輸入SI8耦合至區SBFF8的輸出SQ8。

在圖1A中，菊鏈將菊鏈中的SBFF區中前一個SBFF區的輸出耦合至菊鏈中的SBFF區中後一個SBFF區的輸入。此種SBFF間耦合(inter-SBFF)在圖1A中被示出為路徑片段FA2、FA4、FA6、FA8、FA10、FA12及FA14，所述路徑片段FA2、FA4、FA6、FA8、FA10、FA12及FA14中的每一者平行於Y軸。

如箭頭FA2所示，區SBFF2的輸入SI2耦合至區SBFF1的輸出SQ1。如箭頭FA4所示，區SBFF3的輸入SI3耦合至區SBFF2的輸出SQ2。如箭頭FA6所示，區SBFF4的輸入SI4耦合至區SBFF3的輸出SQ3。如箭頭FA8所示，區SBFF5的輸入SI5耦合至區SBFF4的輸出SQ4。如箭頭FA10所示，區SBFF6的輸入SI6耦合至區SBFF5的輸出SQ5。如箭頭FA12所示，區SBFF7的輸入SI7耦合至區SBFF6的輸出SQ6。如箭頭FA14所示，區SBFF8的輸入SI8耦合至區SBFF7的輸出SQ7。

路徑片段FA2、FA4、FA6、FA10、FA12及FA14中的每一者自第一列向上延伸至緊鄰(先相鄰)的第二列中。路徑片段FA2及FA10中的每一者自列R1延伸至列R2中。路徑片段FA4及FA12中的每一者自列R2延伸至列R3中。路徑片段FA6及FA14中的每一者自列R3延伸至列R4中。

在圖1A中，第一行C1及第二行C2中的每一者相對於Y軸被佈置為SBFF區的堆疊。相對於Y軸而言，在第一行C1中，區SBFF2堆疊於區SBFF1上。區SBFF3堆疊於區SBFF2上。區SBFF4堆疊於區SBFF3上。如此一來，在第一行C1中，相對於Y軸而言，位元b(0)位於所述堆疊的底部且位元b(3)位於所述堆疊的頂部，使得自底部至頂部的位元序列是b(0)→b(1)→b(2)→b(3)。在第二行C2中，相對於Y軸而言，位元b(4)位於所述堆疊的底部且位元b(7)位於所述堆疊的頂部，使得自底部至頂部的位元序列是b(4)→b(5)→b(6)→b(7)。

列R1至R4中的每一者包括位於第一行C1中的對應的單個SBFF區以及位於第二行C2中的對應的單個SBFF區。一般而言，第一行C1包括表示位元b(0)至b(i)的第一SBFF區至第(i+1)SBFF區，並且第二行C2包括表示位元b(i+1)至b(N-1)的第(i+2)SBFF區至第(N)SBFF區，其中i是正整數且i<N。回顧圖1A是假設N=4，圖1A將第一行C1示出為包括表示位元b(0)至b(3)的區SBFF1至區SBFF4且將第二行C2示出為包括表示位元b(4)至b(7)的區SBFF5至區SBFF8。

在圖1A中，SBFF區中的每一者包括至少一個第一主動區(active region，AR)(圖2A)及至少一個第二AR(圖2A)。第一AR具有第一導電性類型且第二AR具有不同的第二導電性類型。在圖1A中，假設如下：第一導電性類型是正型(P型)導電性，如大括號及大寫字母P所示，並且第二導電性類型是負型(N型)導電性，如大括號及大寫字母N所指示。在一些實施例中，第一導電性類型是負型(N型)導電性且第二導電性類型是正型(P型)導電性。

一般而言，相對於Y軸而言，MBFF區102A中的SBFF區中的每一者具有第一定向或第二定向(Y定向)。第一Y定向具有堆疊於第二AR上的第一AR。第二Y定向具有堆疊於第一AR上的第二AR(P通道金屬氧化物半導體(P-channel metal-oxide-semiconductor，PMOS))。在圖1A中，列R1至R4中的每一者具有第一Y定向。在一些實施例中，MBFF區的列中的一些列(例如圖1G等)或所有列具有第二Y定向。

一般而言，相對於X軸而言，MBFF區102A中的SBFF區中的每一者具有第一定向或第二定向(X定向)。第一X定向在行的第一側具有SBFF的輸入區且在行的第二側具有輸出區。第二X定向在行的第二側具有SBFF的輸入區且在行的第一側具有SBFF的輸出區。在圖1A中，第一行C1及第二行C2中的每一者的第一側被假設成左側且第一行C1及第二行C2中的每一者的第二側被假設成右側。在一些實施例中，行的第一側及第二側與圖 1A中所假設的相反。

在圖1A中，為使示例簡潔起見，假設每一行包括三個子行。第一行C1包括三個子行(SC11、SC12及SC13)，其中第二子行SC12位於第一子行SC11與第三子行SC13之間。第二行C2包括三個子行(SC21、SC22及SC23)，其中第二子行SC22位於第一子行SC21與第三子行SC23之間。一般而言，第一行C1及第二行C2中的每一者包括至少兩個子行。在一些實施例中，第一行C1及第二行C2中的每一者包括四個或更多個子行。

一般而言，SBFF區的X定向如下。每一SBFF區的第一X定向具有實質上位於第一子行(SC11或SC21)中的輸入區及實質上位於第三子行(SC13或SC23)中的輸出區。每一SBFF區的第二X定向具有實質上位於第三子行(SC13或SC23)中的輸入區及實質上位於第一子行(SC11或SC21)中的SBFF的輸出區。

在一些實施例(未示出)中，SBFF區的X定向如下。每一SBFF區的第一X定向具有實質上位於第三子行(SC13或SC23)中的輸入區及實質上位於第一子行(SC11或SC21)中的輸出區。每一SBFF區的第二X定向具有實質上位於第一子行(SC11或SC21)中的輸入區及實質上位於第三子行(SC13或SC23)中的SBFF的輸出區。

在圖1A中，SBFF區的X定向如下。區SBFF1、SBFF3、SBFF6及SBFF8中的每一者具有第一X定向。關於區SBFF1，輸入SI1位於第一子行SC11中且輸出SQ1位於第三子行SC13中。 關於區SBFF3，輸入S13位於第一子行SC11中且輸出SQ3位於第三子行SC13中。關於區SBFF6，輸入SI6位於第一子行SC21中且輸出SQ6位於第三子行SC23中。關於區SBFF8，輸入SI8位於第一子行SC21中且輸出SQ8位於第三子行SC23中。

區SBFF2、SBFF4、SBFF5及SBFF7中的每一者具有第二X定向。關於區SBFF2，輸入SI2位於第三子行SC13中且輸出SQ2位於第一子行SC11中。關於區SBFF4，輸入SI4位於第三子行SC13中且輸出SQ3位於第一子行SC11中。關於區SBFF5，輸入SI5位於第三子行SC23中且輸出SQ5位於第一子行SC21中。關於區SBFF7，輸入SI7位於第三子行SC23中且輸出SQ7位於第一子行SC21中。

在圖1A中，SBFF區相對於X軸的X定向相對於Y軸以交替圖案排列，使得沿著第一行C1及第二行C2中的每一者的流向路徑106A的部分具有對應的螺旋形狀。更具體而言，沿著第一行C1及第二行C2中的每一者的流向路徑106A的部分的螺旋形狀是相對於Y軸而言的非自交疊(non-self-overlapping)的螺旋形狀。流向路徑106A的沿著第一行C1的部分相對於Y軸而言本身並不交疊(即非自交疊)。流向路徑106A的沿著第二行C2的部分本身並不交疊(即非自交疊)。相比之下，在MBFF的一些實施例中，流向路徑的沿著第一行C1及第二行C2中的每一者的部分是自交疊的螺旋形狀(例如圖1B、圖1D等)。

在圖1A中，藉由將區SBFF4的輸出SQ4耦合至區SBFF5 的輸入SI5，路徑片段FA8將第一行C1耦合至第二行C2。路徑片段FA8自列R4延伸至列R1中。在一些實施例中，由於路徑片段FA8將第一行C1的頂部(即區SBFF4的輸出SQ4)耦合至第二行C2的底部(即區SBFF5的輸入SI5)，因此路徑片段FA8被描述為對角線片段。在一些實施例中，對MBFF區102A中的資料訊號的整體流向路徑的二維表示被闡述為類似於大寫字母N(即被闡述為N形)。

根據另一方法，半導體裝置的相對應MBFF區包括由SBFF區的堆疊表示的相對應行，所述行包括與圖1A所示的子行(SC11至SC13或SC21至SC23)相對應的第一子行、第二子行及第三子行。根據所述另一方法，根據所述另一方法的行中的每一SBFF區具有相同的X定向：每一SBFF區的輸入區位於第一子行中且每一SBFF區的輸出區位於第三子行中；或者每一SBFF區的輸入區位於第三子行中且每一SBFF區的輸出區位於第一子行中。作為引導本發明人開發至少一些實施例的見解的一部分，發明人認識到至少以下內容：根據所述另一方法的對資料訊號沿著行的流向路徑的二維表示具有鋸齒狀形狀(鋸齒狀配置的流向路徑)；並且在Y軸方向上延伸的鋸齒狀形狀的路徑片段全部位於第一子行中或者全部位於第三子行中。另外，作為引導本發明人開發至少一些實施例的見解的一部分，發明人進一步認識到至少以下內容：根據所述另一方法在MBFF區中對鋸齒狀圖案進行佈線會增加第二金屬化層(M_2nd層)及第三金屬化層(M_3rd層) 中的佈線擁塞，此會減少M_2nd層及M_3rd層的位於相對應MBFF區上方的區域中的佈線機會。相比之下，相較於根據所述另一方法的MBFF的鋸齒狀配置的流向路徑，MBFF區102A的螺旋形配置的流向路徑106A會減少M_2nd層(圖2A至圖2E)及M_3rd層(圖2A至圖2E)中的佈線擁塞。因此，相較於根據所述另一方法的MBFF的鋸齒狀配置的流向路徑的較少機會，MBFF區102A的螺旋形配置的流向路徑106A會增加M_2nd層及M_3rd層的位於MBFF區上方的區域中的佈線機會。

圖1B是根據一些實施例的包括MBFF區102B的半導體裝置100B的方塊圖。

圖1B所示的MBFF區102B與圖1A所示的MBFF區102A相似。為簡明起見，論述將著重於MBFF區102B的相較於MBFF區102A的不同之處而非相似之處。同樣地，關於圖1B與圖1A相似的其他實例，為簡明起見，論述將著重於圖1B相對於圖1A的不同之處。

在圖1B中，第一行C1及第二行C2中的每一者中的SBFF區的堆疊次序與圖1A中不同。相對於Y軸而言，在第一行C1中，區SBFF3堆疊於區SBFF1上。區SBFF2堆疊於區SBFF3上。區SBFF4堆疊於區SBFF2上。相對於Y軸而言，在第二行C2中，區SBFF7堆疊於區SBFF5上。區SBFF6堆疊於區SBFF7上。區SBFF8堆疊於區SBFF6上。

儘管在圖1B所示第一行C1中的堆疊次序不同，然而相 對於Y軸而言，位元b(0)位於堆疊的底部且位元b(3)位於堆疊的頂部，使得位元序列保持為b(0)→b(1)→b(2)→b(3)。儘管第二行C2中的堆疊次序不同，然而相對於Y軸而言，位元b(4)位於堆疊的底部且位元b(7)位於堆疊的頂部，使得位元序列保持為b(4)→b(5)→b(6)→b(7)。

圖1B中的SBFF區的不同堆疊次序使得沿著第一行C1及第二行C2中的每一者的流向路徑106B的部分具有螺旋形狀，所述螺旋形狀亦相對於Y軸而言為自交疊的。沿著第一行C1的流向路徑106B的部分本身交疊(即相對於Y軸而言是自交疊的)。沿著第二行C2的流向路徑106B的部分本身交疊(即相對於Y軸而言是自交疊的)。相比之下，在MBFF的一些實施例中，沿著第一行C1及第二行C2中的每一者的流向路徑的部分是非自交疊的螺旋形狀(例如圖1A、圖1C、圖1E至圖1H等)。

MBFF區102B中的資料訊號的流向路徑106B由路徑片段FB1至FB15構成。路徑片段FB4及FB12中的每一者自第一列向下延伸至緊鄰(先相鄰)的第二列中。更具體而言，路徑片段FB4及FB12中的每一者自列R3向下延伸至列R2中。路徑片段FB2、FB6、FB10及FB14中的每一者自第一列向上延伸至第二相鄰的第二列中。路徑片段FB2及FB10中的每一者自列R1向上延伸至列R3中。路徑片段FB6及FB14中的每一者自列R2向上延伸至列R4中。

MBFF區102B的螺旋形配置的流向路徑106B相對於根 據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在圖1B所示第一行C1中，相對於Y軸而言，路徑片段FB2、FB4及FB6至少局部地彼此交疊。在圖1B所示第一行C1中，路徑片段FB4與路徑片段FB2及FB6中的每一者完全交疊。在圖1B所示第二行C2中，相對於Y軸而言，路徑片段FB10、FB12及FB14至少局部地彼此交疊。在圖1B所示第二行C2中，路徑片段FB12與路徑片段FB10及FB14中的每一者完全交疊。

在圖1B中，流向路徑106B的沿著第一行C1及第二行C2中的每一者的部分的交疊螺旋形狀是自相交(self-intersecting)且交疊的螺旋形狀。流向路徑106B的沿著第一行C1的部分與其自身相交(即自相交)。流向路徑106B的沿著第二行C2的部分與其自身相交(即自相交)。相比之下，在MBFF的一些實施例中，流向路徑的沿著第一行C1及第二行C2中的每一者的部分是非自相交的，但為交疊的螺旋形狀(未示出)。

在圖1B中，列R1至R4中的每一者具有第一Y定向。在一些實施例(未示出)中，MBFF區102B的列中的一些列或所有列具有第二Y定向。

在圖1B中，藉由將區SBFF4的輸出SQ4耦合至區SBFF5的輸入SI5，路徑片段FB8將第一行C1耦合至第二行C2。路徑片段FB8自列R4延伸至列R1。在一些實施例中，由於路徑片段 FB8將第一行C1的頂部(即區SBFF4的輸出SQ4)耦合至第二行C2的底部(即區SBFF5的輸入SI5)，因此路徑片段FB8被闡述為對角線片段。在一些實施例中，對MBFF區102B中的資料訊號的整體流向路徑的二維表示被闡述為類似於大寫字母N(即被闡述為N形)。

圖1C是根據一些實施例的包括MBFF區102C的半導體裝置100C的方塊圖。

圖1C所示的MBFF區102C與圖1A所示的MBFF區102A相似。

MBFF區102C包括六個列R1至R6，而MBFF區102A包括四個列R1至R4。MBFF區102C是12個位元的MBFF，而MBFF區102A是8個位元的MBFF。MBFF區102C的第一行C1包括表示位元b(0)至b(5)的區SBFF1至區SBFF6。MBFF區102C的第二行C2包括表示位元b(6)至b(11)的區SBFF7至區SBFF12。列R1至R6中的每一者具有第一Y定向。在一些實施例(未示出)中，MBFF區102C的列中的一些列或所有列具有第二Y定向。

在圖1C中，區SBFF1至區SBFF12進行菊鏈耦合。流向路徑106C是對資料訊號經過菊鏈(即經過MBFF區102C)的流向路徑的二維表示。流向路徑106C由路徑片段FC1至FC23構成，其中路徑片段FC1至FC23中的每一者在圖1C中示為箭頭。

SBFF內耦合在圖1C中被示出為路徑片段FC1、FC3、FC5、FC7、FC9、FC11、FC13、FC15、FC17、FC19、FC21及FC23， 所述路徑片段FC1、FC3、FC5、FC7、FC9、FC11、FC13、FC15、FC17、FC19、FC21及FC23中的每一者平行於X軸。

如箭頭FC1所示，區SBFF1的輸入SI1耦合至區SBFF1的輸出SQ1。如箭頭FC3所示，區SBFF2的輸入SI2耦合至區SBFF2的輸出SQ2。如箭頭FC5所示，區SBFF3的輸入SI3耦合至區SBFF3的輸出SQ3。如箭頭FC7所示，區SBFF4的輸入SI4耦合至區SBFF4的輸出SQ4。如箭頭FC9所示，區SBFF5的輸入SI5耦合至區SBFF5的輸出SQ5。如箭頭FC11所示，區SBFF6的輸入SI6耦合至區SBFF6的輸出SQ6。如箭頭FC13所示，區SBFF7的輸入SI7耦合至區SBFF7的輸出SQ7。如箭頭FC15所示，區SBFF8的輸入SI8耦合至區SBFF8的輸出SQ8。如箭頭FC17所示，區SBFF9的輸入SI9耦合至區SBFF9的輸出SQ9。如箭頭FC19所示，區SBFF10的輸入SI10耦合至區SBFF10的輸出SQ10。如箭頭FC21所示，區SBFF11的輸入SI11耦合至區SBFF11的輸出SQ11。如箭頭FC23所示，區SBFF12的輸入SI12耦合至區SBFF12的輸出SQ12。

SBFF間耦合在圖1C中被示出為路徑片段FC2、FC4、FC6、FC8、FC10、FC12、FC14、FC16、FC18、FC20及FC22，所述路徑片段FC2、FC4、FC6、FC8、FC10、FC12、FC14、FC16、FC18、FC20及FC22中的每一者平行於Y軸。

如箭頭FC2所示，區SBFF2的輸入SI2耦合至區SBFF1的輸出SQ1。如箭頭FC4所示，區SBFF3的輸入SI3耦合至區 SBFF2的輸出SQ2。如箭頭FC6所示，區SBFF4的輸入SI4耦合至區SBFF3的輸出SQ3。如箭頭FC8所示，區SBFF5的輸入SI5耦合至區SBFF4的輸出SQ4。如箭頭FC10所示，區SBFF6的輸入SI6耦合至區SBFF5的輸出SQ5。如箭頭FC12所示，區SBFF7的輸入SI7耦合至區SBFF6的輸出SQ6。如箭頭FC14所示，區SBFF8的輸入SI8耦合至區SBFF7的輸出SQ7。如箭頭FC16所示，區SBFF9的輸入SI9耦合至區SBFF8的輸出SQ8。如箭頭FC18所示，區SBFF10的輸入SI10耦合至區SBFF9的輸出SQ9。如箭頭FC20所示，區SBFF11的輸入SI11耦合至區SBFF10的輸出SQ10。如箭頭FC22所示，區SBFF12的輸入SI12耦合至區SBFF11的輸出SQ11。

在圖1C中，藉由將區SBFF6的輸出SQ6耦合至區SBFF7的輸入SI7，路徑片段FC12將第一行C1耦合至第二行C2。路徑片段FC12自列R6延伸至列R1中。

在圖1C中，SBFF區相對於X軸的X定向相對於Y軸以交替圖案排列，使得沿著第一行C1及第二行C2中的每一者的流向路徑106C的部分具有對應的螺旋形狀。更具體而言，沿著第一行C1及第二行C2中的每一者的流向路徑106C的部分的螺旋形狀是非自交疊的螺旋形狀。MBFF區102C的螺旋形配置的流向路徑106C相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑 所具有的優點相似。

圖1D是根據一些實施例的包括MBFF區102D的半導體裝置100D的方塊圖。

圖1D所示的MBFF區102D與圖1B所示的MBFF區102B相似。

MBFF區102D包括六個列R1至R6，而MBFF區102B包括四個列R1至R4。MBFF區102D是12個位元的MBFF，而MBFF區102B是8個位元的MBFF。MBFF區102D的第一行C1包括表示位元b(0)至b(5)的區SBFF1至區SBFF6。MBFF區102D的第二行C2包括表示位元b(6)至b(11)的區SBFF7至區SBFF12。列R1至R6中的每一者具有第一Y定向。在一些實施例(未示出)中，MBFF區102D的列中的一些列或所有列具有第二Y定向。

在圖1D中，區SBFF1至區SBFF12進行菊鏈耦合(即以菊鏈進行耦合)。流向路徑106D是對資料訊號經過菊鏈(即經過MBFF區102D)的流向路徑的二維表示。流向路徑106D由路徑片段FD1至FD23構成，其中路徑片段FD1至FD23中的每一者在圖1D中示出為箭頭。

SBFF內耦合在圖1D中被示出為路徑片段FD1、FD3、FD5、FD7、FD9、FD11、FD13、FD15、FD17、FD19、FD21及FD23，所述路徑片段FD1、FD3、FD5、FD7、FD9、FD11、FD13、FD15、FD17、FD19、FD21及FD23中的每一者平行於X軸。

如箭頭FD1所示，區SBFF1的輸入SI1耦合至區SBFF1 的輸出SQ1。如箭頭FD3所示，區SBFF2的輸入SI2耦合至區SBFF2的輸出SQ2。如箭頭FD5所示，區SBFF3的輸入SI3耦合至區SBFF3的輸出SQ3。如箭頭FD7所示，區SBFF4的輸入SI4耦合至區SBFF4的輸出SQ4。如箭頭FD9所示，區SBFF5的輸入SI5耦合至區SBFF1的輸出SQ5。如箭頭FD11所示，區SBFF6的輸入SI6耦合至區SBFF6的輸出SQ6。如箭頭FD13所示，區SBFF7的輸入SI7耦合至區SBFF7的輸出SQ7。如箭頭FD15所示，區SBFF8的輸入SI8耦合至區SBFF8的輸出SQ8。如箭頭FD17所示，區SBFF9的輸入SI9耦合至區SBFF9的輸出SQ9。如箭頭FD19所示，區SBFF10的輸入SI10耦合至區SBFF10的輸出SQ10。如箭頭FD21所示，區SBFF11的輸入SI11耦合至區SBFF11的輸出SQ11。如箭頭FD23所示，區SBFF12的輸入SI12耦合至區SBFF12的輸出SQ12。

SBFF間耦合在圖1D中被示出為路徑片段FD2、FD4、FD6、FD8、FD10、FD12、FD14、FD16、FD18、FD20及FD22，所述路徑片段FD2、FD4、FD6、FD8、FD10、FD12、FD14、FD16、FD18、FD20及FD22中的每一者平行於Y軸。

如箭頭FD2所示，區SBFF2的輸入SI2耦合至區SBFF1的輸出SQ1。如箭頭FD4所示，區SBFF3的輸入SI3耦合至區SBFF2的輸出SQ2。如箭頭FD6所示，區SBFF4的輸入SI4耦合至區SBFF3的輸出SQ3。如箭頭FD8所示，區SBFF5的輸入SI5耦合至區SBFF4的輸出SQ4。如箭頭FD10所示，區SBFF6的輸 入SI6耦合至區SBFF5的輸出SQ5。如箭頭FD12所示，區SBFF7的輸入SI7耦合至區SBFF6的輸出SQ6。如箭頭FD14所示，區SBFF8的輸入SI8耦合至區SBFF7的輸出SQ7。如箭頭FD16所示，區SBFF9的輸入SI9耦合至區SBFF8的輸出SQ8。如箭頭FD18所示，區SBFF10的輸入SI10耦合至區SBFF9的輸出SQ9。如箭頭FD20所示，區SBFF11的輸入SI11耦合至區SBFF10的輸出SQ10。如箭頭FD22所示，區SBFF12的輸入SI12耦合至區SBFF11的輸出SQ11。

在圖1D中，藉由將區SBFF6的輸出SQ6耦合至區SBFF7的輸入SI7，路徑片段FD12將第一行C1耦合至第二行C2。路徑片段FD12自列R6延伸至列R1中。

在圖1D中，SBFF區相對於X軸的X定向相對於Y軸以交替圖案排列，使得沿著第一行C1及第二行C2中的每一者的流向路徑106D的部分具有對應的螺旋形狀。更具體而言，沿著第一行C1及第二行C2中的每一者的部分的流向路徑106D的螺旋形狀是自交疊的螺旋形狀。MBFF區102D的螺旋形配置的流向路徑106D相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102B的螺旋形配置的流向路徑106B相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

圖1E是根據一些實施例的包括MBFF區102E的半導體裝置100E的方塊圖。

圖1E所示的MBFF區102E與圖1A所示的MBFF區102A相似。圖2C(在以下進行論述)是與MBFF區102E對應的MBFF區的佈局圖。

在圖1E中，第二行C2中的SBFF區的堆疊次序與圖1A中不同。相對於Y軸而言，在第二行C2中，區SBFF7堆疊於區SBFF8上。區SBFF6堆疊於區SBFF7上。區SBFF5堆疊於區SBFF6上。如此一來，在第二行C2中，相對於Y軸而言，位元b(7)位於堆疊的底部且位元b(4)位於堆疊的頂部，使得自底部至頂部的位元序列是b(7)→b(6)→b(5)→b(4)。

由於圖1E中的第二行C2中的SBFF區的不同堆疊次序，列R1至R4中的每一者中的SBFF區的X定向在圖1E中與在圖1A中相同。如此一來，圖1E中的區SBFF1、SBFF3、SBFF5及SBFF7中的每一者具有第一X定向，並且圖1E中的區SBFF2、SBFF4、SBFF6及SBFF8中的每一者具有第二X定向。流向路徑106E的沿著第一行C1及第二行C2中的每一者的部分具有對應的非交疊螺旋形狀。

MBFF區102E中的資料訊號的流向路徑106E由路徑片段FE1至FE15構成。在圖1E中，路徑片段FE4位於第一子行SC11中，路徑片段FE2及FE6位於第三子行SC13中。路徑片段FE12位於第一子行SC21中。路徑片段FE10及FE14位於第三子行SC23中。

路徑片段FE2、FE4及FE6中的每一者自第一列向上延 伸至先相鄰的第二列中。路徑片段FE2自列R1向上延伸至列R2中。路徑片段FE4自列R2向上延伸至列R3。路徑片段FE6自列R3向上延伸至列R4中。路徑片段FE10、FE12及FE14中的每一者自第一列向下延伸至先相鄰的第二列中。路徑片段FE10自列R4向下延伸至列R3中。路徑片段FE12自列R3向下延伸至列R2中。路徑片段FE14自列R2向下延伸至列R1中。

圖1E中的SBFF區的堆疊次序使得沿著第一行C1及第二行C2中的每一者的流向路徑106E的部分具有非自交疊的螺旋形狀。MBFF區102E的螺旋形配置的流向路徑106E相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在圖1E中，藉由將區SBFF4的輸出SQ4耦合至區SBFF5的輸入SI5，路徑片段FE8將第一行C1耦合至第二行C2。路徑片段FE8停留於列R4內。在一些實施例中，由於路徑片段FE8將第一行C1的頂部(即區SBFF4的輸出SQ4)耦合至第二行C2的頂部(即區SBFF5的輸入SI5)，因此路徑片段FE8被闡述為水平片段。在一些實施例中，對MBFF區102E中的資料訊號的整體流向路徑的二維表示被闡述為類似於大寫字母Π(即被闡釋為Π形)。

在圖1E中，列R1至R4中的每一者具有第一Y定向。在一些實施例中，MBFF區10213的列中的所有列(圖1H)或一 些列具有第二Y定向。

圖1F是根據一些實施例的包括MBFF區102F的半導體裝置100F的方塊圖。

圖1F所示的MBFF區102F與圖1E所示的MBFF區102E相似。圖2D(在以下進行論述)是與MBFF區102F對應的MBFF區的佈局圖。

在圖1F中，第一行C1及第二行C2中的每一者中的SBFF區的X定向與圖1E中不同。在圖1F所示每一列中，SBFF區的X定向是相同的；相比之下，在圖1E所示每一列中，SBFF區的X定向是不同的。圖1F中的區SBFF2、SBFF4、SBFF5及SBFF7中的每一者具有第一X定向。圖1F中的區SBFF1、SBFF3、SBFF6及SBFF8中的每一者具有第二X定向。沿著第一行C1及第二行C2中的每一者的流向路徑106F的部分具有對應的非交疊螺旋形狀。

MBFF區102F中的資料訊號的流向路徑106F由路徑片段FF1至FF15構成。在圖1F中，路徑片段FF2及FF6位於第一子行SC11中。路徑片段FF4位於第三子行SC13中。路徑片段FF12位於第一子行SC21中。路徑片段FF10及FF14位於第三子行SC23中。

圖1F中的SBFF區的堆疊次序使得沿著第一行C1及第二行C2中的每一者的流向路徑106F的部分具有非自交疊的螺旋形狀。MBFF區102F的螺旋形配置的流向路徑106F相對於根據 所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在圖1F中，藉由將區SBFF4的輸出SQ4耦合至區SBFF5的輸入SI5，路徑片段FF8將第一行C1耦合至第二行C2。路徑片段FF8停留於列R4內。在一些實施例中，由於路徑片段FF8將第一行C1的頂部(即區SBFF4的輸出SQ4)耦合至第二行C2的頂部(即區SBFF5的輸入SI5)，因此路徑片段FF8被闡述為水平片段。在一些實施例中，對MBFF區102F中的資料訊號的整體流向路徑的二維表示被闡述為類似於大寫字母Π(即被闡述為Π形)。

在圖1F中，列R1至R4中的每一者具有第一Y定向。在一些實施例中，MBFF區102F的列中的所有列(圖1H)或一些列具有第二Y定向。

圖1G是根據一些實施例的包括MBFF區102G的半導體裝置100G的方塊圖。

圖1G所示的MBFF區102G(包括路徑片段FG1至FG15)與圖1A所示的MBFF區102A相似。圖2B(在以下進行論述)是與MBFF區102G對應的MBFF區的佈局圖。

在圖1G中，列R2及R4中的每一者具有第二Y定向。相比之下，圖1A中的列R2及R4以及列R1及R3中的每一者具有第一Y定向。

圖1H是根據一些實施例的包括MBFF區102H的半導體 裝置100H的方塊圖。

圖1H所示的MBFF區102H(包括路徑片段FH1至FH15)與圖1F所示的MBFF區102F相似。圖2H(在以下進行論述)是與MBFF區102H對應的MBFF區的佈局圖。

在圖1H中，列R1至R4中的每一者具有第二Y定向。在一些實施例中，MBFF區102H的列中的所有列(圖1F)或一些列具有第一Y定向。

圖1I是根據一些實施例的包括MBFF區102I的半導體裝置100I的方塊圖。

圖1I所示的MBFF區102I與圖1E所示的MBFF區102E相似。

第二行C2中的SBFF區的X定向與圖1E中不同。在圖1I所示的每一列中，SBFF區的X定向是相同的；相比之下，在圖1E所示的每一列中，SBFF區的X定向是不同的。如此一來，圖1I中的區SBFF1、SBFF3、SBFF6及SBFF8中的每一者具有第一X定向，並且圖1I中的區SBFF2、SBFF4、SBFF5及SBFF7中的每一者具有第二X定向。沿著第一行C1及第二行C2中的每一者的流向路徑106I的部分具有對應的非交疊螺旋形狀。

MBFF區102I中的資料訊號的流向路徑106I由路徑片段FI1至FI15構成。在圖1I中，路徑片段FI4位於第一子行SC11中，路徑片段FI2及FI6位於第三子行SC13中。路徑片段FI10及FI14位於第一子行SC21中。路徑片段FI12位於第三子行SC23 中。

路徑片段FI2、FI4及FI6中的每一者自第一列向上延伸至先相鄰的第二列中。路徑片段FI2自列R1向上延伸至列R2中。路徑片段FI4自列R2向上延伸至列R3。路徑片段FI6自列R3向上延伸至列R4中。路徑片段FI10、FI12及FI14中的每一者自第一列向下延伸至先相鄰的第二列中。路徑片段FI10自列R4向下延伸至列R3中。路徑片段FI12自列R3向下延伸至列R2中。路徑片段FI14自列R2向下延伸至列R1中。

圖1I中的SBFF區的堆疊次序使得沿著第一行C1及第二行C2中的每一者的流向路徑106I的部分具有非自交疊的螺旋形狀。MBFF區102I的螺旋形配置的流向路徑106I相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在圖1I中，藉由將區SBFF4的輸出SQ4耦合至區SBFF5的輸入SI5，路徑片段FI8將第一行C1耦合至第二行C2。路徑片段FI8停留於列R4內。在一些實施例中，由於路徑片段FI8將第一行C1的頂部(即區SBFF4的輸出SQ4)耦合至第二行C2的頂部(即區SBFF5的輸入SI5)，因此路徑片段FI8被闡述為水平片段。在一些實施例中，對MBFF區102I中的資料訊號的整體流向路徑的二維表示被闡述為類似於大寫字母Π(即被闡釋為Π形)。

在圖1I中，列R1至R4中的每一者具有第一Y定向。在 一些實施例中，MBFF區102I中的所有列(圖1H)或一些列具有第二Y定向。

圖2A是根據一些實施例的多位元正反器(MBFF)區202A的佈局圖。

圖2A所示的MBFF區202A對應於圖1A所示的MBFF區102A。

一般而言，佈局圖表示半導體裝置。佈局圖中的形狀表示半導體裝置中的對應組件。佈局圖本身是俯視圖。佈局圖中的形狀相對於例如X軸及Y軸而言是二維的，而所示的半導體裝置是三維的。相對於Z軸而言，半導體裝置通常被組織為層的堆疊，對應的結構位於所述堆疊中(即對應的結構屬於所述堆疊)。因此，佈局圖中的每一形狀更具體而言表示對應半導體裝置的對應層中的組件。佈局圖通常藉由將第二形狀疊加於第一形狀上使得第二形狀至少局部地與第一形狀交疊來表示形狀以及層的相對深度(即沿著Z軸的位置)。為使論述簡潔起見(即為使論述便利)，佈局圖(例如圖2A至圖2C等)中的一些元件被稱為其是對應半導體裝置中的相對應結構而非圖案/形狀本身。

佈局圖在所示的細節數量方面有所不同。在一些情況下，例如出於簡潔目的，佈局圖的所選擇層被組合/抽象成單個層。作為另外一種選擇及/或另外地，在一些情況下，並未表示對應半導體裝置的所有層(即例如為使例示簡潔起見而省略佈局圖的所選擇層)。圖2A至圖2E是已省略所選擇層的佈局圖的示例。作為特 定示例，圖2A至圖2E中的每一者省略對應半導體裝置的層(圖3A至圖3B)，所述層位於包括通孔至M_1st(via-to-M_1st，VIA0)接觸結構的層(圖3A至圖3B)之下。在一些實施例中，圖2A所示的佈局圖是更大佈局圖的一部分。

如同圖1A所示的MBFF區102A，圖2A所示的MBFF區202A包括SBFF區SBFF1至區SBFF8。然而，為使例示簡潔起見，在圖2A中僅強調區SBFF1及區SBFF8的邊界。

在圖2A中，SBFF區中的每一者包括至少一個第一主動區(active region，AR)及至少一個第二AR。第一AR具有第一導電性類型且第二AR具有不同的第二導電性類型。為使例示簡潔起見，圖2A在SBFF區中的每一者中示出單個第一AR及單個第二AR。在一些實施例中，圖2A所示的佈局圖是更大佈局圖的一部分。第一AR及第二AR在第一方向上延伸(例如與X軸平行)。

在圖2A中，如在圖1A中一樣，假設如下：第一導電性類型是正型(P型)導電性，如標示為PMOS，其中PMOS是術語“正型通道金屬氧化物半導體”(positive-channel metal-oxide-semiconductor，PMOS)或術語“P通道MOS”的縮寫詞；且第二導電性類型是負型(N型)導電性，如標示為NMOS，其中NMOS是術語“負型通道金屬氧化物半導體”(negative-channel metal-oxide-semiconductor，NMOS)或術語“N通道MOS”的縮寫詞。在一些實施例中，第一導電性類型是負型(N型)導電性且第二導電性類型是正型(P型)導電性。

MBFF區202A包括PMOS AR 218P(1)至218P(4)及NMOS AR 218N(1)至218N(4)。AR 218P(1)及218N(1)位於列R1中。AR 218P(2)及218N(2)位於列R2中。AR 218P(3)及218N(3)位於列R3中。AR 218P(4)及218N(4)位於列R4中。

在圖2A中，如在圖1A中一樣，列R1至R4中的每一者具有第一Y定向，其中第一AR相對於Y軸堆疊於第二AR上(即PMOS AR堆疊於NMOS AR上)。

相對於X軸而言，包括圖2A所示的區SBFF1至區SBFF8中的每一者的電晶體(圖4A至圖4B)被組織成包括三個區域(或部分)：第一外部區域(或部分)OP1、中間區域(或部分)MID及第二外部區域(或部分)OP2。對於SBFF區中的每一者而言，第一外部區域OP1大致對應於SBFF區的輸入區，並且第二外部區域OP2大致對應於SBFP區的輸出區。

關於圖1A至圖1H及圖2A至圖2E中的每一者，應記住以下內容：第一行C1包括第一子行SC11至第三子行SC13；第二行C2包括第一子行SC21至第三子行SC23；假設每一SBFF區的第一X定向具有實質上位於第一子行(SC11或SC21)中的輸入區及實質上位於第三子行(SC13或SC23)中的輸出區；且假設每一SBFF區的第二X定向具有實質上位於第三子行(SC13或SC23)中的輸入區及實質上位於第一子行(SC11或SC21)中的SBFP的輸出區。

鑒於此，圖2A所示的SBFF區的第一X定向具有大致 位於第一子行(SC11或SC21)中的第一外部區域OP1及位於第三子行(SC13或SC23)中的第二外部區域OP2；且圖2A所示的SBFF區的第二X定向具有大致位於第三子行(SC13或SC23)中的第二外部區域OP2及大致位於第一子行(SC11或SC21)中的第一外部區域OP1。

在對應半導體裝置的層(圖3A至圖3B)之中，自圖2A(且同樣自圖2B至圖2E)省略第一金屬化層(M_1st層)。M_1st層中的段(M_1st段)與X軸平行地延伸。

在一些實施例中，端視用於製作與圖2A所示佈局圖對應的半導體裝置的對應製程節點的編號慣例而定，M_1st層是第零金屬化層(M0)或第一金屬化層(M1)，並且對應地，第一內連線層VIA_1st是VIA0或VIA1。在圖2A至圖2E中，M_1st層被假設成M0且VIA_1st被假設成VIA0。在一些實施例中，M0是位於其中形成有電晶體的電晶體層(圖3A至圖3B所示的320，如下論述)上方的第一金屬化層。

在圖2A中，MBFF區202A更包括通孔至M0(via-to-M0，VIA0)接觸結構242、段M1(1)至M1(8)、通孔至M1(via-to-M1，VIA1)接觸結構246及段M2(1)。

VIA0接觸結構242位於第一內連線層中且位於M_0層(段M0)中的對應段(圖3A至圖3B)之上。段M1(1)至段M1(8)位於第二金屬化層(M_2nd層，其被假設成圖2A中的M1層)中。段M1(1)至段M1(8)在與第一方向垂直的第二方向(例如與Y軸平 行)上延伸。在一些實施例中，第一方向及第二方向是除了對應地與X軸及Y軸平行的方向之外的方向。段M1(1)至段M1(8)的一些部分對應地位於VIA0接觸結構242之上。為使例示簡潔起見，VIA0接觸結構242在圖2A中對應地出現於段M1(1)至段M1(8)之上；然而，應理解，VIA0接觸結構242對應地位於段M1(1)至段M1(8)下面。

在MBFF區202A中，VIA1接觸結構246位於第二內連線層中且對應地位於段M1(7)至M1(8)之上。段M2(1)位於第三金屬化層(M_3rd層，其被假設成圖2A中的M2層)中。段M2(1)與X軸平行地延伸。為使例示簡潔起見，VIA1接觸結構246在圖2A中對應地出現於段M2(1)之上；然而，應理解，VIA1接觸結構246對應地位於段M2(1)下面。

圖2A所示段M1(1)至M1(6)對應於圖1A所示流向路徑106A的路徑片段FA2、FA4、FA6、FA10、FA12及FA14。圖2A所示段M1(7)、段M2(1)及段M1(8)一同對應於圖1A所示流向路徑106A中的路徑片段FA8。如此一來，圖2A具有與圖1A所示流向路徑106A對應的流向路徑(未示出)。

圖2A所示沿著第一行C1及第二行C2中的每一者的流向路徑的部分具有對應的非交疊螺旋形狀。MBFF區202A的螺旋形配置的流向路徑相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102A的螺旋形配置的流向路徑106A相對於根據所述另一方法的相對應的鋸齒狀配置的流 向路徑所具有的優點相似。

根據所述另一方法，半導體裝置的相對應的8個位元的MBFF區包括由SBFF區的對應堆疊表示的兩個相對應行。相對應的8個位元的MBFF區包括相對應的第三金屬化層(M_3rd層，其被假設成M2層)。根據所述另一方法的鋸齒狀配置的流向路徑，在第二SBFF區至第八SBFF區中的每一者中，一個M2段用於將SBFF區的輸入區耦合至SBFF區的輸出區。如此一來，根據所述另一方法的MBFF區使用共(2*N)-2個M1段(即14個M1段，其中N=8)來進行SBFF間耦合，此會增加M1層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此減少M1層的位於相對應的MBFF區上方的區域中的佈線機會。另外，作為結果，根據所述另一方法的MBFF區使用共N-1個M2段(即7個M2段，其中N=8)來進行SBFF內耦合，此會增加M2層的位於相對應的MBFF區上方的區域中的佈線擁塞，因此減少M2層的位於相對應的MBFF區上方的區域中的佈線機會。相比之下，MBFF區202A的螺旋形配置的流向路徑使用N個M1段(即8個M1段，其中N=8)來進行SBFF間耦合，此(相較於相對應的MBFF)會減少M1層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會增加M1層的位於相對應的MBFF區上方的區域中的佈線機會。另外，相比之下，MBFF區202A的螺旋形配置的流向路徑使用M2段中的一者進行SBFF內耦合，此(相較於相對應的MBFF)會減少M2層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會 增加相M2層的位於相對應的MBFF區上方的區域中的佈線機會。

圖2B是根據一些實施例的多位元正反器(MBFF)區202B的佈局圖。

圖2B所示的MBFF區202B對應於圖1G所示的MBFF區102G。回顧MBFF區102G是與MBFF區102A相似，因此圖2B所示的MBFF區202B與圖2A所示的MBFF區202A相似。

MBFF區202B包括PMOS AR 218P(5)至218P(8)及NMOS AR 218N(5)至218N(8)。AR 218P(5)及218N(5)位於列R1中。AR 218P(6)及218N(6)位於列R2中。AR 218P(7)及218N(7)位於列R3中。AR 218P(8)及218N(8)位於列R4中。

在圖2B中，列R2及R4中的每一者具有第二Y定向。相比之下，圖2A中的列R2及R4以及列R1及R3中的每一者具有第一Y定向。

圖2C是根據一些實施例的多位元正反器(MBFF)區202C的佈局圖。

圖2C所示的MBFF區202C對應於圖1E所示的MBFF區102E。圖2C所示的MBFF區202C與圖2A所示的MBFF區202A相似。

如同圖1E所示的MBFF區102E，圖2C所示的MBFF區202C包括SBFF區SBFF1至區SBFF8。然而，為使例示簡潔起見，在圖2C中僅強調區SBFF1及區SBFF5的邊界。

圖2C所示的MBFF區202C與圖2A所示的MBFF區202A不同，例如在層M1及M2中的段方面不同。MBFF區202C不包括MBFF區202A的段M1(7)至M1(8)及M2(1)，而是包括段M1(9)至M1(10)及M2(2)。圖2C所示段M1(1)至M1(6)對應於圖1E所示流向路徑106E的路徑片段FE2、FE4、FE6、FE10、FE12及FE14。圖2C所示段M1(9)至M1(10)及M2(2)一同對應於圖1E所示流向路徑106E中的路徑片段FE8。如此一來，圖2C具有與圖1E所示流向路徑106E對應的流向路徑(未示出)。

圖2C所示沿著第一行C1及第二行C2中的每一者的流向路徑的部分具有對應的非交疊螺旋形狀。MBFF區202C的螺旋形配置的流向路徑相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102E的螺旋形配置的流向路徑106E相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在相較於根據所述另一方法的相對應MBFF減少M1層中由MBFF區202C的螺旋形配置的流向路徑使用/消耗的段的數目方面，MBFF區202C的螺旋形配置的流向路徑會減少M1層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會增加M1層的位於相對應的MBFF區上方的區域中的佈線機會，此與圖2A所示的MBFF區202A如何相較於根據所述另一方法的與MBFF區202A相對應的MBFF來減少M1佈線擁塞且增加M1佈線機會相似。

在相較於根據所述另一方法的相對應MBFF減少M2層中由MBFF區202C的螺旋形配置的流向路徑使用/消耗的段的數目方面，MBFF區202C的螺旋形配置的流向路徑會減少M2層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會增加M2層的位於相對應的MBFF區上方的區域中的佈線機會，此與圖2A所示的MBFF區202A如何相較於根據所述另一方法的與MBFF區202A相對應的MBFF來減少M2佈線擁塞且增加M2佈線機會相似。

圖2D是根據一些實施例的多位元正反器(MBFF)區202D的佈局圖。

圖2D所示的MBFF區202D對應於圖1F所示的MBFF區102F。圖2D所示的MBFF區202D與圖2A所示的MBFF區202A相似。

如同圖1F所示的MBFF區102F，圖2D所示的MBFF區202D包括SBFF區SBFF1至區SBFF8。然而，為使例示簡潔起見，在圖2D中僅強調區SBFF1及區SBFF5的邊界。

在圖2D中，剖面線3A-3A’對應於圖3A中的剖面321A。另外，在圖2D中，剖面線3B-3B’對應於圖3B中的剖面321B。

MBFF區202D包括PMOS AR 218P(13)至218P(16)及NMOS AR 218N(13)至218N(16)。AR 218P(13)及218N(13)位於列R1中。AR 218P(14)及218N(14)位於列R2中。AR 218P(15)及218N(15)位於列R3中。AR 218P(16)及218N(16)位於列R4中。

圖2D所示的MBFF區202D與圖2A所示的MBFF區202A不同，例如在層M1及M2中的段方面不同。MBFF區202D不包括MBFF區202A的段M1(1)至M1(8)及M2(1)，而是包括段M1(11)至M1(18)及M2(3)。段M1(11)至M1(16)對應於圖1F所示流向路徑106F中的路徑片段FF2、FF4、FF6、FF10、FF12及FF14。圖2D所示段M1(17)至M1(18)及M2(3)一同對應於圖1F所示流向路徑106F中的路徑片段FF8。如此一來，圖2D具有與圖1F所示流向路徑106F對應的流向路徑(未示出)。

圖2D所示沿著第一行C1及第二行C2中的每一者的流向路徑的部分具有對應的非交疊螺旋形狀。MBFF區202D的螺旋形配置的流向路徑相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點與MBFF區102F的螺旋形配置的流向路徑106F相對於根據所述另一方法的相對應的鋸齒狀配置的流向路徑所具有的優點相似。

在相較於根據所述另一方法的相對應MBFF減少M1層中由MBFF區202D的螺旋形配置的流向路徑使用/消耗的段的數目方面，MBFF區202D的螺旋形配置的流向路徑會減少M1層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會增加M1層的位於相對應的MBFF區上方的區域中的佈線機會，此與圖2A所示的MBFF區202A如何相較於根據所述另一方法的與MBFF區202A相對應的MBFF來減少M1佈線擁塞且增加M1佈線機會相似。

在相較於根據所述另一方法的相對應MBFF減少M2層中由MBFF區202D的螺旋形配置的流向路徑使用/消耗的段的數目方面，MBFF區202D的螺旋形配置的流向路徑會減少M2層的位於相對應的MBFF區上方的區域中的佈線擁塞且因此會增加M2層的位於相對應的MBFF區上方的區域中的佈線機會，此與圖2A所示的MBFF區202A如何相較於根據所述另一方法的與MBFF區202A相對應的MBFF來減少M2佈線擁塞且增加M2佈線機會相似。

圖2E是根據一些實施例的多位元正反器(MBFF)區202E的佈局圖。

圖2E所示的MBFF區202E對應於圖1H所示的MBFF區102H。回顧MBFF區102H是與MBFF區102F相似，因此圖2E所示的MBFF區202E與圖2D所示的MBFF區202D相似。

在圖2E中，列R1至R4中的每一者具有第二Y定向。相比之下，圖2D所示的列R1至R4中的每一者具有第一Y定向。

圖3A至圖3B是根據一些實施例的基於圖2D所示的MBFF區202D的佈局圖的半導體裝置中的MBFF區的對應剖面321A及321B。

關於圖3A，剖面321A對應於圖2D中的剖面線3A-3A’。關於圖3B，剖面321B對應於圖2D中的剖面線3B-3B’。

在圖3A中，AR 318N(16)包括源極/汲極(source/drain，S/D)區322(1)及322(2)。相對於原本存在於AR 318N(16)的非S/D 區域中的負型(N型)摻雜劑的初始(第一)濃度，S/D區322(1)及322(2)中的每一者具有與第一濃度不同的負型(N型)摻雜劑的第二濃度。AR 318N(16)形成於基底316中。源極/汲極(S/D)區322(1)及322(2)、位於S/D區322(1)與S/D區322(2)之間的區域(324)加上閘極段332(1)一同包括電晶體326，其中區域(324)表示通常被稱為通道區的可逆區。在一些實施例中，電晶體326是N型場效電晶體(field-effect transistor，FET)(N型FET)。在一些實施例中，電晶體326更具體而言是N型金屬氧化物半導體FET(N型MOSFET)。在一些實施例中，電晶體326是除了N型FET之外的電晶體類型。與P型AR 218P(13)至218P(16)中的一者交叉的圖2D所示不同剖面(未示出)將示出正型(P型)摻雜劑的第三濃度的第三S/D區及第四S/D區，所述第三濃度與原本存在於P型AR的非S/D區域中的P型摻雜劑的初始(第四)濃度不同，在第三P型S/D區與第四P型S/D區之間存在P型通道，所述第三S/D區及第四S/D區加上位於P通道區之上的閘極段一同包括P型MOSFET。

關於圖3B，不存在AR。因此，相對於與第一方向(例如X軸)及第二方向(例如Y軸)中的每一者垂直的第三方向(例如Z軸)而言，圖3A中由AR 318N(16)佔據的層在圖3B中被示出為基底316。

圖3A至圖3B更包括閘極段332(1)及與Y軸平行地延伸的金屬至S/D(metal-to-S/D，MD)接觸結構334(1)及334(2)。 在圖3A中，相對於X軸而言，閘極段332(1)在通道區324之上對準，並且MD接觸結構334(1)至334(2)對應地在S/D區322(1)至322(2)之上對準。

圖3A更包括位於閘極段332(1)之上的通孔至閘極(via-to-gate，VG)接觸結構336。圖3B更包括對應地位於MD接觸結構334(1)至334(2)之上的通孔至MD(via-to-MD，VD)接觸結構。MD接觸結構334(1)至334(2)與Y軸平行地延伸。對應地包括AR 318N(16)、閘極段332(1)、MD接觸結構334(1)至334(2)、VG接觸結構336及VD接觸結構338的層一同表示電晶體層320。

圖3A至圖3B更包括位於導電性的第一金屬化(M_1st)層中的對應段340(1)及340(2)(M_1st段)，其中為了與圖2D一致而假設M_1st層是M0層。M_1st段340(1)至340(2)與X軸平行地延伸。圖3A中的M_1st段340(1)位於VG接觸結構336之上。圖3B中的M_1st段340(2)位於VD接觸結構338的實例之上。

圖3A至圖3B更包括在M_1st段340(1)至340(2)之上對應地對準的通孔至M0(VIA0)接觸結構342。

圖3A至圖3B更包括位於導電性的第二金屬化層(M_2nd)中的段344(1)及344(2)(M_2nd段)，其中為了與圖2D一致而假設M_2nd層是M1層。M_2nd段344(1)至344(2)與Y軸平行地延伸。圖3A中的M_2nd段344(2)位於VIA0接觸結構342的實例之上。圖3B中的M_2nd段344(2)位於VIA0接觸結構342的另一實例之上。

圖3A至圖3B更包括在M_1st段344(1)之上對應地對準的通孔至M1(VIA1)接觸結構346。

圖3A更包括位於導電性的第三金屬化層(M_3rd)中的段348(1)(M_3rd段)，其中為了與圖2D一致而假設M_3rd層是M2層。M_3rd段348(1)與X軸平行地延伸。圖3A中的M_3rd段348(2)位於VIA1接觸結構346之上。

圖4A至圖4B是根據一些實施例的對應的示意性電路圖。

更具體而言，圖4A至圖4B是掃描D FF(SDFQ)430A及430B的對應的示意性電路圖。圖4A所示SDFQ 430A及圖4B所示SDFQ 430B中的每一者是圖1A至圖1H及圖2A至圖2E中的每一者中的SBFF區的示例。

圖4A與圖4B的不同之處在於SDFQ 430A是基於傳輸閘極(transmission-gate-based)的設計(在以下進行論述)，而SDFQ 430B是基於堆疊閘極(stack-gate-based)的設計(在以下進行論述)。SDFQ 430A及SDFQ 430B中的每一者是邊緣觸發(edge-triggered)佈置形式，其在時脈訊號的上升邊緣(正邊緣)上被觸發。在以下論述使SDFQ 430A及SDFQ 430B中的每一者在時脈訊號的下降邊緣(負邊緣)上被觸發的變化。

相對於X軸而言，包括圖4A所示SDFQ 430A及圖4B所示SDFQ 430B中的每一者的電晶體被組織成包括三個區域(或部分)。圖4A所示SDFQ 430A包括第一外部區域(或部分)OP4A1、 中間區域(或部分)MID4A及第二外部區域(或部分)OP4A2。圖4B所示SDFQ 430B包括第一外部區域(或部分)OP4B1、中間區域(或部分)MID4B及第二外部區域(或部分)OP4B2。第一外部區域OP4A1及OP4B1大致對應於圖1A至圖1H及圖2A至圖2E中的每一者中的每一SBFF區的輸入區。第二外部區域OP4A2及OP4B2大致對應於圖1A至圖1H及圖2A至圖2E中的每一者中的每一SBFF區的輸出區。

關於圖1A至圖1H及圖2A至圖2E中的每一者，應回顧以下內容：第一行C1包括第一子行SC11至第三子行SC13；第二行C2包括第一子行SC21至第三子行SC23；假設每一SBFF區的第一X定向具有實質上位於第一子行(SC11或SC21)中的輸入區及實質上位於第三子行(SC13或SC23)中的輸出區；且假設每一SBFF區的第二X定向具有實質上位於第三子行(SC13或SC23)中的輸入區及實質上位於第一子行(SC11或SC21)中的SBFF的輸出區。

鑒於此，在一些實施例中，SDFQ 430A及430B中的每一者的第一X定向具有大致位於第一子行(SC11或SC21)中的對應的第一外部區域OP4A1及OP4B1以及大致位於第三子行(SC13或SC23)中的對應的第二外部區域OP4A2及OP4B2；且SDFQ 430A及430B中的每一者的第二X定向具有大致位於第三子行(SC13或SC23)中的對應的第二外部區域OP4A2及OP4B2以及大致位於第一子行(SC11或SC21)中的對應的第一外部區 域OP4A1及OP4B1。在以下提供對第一外部區域OP4A1及OP4B1、中間區域MID4A及MID4B以及第二外部區域OP4A2及OP4B2的附加論述。

在圖4A中，SDFQ 430A包括多工器432、D正反器434A、掃描緩衝器444及時脈緩衝器446。SDFQ 430A更包括兩種類型的反相器，即休眠反相器及非休眠(non-sleepy，NS)反相器；術語“休眠”及“非休眠”在以下進行闡釋。

在圖4A中，掃描緩衝器444接收掃描/測試賦能(Scan/Test Enable，SE)訊號，所述SE訊號在相對於輸入訊號D的正常操作或相對於掃描傳入(Scan-In，SI)訊號的掃描操作之間進行選擇。掃描緩衝器444包括非休眠(NS)反相器484(4)，非休眠(NS)反相器484(4)包括串聯連接的PFET(電晶體P41)與NFET(電晶體N41)。NS反相器(例如448(4))是休眠反相器(例如450(1)(在以下進行論述))的對應物。在下文中，其參考字母數字以大寫字母P為前綴的電晶體(例如P41)是PFET，並且其參考字母數字以大寫字母N為前綴的電晶體(例如N41)是NFET。

在NS反相器448(4)中，電晶體P41連接於具有第一參考電壓(例如VDD)的節點與節點nd41之間。電晶體N41連接於節點nd41與具有第二參考電壓(例如VSS)的節點之間。電晶體P41及N41中的每一者的閘極端子連接於一起且被配置成接收訊號SE。節點nd41具有作為訊號SE的反相的訊號seb。

在圖4A中，時脈緩衝器446包括一對NS反相器448(5)及448(6)。NS反相器448(5)包括串聯連接的電晶體P31與電晶體N31。電晶體P31連接於具有電壓VDD的節點與節點nd31之間。電晶體N31連接於節點nd31與具有電壓VSS的節點之間。電晶體P31及N31中的每一者的閘極端子連接於一起且被配置成接收時脈訊號CP。節點nd31表示NS反相器448(5)的輸出節點且具有表示時脈訊號CP的反相的時脈訊號clkb。

在時脈緩衝器446中，NS反相器448(6)包括串聯連接的電晶體P32與電晶體N32。電晶體P32連接於具有電壓VDD的節點與節點nd32之間。電晶體N32連接於節點nd32與具有電壓VSS的節點之間。電晶體P32及N32中的每一者的閘極端子連接於一起且連接至節點nd31，並且因此被配置成接收時脈訊號clkb。節點nd32表示NS反相器448(6)的輸出節點且具有表示時脈訊號clkb的反相的時脈訊號clkbb。

在圖4A中，多工器432包括電晶體P11至P15及N11至N15。電晶體P11連接於具有電壓VDD的節點與節點nd11之間。電晶體P11的閘極端子接收訊號SI。電晶體P12連接於節點nd11與節點nd13之間。電晶體P12的閘極端子接收訊號seb。電晶體P13連接於具有電壓VDD的節點與節點nd12之間。電晶體P13的閘極端子接收輸入訊號D。電晶體P14連接於節點nd12與節點nd13之間。電晶體P14的閘極端子接收訊號SE。電晶體P15連接於節點nd13與具有訊號ml_ax的節點nd14之間。電晶體P15 的閘極端子接收訊號clkbb。電晶體N11連接於節點nd14與節點nd15之間。電晶體N11的閘極端子接收訊號clkb。電晶體N12連接於節點nd15與節點nd16之間。電晶體N12的閘極端子接收訊號SE。電晶體N13連接於節點nd16與具有電壓VSS的節點之間。電晶體N13的閘極端子接收訊號SI。電晶體N14連接於節點nd15與節點nd17之間。電晶體N14的閘極端子接收訊號seb。電晶體N15連接於節點nd17與具有電壓VSS的節點之間。電晶體N15的閘極端子接收輸入訊號D。

在圖4A中，D正反器434A包括主鎖存器436、內部緩衝器441A、輔助鎖存器438及輸出緩衝器442。

主鎖存器436包括NS反相器448(1)及休眠反相器450(1)。NS反相器448(1)包括電晶體P21及N21。電晶體P21連接於具有電壓VDD的節點與節點nd21之間。電晶體N21位於節點nd21與具有電壓VSS的節點之間。電晶體P21的閘極端子與電晶體N21的閘極端子連接於一起且連接至節點nd14，並且因此被配置成接收訊號ml_ax。如此一來，訊號ml_ax表示D正反器434A的輸入訊號。節點nd21表示NS反相器448(1)的輸出節點且具有表示訊號ml_ax的反相的訊號ml_b。

在主鎖存器436中，休眠反相器450(1)包括電晶體P22至P23及N22至N23。電晶體P22連接於具有電壓VDD的節點與節點nd22之間。電晶體P23連接於節點nd22與節點nd14之間。電晶體P23的閘極端子接收訊號clkb。電晶體N22連接於節點nd14 與節點nd23之間。電晶體N22的閘極端子接收訊號clkbb。在一些實施例中，電晶體N22的閘極端子接收時脈訊號CP而非訊號clkbb。電晶體N23連接於節點nd23與具有電壓VSS的節點之間。由於電晶體P23及N22，休眠反相器450(1)可被置於休眠操作模式。相比之下，NS反相器448(1)缺少與電晶體P23及N22對應的電晶體，使得主鎖存器436的反相器448(1)缺少休眠操作模式；因此，NS反相器448(1)被闡述為非休眠(NS)反相器。電晶體P22的閘極端子與電晶體N23的閘極端子連接於一起且連接至節點nd21。因此，休眠反相器450(1)將訊號ml_b的經反相版本(來自節點nd21)反饋至節點nd14。

在圖4A中，內部緩衝器441A包括傳輸閘極440，所述傳輸閘極440包括電晶體P24及N24。包括傳輸閘極440的SDFQ 430A被稱為基於傳輸閘極的設計。電晶體P24與電晶體N24並聯連接於節點nd21與節點nd24之間。電晶體P24的閘極接收訊號clkb。電晶體N24的閘極端子接收訊號clkbb。節點nd24具有訊號sl_a。

在D正反器434A中，輔助鎖存器438包括NS反相器448(2)及休眠反相器450(2)。NS反相器448(2)包括電晶體P25及N25。電晶體P25連接於具有電壓VDD的節點與節點nd25之間。電晶體N25連接於節點nd25與具有電壓VSS的節點之間。電晶體P25的閘極端子與電晶體N25的閘極端子連接於一起且連接至節點nd24，並且因此被配置成接收訊號sl_a。節點nd25表示NS 反相器448(2)的輸出節點且具有表示訊號sl_a的反相的訊號sl_bx。

在輔助鎖存器438中，休眠反相器450(2)包括電晶體P26至P27及N26至N27。電晶體P26連接於具有電壓VDD的節點與節點nd26之間。電晶體P27連接於節點nd26與節點nd24之間。電晶體P27的閘極端子接收訊號clkbb。電晶體N26連接於節點nd24與節點nd27之間。電晶體N27連接於節點nd27與具有電壓VSS的節點之間。電晶體N26的閘極端子接收訊號clkb。由於電晶體P27及N26，休眠反相器450(2)可被置於休眠模式。電晶體P22的閘極端子與電晶體N23的閘極端子連接於一起且連接至節點nd25。因此，休眠反相器450(2)將訊號sl_bx的經反相版本(來自節點nd25)反饋至節點nd24。

在D正反器434A中，輸出緩衝器442包括NS反相器448(3)，所述NS反相器448(3)包括電晶體P28及N28。電晶體P28連接於具有電壓VDD的節點與節點nd26之間。電晶體N28連接於節點nd28與具有電壓VSS的節點之間。電晶體P28的閘極端子與電晶體N28的閘極端子連接於一起且連接至節點nd25，並且因此被配置成接收訊號sl_bx。節點nd26表示NS反相器448(3)的輸出節點且因此表示D正反器434A的輸出節點。此外，節點nd26亦表示SDFQ 430A的輸出節點。節點464具有表示訊號sl_bx的反相的訊號SQ。

回顧SDFQ 430A是在時脈訊號的上升邊緣(正邊緣) 上被觸發。使SDFQ 430A在時脈訊號的下降邊緣(負邊緣)上被觸發的變化包括以下內容。電晶體P31及N31中的每一者的閘極端子被配置成接收CPN而非接收時脈訊號CP，其中CPN是時脈訊號CP的經反相版本。電晶體P15的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體N11的閘極端子接收訊號clkbb而非接收訊號clkb。電晶體P23的閘極端子接收訊號clkbb而非接收訊號clkb。在一些實施例中，電晶體P23的閘極端子接收訊號CPN而非訊號clkbb。電晶體N22的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體P24的閘極端子接收訊號clkbb而非接收訊號clkb。電晶體N24的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體P27的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體N26的閘極端子接收訊號clkbb而非接收訊號clkb。

在圖4A中，第一外部區域OP4A1包括掃描緩衝器444、多工器432及時脈緩衝器446。中間區域MID4A包括D正反器434A的組件中的一些組件(即包括D正反器434A的主鎖存器436及內部緩衝器441A)。第二外部區域OP4A2包括D正反器434A的其餘組件(即包括D正反器434A的輔助鎖存器438及輸出緩衝器442)。

關於圖4B，回顧SDFQ 430B是基於堆疊閘極的設計，而圖4A所示SDFQ 430A是基於傳輸閘極的設計。更具體而言，儘管圖4A所示SDFQ 430A的D正反器434A包括包含傳輸閘極440的內部緩衝器441A，然而圖4B所示SDFQ 430B的D正反器 434B包括內部緩衝器441B。內部緩衝器441B包括休眠反相器450(3)，所述休眠反相器450(3)是基於堆疊閘極的電路的示例。

在圖4B中，內部緩衝器441B的休眠反相器450(3)包括電晶體P51至P52及N51至N52。電晶體P51連接於具有電壓VDD的節點與節點nd51之間。電晶體P52連接於節點nd51與節點nd24之間。電晶體P52的閘極端子接收訊號clkb。電晶體N51連接於節點nd24與節點nd52之間。電晶體N51的閘極端子接收訊號clkbb。在一些實施例中，電晶體N51的閘極端子接收時脈訊號CP而非訊號clkbb。電晶體N52連接於節點nd52與具有電壓VSS的節點之間。電晶體N51的閘極端子接收訊號clkbb。由於電晶體P52及N51，休眠反相器450(3)可被置於休眠模式。電晶體P51的閘極端子與電晶體N52的閘極端子連接於一起且連接至節點nd14。因此，訊號ml_ax作為輸入而被提供至休眠反相器450(3)。與其輸入自節點nd21接收訊號ml_b的圖4A所示傳輸閘極440不同，休眠反相器450(3)的輸入不連接至節點nd21。確切而言，在圖4B中，僅休眠反相器450(1)的輸入(即電晶體P22及N23中的每一者的閘極端子)自節點nd21接收訊號ml_b。

回顧SDFQ 430B是在時脈訊號的上升邊緣(正邊緣)上被觸發。使SDFQ 430B在時脈訊號的下降邊緣(負邊緣)上被觸發的變化包括以下內容。電晶體P31及N31中的每一者的閘極端子被配置成接收CPN而非接收時脈訊號CP，其中CPN是時脈訊號CP的經反相版本。電晶體P15的閘極端子接收訊號clkb而 非接收訊號clkbb。電晶體N11的閘極端子接收訊號clkbb而非接收訊號clkb。電晶體P23的閘極端子接收訊號clkbb而非接收訊號clkb。在一些實施例中，電晶體P23的閘極端子接收訊號CPN而非訊號clkbb。電晶體N22的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體P52的閘極端子接收訊號clkbb而非接收訊號clkb。電晶體N51的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體P27的閘極端子接收訊號clkb而非接收訊號clkbb。電晶體N26的閘極端子接收訊號clkbb而非接收訊號clkb。

在圖4B中，第一外部區域OP4B1包括掃描緩衝器444、多工器432及時脈緩衝器446。中間區域MID4B包括D正反器434B的組件中的一些組件(即包括D正反器434B的主鎖存器436及內部緩衝器441B)。第二外部區域OP4B2包括D正反器434B的其餘組件(即包括D正反器434B的輔助鎖存器438及輸出緩衝器442)。

圖5是根據一些實施例的製造半導體裝置的方法的流程圖500。

根據一些實施例，可使用例如EDA系統800(圖8，在以下進行論述)及IC製造系統900(圖9，在以下進行論述)來實施流程圖表(流程圖)500的方法。可根據流程圖表500的方法製造的半導體裝置的示例包括圖1A至圖1H所示半導體裝置、基於本文中所揭露的佈局圖的半導體裝置、基於本文中所揭露的剖面的半導體裝置或類似半導體裝置。

在圖5中，流程圖表500的方法包括方塊502至504。在方塊502處，產生佈局圖，所述佈局圖除了其他事物外亦包括本文中所揭露的佈局圖中的一或多者或類似佈局圖。根據一些實施例，可例如使用EDA系統800(圖8，在以下進行論述)來實施方塊502。流程自方塊502進行至方塊504。

在方塊504處，基於佈局圖進行以下操作中的至少一者：(A)進行一或多次微影曝光或(B)製作一或多個半導體罩幕或(C)製作半導體裝置的層中的一或多個組件。參見以下在圖9中對IC製造系統900的以下論述。

圖6是根據一些實施例的操作半導體裝置的多位元正反器(MBFF)區的方法的流程圖表600。

流程圖表600包括方塊610，其中方塊610包括方塊612至616。

其操作由流程圖表600示出的MBFF區的示例包括與圖1A至圖1I所示方塊圖對應的MBFF區、與圖2A至圖2E所示佈局圖對應的MBFF區或類似MBFF區。

根據流程圖表600進行操作的MBFF區由對應地表示位元b0至b(N-1)的第一單一位元正反器區(SBFF區)至第(N)單一位元正反器區(SBFF區)構成，使得MBFF是N個位元的MBFF，其中N是正整數。第一SBFF區至第(N)SBFF區(例如圖1A至圖1B、圖1E至圖1I、圖2A至圖2E所示至區SBFF1至至區SBFF8、圖1C至圖1D所示至區SBFF1至區SBFF12或類似的SBFF區) 以自第一SBFF區至第(N)SBFF區的數值遞增序列進行菊鏈耦合。第一SBFF區的輸入表示MBFF區的輸入。第(N)SBFF區的輸出表示MBFF區的輸出。MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向(例如與X軸平行)及對應的垂直的第二方向(例如與Y軸平行)上延伸的列(例如圖1A至圖1B、圖1E至圖1I、圖2A至圖2E所示列R1至R4、圖1C至圖1D所示列R1至R6或類似列)以及第一行(C1)及第二行(C2)，每一SBFF區表示對應的列與對應的行的相交部。

關於根據流程圖表600進行操作的MBFF區，第一行(例如圖1A至圖1I、圖2A至圖2E所示C1或類似第一行)包括對應地表示位元b(0)至b(i)的SBFF區中的第一SBFF區至SBFF區中的第(i+1)SBFF區，其中i是正整數且i<N。第二行(例如圖1A至圖1I、圖2A至圖2E所示C2或類似第二行)包括對應地表示位元b(i+1)至b(N-1)的SBFF區中的第(i+2)SBFF區至第(N)SBFF區。

在圖6中，在方塊610處，使資料訊號前進經過MBFF區。對使資料訊號前進經過MBFF區的二維表示的示例是圖1A至圖1I所示流向路徑106A至106I、圖2A至圖2E所示流向路徑或類似流向路徑。在方塊610內，流程進行至方塊612。

在方塊612處，使資料訊號在第一行中傳播，使得對資料訊號沿著第一行的第一流向路徑的二維表示具有第一螺旋形狀。沿著第一行的具有第一螺旋形狀的第一流向路徑的示例包括圖1A 至圖1I所示流向路徑106A至106I的位於第一行C1中的部分、圖2A至圖2E所示流向路徑的位於第一行C1中的部分或類似流向路徑。在一些實施例中，所述使資料訊號在第一行中傳播會以使得對第一流向路徑的二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號。在一些實施例中，所述使資料訊號在第一行中傳播會以使得對第一流向路徑的二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號。流程自方塊612進行至方塊614。

在方塊614處，使資料訊號自第一行傳播至第二行。使資料訊號自第一行傳播至第二行的示例包括圖1A所示流向路徑片段FA8、圖1B所示流向路徑片段FB8、圖1C所示流向路徑片段FC12、圖1D所示流向路徑片段FD12、圖1E所示流向路徑片段FE8、圖1F所示流向路徑片段FF8、圖1G所示流向路徑片段FG8、圖1H所示流向路徑片段FH8、圖1I所示流向路徑片段EI8、與圖2A至圖2B中的段M1(7)至M1(8)及M2(1)對應的流向路徑片段、與圖2C中的段M1(9)至M1(10)及M2(2)對應的流向路徑片段、與圖2C中的段M1(9)至M1(10)及M2(2)對應的流向路徑片段、與圖2D至圖2E中的段M1(17)至M1(18)及M2(3)對應的流向路徑片段或類似流向路徑片段。流程自方塊614進行至方塊616。

在方塊616處，使資料訊號在第二行(C2)中傳播，使得對資料訊號沿著第二行(C2)的第二流向路徑的二維表示具有第二螺旋形狀。沿著第二行的具有第二螺旋形狀的第二流向路徑的示例包括圖1A至圖1I所示流向路徑106A至106I的位於第二 行C2中的部分、圖2A至圖2E所示流向路徑的位於第二行C2中的部分或類似流向路徑。在一些實施例中，所述使資料訊號在第二行中傳播會以使得對第二流向路徑的二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號。在一些實施例中，所述使資料訊號在第二行中傳播會以使得對第二流向路徑的二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號。

在關於根據流程圖表600進行操作的MBFF區的一些實施例中，相對於第一方向(例如X軸)而言，每一SBFF區在SBFF區的第一側具有輸入區且在SBFF區的相對的第二側具有輸出區，第一行(例如C1)及第二行(例如C2)中的每一者包括至少第一子行(例如SC11、SC21)及第三子行(例如SC13、SC23)。SBFF區中的給定SBFF區相對於X軸的第一定向(第一α定向)具有位於第一子行(例如SC11、SC21)中的輸入區以及位於第三子行(例如SC13、SC23)中的輸出區。SBFF區中的給定SBFF區的第二α定向具有位於第三子行(例如SC13、SC23)中的輸入區以及位於第一子行(例如SC11、SC21)中的輸出區。對於第一行(例如C1)及第二行(例如C2)中的每一者，所述列呈現出交替的α定向圖案，使得所述列在第一α定向與第二α定向之間交替。在此種實施例中，關於方塊612，使資料訊號在第一行(例如C1)中傳播包括以使得對第一流向路徑的二維表示的每一部分平行於第二方向(例如Y軸)的方式傳送所述資料訊號，所述第一流向路徑將第一SBFF區至第(i+1)SBFF區中前一個SBFF區耦合至第 一SBFF區至第(i+1)SBFF區中後一個SBFF區，例如參見圖1A至圖1I、圖2A至圖2E等。在此種實施例中，關於方塊616，使資料訊號在第二行(例如C2)中傳播包括以使得對第二流向路徑的二維表示的每一部分平行於第二方向(例如Y軸)的方式傳送所述資料訊號，所述第二流向路徑將第(i+2)SBFF區至第(N)SBFF區中前一個SBFF區耦合至第(i+2)SBFF區至第(N)SBFF區中後一個SBFF區；例如，參見圖1A至圖1I、圖2A至圖2E等。

在關於方塊614的一些實施例中，所述使資料訊號自第一行(例如C1)傳播至第二行(例如C2)包括以使得對資料訊號的自第一行(例如C1)至第二行(例如C2)的第三流向路徑的二維表示包括與第一方向(例如X軸)平行的第一部分的方式傳送所述資料訊號，例如參見圖1A至圖1I、圖2A至圖2E等。

在關於方塊614的一些實施例中，所述傳送資料訊號會以使得第三流向路徑的第一部分自第一行(例如C1)的第一子行(例如SC11)延伸至第二行(例如C2)的第三子行(例如SC23)的方式傳送所述資料訊號，例如參見圖1A至圖1D、圖1G、圖1I、圖2A至圖2B、圖2A至圖2E等。

在關於方塊614的一些實施例中，所述傳送資料訊號會以使得第三流向路徑的第一部分自第一行(例如C1)的第一子行(例如SC11)延伸至第二行(例如C2)的第一子行(例如SC21)的方式傳送所述資料訊號，例如參見圖1E、圖2C等。

在關於方塊614的一些實施例中，所述傳送資料訊號會 以使得第三流向路徑的第一部分自第一行(例如C1)的第二子行(例如SC13)延伸至第二行(例如C2)的第一子行(例如SC21)的方式傳送所述資料訊號，例如參見圖1F、圖1H、圖2D至圖2E等。

在關於方塊614的一些實施例中，所述傳送資料訊號會以使得第三流向路徑包括第二部分的方式傳送所述資料訊號，所述第二部分自包括第一SBFF區的列延伸至包括例如第i SBFF區的列，例如參見圖1A至圖1D、圖1G、圖1I、圖2A至圖2B、圖2A至圖2E等。

圖7A是根據一些實施例的製作半導體裝置的多位元正反器(MBFF)區的方法的流程圖表700。

圖7B是根據一些實施例的更詳細地示出方塊710的流程圖表。

流程圖表700包括方塊710至720。根據一些實施例，可使用例如IC製造系統900(圖9，在以下進行論述)來實施流程圖表700的方法。可根據流程圖表700的方法製造的半導體裝置的示例包括圖1A至圖1H所示半導體裝置、基於本文中所揭露的佈局圖的半導體裝置、基於本文中所揭露的剖面的半導體裝置或類似半導體裝置。

根據流程圖表700製作的MBFF區的示例包括與圖1A至圖1I所示方塊圖對應的MBFF區、與圖2A至圖2E所示佈局圖對應的MBFF區或類似MBFF區。

根據流程圖表700製作的MBFF區由對應地表示位元b0至b(N-1)的第一單一位元正反器區(SBFF區)至第(N)單一位元正反器區(SBFF區)構成，使得MBFF是N個位元的MBFF，其中N是正整數。第一SBFF區至第(N)SBFF區(例如圖1A至圖1B、圖1E至圖1I、圖2A至圖2E所示至區SBFF1至至區SBFF8、圖1C至圖1D所示至區SBFF1至至區SBFF12或類似的SBFF區)以自第一SBFF區至第(N)SBFF區的數值遞增序列進行菊鏈耦合。第一SBFF區的輸入表示MBFF區的輸入。第(N)SBFF區的輸出表示MBFF區的輸出。MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向(例如與X軸平行)及對應的垂直的第二方向(例如與Y軸平行)上延伸的列(例如圖1A至圖1B、圖1E至圖1I、圖2A至圖2E所示列R1至R4、圖1C至圖1D所示列R1至R6或類似列)以及第一行(C1)及第二行(C2)，每一SBFF區表示對應的列與對應的行的相交部。

關於根據流程圖表700製作的MBFF區，第一行(例如圖1A至圖1I、圖2A至圖2E所示C1或類似的第一行)包括對應地表示位元b(0)至b(i)的SBFF區中的第一SBFF區至SBFF區中的第(i+1)SBFF區，其中i是正整數且i<N。第二行(例如圖1A至圖1I、圖2A至圖2E所示C2或類似的第二行)包括對應地表示位元b(i+1)至b(N-1)的SBFF區中的第(i+2)SBFF區至第(N)SBFF區。

在圖7A中，在方塊710處，形成電晶體層，所述電晶 體層包括位於基底的對應區域中的主動區(AR)。電晶體層的示例是圖3A至圖3B所示電晶體層320或類似的電晶體層。基底的示例是圖3B所示基底316或類似基底。AR的示例包括圖3A所示的AR 318N(16)、圖2A至圖2E所示的AR或類似的AR。流程自方塊710進行至方塊712。另外，在方塊710處，在AR中的位置中形成S/D區，包括對AR的區域進行摻雜，其中對應的S/D區之間的第二區域是通道區。S/D區的示例包括圖3A所示S/D區322(1)至322(2)或類似的S/D區。通道區的示例是圖3B所示通道區324或類似的通道區。流程自方塊710進行至方塊712。

如圖7B中所示，方塊710包括方塊732至742。在方塊732處，形成AR，包括對基底的對應區域進行摻雜。流程自方塊732進行至方塊734。在方塊734處，在AR中形成S/D區，包括對AR的對應的第一區域進行摻雜，其中對應的S/D區之間的第二區域是通道區，參見在圖3A所示上下文中對AR 318N(16)的論述。流程自方塊734進行至方塊736。

在方塊736處，在基底之上及對應的通道區之上形成閘極段。閘極段的示例是圖3A中的閘極段332(1)或類似的閘極段。流程自方塊736進行至方塊738。

在方塊738處，在基底之上及對應的S/D區之上形成金屬至S/D(MD)接觸結構。MD接觸結構的示例包括圖3A至圖3B所示MD接觸結構334(1)至334(2)或類似的MD接觸結構。流程自方塊738進行至方塊740。

在方塊740處，在對應的閘極段之上形成通孔至閘極(VG)接觸結構。VG接觸結構的示例包括圖3A中的VG接觸結構336或類似的VG接觸結構。流程自方塊740進行至方塊742。

在方塊742處，在對應的MD接觸結構之上形成通孔至MD(VD)接觸結構。VD接觸結構的示例包括圖3B中的VD接觸結構338的實例或類似的VD接觸結構。流程自方塊742退出方塊710且進行至方塊712。

在方塊712處，在第一金屬化層(M_1st層)中形成M_1st段(其是導電性的)，M_1st段中的至少一些M_1st段耦合至電晶體的組件。M_1st段中的至少一些M_1st段形成於VD接觸結構的對應實例之上。對於所形成的每一SBFF區，對輸入區與輸出區進行耦合的資料訊號的SBFF內流向路徑由M_1st段中位於SBFF區內的M_1st段構成。對SBFF內流向路徑的二維表示與第一方向平行地(例如與X軸平行地)延伸。對於第一行及第二行中的每一者，對資料訊號沿著行的逐行流向路徑的二維表示由SBFF內流向路徑構成。M_1st段的示例包括圖3A所示M0層中的段340(1)及340(2)或類似者。在圖3A中，M0層是M_1st層的示例。圖3A中的M_1st段340(1)位於VG接觸結構336之上。圖3B中的M_1st段340(2)位於VD接觸結構338的實例之上。流程自方塊712進行至方塊714。

在方塊714處，在M_1st段中對應的M_1st段之上形成通孔至M_1st(V_1st)接觸結構。V_1st接觸結構的示例包括圖 2A至圖2E中的VIA0接觸結構242、圖3A至圖3B中的VIA0接觸結構342或類似的接觸結構。流程自方塊714進行至方塊716。

在方塊716處，在第二金屬化層(M_2nd層)中形成M_2nd段(其是導電性的)，所述M_2nd段中的至少一些M_2nd段表示SBFF間訊號路徑的一些部分。對於每一對緊鄰的SBFF區(SBFF對)，SBFF間訊號路徑中對應的SBFF間訊號路徑將SBFF對中的前一者的輸出區耦合至SBFF對中的後一者。對於第一行及第二行中的每一者，對逐行流向路徑的二維表示進一步由SBFF間訊號路徑構成，並且對逐行流向路徑的二維表示具有對應的螺旋形狀。M_2nd段的示例包括圖2A至圖2E中的M1(x)段、圖3A至圖3B所示M1段344(1)至344(2)或類似者。流程自方塊716進行至方塊718。具有螺旋形狀的逐行流向路徑的示例包括對應的圖1A至圖1I所示流向路徑106A至106I的位於第一行C1及第二行C2中的每一者中的部分、圖2A至圖2E所示流向路徑的位於圖2A至圖2E所示第一行C1及第二行C2中的每一者中的部分或類似流向路徑。流程自方塊716進行至方塊718。

在方塊718處，在M_2nd段中對應的M_2nd段之上形成通孔至M_2nd(V_2nd)接觸結構。V_2nd接觸結構的示例包括圖2A至圖2E中的VIA1接觸結構246、圖3A中的VIA1接觸結構346或類似的接觸結構。流程自方塊718進行至方塊720。

在方塊720處，在第三金屬化層(M_3rd層)中形成M_3rd段(其是導電性的)，M_3rd段表示行間訊號路徑的至少一 部分，其將第一行的逐行流向路徑耦合至第二行的逐行流向路徑。M_3rd段的示例包括圖2A至圖2E中的M2(x)段、圖3A中的M2段348(1)或類似者。

在關於方塊720的一些實施例中，行間訊號路徑進一步由第一行中的M_2nd段中的一者(C_1st M_2nd段)及第二行(C2)中的M_2nd段中的一者(C_2nd M_2nd段)構成。C_1st M_2nd段的示例包括圖2A至圖2B中的段M1(7)、圖2C中的段M1(9)、圖2D至圖2E中的段M1(17)或類似者。C_2nd M_2nd段的示例包括圖2A至圖2B中的段M1(8)、圖2C中的段M1(10)、圖2D至圖2E中的段M1(18)或類似者。

在關於方塊720的一些實施例中，行間訊號路徑的C_1st M_2nd段上覆於所述列中的至少兩個列的一些部分上。此種C_1st M_2nd段的示例包括圖2A至圖2B中的段M1(7)、圖2C中的段M1(9)、圖2D至圖2E中的段M1(17)或類似者。

在關於方塊720的一些實施例中，行間訊號路徑的C_2nd M_2nd段上覆於所述列中的至少兩個列的一些部分上。此種C_2nd M_2nd段的示例包括圖2A至圖2B中的段M1(8)、圖2C中的段M1(10)、圖2D至圖2E中的M1(18)或類似者。

在關於方塊720的一些實施例中，行間訊號路徑的C_1st M_2nd段自第一SBFF區內延伸至第(i+1)SBFF區內。此種C_1st M_2nd段的示例包括圖2A至圖2B中的段M1(7)或類似者。

圖8是根據一些實施例的電子設計自動化(electronic design automation，EDA)系統800的方塊圖。

在一些實施例中，EDA系統800包括自動佈置及佈線(automatic placement and routing，APR)系統。在一些實施例中，EDA系統800是包括硬體處理器802及非暫時性電腦可讀取儲存媒體804的通用計算裝置。儲存媒體804除其他事物之外亦被編碼有(即儲存)電腦程式碼806(即一組可執行指令)。硬體處理器802對指令806的執行(至少部分地)表示根據一或多個實施例實施例如圖5所示方法(方塊502)、產生例如圖2A至圖2E等佈局圖的方法、產生與例如圖1A至圖IH等方塊圖對應的佈局圖的方法或類似方法的一部分或全部(在下文中被稱為所提出的過程及/或方法)的EDA工具。儲存媒體804除其他事物之外亦儲存佈局圖811，例如本文中所揭露的佈局圖或類似佈局圖。

處理器802經由匯流排808電性耦合至電腦可讀取儲存媒體804。處理器802進一步藉由匯流排808電性耦合至輸入/輸出(input/output，I/O)介面810。網路介面812進一步經由匯流排808電性連接至處理器802。網路介面812連接至網路814，以使處理器802及電腦可讀取儲存媒體804能經由網路814連接至外部元件。處理器802被配置成執行編碼於電腦可讀取儲存媒體804中的電腦程式碼806以使系統800可用於實行所提出的過程及/或方法的一部分或全部。在一或多個實施例中，處理器802是中央處理單元(central processing unit，CPU)、多處理器、分散式處理系統、應用專用積體電路(application specific integrated circuit， ASIC)及/或合適的處理單元。

在一或多個實施例中，電腦可讀取儲存媒體804是電子、磁性、光學、電磁、紅外線及/或半導體系統(或設備或裝置)。舉例而言，電腦可讀取儲存媒體804包括半導體記憶體或固態記憶體、磁帶、可移除式電腦磁片、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、硬磁碟及/或光碟。在使用光碟的一或多個實施例中，電腦可讀取儲存媒體804包括光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、光碟讀取/寫入(compact disk-read/write，CD-R/W)及/或數位視訊碟(digital video disc，DVD)。

在一或多個實施例中，儲存媒體804儲存電腦程式碼806，電腦程式碼806配置成使系統800(其中此種執行(至少部分地)表示EDA工具)可用於實行所提出的過程及/或方法中的一部分或全部。在一或多個實施例中，儲存媒體804進一步儲存便於實行所提出的過程及/或方法中的一部分或全部的資訊。在一或多個實施例中，儲存媒體804儲存標準胞元的資料庫707，包括本文中所揭露的此種標準胞元。在一些實施例中，儲存媒體804儲存一或多個佈局圖811。

EDA系統800包括I/O介面810。I/O介面810耦合至外部電路系統。在一或多個實施例中，I/O介面810包括用於將資訊及命令傳送至處理器802的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡板、觸控螢幕及/或游標方向鍵。

EDA系統800更包括耦合至處理器802的網路介面812。網路介面812使得系統800能夠與網路814進行通訊，網路814連接有一或多個其他電腦系統。網路介面812包括無線網路介面，例如藍芽(BLUETOOTH)、無線保真(wireless fidelity，WIFI)、全球互通微波存取(Worldwide Interoperability for Microwave Access，WIMAX)、通用封包無線電服務(General Packet Radio Service，GPRS)或寬頻分碼多重存取(wideband code division multiple access，WCDMA)；或者有線網路介面，例如乙太網路(ETHERNET)、通用串列匯流排(universal serial bus，USB)或電機及電子工程師學會-1364(Institute of Electrical and Electronic Engineers-1364，IEEE-1364)。在一或多個實施例中，在二或更多個系統800中實施所提出的過程及/或方法中的一部分或全部。

系統800被配置成經由I/O介面810接收資訊。經由I/O介面810接收的資訊包括指令、資料、設計規則、標準胞元資料庫及/或用於供處理器802進行處理的其他參數中的一或多者。經由匯流排808將資訊傳送至處理器802。EDA系統800被配置成經由I/O介面810接收與使用者介面(user interface，UI)相關的資訊。所述資訊作為UI 842儲存於電腦可讀取儲存媒體804中。

在一些實施例中，以由處理器執行的獨立的軟體應用形式來實施所提出的過程及/或方法中的一部分或全部。在一些實施例中，以作為附加軟體應用的一部分的軟體應用形式來實施所提出的過程及/或方法中的一部分或全部。在一些實施例中，以軟體 應用的插件形式來實施所提出的過程及/或方法中的一部分或全部。在一些實施例中，以作為EDA工具的一部分的軟體應用形式來實施所提出的過程及/或方法中的至少一者。在一些實施例中，以由EDA系統800使用的軟體應用形式來實施所提出的過程及/或方法中的一部分或全部。在一些實施例中，使用工具(例如可自楷登設計系統(CADENCE DESIGN SYSTEMS)公司購得的VIRTUOSO^®或另一合適的佈局產生工具)來產生包括標準胞元的佈局。

在一些實施例中，以非暫時性電腦可讀取記錄媒體中所儲存的程式的功能形式來達成所述過程。非暫時性電腦可讀取記錄媒體的示例包括但不限於外部/可移除及/或內部/內建儲存單元或記憶單元，例如光碟(例如DVD)、磁碟(例如硬碟)、半導體記憶體(例如ROM、RAM)、記憶卡及類似單元中的一或多者。

圖9是根據一些實施例的積體電路(IC)製造系統900以及與所述積體電路(IC)製造系統900相關聯的IC製造流程的方塊圖。

基於由圖5A所示方塊502產生的佈局圖，IC製造系統900實施圖5A所示方塊504，在方塊504中使用製造系統900製作以下中的至少一者：(A)一或多個半導體罩幕或(B)初期的半導體積體電路的層中的至少一個組件。

在圖9中，IC製造系統900包括例如設計公司920、罩幕公司930及IC製造商/製作商(「代工廠(fab)」)950等實體， 所述實體在與製造IC裝置960相關的設計、開發及製造循環及/或服務中彼此進行交互。製造系統900中的實體是藉由通訊網路而連接。在一些實施例中，通訊網路是單一網路。在一些實施例中，通訊網路是各種不同的網路，例如內部網路及網際網路。通訊網路包括有線通訊通道及/或無線通訊通道。每一實體與其他實體中的一或多者進行交互，並且向其他實體中的一或多者供應服務及/或自其他實體中的一或多者接收服務。在一些實施例中，單一較大的公司擁有設計公司920、罩幕公司930及IC代工廠950中的二或更多者。在一些實施例中，設計公司920、罩幕公司930及IC代工廠950中的二或更多者共存於共同的設施中且使用共同的資源。

設計公司(或設計團隊)920產生IC設計佈局922。IC設計佈局922包括針對IC裝置960設計的各種幾何圖案。所述幾何圖案對應於構成待製作的IC裝置960的各種組件的金屬層、氧化物層或半導體層的圖案。各種層進行組合以形成各種IC特徵。舉例而言，IC設計佈局922的一部分包括欲形成於半導體基底(例如矽晶圓)中的各種IC特徵(例如主動區、閘極電極、源極及汲極、層間內連線的金屬線或通孔以及結合接墊的開口)以及設置於半導體基底上的各種材料層。端視上下文而定，源極/汲極區可單獨或共同指源極或汲極。設計公司920實施適當設計程序以形成IC設計佈局922。設計程序包括邏輯設計、實體設計或佈置及佈線中的一或多者。IC設計佈局922是以具有幾何圖案的資訊的 一或多個資料檔案形式來呈現。舉例而言，以GDSII檔案格式或DFII檔案格式表達IC設計佈局922。

罩幕公司930包括資料準備932及罩幕製作934。罩幕公司930使用IC設計佈局922，以根據IC設計佈局922製造一或多個罩幕935以用於製作IC裝置960的各種層。罩幕公司930實行罩幕資料準備932，在實行所述罩幕資料準備932時將IC設計佈局922轉譯成代表性資料檔案(「representative data file，RDF」)。罩幕資料準備932將RDF供應至罩幕製作934。罩幕製作934包括罩幕繪圖機(mask writer)。罩幕繪圖機將RDF轉換成基底(例如罩幕(光罩)或半導體晶圓)上的影像。罩幕資料準備932操控設計佈局以遵循罩幕繪圖機的特定特性及/或IC代工廠950的要求。在圖9中，將罩幕資料準備932、罩幕製作934及罩幕935示出為分開的元件。在一些實施例中，罩幕資料準備932及罩幕製作934可被統稱為罩幕資料準備。

在一些實施例中，罩幕資料準備932包括光學近接修正(optical proximity correction，OPC)，光學近接修正使用微影增強技術來對影像誤差(例如可能由繞射、干擾、其他製程效應及類似原因引起的影像誤差)進行補償。OPC對IC設計佈局922進行調整。在一些實施例中，罩幕資料準備932更包括解析度增強技術(resolution enhancement technique，RET)，例如偏軸照明、次級解析度輔助特徵、相移罩幕、其他合適的技術及類似技術或者其組合。在一些實施例中，進一步使用反向式微影技術(inverse lithography technology，ILT)，其將OPC視為反向式成像問題。

在一些實施例中，罩幕資料準備932包括罩幕規則檢查器(mask rule checker，MRC)，所述罩幕規則檢查器利用含有某些幾何限制及/或連接性限制的一組罩幕創建規則對已經歷OPC中的過程的IC設計佈局進行檢查，以確保有足夠的餘裕來將半導體製造製程的可變性及類似因素考量在內。在一些實施例中，MRC修改IC設計佈局以對罩幕製作934期間的限制進行補償，此可取消為滿足罩幕創建規則而藉由OPC實行的修改的一部分。

在一些實施例中，罩幕資料準備932包括微影製程檢查(lithography process checking，LPC)，所述微影製程檢查對將由IC代工廠950為製作IC裝置960而實施的處理進行模擬。LPC基於IC設計佈局922對此種處理進行模及以製作模擬的已製成裝置，例如IC裝置960。LPC模擬中的處理參數可包括與IC製造循環的各種製程相關聯的參數、與用於製造IC的工具相關聯的參數及/或製造製程的其他態樣。LPC會考慮到各種因子，例如空中影像對比度(aerial image contrast)、焦深(「depth of focus，DOF」)、罩幕誤差增強因子(「mask error enhancement factor，MEEF」)、其他合適的因子及類似因子或者其組合。在一些實施例中，在已藉由LPC而製作模擬的已製成裝置之後，若模擬的裝置的形狀相近度不足以滿足設計規則，則重複進行OPC及/或MRC以進一步改進IC設計佈局922。

對罩幕資料準備932的以上說明已出於清晰目的而加以 簡化。在一些實施例中，罩幕資料準備932包括附加特徵，例如根據製造規則修改IC設計佈局的邏輯運算(logic operation，LOP)。另外，可按照各種不同的次序執行在資料準備932期間應用於IC設計佈局922的製程。

在罩幕資料準備932之後及在罩幕製作934期間，基於經修改的IC設計佈局製作罩幕935或罩幕935的群組。在一些實施例中，使用電子束(electron-beam，e-beam)或由多個電子束構成的機制來基於經修改的IC設計佈局在罩幕(光罩或遮罩)上形成圖案。以各種技術形成罩幕。在一些實施例中，使用二元技術形成罩幕。在一些實施例中，罩幕圖案包括不透明區及透明區。用於對已塗佈於晶圓上的影像敏感材料層(例如光阻)進行曝光的輻射束(例如紫外線(ultraviolet，UV)束)被不透明區阻擋且透射穿過透明區。在一個示例中，二元罩幕包括透明基底(例如熔融石英)及塗佈於罩幕的不透明區中的不透明材料(例如鉻)。在另一示例中，使用相移技術形成罩幕。在相移罩幕(phase shift mask，PSM)中，形成於所述罩幕上的圖案中的各種特徵被配置成具有適當相位差以增強解析度及成像品質。在各種示例中，相移罩幕為衰減的PSM或交替的PSM。由罩幕製作934產生的罩幕用於各種製程中。舉例而言，此種罩幕用於離子植入製程中以在半導體晶圓中形成各種經摻雜區，用於蝕刻製程中以在半導體晶圓中形成各種蝕刻區及/或用於其他合適的製程中。

IC代工廠950是包括用於製作各種不同的IC產品的一 或多個製造設施的IC製作企業。在一些實施例中，IC代工廠950是半導體鑄造廠。舉例而言，可存在用於多個IC產品的前段製作(前段製程(front-end-of-line，FEOL)製作)的製造設施，而第二製造設施可供應用於IC產品的內連及封裝的後段製作(後段製程(back-end-of-line，BEOL)製作)，並且第三製造設施可為鑄造企業供應其他服務。

IC代工廠950使用由罩幕公司930製作的罩幕(或多個罩幕)935來使用製作工具952製作IC裝置960。因此，IC代工廠950至少間接使用IC設計佈局922來製作IC裝置960。在一些實施例中，由IC代工廠950使用罩幕(或多個罩幕)935來製作半導體晶圓953以形成IC裝置960。半導體晶圓953包括矽基底或上面形成有材料層的其他適當基底。半導體晶圓更包括各種經摻雜區、介電特徵、多層級內連線及類似特徵(在後續的製造步驟處形成)中的一或多者。

在一些實施例中，一種半導體裝置包括：單一位元正反器區(SBFF區)，包括多位元正反器(MBFF)區；所述MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列及第一行，每一SBFF區表示對應的列與對應的行的相交部；所述SBFF區以菊鏈進行耦合，所述菊鏈中的所述SBFF區中前一個SBFF區的輸出耦合至所述菊鏈中的所述SBFF區中後一個SBFF區的輸入；且所述SBFF區相對於所述第一方向的定向(α定向)相對於所述第二方向以交 替圖案佈置，使得對資料訊號沿著所述第一行的流向路徑的二維表示具有螺旋形狀。

在一些實施例中，所述第一行包括至少第一子行及第二子行；相對於所述第一方向而言，每一SBFF區在所述SBFF區的第一側具有輸入區且在所述SBFF區的相對的第二側具有輸出區；對於位於所述第一行中的奇數列中的每一SBFF區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中；且對於位於所述第一行的偶數列中的每一SBFF區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中。

在一些實施例中，所述格柵更包括在所述第二方向上延伸的第二行，所述第二行包括至少第一子行及第二子行；對於位於所述第二行的奇數列中的每一SBFF區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中；且對於位於所述第二行的偶數列中的每一SBFF區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中。

在一些實施例中，所述格柵更包括在所述第二方向上延伸的第二行；對於位於所述第二行的奇數列中的每一SBFF區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中；且對於位於所述第二行的偶數列中的每一SBFF區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中。

在一些實施例中，所述格柵更包括在所述第二方向上延伸的第二行；所述第一行及所述第二行中的每一者包括至少第一 子行及第二子行；相對於所述第一方向而言，每一SBFF區在所述SBFF區的第一側具有輸入區且在所述SBFF區的相對的第二側具有輸出區；對於位於所述第一行及所述第二行中的每一者的奇數列中的每一SBFF區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中；對於位於所述第一行及所述第二行中的每一者的偶數列中的每一SBFF區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中。

在一些實施例中，所述半導體裝置更包括：電晶體層，包括主動區(AR)，在所述主動區中形成有多個對應的電晶體的源極/汲極(S/D)區及通道區，所述通道區作為通道區而對應地位於所述S/D區之間，所述SBFF區由所述電晶體中對應的電晶體構成；且其中：AR中的一些AR具有第一導電性類型(第一AR)且AR中的一些AR具有不同的第二導電性類型(第二AR)；每一SBFF包括至少一個第一AR及至少一個第二AR；每一SBFF具有相對於第二方向的第一定向或第二定向(第一β定向或第二β定向)，第一β定向具有堆疊於第二AR上的第一AR，並且第二β定向具有堆疊於第一AR上的第二AR；且對於奇數列中的每一SBFF區，SBFF區具有第一β定向。

在一些實施例中，對於偶數列中的每一SBFF區，SBFF區具有第一β定向。

在一些實施例中，對於偶數列中的每一SBFF區，SBFF區具有第二β定向。

在一些實施例中，所述半導體裝置更包括：電晶體層，包括主動區(AR)，在所述主動區中形成有對應電晶體的源極/汲極(S/D)區及通道區，所述通道區作為通道區而對應地位於所述S/D區之間，所述SBFF區由所述電晶體中對應的電晶體構成；且其中：AR中的一些AR具有第一導電性類型(第一AR)且AR中的一些AR具有不同的第二導電性類型(第二AR)；每一SBFF包括至少一個第一AR及至少一個第二AR；每一SBFF具有相對於第二方向的第一定向或第二定向(第一β定向或第二β定向)，第一β定向具有堆疊於第二AR上的第一AR，並且第二β定向具有堆疊於第一AR上的第二AR；且對於偶數列中的每一SBFF區，SBFF區具有第二β定向。

在一些實施例中，對於第一行的奇數列中的每一SBFF區，SBFF區具有第一β定向。

在一些實施例中，對於第一行的奇數列中的每一SBFF區，SBFF區具有第二β定向。

在一些實施例中，所述格柵更包括在所述第二方向上延伸的第二行；所述半導體裝置更包括：電晶體層，包括主動區(AR)，在所述主動區中形成有對應電晶體的源極/汲極(S/D)區及通道區，所述通道區作為通道區而對應地位於所述S/D區之間，所述SBFF區由所述電晶體中對應的電晶體構成；第一金屬化層(M_1st層)，位於所述電晶體層之上，所述M_1st層中的導電段(M_1st段)在所述第一方向上延伸；第二金屬化層(M_2nd層)，位於所 述M_1st層之上，所述M_2nd層中的導電段(M_2nd段)在所述第二方向上延伸；以及第三金屬化層(M_3rd層)，位於所述M_2nd層之上，所述M_3rd層中的導電段(M_3rd段)在所述第一方向上延伸；位於所述第一行中的SBFF區表示所述MBFF的位元b0至位元b(i)，其中i是正整數且i<N；位於所述第二行中的SBFF區表示所述MBFF的位元b(i+1)至位元b(N-1)；表示所述第一行中的位元b(i)的SBFF區的輸出與表示所述第二行中的位元b(i+1)的SBFF的輸入之間的耦合件包括所述M_3rd段中的第一個M_3rd段；且對於所述第一行及所述第二行中的每一者，將給定SBFF區的輸入耦合至給定SBFF區的輸出的所述菊鏈的一些部分不包括M_3rd段。

在一些實施例中，在所述第一行及所述第二行中的每一者中，相對於所述第二方向而言，所述SBFF區被佈置成其中所述SBFF區堆疊於彼此上的堆疊；以及表示所述第一行中的位元b(i)的所述SBFF區的所述輸出與表示所述第二行中的位元b(i+1)的所述SBFF區的所述輸入之間的所述耦合件包括第一個M_2nd段，所述第一個M_2nd段自表示所述第一行中的位元b0的SBFF區延伸至表示所述第一行中的位元b(i)的所述SBFF區。

在一些實施例中，SBFF區的表示菊鏈的頭部的輸入表示MBFF區的輸入，並且SBFF區的表示菊鏈的尾部的輸出表示MBFF區的輸出。

在一些實施例中，所述格柵更包括在第二方向上延伸的 第二行；SBFF區的總數目中的前一半SBFF區位於第一行中；SBFF區的總數目中的後一半SBFF區位於第二行中。

在一些實施例中，在所述第一行中，所述資料訊號沿著所述第一行的所述流向路徑的所述螺旋形狀是非自交疊的螺旋形狀。

在一些實施例中，在所述第一行中，所述資料訊號沿著所述第一行的所述流向路徑的所述螺旋形狀是自交疊的螺旋形狀。

在一些實施例中，一種半導體裝置包括：單一位元正反器區(SBFF區)，包括多位元正反器(MBFF)區；所述MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，每一SBFF區表示對應的列與對應的行的相交部；所述SBFF區以菊鏈進行耦合，所述菊鏈中的所述SBFF區中前一個SBFF區的輸出耦合至所述菊鏈中的所述SBFF區中後一個SBFF區的輸入；且所述SBFF區相對於所述第一方向的定向(α定向)相對於所述第二方向以交替圖案佈置，使得對資料訊號沿著所述第一行及所述第二行中的每一者的流向路徑的二維表示具有對應的螺旋形狀。

在一些實施例中，所述SBFF區包括第一SBFF區至第(N)SBFF區，使得所述MBFF是N個位元的MBFF，其中N是正整數；所述菊鏈以自所述第一SBFF區至所述第(N)SBFF區的數值遞增序列對所述第一SBFF區至所述第(N)SBFF區進行耦合； 在所述第一行及所述第二行中的每一者中，相對於所述第二方向而言，所述SBFF區被佈置成其中所述SBFF區堆疊於彼此上的堆疊；位於所述第一行中的SBFF區表示所述MBFF的位元b0至位元b(i)，其中i是正整數且i<N；相對於所述第二方向而言，表示位元b0的SBFF區位於所述第一行的底部，並且表示位元b(i)的SBFF區位於所述第一行的頂部。

在一些實施例中，位於所述第二行中的SBFF區表示所述MBFF的位元b(i+1)至位元b(N-1)；相對於所述第二方向而言，表示位元b(i+1)的SBFF區位於所述第二行的底部，並且表示位元b(N-1)的SBFF區位於所述第二行的頂部。

在一些實施例中，位於所述第二行中的SBFF區表示位元b(i+1)至位元b(N-1)；相對於所述第二方向而言，表示位元b(i+1)的SBFF區位於所述第二行的頂部，並且表示位元b(N-1)的SBFF區位於所述第二行的底部。

在一些實施例中，一種操作半導體裝置的多位元正反器(MBFF)區的方法，所述MBFF由對應地表示位元b0至位元b(N-1)的第一單一位元正反器區(SBFF區)至第(N)SBFF區構成，使得所述MBFF是N個位元的MBFF，其中N是正整數，所述第一SBFF區至所述第(N)SBFF區以自所述第一SBFF區至所述第(N)SBFF區的數值遞增序列而進行菊鏈耦合，所述MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，每一SBFF區表 示對應的列與對應的行的相交部；所述第一行包括對應地表示位元b(0)至位元b(i)的所述第一SBFF區至所述SBFF區中的第(i+1)SBFF區，其中i是正整數且i<N，所述第二行包括對應地表示位元b(i+1)至位元b(N-1)的所述SBFF區中的第(i+2)SBFF區至所述第(N)SBFF區，所述方法包括使資料訊號前進經過所述MBFF區，包括：使所述資料訊號在所述第一行中傳播，使得對所述資料訊號沿著所述第一行的第一流向路徑的二維表示具有第一螺旋形狀；使所述資料訊號自所述第一行傳播至所述第二行；以及使所述資料訊號在所述第二行中傳播，使得對所述資料訊號沿著所述第二行的第二流向路徑的二維表示具有第二螺旋形狀。

在一些實施例中，使所述資料訊號在所述第一行中傳播會以使得對所述第一流向路徑的所述二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號；且使所述資料訊號在所述第二行中傳播會以使得對所述第二流向路徑的所述二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號。

在一些實施例中，使所述資料訊號在所述第一行中傳播會以使得對所述第一流向路徑的所述二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號；且使所述資料訊號在所述第二行中傳播會以使得對所述第二流向路徑的所述二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號。

在一些實施例中，相對於所述第一方向而言，每一SBFF區在所述SBFF區的第一側具有輸入區且在所述SBFF區的相對的 第二側具有輸出區，所述第一行及所述第二行中的每一者包括至少第一子行及第二子行；所述SBFF區中的給定SBFF區相對於所述第一方向的第一定向(第一α定向)在所述第一子行中具有所述輸入區且在所述第二子行中具有所述輸出區，所述SBFF區中的給定SBFF區的第二α定向在所述第二子行中具有所述輸入區且在所述第一子行中具有所述輸出區，對於所述第一行及所述第二行中的每一者，所述列呈現出交替的α定向圖案，使得所述列在所述第一α定向與所述第二α定向之間交替，使所述資料訊號在所述第一行中傳播包括以使得對所述第一流向路徑的所述二維表示的每一部分與所述第二方向平行的方式傳送所述資料訊號，所述第一流向路徑將所述第一SBFF區至所述第(i+1)SBFF區中前一個SBFF區耦合至所述第一SBFF區至所述第(i+1)SBFF區中後一個SBFF區；且使所述資料訊號在所述第二行中傳播包括以使得對所述第二流向路徑的所述二維表示的每一部分與所述第二方向平行的方式傳送所述資料訊號，所述第二流向路徑將所述第(i+2)SBFF區至所述第(N)SBFF區中前一個SBFF區耦合至所述第(i+2)SBFF區至所述第(N)SBFF區中後一個SBFF區。

在一些實施例中，使所述資料訊號自所述第一行傳播至所述第二行包括：以使得對所述資料訊號自所述第一行至所述第二行的第三流向路徑的二維表示包括與所述第一方向平行的第一部分的方式傳送所述資料訊號。

在一些實施例中，所述傳送所述資料訊號會以使得所述 第一部分自所述第一行的所述第一子行延伸至所述第二行的所述第二子行的方式傳送所述資料訊號。

在一些實施例中，所述傳送所述資料訊號會以使得所述第一部分自所述第一行的所述第一子行延伸至所述第二行的所述第一子行的方式傳送所述資料訊號。

在一些實施例中，所述傳送所述資料訊號會以使得所述第一部分自所述第一行的所述第二子行延伸至所述第二行的所述第一子行的方式傳送所述資料訊號。

在一些實施例中，使所述資料訊號自所述第一行傳播至所述第二行包括：以使得對所述第三流向路徑的所述二維表示更包括第二部分的方式傳送所述資料訊號，所述第二部分自包括所述第一SBFF區的列延伸至包括第(i)SBFF區的列。

在一些實施例中，一種形成半導體裝置的多位元正反器(MBFF)區的方法，所述MBFF由對應地表示位元b0至位元b(N-1)的第一單一位元正反器區(SBFF區)至第(N)SBFF區構成，使得所述MBFF是N個位元的MBFF，其中N是正整數，所述第一SBFF區至所述第(N)SBFF區以自所述第一SBFF區至所述第(N)SBFF區的數值遞增序列而進行菊鏈耦合，所述MBFF區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，每一SBFF區表示對應的列與對應的行的相交部；所述第一行包括對應地表示位元b(0)至位元b(i)的所述第一SBFF區至所述SBFF區中的第(i+1) SBFF區，其中i是正整數且i<N，所述第二行包括對應地表示位元b(i+1)至位元b(N-1)的所述SBFF區中的第(i+2)SBFF區至所述第(N)SBFF區，所述方法包括：形成電晶體層，所述電晶體層包括主動區(AR)，在所述主動區中形成有對應電晶體的源極/汲極(S/D)區及通道區，所述通道區作為通道區而對應地位於S/D區之間，SBFF區由所述電晶體中對應的電晶體構成；在電晶體層之上的第一金屬化層中形成段(M_1st段)，所述M_1st段在第一方向上延伸，所述M_1st段中的至少一些M_1st段耦合至電晶體的包括S/D區的對應組件，相對於第一方向而言，每一SBFF區在SBFF區的第一側具有輸入區且在SBFF區的相對的第二側具有輸出區，相對於第二方向而言，對於每一SBFF區而言，對輸入區與輸出區進行耦合的資料訊號的SBFF內流向路徑由M_1st段中位於SBFF區內的M_1st段(SBFF內段)構成，對SBFF內流向路徑的二維表示與第一方向平行地延伸，並且對於第一行及第二行中的每一者而言，對資料訊號沿著行的逐行流向路徑的二維表示由SBFF內流向路徑構成；以及在第二金屬化層中形成段(M_2nd段)，所述M_2nd段在第二方向上延伸，所述M_2nd段中的至少一些M_2nd段表示SBFF間訊號路徑的一些部分，對於相對於第二方向的每一對緊鄰的SBFF區(SBFF對)，SBFF間訊號路徑中的對應一者將SBFF對中的前一者的輸出區耦合至SBFF對中的後一者，對於第一行及第二行中的每一者而言，對逐行流向路徑的二維表示進一步由SBFF間訊號路徑構成，並且對於第一行及第二行中的 每一者而言，對逐行流向路徑的二維表示具有對應的螺旋形狀。

在一些實施例中，所述形成電晶體層包括：在基底中形成主動區(AR)，所述AR在第一方向上延伸；在AR中形成源極/汲極(S/D)區，包括對AR的第一區域進行摻雜，並且其中對應地位於S/D區之間的AR的第二區域是通道區；在AR的通道區之上對應地形成閘極段且所述閘極段在與第一方向垂直的第二方向上延伸；在AR之上對應地形成金屬至源極/汲極區(MD)接觸結構，並且所述源極/汲極區(MD)接觸結構散佈於閘極段之間；在所述閘極段之上及所述M_1st段中的對應一者下面對應地形成通孔至閘極(VG)接觸結構；以及在MD接觸結構之上對應地形成通孔至MD(VD)接觸結構；且其中M_1st段對應地位於VG接觸結構及VD接觸結構之上。

在一些實施例中，在所述形成M_2nd段之前，在M_1st段之上對應地形成通孔至M_1st(V_1st)接觸結構；且其中M_2nd段對應地位於V_1st接觸結構之上。

在一些實施例中，所述方法更包括在第三金屬化層中形成段(M_3rd段)，所述M_3rd段在第二方向上延伸，所述M_3rd段表示將第一行的逐行流向路徑耦合至第二行的逐行流向路徑的行間訊號路徑的至少一部分。

在一些實施例中，行間訊號路徑進一步由M_2nd段中位於第一行中的M_2nd段(C_1st M_2nd段)以及M_2nd段中位於第二行中的M_2nd段(C_2nd M_2nd段)構成。

在一些實施例中，行間訊號路徑的C_1st M_2nd段上覆於所述列中的至少兩個列的一些部分上；或者行間訊號路徑的C_2nd M_2nd段上覆於所述列中的至少兩個列的一些部分上。

在一些實施例中，行間訊號路徑的C_1st M_2nd段自第一SBFF區內延伸至第(i+1)SBFF區。

在一些實施例中，在形成M_3rd段之前，在M_2nd段之上形成通孔至M_2nd(VIA2)接觸結構。

對於此項技術中具有通常知識者而言將顯而易見的是，所揭露實施例中的一或多者會達成上述優點中的一或多者。在閱讀前述說明書之後，此項技術中具有通常知識者將能夠得出等效形式的及如本文中所廣泛揭露的各種其他實施例的各種改變、替代。因此，本發明的實施例旨在僅以隨附申請專利範圍及其等效範圍中所含有的定義來限制此處所授權的保護。

100A:半導體裝置

102A:多位元正反器(MBFF)區

106A:流向路徑

C1:第一行

C2:第二行

FA1、FA2、FA3、FA4、FA5、FA6、FA7、FA8、FA9、FA10、FA11、FA12、FA13、FA14、FA15:路徑片段/箭頭

R1、R2、R3、R4:列

SBFF1、SBFF2、SBFF3、SBFF4、SBFF5、SBFF6、SBFF7、SBFF8:區

SC11、SC21:第一子行

SC12、SC22:第二子行

SC13、SC23:第三子行

SI1、SI2、SI3、SI4、SI5、SI6、SI7、SI8、MI:輸入

SQ1、SQ2、SQ3、SQ4、SQ5、SQ6、SQ7、SQ8、MQ:輸出

Claims (10)

1. 一種半導體裝置，包括：多個單一位元正反器區，包括多位元正反器區；所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列及第一行，所述多個單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述多個單一位元正反器區以菊鏈進行耦合，所述菊鏈中的所述多個單一位元正反器區中的前一個單一位元正反器區的輸出耦合至所述菊鏈中的所述多個單一位元正反器區中的後一個單一位元正反器區的輸入；以及所述多個單一位元正反器區相對於所述第一方向的定向相對於所述第二方向以交替圖案佈置，使得對資料訊號沿著所述第一行的流向路徑的二維表示具有螺旋形狀。
2. 如請求項1所述的半導體裝置，其中：所述第一行包括至少第一子行及第二子行；相對於所述第一方向而言，所述多個單一位元正反器區中的每一單一位元正反器區在所述單一位元正反器區的第一側具有輸入區且在所述單一位元正反器區的相對的第二側具有輸出區；對於所述多個單一位元正反器區中位於所述第一行的奇數列中的每一單一位元正反器區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中；以及 對於所述多個單一位元正反器區中位於所述第一行的偶數列中的每一單一位元正反器區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中。
3. 如請求項1所述的半導體裝置，其中：所述格柵更包括在所述第二方向上延伸的第二行；所述第一行及所述第二行中的每一者包括至少第一子行及第二子行；相對於所述第一方向而言，所述多個單一位元正反器區中的每一單一位元正反器區在所述單一位元正反器區的第一側具有輸入區且在所述單一位元正反器區的相對的第二側具有輸出區；對於所述多個單一位元正反器區中位於所述第一行及所述第二行中的每一者的奇數列中的每一單一位元正反器區，所述輸入區位於所述第二子行中且所述輸出區位於所述第一子行中；以及對於所述多個單一位元正反器區中位於所述第一行及所述第二行中的每一者的偶數列中的每一單一位元正反器區，所述輸入區位於所述第一子行中且所述輸出區位於所述第二子行中。
4. 如請求項1所述的半導體裝置，其中：所述格柵更包括在所述第二方向上延伸的第二行；所述半導體裝置更包括：電晶體層，包括主動區，在所述主動區中形成有多個對應的電晶體的源極/汲極區及通道區，所述通道區作為通道而對應地位於所述源極/汲極區之間，所述多個單一位元正反器區由所 述多個對應的電晶體中對應的電晶體構成；第一金屬化層，位於所述電晶體層之上，所述第一金屬化層中的導電段在所述第一方向上延伸；第二金屬化層，位於所述第一金屬化層之上，所述第二金屬化層中的導電段在所述第二方向上延伸；以及第三金屬化層，位於所述第二金屬化層之上，所述第三金屬化層中的導電段在所述第一方向上延伸；所述多個單一位元正反器區中位於所述第一行中的單一位元正反器區表示所述多位元正反器區的位元b0至位元b(i)，其中i是正整數且i<N；所述多個單一位元正反器區中位於所述第二行中的單一位元正反器區表示所述多位元正反器區的位元b(i+1)至位元b(N-1)；所述多個單一位元正反器區中表示所述第一行中的所述位元b(i)的單一位元正反器區的輸出與所述多個單一位元正反器區中表示所述第二行中的所述位元b(i+1)的單一位元正反器區的輸入之間的耦合件包括所述第三金屬化段中的第一個第三金屬化段；且對於所述第一行及所述第二行中的每一者，將所述多個單一位元正反器區中的給定單一位元正反器區的輸入耦合至所述多個單一位元正反器區中的給定單一位元正反器區的輸出的所述菊鏈的一些部分不包括第三金屬化段。
5. 如請求項1所述的半導體裝置，其中： 在所述第一行中，所述資料訊號沿著所述第一行的所述流向路徑的所述螺旋形狀是非自交疊的螺旋形狀或是自交疊的螺旋形狀。
6. 一種半導體裝置，包括：多個單一位元正反器區，包括多位元正反器區；所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的列以及第一行及第二行，所述多個單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述多個單一位元正反器區以菊鏈進行耦合，所述菊鏈中的所述多個單一位元正反器區中前一個單一位元正反器區的輸出耦合至所述菊鏈中的所述多個單一位元正反器區中後一個單一位元正反器區的輸入；以及所述多個單一位元正反器區相對於所述第一方向的定向相對於所述第二方向以交替圖案佈置，使得對資料訊號沿著所述第一行及所述第二行中的每一者的流向路徑的二維表示具有對應的螺旋形狀。
7. 如請求項6所述的半導體裝置，其中：所述多個單一位元正反器區包括第一單一位元正反器區至第(N)單一位元正反器區，使得所述多位元正反器區是N個位元的多位元正反器區，其中N是正整數；所述菊鏈以自所述第一單一位元正反器區至所述第(N)單一 位元正反器區的數值遞增序列對所述第一單一位元正反器區至所述第(N)單一位元正反器區進行耦合；在所述第一行及所述第二行中的每一者中，相對於所述第二方向而言，所述多個單一位元正反器區被佈置成其中所述多個單一位元正反器區堆疊於彼此上的堆疊；所述多個單一位元正反器區中位於所述第一行中的單一位元正反器區表示所述多位元正反器區的位元b0至位元b(i)，其中i是正整數且i<N；相對於所述第二方向而言，所述多個單一位元正反器區中表示所述位元b0的單一位元正反器區位於所述第一行的底部，並且所述多個單一位元正反器區中表示所述位元b(i)的單一位元正反器區位於所述第一行的頂部。
8. 一種操作半導體裝置的多位元正反器區的方法，所述多位元正反器區由對應地表示位元b0至位元b(N-1)的第一單一位元正反器區至第(N)單一位元正反器區構成，使得所述多位元正反器區是N個位元的多位元正反器區，其中N是正整數，所述第一單一位元正反器區至所述第(N)單一位元正反器區以自所述第一單一位元正反器區至所述第(N)單一位元正反器區的數值遞增序列而進行菊鏈耦合，所述多位元正反器區具有由格柵表示的二維平面佈置圖，所述格柵包括在對應的第一方向及對應的垂直的第二方向上延伸的 列以及第一行及第二行，所述第一單一位元正反器區至所述第(N)單一位元正反器區中的每一單一位元正反器區表示所述列中對應的列與對應的行的相交部；所述第一行包括對應地表示位元b(0)至位元b(i)的所述第一單一位元正反器區至所述第一單一位元正反器區至所述第(N)單一位元正反器區中的第(i+1)單一位元正反器區，其中i是正整數且i<N，所述第二行包括對應地表示位元b(i+1)至位元b(N-1)的所述第一單一位元正反器區至所述第(N)單一位元正反器區中的第(i+2)單一位元正反器區至所述第(N)單一位元正反器區，所述方法包括使資料訊號前進經過所述多位元正反器區，包括：使所述資料訊號在所述第一行中傳播，使得對所述資料訊號沿著所述第一行的第一流向路徑的二維表示具有第一螺旋形狀；使所述資料訊號自所述第一行傳播至所述第二行；以及使所述資料訊號在所述第二行中傳播，使得對所述資料訊號沿著所述第二行的第二流向路徑的二維表示具有第二螺旋形狀。
9. 如請求項8所述操作半導體裝置的多位元正反器區的方法，其中：使所述資料訊號在所述第一行中傳播會以使得對所述第一流 向路徑的所述二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號；且使所述資料訊號在所述第二行中傳播會以使得對所述第二流向路徑的所述二維表示具有非自交疊的螺旋形狀的方式傳播所述資料訊號。
10. 如請求項8所述操作半導體裝置的多位元正反器區的方法，其中：使所述資料訊號在所述第一行中傳播會以使得對所述第一流向路徑的所述二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號；以及使所述資料訊號在所述第二行中傳播會以使得對所述第二流向路徑的所述二維表示具有自交疊的螺旋形狀的方式傳播所述資料訊號。