TWI843175B - 讀出積體電路及其操作方法 - Google Patents
讀出積體電路及其操作方法 Download PDFInfo
- Publication number
- TWI843175B TWI843175B TW111130329A TW111130329A TWI843175B TW I843175 B TWI843175 B TW I843175B TW 111130329 A TW111130329 A TW 111130329A TW 111130329 A TW111130329 A TW 111130329A TW I843175 B TWI843175 B TW I843175B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- row
- sensor
- current
- communication interface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- 238000004891 communication Methods 0.000 claims abstract description 81
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000011017 operating method Methods 0.000 claims 7
- 238000010586 diagram Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 8
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 1
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
本發明提供一種讀出積體電路及其操作方法。讀出積體電路包括讀出電路、線緩衝器以及通訊介面電路。讀出電路讀出感測器的多個感測器列的多個列感測結果。線緩衝器耦接至讀出電路,用以暫存感測器的目前感測器列的目前列感測結果。通訊介面電路耦接至線緩衝器。在目前感測器列的目前列感測結果被暫存在線緩衝器後,通訊介面電路即時地將目前列感測結果輸出至主機電路。
Description
本發明是有關於一種積體電路,且特別是有關於一種讀出積體電路及其操作方法。
基於不同的面板技術,指紋感測器可內嵌在顯示面板中,或疊覆於顯示面板上,或疊覆於顯示面板下。指紋感測器的感測區域可以是顯示面板的整個主動顯示區域。讀出電路可讀出指紋感測器的感測結果,以及將感測結果暫存在全記憶體(full memory)。在指紋感測器不分區的實施例中,全記憶體的記憶空間需要足以容納指紋感測器的一個完整幀的感測結果。等待一個完整幀的感測結果被存放在全記憶體後,讀出電路才允許主機電路(例如應用處理器)從全記憶體取得一個完整幀的感測結果。在一個目前幀的最後一列(row)的感測結果被存放在全記憶體前,主機電路需要等待(主機電路無法取得指紋感測器的目前幀的任何一列的感測結果)。
在指紋感測器被分為多個區(zone)的實施例中,全記憶體的記憶空間需要足以容納指紋感測器的一個完整區的感測結果。一般而言,一個區具有數量繁多的列。讀出電路掃描指紋感測器的所述多個區,以及讀出電路將目前區的所有列的感測結果存放在全記憶體。等待一個完整區的感測結果被存放在全記憶體後,讀出電路才允許主機電路從全記憶體取得一個完整區的感測結果。在一個目前區的最後一列的感測結果被存放在全記憶體前,主機電路需要等待(主機電路無法取得指紋感測器的目前區的任何一列的感測結果)。
須注意的是,「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容,不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。
本發明提供一種讀出積體電路及其操作方法,以在目前感測器列的感測結果被暫存在線緩衝器(line buffer)後,即時地將目前感測器列的感測結果輸出至主機電路。
在本發明的一實施例中,上述的讀出積體電路包括讀出電路、線緩衝器以及通訊介面電路。讀出電路用以讀出感測器的多個感測器列的多個列感測結果。線緩衝器耦接至讀出電路,用以暫存感測器的目前感測器列的目前列感測結果。通訊介面電路耦接至線緩衝器。在目前感測器列的目前列感測結果被暫存在線緩衝器後,通訊介面電路即時地將目前列感測結果輸出至主機電路。
在本發明的一實施例中,上述的操作方法包括:由讀出積體電路的讀出電路讀出感測器的多個感測器列的多個列感測結果;由讀出積體電路的線緩衝器暫存感測器的目前感測器列的目前列感測結果;以及在目前感測器列的目前列感測結果被暫存在線緩衝器後,由讀出積體電路的通訊介面電路即時地將目前列感測結果輸出至主機電路。
基於上述,所述讀出電路可讀出感測器的目前感測器列的目前列感測結果,以及將目前列感測結果暫存在線緩衝器。在目前感測器列的感測結果被暫存在線緩衝器後,讀出電路可繼續讀出感測器的其他感測器列的感測結果,以及通訊介面電路可即時地將目前感測器列的感測結果輸出至主機電路以騰出線緩衝器的記憶空間。因此,在一個目前區(或目前幀)的最後一列的感測結果被讀出電路讀出前,主機電路可即時地取得指紋感測器的目前區(或目前幀)的目前列的感測結果。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱,或區別不同實施例或範圍,而並非用來限制元件數量的上限或下限,亦非用來限制元件的次序。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種感測裝置100的電路方塊(circuit block)示意圖。依照實際設計,感測裝置100可以是智慧型電話(smart phone)、平板電腦(tablet)、門禁設備或其他感測裝置。感測裝置100包括感測器110、讀出積體電路120及主機電路130。依照實際設計,感測器110可以是指紋感測器以及/或其他感測器。在一些實施例中,感測器110可被內嵌在顯示面板(未繪示)中,或疊覆於顯示面板上,或疊覆於顯示面板下。在一些實施例中,感測器110的感測區域可是所述顯示面板的整個主動顯示區域。在另一些實施例中,感測器110的感測區域可是所述顯示面板的部份主動顯示區域。感測器110可以感測使用者,例如感測使用者的指紋。
感測器110可被分為一個或多個掃描區(scan zone)。感測器110的掃描區數量可依照實際設計來決定。例如在圖1所示實施例中,感測器110可被分為40個掃描區。在另一些實施例中,感測器110的掃描區數量可大於40個。在又一些實施例中,感測器110的掃描區數量可小於40個(甚至,感測器110僅有單一個掃描區)。讀出積體電路120可掃描指紋感測器的所述多個掃描區。在圖1所示掃描區(小方塊)中的數字表示掃描順序。一般而言,一個掃描區具有數量繁多的感測器列(row)。讀出積體電路120可以分時方式讀出感測器110的每一掃描區的多個感測器列之多個列感測結果,以及將感測結果提供給主機電路130。值得一提的是,在讀出積體電路120讀出在感測器110的目前掃描區中的目前感測器列之感測結果後,讀出積體電路120可繼續讀出在感測器110的目前掃描區中的其他感測器列之感測結果,以及讀出積體電路120可即時地將目前感測器列的感測結果輸出至主機電路130。因此,在一個目前掃描區的最後一列的感測結果被讀出積體電路120讀出前,主機電路130可即時地取得所述目前掃描區的目前列的感測結果。
圖2是依照本發明的一實施例的一種讀出積體電路120的電路方塊示意圖。圖2所示讀出積體電路120包括讀出電路121、線緩衝器122及通訊介面電路123。依照不同的設計需求,讀出電路121以及(或是)通訊介面電路123的實現方式可以是硬體(hardware)、韌體(firmware)、軟體(software,即程式)或是前述三者中的多者的組合形式。
以硬體形式而言,上述讀出電路121以及(或是)通訊介面電路123可以實現於積體電路(integrated circuit)上的邏輯電路。讀出電路121以及(或是)通訊介面電路123的相關功能可以利用硬體描述語言(hardware description languages,例如Verilog HDL或VHDL)或其他合適的編程語言來實現為硬體。舉例來說,讀出電路121以及(或是)通訊介面電路123的相關功能可被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit, ASIC)、數位訊號處理器(digital signal processor, DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路。
以軟體形式及/或韌體形式而言,上述讀出電路121以及(或是)通訊介面電路123的相關功能可以被實現為編程碼(programming codes)。例如,利用一般的編程語言(programming languages,例如C、C++或組合語言)或其他合適的編程語言來實現讀出電路121以及(或是)通訊介面電路123。所述編程碼可被記錄/存放在「非臨時的可讀取媒體(non-transitory readable medium)」中。在一些實施例中,所述非臨時的可讀取媒體例如包括唯讀記憶體(Read Only Memory,ROM)、半導體記憶體、可程式設計的邏輯電路以及(或是)儲存裝置。中央處理器(Central Processing Unit,CPU)、控制器、微控制器或微處理器可從所述非臨時的可讀取媒體中讀取並執行所述編程碼,從而實現讀出電路121以及(或是)通訊介面電路123的相關功能。
讀出電路121可讀出感測器110的多個感測器列的多個列感測結果。舉例來說,讀出電路121可以分時方式讀出感測器110的每一掃描區(例如掃描區Z1與Z2)的多個感測器列的多個列感測結果,以及在不同時間將不同感測器列的感測結果存放在線緩衝器122。線緩衝器122的記憶空間可存放的列感測結果的最大列數可小於一個掃描區的感測器列的總列數。舉例來說(但不限於此),一個掃描區可具有100條感測器列,而線緩衝器122最多存放2條感測器列的感測結果。
圖3是依照本發明的一實施例的一種讀出積體電路的操作方法的流程示意圖。請參照圖2與圖3。在步驟S310中,讀出電路121可分時地讀出感測器的目前掃描區的多個感測器列之多個列感測結果。線緩衝器122耦接至讀出電路121。在步驟S320中,線緩衝器122可暫存在感測器110的目前掃描區中的目前感測器列的感測結果(目前列感測結果)。通訊介面電路123耦接至線緩衝器122。在目前感測器列的感測結果被暫存在線緩衝器122後,通訊介面電路123可即時地將目前列感測結果輸出至主機電路130(步驟S330)。
通訊介面電路123與主機電路130之間的通訊介面可依照實際設計來實施。舉例來說,在一些實施例中,通訊介面電路123可包括序列周邊介面(Serial Peripheral Interface,SPI)電路。主機電路130可發送SPI讀指令給通訊介面電路123,以讀取在線緩衝器122中的目前列感測結果。在通訊介面電路123將目前列感測結果輸出至主機電路130時,讀出電路121可讀出感測器110的下一感測器列的感測結果(下一列感測結果)。亦即在讀出電路121完整讀出在目前掃描區中所有感測器列的這些列感測結果之前,通訊介面電路123可將目前列感測結果輸出至主機電路130。
舉例來說,在讀出電路121將感測器110的目前感測器列的目前列感測結果暫存至線緩衝器122時,通訊介面電路123可將在線緩衝器122中的先前列感測結果輸出至主機電路130,以騰出先前列感測結果所佔據的記憶空間。在讀出電路121將感測器110的下一感測器列的下一列感測結果暫存至線緩衝器122時,通訊介面電路123可將在線緩衝器122中的目前列感測結果輸出至主機電路,以騰出目前列感測結果所佔據的記憶空間。
圖4是依照一實施例所繪示,讀出電路121與通訊介面電路123的操作時序示意圖。圖4的橫軸表示時間。在時間t41~t42中,讀出電路121掃描在感測器110的一個掃描區(例如圖2所示掃描區Z1)中的所有感測器列。經過等待時間WT1(時間t42~t43)後,讀出電路121在時間t43~t44中將掃描區Z1中的所有感測器列的列感測結果寫入「全記憶體(full memory)」(在圖4所示實施例中,暫且用具有較大記憶空間的全記憶體取代圖2所示線緩衝器122)。在掃描區Z1的所有列感測結果都被寫入「全記憶體」後,通訊介面電路123在時間t44~t45中將掃描區Z1的所有列感測結果傳輸給主機電路130。在時間t45~t46中,讀出電路121掃描在感測器110的下一個掃描區(例如圖2所示掃描區Z2)中的所有感測器列。經過等待時間WT2(時間t46~t47)後,讀出電路121在時間t47~t48中將掃描區Z2中的所有感測器列的列感測結果寫入「全記憶體」。在掃描區Z2的所有列感測結果都被寫入「全記憶體」後,通訊介面電路123在時間t48~t49中將掃描區Z2的所有列感測結果傳輸給主機電路130。
圖5是依照本發明的一實施例所繪示,讀出電路121與通訊介面電路123的操作時序示意圖。圖5的橫軸表示時間。相較於圖4所示實施例,在圖5所示實施例中,具有較小記憶空間的線緩衝器122被用來取代所述「全記憶體」。圖5所示時間t51、t52、t54、t55與t56可以分別被類比為圖4所示時間t41、t42、t43、t44與t45。
在圖5所示實施例中,讀出電路121可以在時間t51~t52中掃描在感測器110的一個掃描區(例如圖2所示掃描區Z1)中的所有感測器列,以及在時間t52~t53中掃描在感測器110的下一個掃描區(例如圖2所示掃描區Z2)中的所有感測器列。經過等待時間WT3(時間t53~t54)後,讀出電路121在時間t54~t55中將掃描區Z1中的所有感測器列的列感測結果以分時方式寫入線緩衝器122,以及在時間t55~t56中將掃描區Z2中的所有感測器列的列感測結果以分時方式寫入線緩衝器122。
相較於圖4所示實施例,在圖5所示實施例中,任何一條感測器列的列感測結果(例如目前列感測結果)被寫入線緩衝器122後,通訊介面電路123可即時地將在線緩衝器122中的目前列感測結果輸出至主機電路130,以騰出目前列感測結果所佔據的記憶空間。因此,在掃描區Z1的最後一列的感測結果被寫入線緩衝器122前,通訊介面電路123可以在時間t54~t55中將掃描區Z1的多筆列感測結果傳輸給主機電路130。相類似地,在掃描區Z2的最後一列的感測結果被寫入線緩衝器122前,通訊介面電路123可以在時間t55~t56中將掃描區Z2的多筆列感測結果傳輸給主機電路130。
圖6是依照本發明的一實施例所繪示,通訊介面電路123與主機電路130之間的操作時序示意圖。圖6的橫軸表示時間。在圖6所示實施例中,通訊介面電路123與主機電路130之間的傳輸介面被假設為SPI。亦即,主機電路130可通過串列資料訊號SDI發出命令與/或資料給通訊介面電路123,而通訊介面電路123可通過串列資料訊號SDO將資料輸出(回傳)給主機電路130。
在圖6所示實施例中,主機電路130可通過SPI的串列資料訊號SDI在時間t61~t62中發出讀取命令給通訊介面電路123。在主機電路130發出讀取命令給通訊介面電路123後,通訊介面電路123可以在讀取命令所對應的輸出期間P61中回傳資料給主機電路130。詳而言之,通訊介面電路123可以在時間t62~t63中輸出虛設資料(dummy data)給主機電路130,以便在不結束輸出期間P61的情況下等待目前感測器列的目前列感測結果(例如第一列感測結果)。在目前感測器列的目前列感測結果被暫存在線緩衝器122後,通訊介面電路123可以結束虛設資料的輸出,以及在輸出期間P61的時間t63~t64中即時地將目前列感測結果(例如第一列感測結果)輸出至主機電路130。一般而言,目前列感測結果包括多個像素(例如第一像素、第二像素、…、第N像素)的像素感測結果。
在將第一列感測結果輸出給主機電路130後,通訊介面電路123可在時間t64~t65中輸出下一個虛設資料給主機電路130,以便在不結束輸出期間P61的情況下等待第二感測器列的第二列感測結果。在第二感測器列的第二列感測結果被暫存在線緩衝器122後,通訊介面電路123可以結束虛設資料的輸出,以及在輸出期間P61中即時地將第二列感測結果輸出至主機電路130。以此類堆,通訊介面電路123可在輸出期間P61中將一個或多個掃描區中的所有感測器列的列感測結果輸出至主機電路130,然後結束輸出期間P61。
本實施例並不限制所述讀取命令與所述虛設資料的具體內容。舉例來說,在一些實際應用,所述讀取命令可包括「0x4000」(亦即16進制值「4000」),而所述虛設資料包括虛設值(dummy value)以及標頭(header)。在主機電路130發出讀取命令給通訊介面電路123後,在線緩衝器122尚未備妥目前列感測結果的情況下,通訊介面電路123可在輸出期間P61中回傳虛設值給主機電路130。所述虛設值可以是依照實際設計所決定的任何值,例如「0x55」或其他約定值。主機電路130可不理會(丟棄)虛設值,並且等待標頭的出現。在線緩衝器122已備妥目前列感測結果時,通訊介面電路123可在輸出期間P61中回傳標頭給主機電路130,以及在跟隨標頭後將目前列感測結果從線緩衝器122傳輸至主機電路130。通訊介面電路123在將所述標頭輸出至主機電路130後,通訊介面電路123結束虛設資料的輸出但保持輸出期間P61。主機電路130可解讀標頭而獲知有效資料(目前列感測結果)的到來。所述標頭所包含的資訊可依照實際設計來設定。例如,所述標頭可包含目前輸出的列感測結果所對應的感測器列的位置資訊。
上述實施例並不限制所述標頭的具體內容。舉例來說,在一些實際應用,所述標頭包括備妥值(ready value)以及列址(row address)。所述備妥值可是依照實際設計所決定的任何值,例如「0x5A」或其他約定值。所述備妥值可表示讀出積體電路120已備妥一個列感測結果。主機電路130可解讀標頭中的備妥值而獲知有效資料(亦即目前列感測結果)即將到來。所述列址可表示目前感測器列為目前掃描區的多個感測器列中的哪一個。主機電路130可解讀標頭中的列址而獲知即將到來的有效資料(目前列感測結果)屬於目前掃描區的多個感測器列中的哪一個。
在目前列感測結果(例如圖6所示第一列感測結果)被完整輸出至主機電路130後,通訊介面電路123在讀取命令的輸出期間P61的時間t64~t65中輸出另一個虛設資料(第二虛設資料)給主機電路130,以等待在感測器110的目前掃描區中的下一感測器列的下一列感測結果(例如圖6所示第二列感測結果)。在第二列感測結果(下一列感測結果)被暫存在線緩衝器122後,通訊介面電路123可結束第二虛設資料的輸出,以及在讀取命令的輸出期間P61中即時地將第二列感測結果(下一列感測結果)輸出至主機電路130。以此類推,讀出電路121將目前掃描區中的最末感測器列的最末列感測結果寫入線緩衝器122,而通訊介面電路123將目前掃描區的最末列感測結果從線緩衝器122傳輸給主機電路130。在最末列感測結果被傳輸給主機電路130後,通訊介面電路123可結束讀取命令的輸出期間P61。
綜上所述,上述諸實施例所讀出電路121可讀出感測器110的目前感測器列的目前列感測結果,以及將目前列感測結果暫存在線緩衝器122。在目前感測器列的感測結果被暫存在線緩衝器122後,讀出電路121可繼續讀出感測器的其他感測器列的感測結果,以及通訊介面電路123可即時地將目前感測器列的感測結果從線緩衝器122傳輸至主機電路130以騰出線緩衝器122的記憶空間。因此,在一個目前區(或目前幀)的最後一列的感測結果被讀出電路121讀出前,主機電路130可即時地取得指紋感測器110的目前區(或目前幀)的目前列的感測結果。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:感測裝置
110:感測器
120:讀出積體電路
121:讀出電路
122:線緩衝器
123:通訊介面電路
130:主機電路
P61:輸出期間
S310、S320、S330:步驟
SDI、SDO:串列資料訊號
t41~t49、t51~t56、t61~t65:時間
WT1、WT2、WT3:等待時間
Z1、Z2:掃描區
圖1是依照本發明的一實施例的一種感測裝置的電路方塊(circuit block)示意圖。
圖2是依照本發明的一實施例的一種讀出積體電路的電路方塊示意圖。
圖3是依照本發明的一實施例的一種讀出積體電路的操作方法的流程示意圖。
圖4是依照一實施例所繪示,讀出電路與通訊介面電路的操作時序示意圖。
圖5是依照本發明的一實施例所繪示,讀出電路與通訊介面電路的操作時序示意圖。
圖6是依照本發明的一實施例所繪示,通訊介面電路與主機電路之間的操作時序示意圖。
121:讀出電路
123:通訊介面電路
t51~t56:時間
WT3:等待時間
Z1、Z2:掃描區
Claims (18)
- 一種讀出積體電路,包括:一讀出電路,用以讀出一感測器的多個感測器列的多個列感測結果;一線緩衝器,耦接至該讀出電路,用以暫存該感測器的一目前感測器列的一目前列感測結果;以及一通訊介面電路,耦接至該線緩衝器,其中在該目前感測器列的該目前列感測結果被暫存在該線緩衝器後,該通訊介面電路即時地將該目前列感測結果輸出至一主機電路,其中在該通訊介面電路將該目前列感測結果輸出至該主機電路時,該讀出電路讀出該感測器的一下一感測器列的一下一列感測結果。
- 如請求項1所述的讀出積體電路,其中該讀出電路以分時方式讀出該些感測器列的該些列感測結果。
- 如請求項1所述的讀出積體電路,其中該通訊介面電路包括一序列周邊介面。
- 如請求項1所述的讀出積體電路,其中在該讀出電路將該感測器的該下一感測器列的該下一列感測結果暫存至該線緩衝器時,該通訊介面電路將該目前列感測結果輸出至該主機電路。
- 如請求項1所述的讀出積體電路,其中在該讀出電路完整讀出在該目前感測器列所屬的一掃描區中所有感測器列的該 些列感測結果之前,該通訊介面電路將該目前列感測結果輸出至該主機電路。
- 如請求項1所述的讀出積體電路,其中,在該主機電路通過一序列周邊介面發出一讀取命令給該通訊介面電路後,該通訊介面電路在該讀取命令的一輸出期間中輸出一第一虛設資料給該主機電路以等待該目前感測器列的該目前列感測結果;以及在該目前感測器列的該目前列感測結果被暫存在該線緩衝器後,該通訊介面電路結束該第一虛設資料的輸出以及在該讀取命令的該輸出期間中即時地將該目前列感測結果輸出至該主機電路。
- 如請求項6所述的讀出積體電路,其中該第一虛設資料包括一虛設值以及一第一標頭,以及該通訊介面電路在將該第一標頭輸出至該主機電路後結束該第一虛設資料的輸出但保持該輸出期間。
- 如請求項7所述的讀出積體電路,其中該第一標頭包括一備妥值以及一第一列址,該備妥值表示該讀出積體電路已備妥一個列感測結果,以及該第一列址表示該目前感測器列為該些感測器列中的哪一個。
- 如請求項6所述的讀出積體電路,其中,在該目前列感測結果被完整輸出至該主機電路後,該通訊介面電路在該讀取命令的該輸出期間中輸出一第二虛設資料給該主機電路以等待該感測器的該下一感測器列的該下一列感測結果; 以及在該下一感測器列的該下一列感測結果被暫存在該線緩衝器後,該通訊介面電路結束該第二虛設資料的輸出以及在該讀取命令的該輸出期間中即時地將該下一列感測結果輸出至該主機電路。
- 一種讀出積體電路的操作方法,包括:由該讀出積體電路的一讀出電路讀出一感測器的多個感測器列的多個列感測結果;由該讀出積體電路的一線緩衝器暫存該感測器的一目前感測器列的一目前列感測結果;在該目前感測器列的該目前列感測結果被暫存在該線緩衝器後,由該讀出積體電路的一通訊介面電路即時地將該目前列感測結果輸出至一主機電路;以及在將該目前列感測結果輸出至該主機電路時,由該讀出電路讀出該感測器的一下一感測器列的一下一列感測結果。
- 如請求項10所述的操作方法,更包括:由該讀出電路以分時方式讀出該些感測器列的該些列感測結果。
- 如請求項10所述的操作方法,其中該通訊介面電路包括一序列周邊介面。
- 如請求項10所述的操作方法,更包括:在將該感測器的該下一感測器列的該下一列感測結果暫存至該線緩衝器時,由該通訊介面電路將該目前列感測結果輸出至該 主機電路。
- 如請求項10所述的操作方法,更包括:在完整讀出在該目前感測器列所屬的一掃描區中所有感測器列的該些列感測結果之前,由該通訊介面電路將該目前列感測結果輸出至該主機電路。
- 如請求項10所述的操作方法,更包括:在該主機電路通過一序列周邊介面發出一讀取命令給該通訊介面電路後,由該通訊介面電路在該讀取命令的一輸出期間中輸出一第一虛設資料給該主機電路以等待該目前感測器列的該目前列感測結果;以及在該目前感測器列的該目前列感測結果被暫存在該線緩衝器後,由該通訊介面電路結束該第一虛設資料的輸出以及在該讀取命令的該輸出期間中即時地將該目前列感測結果輸出至該主機電路。
- 如請求項15所述的操作方法,其中該第一虛設資料包括一虛設值以及一第一標頭,以及操作方法更包括:在將該第一標頭輸出至該主機電路後,結束該第一虛設資料的輸出但保持該輸出期間。
- 如請求項16所述的操作方法,其中該第一標頭包括一備妥值以及一第一列址,該備妥值表示該讀出積體電路已備妥一個列感測結果,以及該第一列址表示該目前感測器列為該些感測器列中的哪一個。
- 如請求項15所述的操作方法,更包括:在該目前列感測結果被完整輸出至該主機電路後,由該通訊介面電路在該讀取命令的該輸出期間中輸出一第二虛設資料給該主機電路以等待該感測器的該下一感測器列的該下一列感測結果;以及在該下一感測器列的該下一列感測結果被暫存在該線緩衝器後,由該通訊介面電路結束該第二虛設資料的輸出以及在該讀取命令的該輸出期間中即時地將該下一列感測結果輸出至該主機電路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/859,010 | 2022-07-07 | ||
US17/859,010 US11961584B2 (en) | 2022-07-07 | 2022-07-07 | Readout integrated circuit and operation method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202403519A TW202403519A (zh) | 2024-01-16 |
TWI843175B true TWI843175B (zh) | 2024-05-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070230827A1 (en) | 2004-04-29 | 2007-10-04 | Mikko Haukijarvi | Method and Apparatus for Downscaling a Digital Colour Matrix Image |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070230827A1 (en) | 2004-04-29 | 2007-10-04 | Mikko Haukijarvi | Method and Apparatus for Downscaling a Digital Colour Matrix Image |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8537242B2 (en) | Host interface for imaging arrays | |
US8713385B2 (en) | Error scanning in flash memory | |
US7299399B2 (en) | Method and apparatus for parallelly processing data and error correction code in memory | |
US10133497B1 (en) | SPI command censoring method and apparatus | |
US12020345B2 (en) | Image signal processor, method of operating the image signal processor, and application processor including the image signal processor | |
US10126966B1 (en) | Rotated memory storage for fast first-bit read access | |
US20180227541A1 (en) | Image processing apparatus and electronic device including the same | |
US5495422A (en) | Method for combining a plurality of independently operating circuits within a single package | |
TWI843175B (zh) | 讀出積體電路及其操作方法 | |
US20130212331A1 (en) | Techniques for Storing Data and Tags in Different Memory Arrays | |
TW202403519A (zh) | 讀出積體電路及其操作方法 | |
JP5327482B2 (ja) | 画像処理装置及び画像処理方法 | |
TWI553483B (zh) | 處理器及存取記憶體的方法 | |
TWI467385B (zh) | 在兩匯流排間進行序列位址位元轉換之方法及其裝置 | |
US9672174B2 (en) | Data-processing apparatus and data transfer control device | |
US20050002234A1 (en) | Method and apparatus for dynamically configuring redundant area of non-volatile memory | |
CN104471549B (zh) | 读取请求处理装置 | |
TWI579845B (zh) | 具預看快速讀取之串列記憶體 | |
US8462561B2 (en) | System and method for interfacing burst mode devices and page mode devices | |
EP1079614A1 (en) | Universal two dimensional timing generator | |
US10261700B1 (en) | Method and apparatus for streaming buffering to accelerate reads | |
JP4723334B2 (ja) | Dma転送システム | |
TW201131373A (en) | Universal serial bus controller and execution method thereof | |
JP4835872B2 (ja) | 画像処理装置 | |
CN116193283A (zh) | 图像传感器 |