TWI840468B - 具有延遲適應開關之功率鏈的設備及用於程式化功率開關延遲的方法 - Google Patents

具有延遲適應開關之功率鏈的設備及用於程式化功率開關延遲的方法 Download PDF

Info

Publication number
TWI840468B
TWI840468B TW108145433A TW108145433A TWI840468B TW I840468 B TWI840468 B TW I840468B TW 108145433 A TW108145433 A TW 108145433A TW 108145433 A TW108145433 A TW 108145433A TW I840468 B TWI840468 B TW I840468B
Authority
TW
Taiwan
Prior art keywords
power
power switch
delay
active
circuit
Prior art date
Application number
TW108145433A
Other languages
English (en)
Other versions
TW202038052A (zh
Inventor
瑞格凡德拉 斯里尼瓦斯
烏狄耶 尚卡爾 默迪葛達
吉比 山姆森
拉馬普拉莎 維蘭古迪皮查
多拉弗 庫瑪爾
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202038052A publication Critical patent/TW202038052A/zh
Application granted granted Critical
Publication of TWI840468B publication Critical patent/TWI840468B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

在某些態樣中，一種設備包括一第一複數個功率開關裝置。該第一複數個功率開關裝置中之每一者包括：一延遲線，其具有一可程式化時間延遲；及一功率開關，其耦接於一供電軌與一電路塊之間，其中該功率開關具有耦接至該延遲線的一控制輸入。該設備亦包括一開關管理器，其經組態以基於一系統中之主動電路塊之一數目而程式化該第一複數個功率開關裝置中之該等延遲線的該等時間延遲。

Description

具有延遲適應開關之功率鏈的設備及用於程式化功率開 關延遲的方法
本發明之態樣通常係關於功率開關，且更尤其係關於具有可程式化延遲之功率開關。
一種系統，其可包括多個電路塊(例如處理器核心)，該等多個電路塊共用一功率供電軌。系統亦可包括功率開關，其允許電路塊經單獨功率崩潰以節省功率(例如減少功率洩漏)。舉例而言，當特定電路塊不處於使用中時，電路塊可經功率崩潰以節省功率。
以下呈現一或多個實施之簡化概述以便提供對此等實施之基本理解。此概述並非為所有涵蓋之實施方案的廣泛綜述，且不意欲識別所有實施方案之關鍵或重要要素，亦不意欲劃定任何或所有實施方案之範疇。其唯一目的在於以簡化形式呈現一或多個實施的一些概念以作為稍後呈現之更詳細描述的序言。
本發明之第一態樣係關於一種設備。設備包括第一複數個功率開關裝置。第一複數個功率開關裝置中之每一者包括延遲線，其具有可程式化時間延遲；及功率開關，其耦接於供電軌與電路塊之間，其中功 率開關具有耦接至延遲線之控制輸入。設備亦包括開關管理器，其經組態以基於系統中之主動電路塊的數目而程式化第一複數個功率開關裝置中的延遲線之時間延遲。
本發明之第二態樣係關於一種用於程式化系統中之功率開關延遲之方法。系統包括複數個功率開關裝置，複數個功率開關裝置中之每一者包括具有可程式化時間延遲之延遲線及耦接於供電軌與電路塊之間的功率開關，其中功率開關具有耦接至延遲線之控制輸入。方法包括追蹤系統中之主動電路塊之數目，以及基於所追蹤之主動電路塊的數目而程式化複數個功率開關裝置中之延遲線的時間延遲。
為實現前述及相關目的，一或多個實施方案包括在下文中充分描述且特別地在權利要求書中所指出之特徵。以下描述及隨附圖式詳細闡述一或多個實施方案之某些說明性態樣。然而，此等態樣僅指示可使用各種實施方案之原理的各種方式中之少數方式，且所描述之實施方案意欲包括所有此等態樣及其等效物。
110:系統
112:功率供電軌
115A:電路塊
115B:電路塊
115C:電路塊
115D:電路塊
120:功率開關電路
120A:功率開關電路
120B:功率開關電路
120C:功率開關電路
120D:功率開關電路
210:功率控制器
230:功率開關裝置
230-1:功率開關裝置
230-(n-1):功率開關裝置
230-n:功率開關裝置
320:延遲緩衝器
325:延遲緩衝器
328:延遲線
330:功率開關
332:控制輸入
410:功率控制器
410A-410D:功率控制器
420:功率開關電路
420A:功率開關電路
420B:功率開關電路
420C:功率開關電路
420D:功率開關電路
430:可程式化功率開關裝置
430-1:功率開關裝置
430-2:功率開關裝置
430-(m-1):功率開關裝置
430-m:功率開關裝置
435-1:功率開關裝置
435-2:功率開關裝置
435-(k-1):功率開關裝置
435-k:功率開關裝置
440:功率開關管理器
455:控制信號
520:可程式化延遲緩衝器
522:固定延遲緩衝器
525:固定延遲緩衝器
528:延遲線
530:功率開關
532:控制輸入
610-1:延遲路徑
610-2:延遲路徑
610-3:延遲路徑
610-4:延遲路徑
620:多工器
625:輸入
630:輸出
640-1:延遲緩衝器
640-2:延遲緩衝器
640-p:延遲緩衝器
710:管理電路
720:主動計數追蹤器
730:主動計數暫存器
730A-730D:主動計數暫存器
900:方法
910:方塊
920:方塊
圖1展示根據本發明之某些態樣之包括多個電路塊的系統之實例，該等多個電路塊共用一供電軌。
圖2展示根據本發明之某些態樣之耦接成一菊鏈的功率開關裝置之實例。
圖3展示根據本發明之某些態樣之功率開關裝置的實例。
圖4展示根據本發明之某些態樣之包括具有可程式化時間延遲之功率開關裝置的功率開關電路之實例。
圖5展示根據本發明之某些態樣之包括可程式化延遲緩衝器 的功率開關裝置之實例。
圖6展示根據本發明之某些態樣之可程式化延遲緩衝器的例示性實施方案。
圖7展示根據本發明之某些態樣之功率開關管理器的例示性實施方案。
圖8展示根據本發明之某些態樣之其中功率開關管理器為耦接至多個功率切換電路的實例。
圖9為展示根據本發明之某些態樣之一種用於程式化系統中的功率開關延遲之方法之流程圖。
優先權主張
本申請案主張2019年1月17日所提交之第16/250,953號，標題為「具有延遲適應性開關之功率鏈」之專利申請的優先權，且將其轉讓至本申請之受讓人且特此明確地以引用的方式併入本文中。
以下結合隨附圖式所闡述之詳細描述意欲作為對各種組態之描述，且並不意欲表示可實踐本文中所描述之概念的僅有組態。出於提供對各種概念的透徹理解之目的，該詳細描述包括特定細節。然而，對於熟習此項技術者而言，將會顯而易見的是可在無此等特定細節之情況下實踐此等概念。在一些情況下，熟知結構及組件係以方塊圖形式展示，以便避免混淆此類概念。
圖1展示包括多個電路塊115A至115D之系統110的實例，該等多個電路塊115A至115D共用一功率供電軌112。對於電路塊115A至115D中之每一者，系統110包括耦接於共用功率供電軌112與電路塊之間 的各別功率開關電路120A至120D，其用於控制電路塊之功率。功率開關電路120A至120D允許電路塊115A至115D經單獨功率閘控以節省功率(例如減少功率洩漏)。舉例而言，當特定電路塊不處於使用時，電路塊可藉由斷開各別功率開關電路中之功率開關進行功率崩潰以節省功率。因此，功率開關電路120A至120D允許一或多個電路塊功率崩潰而其他電路塊中之一或多者為主動電路塊。
在某些態樣中，電路塊115A至115D及功率開關電路120A至120D積體於相同晶片(亦即晶粒)上。在一個實例中，共用之供電軌112上之供電電壓由提供晶片外功率管理積體電路(power management integrated circuit；PMIC)。儘管圖1中之實例中展示了四個電路塊，但應瞭解系統110可具有不同數目個經單獨功率閘控的電路塊。
在某些態樣中，系統110可為多核系統，且電路塊115A至115D中之每一者可包括各別處理器核心。處理器核心可經組態以並行地讀取及實行指令。在此等態樣中，由功率開關電路120A至120D功率崩潰之處理器核心之數目可隨時間推移(例如視在系統110上運行之應用程式的處理需要而定)而更改。
圖2展示用於電路塊115A至115D中之一者之功率開關電路120的實例。在此實例中，功率開關電路120包括耦接成一菊鏈(亦被稱作功率鏈)之功率開關裝置230-1至230-n(亦被稱作磁頭開關單元)。功率開關裝置230-1至230-n可為數以千計。如以下進一步論述，功率開關裝置230-1至230-n中之每一者包括功率開關，耦接於共用軌112與各別電路塊之間(圖2中未展示)。當功率開關裝置為接通時，功率開關裝置中之功率開關為接通(亦即閉合)。當功率開關裝置為斷開時，功率開關裝置中之功 率開關為斷開(亦即打開)。
在此實例中，功率控制器210控制由功率開關裝置230-1至230-n控制之各別電路塊(例如處理器核心)的功率。為了使各別電路塊功率崩潰，功率控制器210斷開功率開關裝置230-1至230-n。在此情況下，功率開關裝置230-1至230-n中之功率開關為斷開，其將共用供電軌112與各別電路塊解耦。
為了自功率崩潰模式中喚醒(亦即功率開啟)各別電路塊，功率控制器210將啟用信號輸出至菊鏈中之第一功率開關裝置230-1的輸入。當啟用信號經由菊鏈傳播時，啟用信號一個接一個地(亦即依序地)接通功率開關裝置230-1至230-n。功率開關裝置230-1至230-n之接通時間之間的延遲取決於功率開關裝置230-1至230-n中之延遲，如以下進一步論述。最後一個功率開關裝置230-n之輸出可耦接至功率控制器210。在此實例中，最後一個功率開關裝置230-n在啟用信號已經由整個菊鏈傳播之後將啟用信號輸出至功率控制器210，向功率控制器210發訊功率開關裝置230-1至230-n全部已接通。
將功率開關裝置230-1至230-n依序地接通以管理在各別電路塊(例如處理器核心)之功率開啟期間的湧入電流。若功率開關裝置230-1至230-n在功率開啟開始之同時全部經接通，則隨後大量湧入電流將自共用供電軌112流動至各別電路塊以為電路塊中之電容器充電(其可在功率開啟開始時完全放電)。較大湧入電流可損壞系統110及/或導致共用供電軌112上之較大電壓降。若其他電路塊中之一或多者為主動電路塊，則隨後較大電壓降可負面地影響一或多個其他電路塊之操作。依序打開功率開關裝置230-1至230-n致使共用供電軌112與各別電路塊之間的電導逐漸增 加，該電導限制功率開啟開始時的湧入電流。
圖3展示功率開關裝置230之例示性實施方案。圖2中所展示之功率開關裝置230-1至230-n中之每一者可與經由功率開關裝置230實施(亦即功率開關裝置230-1至230-n中之每一者可為圖3中之功率開關裝置230的獨立例子)。功率開關裝置230包括不可程式化延遲之延遲線328。功率開關裝置230亦包括耦接於共用供電軌112(標記為「VDD_EXT」)與各別電路塊之內部軌(標記為「VDD_INT」)之間的功率開關330(圖3中未展示)。
功率開關330具有耦接至延遲線328之控制輸入332。控制輸入332用以控制功率開關330為接通(亦即閉合)亦或斷開(亦即打開)。如以下進一步論述，當延遲線328上之啟用信號輸入至控制輸入332時，功率開關330為接通。當延遲線328上之停用信號輸入至控制輸入332時，功率開關為斷開。在圖3中之實例中，功率開關330經由功率電晶體(例如P型場效電晶體(PFET))實施，其中功率開關之控制輸入332包含電晶體之閘極。在PFET之情況下，啟用信號具有邏輯值為零，且停用信號具有邏輯值為一。
延遲線328耦接於功率開關裝置230之輸入(標記為「in」)與輸出(標記為「out」)之間，且可包括一或多個延遲緩衝器。在圖3中之實例中，延遲線328包括兩個串聯耦接於功率開關裝置230之輸入與輸出之間的延遲緩衝器320及325(例如反相器)。延遲緩衝器320及325具有不可程式化延遲，如以下進一步論述。功率開關裝置230之輸入可耦接至菊鏈中之前一功率開關裝置的輸出，且功率開關裝置230之輸出可耦接至菊鏈中之下一功率開關裝置的輸入。就此而言，功率開關裝置230-1至230-n 之延遲線串聯耦接以形成菊鏈。在功率開啟期間，啟用信號穿過向下傳播功率開關裝置230-1至230-n之串聯耦接之延遲線傳播穿過菊鏈。
舉例而言，其中功率開關330經由功率PFET實施；功率PFET之閘極耦接至延遲線328；功率PFET之源極耦接至共用供電軌112，及功率PFET的汲極耦接至各別電路塊之內部軌。儘管圖3展示一個功率電晶體之實例，但應瞭解功率開關330可經由多個並聯耦接之功率電晶體實施。
在功率開啟期間，功率開關裝置230在功率開關裝置230的輸入處接收來自菊鏈中之前一功率開關裝置的啟用信號。啟用信號隨後將延遲線328向下傳播至功率開關裝置230之輸出。啟用信號亦輸入至功率開關(其耦接至延遲線328)之控制輸入332。啟用信號接通功率開關裝置230中之功率開關330。延遲線328中之延遲緩衝器320及325藉由經固定之延遲使啟用信號延遲。在延遲之後，將啟用信號輸出至菊鏈中之下一功率開關裝置。因此，在此實例中，功率開關裝置230-1至230-n中之功率開關之接通時間之間的延遲取決於功率開關裝置230-1至230-n中之延遲緩衝器的時間延遲。
在電流系統中，功率開關裝置230-1至230-n中之延遲係固定的。如以下進一步論述，使用經固定之延遲之缺陷為各別電路塊之喚醒時間可能不會針對不同用例最佳化。
當自功率崩潰模式喚醒電路塊(例如電路塊115A至115D中之任一者)時，系統110之湧入電流管理能力取決於系統110中已主動之電路塊的數目。系統110中已主動之電路塊之數目愈高，則系統110的湧入電流管理能力愈高。此係因為主動電路塊(例如處理器核心)中之電容器 (或已充電標準單元邏輯之繼承電容)提供額外的上行電容，以用於對正喚醒(亦即功率開啟)之電路塊(例如處理器核心)中之電容器(標準單元邏輯)進行充電。較高湧入電流管理能力允許正喚醒之電路塊之喚醒時間(亦即喚醒潛時)降低以用於較佳效能(例如更快喚醒)，同時仍停留在可接受的湧入電流限制內。
使用功率開關裝置230-1至230-n中之經固定延遲致使各別電路塊之喚醒時間(亦即喚醒潛時)固定。可在系統110之設計階段期間選擇喚醒時間以針對最壞用例(例如系統110中之所有其他電路塊為功率崩潰)管理湧入電流。因此，在此實例中電路塊之喚醒時間由最壞用例規定。由於喚醒時間係基於最壞用例固定，故當系統110中之一或多個其他電路塊已主動時，電路塊之喚醒時間在操作期間不能動態地減少。因而，在系統110中之一或多個其他電路塊已主動之情況下，電路塊之喚醒時間長於所需要喚醒時間以管理湧入電流，從而產生較低效能(例如較慢喚醒)。
為了解決上述缺陷，本發明之態樣提供具有可程式化延遲之功率開關裝置，其允許基於系統中的主動電路塊(例如處理器核心)之數目動態地控制電路塊(例如處理器核心)之喚醒時間。
圖4展示系統110中之用於控制電路塊115A至115D中之一者的功率之功率開關電路420之實例。就此而言，功率開關電路420可用以實施展示於圖1中之功率開關電路120A至120D中的一者。如以下進一步論述，功率開關電路420允許基於系統110中之主動電路塊之數目程式化(亦即調整)各別電路塊的喚醒時間。如本文中所使用，當電路塊耦接至由各別功率開關電路420共用之供電軌112時，電路塊可視為主動。
在此實例中，功率開關電路420包括可程式化功率開關裝置430-1至430-m及固定功率開關裝置435-1至435-k以用於控制至各別電路塊之功率。可程式化功率開關裝置430-1至430-m中之每一者具有由控制信號455控制之可程式化(亦即可調整)時間延遲，如以下進一步論述。固定功率開關裝置435-1至435-k中之每一者具有不可程式化時間延遲，且可使用展示於圖2中之例示性功率開關裝置230實施。固定功率開關裝置435-1至435-k中之固定延遲相較於可程式化功率開關裝置430-1至430-m之固定延遲可為較短，此係因為初始可程式化開關裝置430-1至430-m中之可程式化延遲可處理大部分湧入電流。此類可程式化開關裝置之數目及鏈中之固定延遲開關裝置可在開發階段期間可使用功率遞送網路(PDN)模擬進行最佳判定。此途徑允許在效能、佈線及面積之間較佳地權衡，此係因為可程式化開關裝置消耗相對較多面積且亦要求控制信號455之額外佈線。
可程式化功率開關裝置430-1至430-m及固定功率開關裝置435-1至435-k耦接成一菊鏈，其中可程式化功率開關裝置430-1至430-m在菊鏈中之固定功率開關裝置435-1至435-k之前。因而，在各別電路塊之功率開啟期間，可程式化功率開關裝置430-1至430-m在固定功率開關裝置435-1至435-k之前接通。可程式化功率開關裝置430-1至430-m在固定功率開關裝置435-1至435-k之前，此係因為湧入電流之較大一部分係由初始開關操控，其中針對最壞情況可需要較高緩衝延遲且若已經存在主動電路塊，則可減小此延遲。可程式化功率開關裝置430-1至430-m允許各別電路塊之喚醒時間藉由程式化可程式化功率開關裝置430-1至430-m之延遲而進行程式化，如以下進一步論述。
系統110亦包括功率開關管理器440，其基於系統110中之 主動電路塊之數目管理系統110中的電路塊之喚醒時間，如以下進一步論述。在一個實例中，功率開關管理器440經組態以追蹤系統110中之主動電路塊之數目(以下稱作主動計數)。就此而言，當系統110中之電路塊經功率開啟時功率開關管理器440可遞增主動計數，且當系統110中之電路塊為功率崩潰時遞減主動計數。
在操作中，當自功率崩潰模式喚醒對應於功率開關電路420之電路塊時，相應功率控制器410將功率開啟請求發送至功率開關管理器440。回應於請求，功率開關管理器440基於當前主動計數程式化功率開關電路420中之可程式化功率開關裝置430-1至430-m的延遲。舉例而言，功率開關管理器440可將可程式化功率開關裝置430-1至430-m之延遲程式化為較短以用於較高主動計數及較長以用於較低主動計數。
功率開關管理器440亦將授權發送至功率控制器410以啟動各別電路塊之功率開啟。回應於該授權，功率控制器210將啟用信號輸出至菊鏈中之第一可程式化功率開關裝置430-1以啟動各別電路塊的功率開啟。在啟用信號傳播穿過菊鏈時，啟用信號依序接通功率開關裝置430-1至430-m及435-1至435-k。由於可程式化功率開關裝置430-1至430-m在菊鏈中之固定功率開關裝置435-1至435-k之前，因此可程式化功率開關裝置430-1至430-m在固定功率開關裝置435-1至435-k之前接通。
可程式化功率開關裝置430-1至430-m之延遲可經控制以使各別電路塊之喚醒時間最佳化。延遲愈短，則電路塊之喚醒時間愈短。因此，功率開關管理器440能夠藉由基於主動計數程式化可程式化功率開關裝置430-1至430-m之延遲而基於主動計數動態地控制各別電路塊的喚醒時間。就此而言，功率開關管理器440可程式化較短延遲(且因此喚醒時間 較短)以用於較高主動計數，及程式化較長延遲(且因此喚醒時間較長)以用於較低主動計數。
如上文所論述，當系統110中之主動電路塊之數目愈高(亦即主動計數愈高)時，系統110之湧入電流管理能力愈高。此允許功率開關管理器440在保持在可接受之湧入電流限制內的同時，當主動計數為較高時為可程式化功率開關裝置430-1至430-m程式化更短之延遲(且因此為各別電路塊程式化更短的喚醒時間)。因此，對於系統110中之一或多個電路塊為已經主動之案例，功率開關管理器440能夠減少各別電路塊之喚醒時間以實現更高效能(例如更快喚醒)。較低喚醒時間(亦即潛時)可促進功率管理軟體(例如操作系統「IDLE thread」)及/或硬體更頻繁地使用功率崩潰模式以便為更大數目之應用程式提供經改良之使用天數(DoU)。
圖5展示根據本發明之某些態樣之可程式化功率開關裝置430的例示性實施方案。圖4中所展示之可程式化功率開關裝置430-1至430-m中之每一者可經由可程式化功率開關裝置430實施(亦即，可程式化功率開關裝置430-1至430-m中之每一者可為圖5中之可程式化功率開關裝置430的獨立例子)。
可程式化功率開關裝置430包括具有可程式化(亦即可調整)時間延遲之延遲線528。在某些態樣中，功率開關管理器440使用輸入至延遲線528之控制信號455來程式化延遲線528之時間延遲。舉例而言，功率開關管理器440可經組態以在主動電路塊之數目與第一數目相等之情況下將延遲線528之時間延遲程式化為與第一延遲相等，且在主動塊之數目與第二數目相等之情況下將延遲線528之時間延遲程式化為與第二延遲相等。在此實例中，第一延遲短於第二延遲，且第一數目高於第二數目。
可程式化功率開關裝置430亦包括功率開關530，其耦接於共用供電軌112(其標記為「VDD_EXT」)與各別電路塊之內部軌(其標記為「VDD_INT」)之間(圖5中未展示)。功率開關530具有耦接至延遲線528之控制輸入532。控制輸入532用以控制功率開關530為接通(亦即閉合)亦或斷開(亦即打開)。如以下進一步論述，當將延遲線528上之啟用信號輸入至控制輸入532時，功率開關530為接通。當延遲線528上之停用信號輸入至控制輸入532時，功率開關為斷開。在圖5中之實例中，功率開關530經由功率電晶體(例如p型場效電晶體(PFET))實施，其中功率開關之控制輸入532包含電晶體之閘極。在PFET之情況下，啟用信號具有邏輯值為零，且停用信號具有邏輯值為一。儘管圖5中之實例中展示了一個功率電晶體，但應瞭解功率開關530可包括並聯耦接在共用供電軌112與各別電路塊之內部軌之間的多個功率電晶體。
延遲線528耦接於可程式化功率開關裝置430之輸入(其標記為「in」)與輸出(其標記為「out」)之間。延遲線528包括具有可程式化時間延遲之可程式化延遲緩衝器520，該可程式化時間延遲由來自功率開關管理器440之控制信號455控制。延遲線528亦可包括一或多個串聯耦接之固定延遲緩衝器522及525，如圖5中所展示。在此實例中，可程式化延遲緩衝器520提供延遲線528之時間延遲的可程式化性。因此，在此實例中，功率開關管理器藉由程式化可程式化延遲緩衝器520的延遲來程式化延遲線528之時間延遲。
在某些態樣中，可程式化延遲緩衝器520具有多個延遲設定，其中各延遲設定對應於一不同時間延遲。在一個實例中，控制信號455可為數字控制信號，其中數字控制信號之數位值指示延遲設定中之一 者(且因此為對應時間延遲中之一者)。在此實例中，可程式化延遲緩衝器520將其延遲設定為由數字控制信號之值所指示的延遲設定(且因此為對應之時間延遲)。因此，在此實例中，功率開關管理器440藉由根據所要延遲設定控制信號455之值來程式化可程式化功率開關裝置430的延遲。
或者，可程式化延遲緩衝器520可在一定範圍內具有持續可調整延遲。在一個實例中，可程式化延遲緩衝器520之延遲可由控制信號455之參數(例如電壓位準)控制。因此，在此實例中，功率開關管理器440藉由根據所要延遲設定控制信號455之參數(例如電壓位準)來程式化可程式化功率開關裝置430的延遲。
可程式化功率開關裝置430之輸入可耦接至菊鏈中之前一功率開關裝置的輸出，且功率開關裝置430之輸出可耦接至菊鏈中之下一功率開關裝置的輸入。就此而言，功率開關裝置430-1至430-m及435-1至435-k之延遲線528及328分別地串聯耦接以形成菊鏈。
舉例而言，其中功率開關530經由一或多個功率PFET實施；各功率PFET之閘極耦接至延遲線528；各功率PFET之源極耦接至共用供電軌112及各功率PFET的汲極耦接至各別電路塊之內部軌。各功率PFET之閘極可在沿著延遲線528之任何點處耦接至延遲線528。
在各別電路塊(例如電路塊115A至115D中之相應一者)之功率開啟期間，可程式化功率開關裝置430在功率開關裝置430之輸入處接收來自菊鏈中之前一功率開關裝置的啟用信號。啟用信號隨後將延遲線528向下傳播至功率開關裝置430之輸出。啟用信號亦輸入至功率開關530(其耦接至延遲線528)之控制輸入532。啟用信號接通功率開關裝置430中之功率開關530。可程式化延遲緩衝器520藉由控制信號455所程式 化之延遲來延遲啟用信號。在延遲線528延遲之後，功率開關裝置430將啟用信號輸出至菊鏈中之下一功率開關裝置。舉例而言，其中延遲線528包括一或多個固定延遲緩衝器522及525，延遲線528之總延遲包括可程式化延遲緩衝器520之可程式化延遲及一或多個固定延遲緩衝器522及525之延遲。對於最壞情況(亦即無主動電路塊)，功率開關裝置430-1至430-m之每個之延遲線528的總延遲可等於每一功率開關裝置230之延遲線328的延遲，且對於當主動計數增大之情況時，延遲線528之總延遲可小於功率開關230之總延遲。以此方式，減少/最佳化潛時以藉由利用上行電容之動態增加與主動計數之增加來改良效能。
圖6展示根據本發明之某些態樣之可程式化延遲緩衝器520的例示性實施方案。在此實例中，可程式化延遲緩衝器520包括多個延遲路徑610-1至610-4，其中延遲路徑610-1至610-4中之每一者具有一不同時間延遲。不同時間延遲係藉由在延遲路徑610-1至610-4中之每一者中包括不同數目個延遲緩衝器640-1至640-p來達成的，如圖6中所展示。在圖6中之實例中，延遲路徑610-1(其具有最短延遲)包括兩個延遲緩衝器640-1及640-2，且延遲路徑610-4(其具有最長延遲)包括所有延遲緩衝器640-1至640-p。延遲緩衝器640-1至640-p可具有相同延遲或不同延遲。
可程式化延遲緩衝器520亦包括多工器620，其具有多個輸入及一個輸出。延遲路徑610-1至610-4中之每一者耦接於可程式化延遲緩衝器520之輸入625與多工器620之輸入中的相應一者之間。多工器620之輸出耦接至可程式化延遲緩衝器520之輸出630。多工器620經組態以基於控制信號455選擇延遲路徑610-1至610-4中之一者，且將所選擇之延遲路徑耦接至可程式化延遲緩衝器520的輸出630。因此，在此實例中，控制 信號455藉由控制由多工器620所選擇之延遲路徑610-1至610-4中之一者來控制可程式化延遲緩衝器520的延遲。當在可程式化延遲緩衝器520之輸入625處接收啟用信號時，可程式化延遲緩衝器520在與所選擇之延遲路徑對應的時間延遲之後在輸出630處輸出啟用信號。
在圖6中之實例中，可程式化延遲緩衝器520包括四個延遲路徑610-1至610-4。因此，在此實例中，功率開關管理器440可將可程式化延遲緩衝器520之延遲程式化為對應於延遲路徑610-1至610-4之四個不同延遲中的任一者。舉例而言，功率開關管理器440可在當前主動計數為零之情況下程式化多工器620以選擇延遲路徑610-4(亦即，具有最長延遲之延遲路徑)；在當前主動計數為一之情況下程式化多工器620以選擇延遲路徑610-3；在主動計數為二之情況下程式化多工器620以選擇延遲路徑610-2；在當前主動計數為三之情況下程式化多工器620以選擇延遲路徑610-1(具有最短延遲的延遲路徑)。
在某些態樣中，功率開關管理器440可藉由將當前主動計數直接地輸入至可程式化延遲緩衝器520作為控制信號455來對可程式化延遲緩衝器520的延遲進行程式化。在此等態樣中，多工器620可經組態以：在當前主動計數為零之情況下選擇延遲路徑610-4；在當前主動計數為一之情況下選擇延遲路徑610-3；在當前主動計數為二之情況下選擇延遲路徑610-2，及在當前主動計數為三之情況下選擇延遲路徑610-1。儘管圖6中之實例展示來四個延遲路徑610-1至610-4，但應瞭解本發明不限於此實例。
在圖4中之實例中，功率開關電路420包括可程式化功率開關裝置430-1至430-m與固定功率開關裝置435-1至435-k之混合。可程式 化功率開關裝置430-1至430-m位於菊鏈中之固定功率開關裝置435-1至435-k之前以在功率開啟開始時提供湧入電流管理。由於供電軌112與各別電路塊之內部軌之間的電壓差在功率開啟開始時為最大，故在功率開啟開始時，大量湧入電流之風險通常為最大。當內部軌上之電壓在功率開啟期間上升時，大量湧入電流之風險減輕。
在上述實例中，可程式化功率開關裝置430-1至430-m提供各別電路塊之喚醒時間及湧入電流管理的可程式化性。固定功率開關裝置435-1至435-k有助於縮減功率開關電路420之總體大小。此係因為固定功率開關裝置435-1至435-k並不包括可程式化延遲緩衝器，該可程式化延遲緩衝器可大於固定延遲緩衝器。因此，可基於晶片面積、最佳喚醒時間及湧入管理之間的權衡來選擇功率開關電路420中之可程式化功率開關裝置430-1至430-m之數目及固定功率開關裝置435-1至435-k的數目。
儘管功率開關電路420包括圖4中之實例之可程式化功率開關裝置430-1至430-m與固定功率開關裝置435-1至435-k的混合，但應瞭解功率開關電路420不限於此實例。舉例而言，功率開關電路420可經由耦接成一菊鏈之所有可程式化功率開關裝置實施。
圖7展示根據本發明之某些態樣之功率開關管理器440的例示性實施方案。在此實例中，功率開關管理器440包括管理電路710、主動計數追蹤器720及主動計數暫存器730。主動計數追蹤器720經組態以追蹤系統110中主動之電路塊的數目，且產生指示主動電路塊之數目的主動計數。就此而言，當系統110中之電路塊經功率開啟(亦即各別功率開關電路中之功率開關為接通)時，管理電路710可經組態以遞增主動計數追蹤器720中之主動計數。當系統110中之電路塊為功率崩潰(亦即各別功率開關 電路中之功率開關為斷開)時，管理電路710可經組態以遞減主動計數追蹤器720中之主動計數。主動計數暫存器730經組態以自主動計數追蹤器720接收當前主動計數，且基於當前主動計數程式化功率開關電路420之可程式化功率開關裝置430-1至430-m的延遲，如以下進一步論述。
在操作中，當自功率崩潰模式喚醒(亦即功率開啟)各別電路塊時，功率控制器410將功率開啟請求發送至管理電路710以喚醒各別電路塊。基於例如在系統110上運行之應用程式的處理需要，喚醒各別電路塊之決策可來自功率管理軟體及/或硬體(圖中未展示)。
回應於請求，管理電路710可藉由將授權發送至功率控制器410來授權啟動各別電路塊之功率開啟的請求。管理電路710亦可將命令發送至主動計數暫存器730以鎖存來自主動計數暫存器730中之主動計數追蹤器720的當前主動計數。在一個實例中，鎖存當前主動計數之命令可為自管理電路710發送至功率控制器410的授權。在此實例中，授權用於雙重目的：授予功率控制器410權限以啟動各別電路塊之功率開啟及鎖存主動計數暫存器730中之當前主動計數。主動計數暫存器730可固持經鎖存之主動計數直至各別電路塊之下一請求/授權交換為止。
主動計數暫存器730將經鎖存之主動計數作為控制信號455輸出至可程式化功率開關裝置430-1至430-m以基於主動計數將可程式化功率開關裝置430-1至430-m之延遲程式化。舉例而言，對於其中各可程式化功率開關裝置430-1至430-m包括展示於圖6中之例示性可程式化延遲緩衝器520的實例，各可程式化功率開關裝置之可程式化延遲緩衝器520中的多工器620自主動計數暫存器730選擇對應於主動計數的延遲路徑。
回應於來自管理電路710之授權，功率控制器410啟動各別 電路塊之功率開啟。功率控制器410可藉由將啟用信號輸出至菊鏈中之第一功率開關裝置430-1來啟動功率開啟。如上文所論述，在啟用信號傳播穿過菊鏈時，啟用信號依序接通菊鏈中之功率開關裝置430-1至430-m及435-1至435-k。在某些態樣中，最後一個功率開關裝置435-k可在啟用信號已傳播穿過整個菊鏈之後能夠輸出至功率控制器410以向功率控制器410發信功率開關裝置430-1至430-m及435-1至435-k全部已接通。舉例而言，其中功率開關裝置430-1至430-m及435-1至435-k中之功率開關經由PFET實施，啟用信號可具有邏輯值為零。
在發送授權之後，管理電路710可遞增主動計數追蹤器720中之主動計數。此係為了更新主動計數以包括各別電路塊作為主動電路中之一者。在一個實例中，功率控制器410可向管理電路710發送信號，指示各別電路塊之功率開啟何時完成，且管理電路710可回應於該信號而遞增主動計數追蹤器720中之計數。應注意，主動計數暫存器730在主動計數更新之前鎖存主動計數，以使得主動計數暫存器中之主動計數反映在啟動各別電路塊之功率開啟時主動電路塊的數目。
功率控制器410及功率開關管理器440亦可使用請求/授權交換以將各別電路塊自主動模式功率切斷(亦即功率崩潰)為功率崩潰模式。舉例而言，當各別電路塊自主動模式功率切斷時，功率控制器410將功率切斷請求發送至管理電路710以功率切斷各別電路塊。回應於請求，管理電路710可藉由將授權發送至功率控制器410來授權啟動各別電路塊之功率切斷的請求。管理電路710亦可將命令發送至主動計數暫存器730以鎖存來自主動計數追蹤器720之當前主動計數。在一個實例中，鎖存當前主動計數之命令可為來自管理電路710之授權，在此情況下，授權用於雙重 目的：授予功率控制器410權限以啟動各別電路塊之功率切斷及鎖存主動計數暫存器730中的當前主動計數。主動計數暫存器730可固持經鎖存之主動計數直至各別電路塊之下一請求/授權交換為止。在功率切斷之情況下，主動計數可在主動計數追蹤器720中首先遞減，隨後使授權/鎖存能夠確證以免將正在經歷功率崩潰之電路塊計數為主動。
在發送授權之前，管理電路710可遞減主動計數追蹤器720中之主動計數。此係為了更新主動計數，因此將經歷功率崩潰之各別電路塊應不再包括在主動電路中之一者內。主動計數暫存器730將經鎖存之主動計數輸出至功率開關電路420中之可程式化功率開關裝置430-1至430-m以程式化可程式化功率開關裝置430-1至430-m之延遲。
回應於來自管理電路710之授權，功率控制器410啟動各別電路塊之功率切斷。功率控制器410可藉由將停用信號輸出至菊鏈中之第一功率開關裝置430-1來啟動功率切斷。對於功率開關裝置430-1至430-m及435-1至435-k中之功率開關經由PFET實施的實例，停用信號可具有邏輯值為一。
功率開關管理器440可對電路塊115A至115D(例如處理器核心)中之每一者的開關延遲程式化。就此而言，圖8展示耦接至電路塊115A至115D中之每一者之功率開關電路420A至420D的功率開關管理器440。各功率開關電路420A至420D可經由展示於圖4中之例示性功率開關電路420實施(亦即各功率開關電路420A至420D為圖4中之功率開關電路420的獨立例子)。各功率開關電路420A至420D之功率開關耦接於共用供電軌112與各別電路塊115A至115D之間。
在圖8中之實例中，各電路塊115A至115D自身具有用於控 制電路塊之功率的功率控制器410A至410D。在啟動各別電路塊之功率開啟或功率切斷之前，各功率控制器410A至410D經組態以與功率開關管理器440交互作用。舉例而言，各功率控制器410A至410D可在各別電路塊待功率開啟或功率切斷時向功率開關管理器440發送請求，且在自功率開關管理器440接收請求之授權之後即刻啟動各別電路塊之功率開啟或功率切斷。
在圖8中之實例中，功率開關管理器440包括各電路塊115A至115D之獨立主動計數暫存器730A至730D。每一主動計數暫存器730A至730D經組態以回應於來自管理電路710的各別命令而鎖存來自主動計數追蹤器720之主動計數。
在操作中，當功率開關管理器440自功率控制器410A至410D中之一者接收功率開啟或功率切斷請求時，功率開關管理器440將授權發送至功率控制器以啟動各別電路塊之功率開啟或功率切斷。管理電路710亦可將命令發送至各別主動計數暫存器(亦即主動計數暫存器730A至730D中的相應一者)以鎖存來自各別主動計數暫存器中之主動計數追蹤器720的當前主動計數。在一個實例中，鎖存當前主動計數之命令亦為自管理電授權路710發送至功率控制的授權。各別主動計數暫存器可固持經鎖存之主動計數直至各別電路塊之下一請求/授權交換為止。各別主動計數暫存器730將經鎖存之主動計數作為控制信號455輸出至各別功率開關電路中之可程式化功率開關裝置430-1至430-m以基於主動計數對可程式化功率開關裝置430-1至430-m之延遲進行程式化。
回應於來自管理電路710之授權，功率控制器啟動各別電路塊之功率開啟或功率切斷。功率控制器410可藉由將啟用信號輸出至各別 功率開關電路中之第一功率開關裝置430-1啟動功率開啟或藉由將停用信號輸出至各別功率開關電路中的第一功率開關裝置430-1啟動功率切斷。
在發送授權之後，管理電路710可在各別電路塊經功率開啟之情況下遞增主動計數追蹤器720之主動計數，或在發送授權之前，管理電路710可在各別電路塊經功率切斷之情況下遞減主動計數追蹤器720中的主動計數。
在某些態樣中，功率開關管理器440經組態以每次僅授權一個用於功率開啟或功率切斷之請求。在此等態樣中，若功率開關管理器440接收來自功率控制器410A至410D之兩者或兩者以上之請求，則管理電路710一次一個地授權該等請求。舉例而言，若功率開關管理器440自功率控制器410A至410D中第一及第二者接收功率開啟請求，則管理電路710可授權第一功率控制器之請求，且在授權第二功率控制器之請求之前等待直至對應於第一功率控制器之電路塊經功率開啟為止。
在冷啟動開始時，全部電路塊115A至115D最初可為功率崩潰，或若多個崩潰電路想要在同一時間喚醒(由於同步喚醒中斷)，則功率開關管理器440可接收來自功率控制器410A至410D中之每一者的功率開啟請求。回應於請求，功率開關管理器440可一次一個地授權該等請求以使得電路塊115A至115D一次一個地功率開啟(亦即依序功率開啟)。需要交錯/依序分派功率控制器之授權的機制以管理湧入電流。
舉例而言，管理電路710可首先授權來自用於電路塊115A至115D中之第一者的功率控制器之請求。在此實例中，由於全部電路塊初始皆為功率崩潰，故第一電路塊之主動計數暫存器鎖存來自主動計數追蹤器720之當前主動計數，該當前主動計數為零。因而，各別功率開關電 路中之可程式化功率開關裝置基於主動計數零而程式化。回應於授權，用於電路塊之功率控制器啟動第一電路塊之功率開啟。管理電路710亦將主動計數追蹤器720中之主動計數遞增至計數值一。
在第一電路塊功率開啟之後，管理電路710可隨後授權來自用於電路塊115A至115D中之第二者之功率控制器的請求。第二電路塊之主動計數暫存器鎖存來自主動計數追蹤器720之當前主動計數值，該當前主動計數值為一。因而，各別功率開關電路中之可程式化功率開關裝置基於主動計數一而程式化。回應於授權，用於第二電路塊之功率控制器啟動第二電路塊之功率開啟。管理電路710亦將主動計數追蹤器720中之主動計數遞增至計數值二。
在第二電路塊功率開啟之後，管理電路710可隨後授權來自用於電路塊115A至115D中之第三者之功率控制器的請求。第三電路塊之主動計數暫存器鎖存來自主動計數追蹤器720之當前主動計數值，該當前主動計數值為二。因而，各別功率開關電路中之可程式化功率開關裝置基於主動計數二而程式化。回應於授權，用於第三電路塊之功率控制器啟動第三電路塊之功率開啟。管理電路710亦將主動計數追蹤器720中之主動計數遞增至計數值三。
在第三電路塊功率開啟之後，管理電路710可隨後授權來自用於電路塊115A至115D中之第四者的功率控制器之請求。第四電路塊之主動計數暫存器鎖存主動計數追蹤器720之當前主動計數值，該當前主動計數值為三。因而，各別功率開關電路中之可程式化功率開關裝置基於主動計數三而程式化。回應於授權，用於第四電路塊之功率控制器啟動第四電路塊之功率開啟。
因此，在冷啟動之情況下，功率開關管理器440依序地功率開啟電路塊115A至115D。此外，在冷啟動期間，功率開關管理器440將經功率開啟之各後續電路塊之較短喚醒時間程式化。此假設主動計數追蹤器720之主動計數隨著功率開啟之電路塊愈多而增加，且較短開關延遲經程式化以用於較高主動計數。各後續電路塊之喚醒時間的縮短減少冷啟動之總體時間(亦即潛時)。因此，在冷啟動期間，功率開關管理器440藉由縮短經功率開啟之各後續電路塊之喚醒時間而使冷啟動加速。
圖9展示用於程式化系統中之功率開關延遲之例示性方法900，其中系統包括複數個功率開關裝置，複數個功率開關裝置中之每一者包括具有可程式化時間延遲及耦接於供電軌與電路塊之間的延遲線。複數個功率開關裝置可對應於可程式化功率開關裝置430-1至430-m，且電路塊可對應於電路塊115A至115D中之一者。各功率開關裝置之延遲線可包括可程式化延遲緩衝器，其提供延遲線之時間延遲的可程式化性。
在方塊910處，追蹤系統中之主動電路塊的數目。舉例而言，可使用在系統中之電路塊經功率開啟時遞增且在系統中之電路塊經功率切斷時遞減之主動計數追蹤主動電路塊之數目。
在方塊920處，基於所追蹤之主動電路塊的數目而程式化複數個功率開關裝置中之延遲線之時間延遲。舉例而言，在主動電路塊之數目與第一數目相等之情況下，延遲線中之至少一者之時間延遲可經程式化以與第一延遲相等，且在主動電路塊之數目與第二數目相等之情況下，延遲線中之至少一者的時間延遲可經程式化以與第二延遲相等。在此實例中，第一延遲短於第二延遲，且第一數目高於第二數目。
上文所論述之功率開關管理器440及管理電路710可經由以 下裝置實施：通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散硬體組件(例如邏輯閘)、或經過設計以執行本文中所描述之功能的任何組合。處理器可藉由執行包含用於執行本文描述之功能的程式碼之軟體來執行該等功能。軟體可儲存於電腦可讀儲存媒體上，諸如RAM、ROM、EEPROM、光碟及/或磁碟。
本文中使用諸如「第一」、「第二」等名稱之元件之任何參考大體上並不限制彼等元件之數量或次序。確切而言，本文中使用此等名稱作為在兩個或大於兩個元件或元件的例子之間進行區分的便利方式。因此，對第一及第二元件之參考並不意謂可使用僅僅兩個元件，或第一元件必須在第二元件之前。
在本發明內，字組「例示性」被用以意謂「充當實例、例子或說明」。在本文中描述為「例示性」之任何實施方案或態樣未必解釋為比本發明之其他態樣較佳或有利。同樣地，術語「態樣」不要求本發明之所有態樣皆包括所論述之特徵、優勢或操作模式。術語「耦接」在本文中用以指代兩個結構之間的直接或間接電氣耦接。
提供本發明之先前描述以使任何熟習此項技術者能夠製作或使用本發明。熟習此項技術者將容易地顯而易見對本發明之各種修改，且本文中定義之一般原理可在不背離本發明之精神或範疇的情況下應用於其他變體。因此，本發明並不意欲限於本文中所描述之實例，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範疇。
410:功率控制器
420:功率開關電路
430:可程式化功率開關裝置
430-1:功率開關裝置
430-2:功率開關裝置
430-(m-1):功率開關裝置
430-m:功率開關裝置
435-1:固定功率開關裝置
435-2:固定功率開關裝置
435-(k-1):固定功率開關裝置
435-k:固定功率開關裝置
440:功率開關管理器
455:控制信號

Claims (21)

  1. 一種用於程式化延遲的設備，其包含：一第一複數個功率開關裝置，其中該第一複數個功率開關裝置中之每一者包含：一第一延遲線，其具有一可程式化時間延遲；及一第一功率開關，其耦接於一供電軌與一電路塊之間，其中該第一功率開關具有耦接至該第一延遲線之一控制輸入；及一開關管理器，其經組態以基於一系統中之主動電路塊之一數目而程式化該第一複數個功率開關裝置中之該等第一延遲線的該等時間延遲。
  2. 如請求項1之設備，其中該第一複數個功率開關裝置中之每一者中的該第一功率開關包含：一電晶體，其耦接於該供電軌與該電路塊之間，其中該第一功率開關之該控制輸入包含該電晶體的一閘極。
  3. 如請求項1之設備，其中該第一複數個功率開關裝置中之該等第一延遲線經串聯耦接以形成一菊鏈。
  4. 如請求項1之設備，其進一步包含：一第二複數個功率開關裝置，其中該第二複數個功率開關裝置中之每一者包含：一第二延遲線，其具有一不可程式化時間延遲；及一第二功率開關，其耦接於該供電軌與該電路塊之間，其中該第二功率開關具有耦接至該第二延遲線之一控制輸入；其中該第一複數個功率開關裝置中之該等第一延遲線與該第二複數個功率開關裝置中之該等第二延遲線經串聯耦接以形成一菊鏈。
  5. 如請求項4之設備，其中該第一複數個功率開關裝置在該菊鏈中之該第二複數個功率開關裝置之前。
  6. 如請求項1之設備，其進一步包含一功率控制器，該功率控制器經組態以藉由將一啟用信號輸出至該第一複數個功率開關裝置中之一第一者來啟動該電路塊的功率開啟。
  7. 如請求項6之設備，其中：該功率控制器經組態以將一請求發送至該開關管理器以功率開啟該電路塊；該開關管理器經組態以回應於該請求而程式化該第一複數個功率開關裝置中之該等第一延遲線的該等時間延遲；該開關管理器經組態以將該請求之一授權發送至該功率控制器；及該功率控制器經組態以回應於該授權而啟動該電路塊之該功率開啟。
  8. 如請求項1之設備，其中該開關管理器經組態以：在該等主動電路塊之數目與一第一數目相等的情況下，將該等第一延遲線中之至少一者的該時間延遲程式化為與一第一延遲相等；且在該等主動電路塊之數目與一第二數目相等的情況下，將該等第一延遲線中之至少一者的該時間延遲程式化為與一第二延遲相等；其中該第一延遲短於該第二延遲，且該第一數目高於該第二數目。
  9. 如請求項1之設備，其中該開關管理器包含：一主動計數追蹤器，其經組態以產生指示該系統中之該等主動電路塊數目的一主動計數；一主動計數暫存器，其經組態以自該主動計數追蹤器接收該主動計數；及 一管理電路，其經組態以使得該主動計數暫存器鎖存該所接收之主動計數；其中該主動計數暫存器進一步經組態以將該經鎖存之主動計數輸出至該第一複數個功率開關裝置中之該等第一延遲線，以程式化該第一複數個功率開關裝置中的該等第一延遲線之該等時間延遲。
  10. 如請求項9之設備，其中當該系統中之一電路塊經功率開啟時，該管理電路經組態以遞增該主動計數追蹤器中之該主動計數。
  11. 如請求項10之設備，其中當該系統中之一電路塊經功率切斷時，該管理電路經組態以遞減該主動計數追蹤器中的該主動計數。
  12. 如請求項9之設備，其中該第一複數個功率開關裝置中之每一者中的該第一延遲線包含：一可程式化延遲緩衝器，其包含：複數個延遲路徑；及一多工器，其經組態以自該主動計數暫存器接收該經鎖存之主動計數，且基於該經鎖存之主動計數選擇該複數個延遲路徑中的一者。
  13. 如請求項1之設備，其中該電路塊包含一處理器核心且該等主動電路塊包含主動處理器核心。
  14. 如請求項1之設備，其中該電路塊及該等主動電路塊共用該供電軌。
  15. 一種用於程式化一系統中之功率開關延遲的方法，其中該系統包括複數個功率開關裝置，該複數個功率開關裝置中之每一者包含：一第一延遲線，其具有一可程式化時間延遲；及一第一功率開關，其耦接於一供電軌與一電路塊之間，其中該第一功率開關具有耦接至該第一 延遲線的一控制輸入，該方法包含：追蹤該系統中之主動電路塊的一數目；及基於該等所追蹤之主動電路塊的數目而程式化該複數個功率開關裝置中之該等第一延遲線的該等時間延遲。
  16. 如請求項15之方法，其中程式化該等第一延遲線之該等時間延遲包含：在該等主動電路塊之數目與一第一數目相等的情況下，將該等第一延遲線中之至少一者的該時間延遲程式化為與一第一延遲相等；以及在該等主動電路塊之數目與一第二數目相等的情況下，將該等第一延遲線中之至少一者的該時間延遲程式化為與一第二延遲相等；其中該第一延遲短於該第二延遲，且該第一數目高於該第二數目。
  17. 如請求項15之方法，其中該複數個功率開關裝置中之該等第一延遲線經串聯耦接以形成一菊鏈。
  18. 如請求項17之方法，其進一步包含藉由將一啟用信號輸出至該複數個功率開關裝置中之一第一者來啟動該電路塊的功率開啟。
  19. 如請求項15之方法，其中：追蹤該系統中之該等主動電路塊之數目包含產生一主動計數，該主動計數指示該等所追蹤之主動電路塊的數目；及程式化該複數個功率開關裝置中之該等第一延遲線的該等時間延遲包含：鎖存該主動計數；以及將該經鎖存之主動計數輸出至該複數個功率開關裝置中的該等第一延遲線。
  20. 如請求項19之方法，其中當該系統中之一電路塊經功率開啟時，追蹤該等主動電路塊之數目包含遞增該主動計數。
  21. 如請求項20之方法，其中當該系統中之一電路塊經功率切斷時，追蹤該等主動電路塊之數目包含遞減該主動計數。
TW108145433A 2019-01-17 2019-12-12 具有延遲適應開關之功率鏈的設備及用於程式化功率開關延遲的方法 TWI840468B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/250,953 US10459510B1 (en) 2019-01-17 2019-01-17 Power chain with delay adaptive switches
US16/250,953 2019-01-17

Publications (2)

Publication Number Publication Date
TW202038052A TW202038052A (zh) 2020-10-16
TWI840468B true TWI840468B (zh) 2024-05-01

Family

ID=68314637

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145433A TWI840468B (zh) 2019-01-17 2019-12-12 具有延遲適應開關之功率鏈的設備及用於程式化功率開關延遲的方法

Country Status (5)

Country Link
US (1) US10459510B1 (zh)
EP (1) EP3912011A1 (zh)
CN (1) CN113330389B (zh)
TW (1) TWI840468B (zh)
WO (1) WO2020149954A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10732697B2 (en) * 2018-05-14 2020-08-04 Qualcomm Incorporated Voltage rail coupling sequencing based on upstream voltage rail coupling status
US20200019229A1 (en) * 2018-07-11 2020-01-16 Qualcomm Incorporated Power sequencing based on active rail
TWI743775B (zh) * 2020-05-07 2021-10-21 技嘉科技股份有限公司 電源切換裝置
CN114443137A (zh) * 2020-10-30 2022-05-06 中科寒武纪科技股份有限公司 一种集成计算装置、芯片、板卡、设备和计算方法
CN114627909A (zh) * 2021-02-05 2022-06-14 台湾积体电路制造股份有限公司 存储器设计中的电源管理的系统和方法
US11349474B1 (en) * 2021-03-23 2022-05-31 Infineon Technologies Austria Ag Cascaded gate driver outputs for power conversion circuits
CN114978134B (zh) * 2022-05-06 2023-03-24 上海韬润半导体有限公司 开关缓冲电路以及温度补偿控制电路和压控振荡器
US20260012177A1 (en) * 2024-07-03 2026-01-08 Qualcomm Incorporated Logic optimizing power switch enable delay

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052800A1 (en) * 2000-06-16 2001-12-20 Hitachi, Ltd. Semiconductor integrated circuit device
TW583845B (en) * 2001-05-25 2004-04-11 Tropian Inc Quadrature alignment in communications receivers
US20060184808A1 (en) * 2005-02-14 2006-08-17 Chua-Eoan Lew G Distributed supply current switch circuits for enabling individual power domains
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080290924A1 (en) * 2007-05-21 2008-11-27 Qualcomm Incorporated Method and apparatus for programmable delay having fine delay resolution
US8327163B2 (en) 2009-02-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for programmable power-up sequence
US8362805B2 (en) * 2010-02-15 2013-01-29 Apple Inc. Power switch ramp rate control using daisy-chained flops
US9013851B2 (en) 2010-02-22 2015-04-21 Broadcom Corporation Inrush current control circuit and method for utilizing same
US8630103B2 (en) * 2011-06-15 2014-01-14 Power Integrations, Inc. Method and apparatus for programming a power converter controller with an external programming terminal having multiple functions
US8542054B2 (en) 2011-10-31 2013-09-24 Apple Inc. Power switch acceleration scheme for fast wakeup
US9425792B2 (en) * 2013-07-29 2016-08-23 Texas Instruments Incorporated Reconfigurable power switch chains for efficient dynamic power saving
KR102081564B1 (ko) * 2013-12-04 2020-02-26 삼성전자 주식회사 파워 게이팅 회로 및 이를 포함하는 전자 시스템
US9983611B1 (en) * 2014-05-29 2018-05-29 Amazon Technologies, Inc. Power management in a complex integrated circuit
US9564898B2 (en) * 2015-02-13 2017-02-07 Apple Inc. Power switch ramp rate control using selectable daisy-chained connection of enable to power switches or daisy-chained flops providing enables
US9654101B2 (en) 2015-07-30 2017-05-16 Qualcomm Incorporated Integrated circuit power rail multiplexing
US9852859B2 (en) * 2015-12-28 2017-12-26 Qualcomm Incorporated Adjustable power rail multiplexing
US9923520B1 (en) * 2016-09-21 2018-03-20 Qualcomm Incorporated Switching power supply for RF power amplifiers
US10353447B2 (en) 2017-03-03 2019-07-16 Qualcomm Incorporated Current in-rush mitigation for power-up of embedded memories

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052800A1 (en) * 2000-06-16 2001-12-20 Hitachi, Ltd. Semiconductor integrated circuit device
TW583845B (en) * 2001-05-25 2004-04-11 Tropian Inc Quadrature alignment in communications receivers
US20060184808A1 (en) * 2005-02-14 2006-08-17 Chua-Eoan Lew G Distributed supply current switch circuits for enabling individual power domains
US20110213950A1 (en) * 2008-06-11 2011-09-01 John George Mathieson System and Method for Power Optimization

Also Published As

Publication number Publication date
EP3912011A1 (en) 2021-11-24
CN113330389B (zh) 2024-10-29
TW202038052A (zh) 2020-10-16
US10459510B1 (en) 2019-10-29
WO2020149954A1 (en) 2020-07-23
CN113330389A (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
TWI840468B (zh) 具有延遲適應開關之功率鏈的設備及用於程式化功率開關延遲的方法
US9270270B2 (en) Clock gating circuit for reducing dynamic power
US6765434B2 (en) Semiconductor integrated circuit device
TWI584594B (zh) 時脈閘控閂鎖、時脈閘控閂鎖之運作方法與採用時脈閘控閂鎖之積體電路
JP2625633B2 (ja) 論理マクロの電力消費を減少する方法
US10732697B2 (en) Voltage rail coupling sequencing based on upstream voltage rail coupling status
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
JP6905596B2 (ja) クロック分周デバイス及びその方法
US11870442B2 (en) Hybrid pulse/two-stage data latch
US7279935B2 (en) Method and apparatus for reducing clock enable setup time in a multi-enabled clock gating circuit
US9348402B2 (en) Multiple critical paths having different threshold voltages in a single processor core
US10396778B1 (en) Method for power gating for wide dynamic voltage range operation
US6646474B2 (en) Clocked pass transistor and complementary pass transistor logic circuits
US20190372559A1 (en) Clock pulse generation circuit
US20160148659A1 (en) Distributed capacitive delay tracking boost-assist circuit
US10270433B1 (en) Master-slave clock generation circuit
JP2009123235A (ja) 半導体集積回路装置
JP2007037192A (ja) 半導体集積回路装置
JP2006120175A (ja) 半導体集積回路装置