TWI837635B

TWI837635B - 封裝結構

Info

Publication number: TWI837635B
Application number: TW111113025A
Authority: TW
Inventors: 許佳桂; 游明志; 葉書伸; 楊哲嘉; 林柏堯; 鄭心圃
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2021-06-17
Filing date: 2022-04-06
Publication date: 2024-04-01

Abstract

一種封裝結構，包括：第一導電墊層，位於絕緣層之中；第一凸塊下冶金結構，位於絕緣層之下，在平面圖中，第一凸塊下冶金結構的第一區域受限於第一導電墊層的第二區域之中；以及第一導電導孔，位於絕緣層之中，且垂直連接至第一導電墊層及第一凸塊下冶金結構。

Description

封裝結構

本發明實施例係有關於一種半導體裝置，且特別有關於一種包括封裝結構。

半導體積體電路(integrated circuit，IC)工業經歷了快速成長。半導體製造製程的持續進展導致半導體裝置具有更精細的部件及/或更高度的整合。當部件尺寸(亦即使用製造製程可創造的最小的元件)減少，功能密度(亦即每一晶片面積的內連裝置數目)普遍增加。這樣按比例縮小的製程通常透過提高生產效率及降低相關成本來提供好處。

晶片封裝不僅提供半導體裝置保護免於受環境汙染，亦為封裝於其中的半導體裝置提供了連接界面。發展出使用較小的面積或高度較低的較小封裝結構以封裝半導體裝置。

已發展出新的封裝技術以更進一步改善半導體晶粒的密度及功能。這些相對新型半導體晶粒的封裝技術面臨製造的挑戰。

本發明實施例包括一種封裝結構，包括：第一導電墊層，位於絕緣層之中；第一凸塊下冶金結構，位於絕緣層之下，在平面圖中，第一凸塊下冶金結構的第一區域受限於第一導電墊層的第二區域之中；以及第一導電導孔，位於絕緣層之中，且垂直連接至第一導電墊層及第一凸塊下冶金結構。

本發明實施例亦包括一種封裝結構，包括：半導體晶粒，位於重分布結構之上；接合零件，位於重分布結構的第一導電墊層之下；以及凸塊下冶金結構，夾置於第一導電墊層及接合零件之間，沿著第一方向量測，凸塊下冶金結構的第一寬度小於第一導電墊層的第二寬度，以及沿著垂直於第一方向的第二方向量測，凸塊下冶金結構的第三寬度小於第一導電墊層的第四寬度。

本發明實施例又包括一種封裝結構，包括：絕緣層，位於底部填充材料之上；第一絕緣層，位於底部絕緣材料之上；第一凸塊下冶金結構及第二凸塊下冶金結構，埋藏於底部填充材料之中；以及第一導電墊層及第二導電墊層，埋藏於絕緣層之中，第一導電墊層覆蓋第一凸塊下冶金結構，第二導電墊層覆蓋第二凸塊下冶金結構，以及第一導電墊層及第二導電墊層之間的第一距離小於第一凸塊下冶金結構及第二凸塊下冶金結構之間的第二距離。

以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本發明實施例敘述了一第一特徵部件形成於一第二特徵部件之上或上方，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有附加特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。

此外，其中可能用到與空間相對用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，這些空間相對用詞係為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，這些空間相對用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉90度或其他方位)，則其中所使用的空間相對形容詞也將依轉向後的方位來解釋。

本領域通常知識者將了解此處用詞「大抵上」，例如在「大抵上平坦」中或「大抵上共平面」中等等。在一些實施例中，可移除大抵上這個形容詞。當適用時，用詞「大抵上」亦可包括「完全」、「全然」、「全部」等等的實施例。當適用時，用詞「大抵上」亦可涉及90%或更高，例如95%或更高，特別是99%或更高，包括100%。此外，例如「大抵上平行」或「大抵上垂直」的用詞解釋為不排除與特定布置微小的偏差，且可包括例如高達10°的偏差。用詞「大抵上」不排除「全然」，例如「大抵上無」Y的組成可全然無Y。

用詞例如「約」與特定距離或尺寸的結合可解釋為不排除與特定距離或尺寸的微小偏差，且可包括例如高達10%的偏差。關於數值x的用詞「約」可表示x±5或10%。

描述了一些本發明實施例。可在這些實施例所述的階段之前、之中、及/或之後提供額外的操作。不同的實施例可取代或消除所述的一些階段。額外的部件可加入半導體裝置結構。不同的實施例可取代或消除下述的一些部件。雖然一些實施例以特定順序進行操作討論，這些操作可以另外合邏輯的順序進行。

本發明實施例可與三維封裝或三維積體電路裝置相關。亦可包括其他部件及製程。例如，可包括測試結構以助於三維封裝或三維積體電路裝置的驗證測試。測試結構可包括例如允許三維封裝或三維積體電路裝置測試的重分布層結構中或基板上所形成的測試墊層、使用探針及/或探針卡、及其相似物。除了在最終結構上，驗證測試亦可在中繼結構上進行。此外，可使用此處所示的結構及方法與測試方法結合，其包括已知良好晶粒的中間驗證，以增加良率及降低成本。

提供了封裝結構的實施例。封裝結構可包括導電墊層、凸塊下冶金結構、以及連接導電墊層及凸塊下冶金結構的導電導孔。導電墊層整個覆蓋凸塊下冶金結構與絕緣層接觸的角落，因而降低或減輕集中於凸塊下冶金結構的角落的拉應力。於是，可減少絕緣層破裂的風險，改善封裝結構的性能以及可靠度。

根據一些實施例，第1A至1H圖繪示出形成封裝結構各中間階段的剖面圖。

根據一些實施例，如第1A圖中所繪示，接收或提供了載體基板102。在一些實施例中，載體基板102為陶瓷基板、玻璃基板、聚合物基板、半導體基板、或其他合適的基板。

根據一些實施例，如第1A圖中所繪示，黏著膠帶104位於載體基板102上。在一些實施例中，黏著膠帶104對於能量束照射敏感。在一些實施例中，黏著膠帶104為離型層，以光熱轉換(light-to-heat conversion，LTHC)材料製成，或包括光熱轉換材料。例如，在後續製程中可使用雷射束照射黏著膠帶104。照射可允許形成於黏著膠帶104上的封裝結構與載體基板102分離。

根據一些實施例，如第1A圖中所繪示，形成重分布結構106於黏著膠帶104之上。重分布結構106用以作為繞線，可形成具有扇出部件的封裝結構。重分布結構106亦可稱為中介層。根據一些實施例，重分布結構106具有面對載體基板102的底表面106B，以及背對載體基板102的頂表面106A。

在一些實施例中，重分布結構106包括多重絕緣層，例如絕緣層114 ₁、114 ₂、114 ₃、及114 ₄，以及多重導電部件，例如導電導孔108、導電線110、以及形成於絕緣層114 ₁-114 ₄之中的導電導孔112。雖然第1A圖繪示出四層絕緣層114 ₁-114 ₄，絕緣層的數目並不以此為限，且重分布結構106可包括更多或更少的絕緣層，例如，可能具有2至10層。

在一些實施例中，導電導孔108被底絕緣層114 ₁包圍，及/或埋藏於底絕緣層114 ₁之中。在一些實施例中，導電導孔108用以提供垂直電性繞線。在一些實施例中，導電導孔108從重分布結構106的底表面106B露出或突出於重分布結構106的底表面106B，且用以保持或接收凸塊下冶金(under bump metallurgy，UBM)結構及接合零件。

在一些實施例中，導電線110被絕緣層114 ₂-114 ₄包圍及/或埋藏於絕緣層114 ₂-114 ₄之中。在一些實施例中，導電線110包括配置導電墊層及導電走線以提供水平電性繞線。在一些實施例中，導電導孔108與絕緣層114 ₂中的導電線110的導電墊層接觸。

在一些實施例中，導電導孔被絕緣層114 ₂-114 ₄包圍及/或埋藏於絕緣層114 ₂-114 ₄之中。在一些實施例中，配置導電導孔112以提供垂直電性繞線。在一些實施例中，導電導孔112落在導電線110的導電墊層上，從而電性耦合不同絕緣層114中的導電線110。在一些實施例中，絕緣層114 ₄中的導電導孔112從絕緣層114 ₄的頂表面106A露出及/或突出，且用以保持或接收凸塊下冶金結構及接合零件。

在一些實施例中，絕緣層114以一或多種聚合物材料製成。聚合物材料可包括聚苯并㗁唑(polybenzoxazole，PBO)、苯環丁烯(benzocyclobutene，BCB)、聚醯亞胺 (polyimide，PI)、環氧基樹脂、一或多種其他合適的聚合物材料、或上述之組合。在一些實施例中，聚合物材料為光敏感的。因此，可使用微影製程在絕緣層114 ₁-114 ₄中形成具有想要圖案的開口。在另一實施例中，絕緣層114以一或多種介電材料，例如氧化矽、氮化矽、及/或氮氧化矽製成。

在一些實施例中，導電導孔108、導電線110、及導電導孔112以金屬材料例如銅(copper)、鋁(aluminum)、金(gold)、鈀(palladium)、鈷(cobalt)、鈦(titanium)、鎳(nickel)、銀(silver)、石墨(graphene)、一或多種其他合適的導電材料、其合金、或上述之組合製成。在一些實施例中，導電導孔108、導電線110、及導電導孔112以非焊料金屬材料製成。在一些實施例中，導電導孔108、導電線110、及導電導孔112包括多重子層。例如，每一導電導孔108、導電線110、及導電導孔112包含包括Ti/Cu、Ti/Ni/Cu、Ti/Cu/Ti、Al/Ti/Ni/Ag、其他合適的子層、或上述之組合的多重子層。

形成重分布結構106可包括多重沉積製程、多重圖案化製程、及/或多重平坦化製程。可使用沉積製程形成絕緣層及/或導電部件。沉積製程可包括旋轉塗佈製程、電鍍製程、無電鍍製程、化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積(physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)、一或多種其他可用的製程、或上述之組合。

可使用圖案化製程圖案化所形成的絕緣層及/或所形成的導電層。圖案化製程可包括微影製程、能量束鑽孔製程(例如雷射束鑽孔製程、離子束鑽孔製程、或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程、一或多種其他可用的製程、或上述之組合。

可使用平坦化製程以提供所形成的絕緣層及/或所形成的導電層平坦的上表面以利於後續製程。平坦化製程可包括機械研磨製程、化學機械研磨(chemical mechanical polishing，CMP)製程、乾研磨製程、一或多道其他合適的製程、或上述之組合。

根據一些實施例，形成凸塊下冶金結構116於重分布結構106的頂表面上。在一些實施例中，凸塊下冶金結構116對應且與從絕緣層114 ₄露出的導電導孔112接觸。

在一些實施例中，使用凸塊下冶金結構116以保持或接收接合零件例如焊球。可使用凸塊下冶金材料以增加焊料的附著力(例如提供焊料可焊性及濕潤性)，提供焊料擴散阻障，提供焊料及導電導孔112之間的連結些許應力緩解，並在與導電導孔112的接觸中提供低電阻。

在一些實施例中，凸塊下冶金結構116可以金屬材料例如鈦(titanium)、銅(copper)、鎳(nickel)、鉭(tantalum)、釩(vanadium)、鉻(chromium)、金(gold)、鎢(tungsten)、其合金、其多層、或上述之組合製成，或包括鈦、銅、鎳、鉭、釩、鉻、金、鎢、其合金、其多層、或上述之組合。在一些實施例中，凸塊下冶金結構116以非焊料金屬材料製成。在一些實施例中，使用濺鍍、蒸鍍、鍍覆、其他合適的技術、及/或上述之組合形成凸塊下冶金結構116。

根據一些實施例，如第1B圖中所繪示，半導體晶粒120置於重分布結構106的頂表面106A之上，並接合至重分布結構106的頂表面106A。半導體晶粒120可包括應用處理器、電源管理積體電路、邏輯裝置、記憶體裝置(例如靜態隨機存取記憶體(static random access memories，SRAMs)、射頻(radio frequency，RF)裝置、輸入/輸出(input/output，I/O)裝置、晶片系統(system-on-chip，SoC)裝置、專用積體電路(application-specific integrated circuit，ASIC)、一或多種其他合適的電路、或上述之組合。

在一些實施例中，半導體晶粒120包括背表面122B及前表面122F。在一些實施例中，半導體晶粒120亦包括形成於半導體基板122的前表面122F之中及/或之上。在一些實施例中，半導體晶粒120包括被金屬間介電層(intermetal dielectric，IMD)128包圍，且電性耦合至積體電路124的內連結構126。在一些實施例中，半導體晶粒120亦包括導電墊層130形成於內連結構126之上且電性耦合至內連結構126。在一些實施例中，半導體晶粒120亦包括鈍化層132部分覆蓋導電墊層130，且具有部分露出導電墊層130的開口。

根據一些實施例，形成凸塊下冶金結構134於半導體晶粒120的導電墊層130之上。凸塊下冶金結構134穿過鈍化層132且覆蓋導電墊層130露出的表面。

在一些實施例中，凸塊下冶金結構134用以保持或接收接合零件136。可使用凸塊下冶金材料以增加焊料的附著力(例如提供焊料可焊性及濕潤性)，提供焊料擴散阻障，提供焊料及導電墊層130之間的連結些許應力緩解，並在與導電墊層130的接觸中提供低電阻。

在一些實施例中，凸塊下冶金結構134可以金屬材料例如鈦、銅、鎳、鉭、釩、鉻、金、鎢、其合金、其多層、或上述之組合製成，或包括鈦、銅、鎳、鉭、釩、鉻、金、鎢、其合金、其多層、或上述之組合。在一些實施例中，凸塊下冶金結構134以非焊料金屬材料製成。在一些實施例中，使用濺鍍、蒸鍍、鍍覆、其他合適的技術、及/或上述之組合形成凸塊下冶金結構134。

在一些實施例中，進行電鍍製程以形成接合零件136於凸塊下冶金結構134之上。在另一實施例中，預先形成接合零件136並置於凸塊下冶金結構116之上。

在一些實施例中，接合零件136為焊點、微凸塊、焊料凸塊、焊球、球柵陣列 (ball grid array，BGA) 球、受控塌陷芯片連接 (controlled collapse chip connection，C4) 凸塊，其他合適的接合零件、及/或上述之組合。在一些實施例中，接合零件136為含錫焊球凸塊或焊球。含錫焊料凸塊或球可包括銅、銀、金、鋁、鉛、一或多種其他合適的材料、或上述之組合。在一些實施例中，接合零件136不含鉛。

根據一些實施例，半導體晶粒120的導電墊層130透過凸塊下冶金結構134、接合零件136、及凸塊下冶金結構116接合至重分布結構106的導電導孔112。在一些實施例中，進行熱回流操作。在一些實施例中，接合零件136對應於且連接凸塊下冶金結構134及凸塊下冶金結構116。如此一來，根據一些實施例，積體電路124電性耦合至重分布結構106的導電部件108、110、及112。

根據一些實施例，如第1C圖所繪示，形成底部填充材料138於重分布結構106的頂表面106A上，從而封裝半導體晶粒120、凸塊下冶金結構134、接合零件136、及凸塊下冶金結構116。根據一些實施例，底部填充材料138填充接合零件136之間的空間。在一些實施例中，半導體基板122的側壁的上部未被底部填充材料138覆蓋。

在一些實施例中，底部填充材料138為電性絕緣黏著劑以保護凸塊下冶金結構134、接合零件136、及凸塊下冶金結構116及/或固定半導體晶粒120。在一些實施例中，底部填充材料138以環氧樹脂、樹脂、環氧模塑料化合物、其他合適的底部填充材料、及/或上述之組合製成。

根據一些實施例，如第1C圖所繪示，形成模塑化合物140於重分布結構106的頂表面106A之上，從而封裝底部填充材料138及半導體晶粒120。在一些實施例中，模塑化合物140為單一膜層或複合堆疊。在一些實施例中，模塑化合物140包括各種材料，例如模塑底填充劑、環氧樹脂、樹脂、或其相似物。在一些實施例中，模塑化合物140具有高導熱係數、低吸濕率、及高抗撓強度。

根據一些實施例，接著平坦化模塑化合物140直至露出半導體基板122的背表面122B。平坦化製程可包括機械研磨製程、化學機械研磨製程、乾研磨製程、一或多種其他可用的製程、或上述之組合。

根據一些實施例，如第1D圖中所繪示，第1C圖中結構的上表面(例如半導體基板122的背表面122B)接合至載體基板144且上下翻轉。根據一些實施例，載體基板144透過膠帶142接合至半導體基板122及模塑化合物140，從而覆蓋半導體基板122及模塑化合物140。根據一些實施例，配置載體基板144以保護半導體基板122免於在後續製程中受損。

在一些實施例中，載體基板144為陶瓷基板、玻璃基板、聚合物基板、半導體基板、或其他合適的基板。在一些實施例中，膠帶142為以光熱轉換(light-to-heat conversion，LTHC)材料製成，或包括光熱轉換材料的釋放層。在一些實施例中，膠帶142以與黏著膠帶104的材料製成。

根據一些實施例，如第1E圖中所繪示，接著藉由將黏著膠帶104從載體層102及重分布結構106分離，將載體層102從重分布結構106帶走。例如，可藉由以能量束例如雷射束、紫外光、或其他合適的能量束照射結構進行釋放製程。在照射之後，可能破壞或降低黏著膠帶104的黏著特性。在一些實施例中，即使被能量束照射，膠帶142可保持黏性。根據一些實施例，在釋放製程之後，露出了重分布結構106的絕緣層114 ₁。

根據一些實施例，如第1E圖中所繪示，於重分布結構106的絕緣層114 ₁上進行平坦化製程，直至導電導孔108從絕緣層114 ₁露出。平坦化製程可包括機械研磨製程、化學機械研磨製程、乾研磨製程、一或多種其他可用的製程、或上述之組合。

根據一些實施例，如第1F圖中所繪示，進行切割製程以切穿第1E圖中的結構為彼此分離的多個封裝結構146。第1F圖繪示出所得的封裝結構146其中之一的剖面圖。

根據一些實施例，接著藉由將膠帶142從載體基板144及半導體晶粒120及模塑化合物140分離，將載體基板144從封裝結構146帶走。例如，可藉由以能量束例如雷射束、紫外光、或其他合適的能量束照射結構進行釋放製程。在照射之後，可能破壞或降低黏著膠帶142的黏著特性。

根據一些實施例，如第1G圖中所繪示，透過接合零件150將封裝結構146置於基板160之上，且接合至基板160。在一些實施例中，基板160為印刷電路板(printed circuit board ，PCB)。在另一些實施例中，基板160為中介基板，可接著接合至另一基板。在一些實施例中，在基板160之上製造預定的功能電路。例如，功能電路可包括導電墊層、導電線、導電走線、導電導孔、及/或主動電路零件例如電晶體、二極體、及其相似物。在一些實施例中，基板160包括導電墊層162及部分覆蓋導電墊層162的阻焊層164。在一些實施例中，阻焊層具有露出導電墊層162的開口。

在一些實施例中，接合製程包括形成凸塊下冶金結構148於從絕緣層114 ₁露出的導電導孔108之上。在一些實施例中，凸塊下冶金結構148對應於且與導電導孔108接觸。

在一些實施例中，凸塊下冶金結構148用以保持或接收接合零件150。可使用凸塊下冶金材料以增加焊料的附著力(例如提供焊料可焊性及濕潤性)，提供焊料擴散阻障，提供焊料及導電導孔108之間的連結些許應力緩解，並在與導電導孔108的接觸中提供低電阻。

在一些實施例中，凸塊下冶金結構148可以金屬材料例如鈦、銅、鎳、鉭、釩、鉻、金、鎢、其合金、其多層、或上述之組合製成，或包括鈦、銅、鎳、鉭、釩、鉻、金、鎢、其合金、其多層、或上述之組合。在一些實施例中，凸塊下冶金結構148以非焊料金屬材料製成。在一些實施例中，使用濺鍍、蒸鍍、鍍覆、其他合適的技術、及/或上述之組合形成凸塊下冶金結構148。

在一些實施例中，進行電鍍製程以形成接合零件150於凸塊下冶金結構148之上。在另一實施例中，預先形成接合零件150並置於基板160的導電墊層162之上。

在一些實施例中，接合零件150為焊點、受控塌陷芯片連接凸塊、焊料凸塊、焊球、球柵陣列球、其他合適的接合零件、及/或上述之組合。在一些實施例中，接合零件150為含錫焊球凸塊或焊球。含錫焊料凸塊或球可包括銅、銀、金、鋁、鉛、一或多種其他合適的材料、或上述之組合。在一些實施例中，接合零件150不含鉛。

根據一些實施例，封裝結構146的重分布結構106的導電導孔108透過凸塊下冶金結構148及接合零件150接合至基板160的導電墊層162。在一些實施例中，進行熱回流操作。根據一些實施例，在熱製程之後，接合零件150的低部被阻焊層160包圍。在一些實施例中，接合零件150對應於且連接凸塊下冶金結構148及導電墊層162。如此一來，根據一些實施例，半導體晶粒120的積體電路124電性耦合至基板160的功能電路。

根據一些實施例，第1G-1圖為繪示出凸塊下冶金結構148及其相鄰零件的透視圖。第1G-1圖繪示出形成於絕緣層114 ₂(第1G圖)中的導電線110 ₂，且包括導電墊層170及導電走線172。根據一些實施例，導電走線172連接導電墊層170。在一些實施例中，導電線110 ₂的厚度在約2µm至約6µm的範圍。

根據一些實施例，在絕緣層114 ₁(第1G圖)之中形成的導電導孔108與其上的導電線110 ₂的導電墊層170接觸。根據一些實施例，導電導孔108透過凸塊下冶金結構148及接合零件150接合至基板160的導電墊層162。根據一些實施例，如第1G-1圖中所繪示，導電線110 ₂的導電墊層170整個覆蓋凸塊下冶金結構148。

根據一些實施例，第1G-2及1G-3圖為第1G-1圖所繪示結構的平面圖及剖面圖，第1G-3圖係沿著第1G-2圖中所示的剖面I-I截取。第1G-2圖繪示出導電線110 ₂、導電導孔108、及凸塊下冶金結構148的足跡(或投影)，例如投影至基板160的主要表面上。第1G-2圖亦繪示出水平方向S1及S2。在一些實施例中，方向S1大抵垂直於方向S2。

根據一些實施例，如第1G-2圖中所繪示，導電墊層170具有邊緣170E，其為近似於圓形的輪廓。例如，邊緣170E遠離導電走線172的大部分可為弧線或圓形，其角度可為大於約180度、210度、240度、或約270度。邊緣170E靠近導電走線172的連接部分170E’可為線性的，且延伸至導電走線172的邊緣172E。根據一些實施例，導電走線172延伸於第二方向S2。亦即，導電走線172的縱軸平行於第二方向S2。

根據一些實施例，導電走線172的邊緣172E及導電墊層170的邊緣170E的連接部分170E’相交於交點173。在一些實施例中，邊緣172E及邊緣170E的連接部分170E’之間的角度A為鈍角，其在約100度至約170度的範圍。兩交點173連接定義了導電墊層170的區域及導電走線172的區域。

在一些實施例中，導電墊層170具有沿著第一方向S1的最大寬度D1(例如滿足上述弧線的假想圓直徑)。寬度D1在約72µm至約120µm的範圍內。在一些實施例中，導電墊層170具有沿著第二方向S2的最大寬度D1’。寬度D1’可等於或大於寬度D1，且在約74µm至約180µm的範圍內。若寬度D1’小於寬度D1，凸塊下冶金結構148造成的集中應力可能未有效緩解，從而增加了絕緣層114裂化的風險。

在一些實施例中，導電走線172具有沿著第一方向S1的寬度D2。寬度D2沿著第二方向S2大抵上一致。在一些實施例中，寬度D2小於寬度D1，且在約5µm至約96µm的範圍內。在一些實施例中，寬度D2與寬度D1的比例在約0.06至約0.8的範圍內。

根據一些實施例，如第1G-2圖中所繪示，導電導孔108具有邊緣108E，其為圓形輪廓。根據一些實施例，在第1G-2圖中，導電導孔108的面積受限於導電墊層170的面積之中。在一些實施例中，導電導孔108具有沿著第一方向S1及第二方向S2測量的最大寬度D3(例如圓形輪廓的直徑)。

在一些實施例中，寬度D3小於寬度D1，且在約22µm至約96µm的範圍之內。在一些實施例中，寬度D3與寬度D1的比例在約0.3至約0.8的範圍內。

根據一些實施例，如第1G-2圖中所繪示，凸塊下冶金結構148具有邊緣148E，其為圓形輪廓。根據一些實施例，在第1G-2圖中，凸塊下冶金結構148的面積受限於導電墊層170的面積，且導電導孔108的面積受限於凸塊下冶金結構148的面積。如果導電導孔108的面積具有導電墊層170的面積之外的部分，凸塊下冶金結構148造成的集中應力可能未有效緩解，從而增加了絕緣層114裂化的風險。

在一些實施例中，凸塊下冶金結構148具有沿著第一方向S1及第二方向S2測量的最大寬度D4(例如圓形輪廓的直徑)。在一些實施例中，寬度D4小於寬度D1且大於寬度D3。在一些實施例中，寬度D4在約70µm至約100µm的範圍內。在一些實施例中，寬度D4與寬度D1的比例在約0.75至約0.97的範圍內。在一些實施例中，導電走線172的寬度D2小於凸塊下冶金結構148的寬度D4且大於導電導孔108的寬度D3。

在一些實施例中，凸塊下冶金結構148的圓形輪廓、導電導孔108的圓形輪廓、以及導電墊層170的假想圓可具有共同的中心。

根據一些實施例，如第1G-1、1G-2、及1G-3圖中所繪示，導電墊層170完全覆蓋凸塊下冶金結構148。在任何水平方向，導電墊層170的邊緣170E超出凸塊下冶金結構148的邊緣148E。在一些實施例中，邊緣170E超出邊緣148E距離D5。距離D5可大於1µm，例如在約1µm至約10µm的範圍內。在交點173，邊緣170E超出邊緣148E最大距離D5’。

基板160及半導體晶粒120之間可能存在熱膨脹係數(coefficients of thermal expansion，CTE)的巨大差異，且因此在可靠度測試、封裝結構操作、及/或熱製程時，可能引發拉伸應力並施加於重分布結構106的絕緣層114。由於接合零件150比鄰近的零件更硬，可能集中拉伸應力，尤其是凸塊下冶金結構148與絕緣層114 ₁接觸的角落。集中的拉伸應力可能造成重分布結構106的絕緣層114中裂紋的形成及擴展。

根據本發明實施例，凸塊下冶金結構148與絕緣層114 ₁接觸的角落完全被導電線110 ₂的導電墊層170覆蓋，從而減少或減緩在凸塊下冶金結構148的角落集中的拉伸應力。結果，可減少重分布結構106的絕緣層114破裂的風險，改善封裝結構的性能以及可靠度。

例如，如果寬度D4與寬度D1的比例太低(或寬度D1太大)，可能減少所得的封裝結構的繞線密度。如果寬度D4與寬度D1的比例太高(或寬度D1太小)，集中的應力可能未有效的減緩，從而增加了絕緣層114破裂的風險。

根據一些實施例，如第1H圖中所繪示，形成底部填充材料166於基板160的上表面之上，且封裝封裝結構146、凸塊下冶金結構148、及接合零件150。根據一些實施例，底部填充材料166填充接合零件150之間的空間。根據一些實施例，底部填充材料166覆蓋模塑化合物140的側壁及重分布結構106的側壁。根據一些實施例，在形成底部填充材料166之後，產生了封裝結構。

在一些實施例中，底部填充材料166為電性絕緣黏著劑以保護接合零件150及/或固定封裝結構146。在一些實施例中，底部填充材料166以環氧樹脂、樹脂、環氧模塑料化合物、其他合適的底部填充材料、及/或上述之組合製成。

根據一些實施例，第2-1及2-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第2-2圖係沿著第2-1圖中所示的剖面I-I截取。第2-1及2-2圖中所繪示的零件與第1G-2及1G-3圖中所繪示的相似，除了未繪示第1G-1及1G-2圖中所示的導電走線172之外。

根據一些實施例，第2-1圖繪示出四個彼此隔離的導電墊層170。根據一些實施例，如第2-1圖中所繪示，導電墊層170具有邊緣170E，其為圓形輪廓。根據一些實施例，在第2-1圖中，凸塊下冶金結構148的區域受限於導電墊層170的區域，且導電導孔108的區域受限於凸塊下冶金結構148的區域。

在一些實施例中，凸塊下冶金結構148的圓形輪廓、導電導孔108的圓形輪廓、以及導電墊層170的圓形輪廓可具有共同的中心。

在一些實施例中，凸塊下冶金結構148(或導電導孔108、或導電墊層170)的節距P可在約130µm至約220µm的範圍內。在一些實施例中，鄰近的導電墊層170彼此相隔距離D6，在約15µm至約146µm的範圍內。在一些實施例中，鄰近的凸塊下冶金結構148彼此相隔距離D7，在約30µm至約150µm的範圍內。在一些實施例中，距離D6小於距離D7。

在一些實施例中，鄰近的導電導孔108彼此相隔距離D8，在約34µm至約198µm的範圍內。在一些實施例中，距離D8大於距離D7。

根據一些實施例，第3-1及3-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第3-2圖係沿著第3-1圖中所示的剖面I-I截取。第3-1及3-2圖中所繪示的零件與第2-1及2-2圖中所繪示的相似，除了導電走線172連接兩鄰近導電墊層170之外。

根據本發明實施例，如第3-1及3-2圖中所繪示，導電線110 ₂包括導電走線172介於兩鄰近導電墊層170之間。根據本發明實施例，導電走線172於第二方向S2延伸，且電性耦合至導電墊層170。

根據一些實施例，第4-1及4-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第4-2圖係沿著第4-1圖中所示的剖面I-I截取。第4-1及4-2圖中所繪示的零件與第3-1及3-2圖中所繪示的相似，除了導電走線172連接兩非鄰近導電墊層170之外。

根據一些實施例，如第4-1圖中所繪示，導電線110 ₂包括導電走線172繞過一導電墊層170以連接兩非鄰近導電墊層170。導電走線172可包括幾個延伸於不同方向的片段。

根據一些本發明實施例，導電走線172延伸於鄰近兩導電墊層170之間。在一些實施例中，導電走線172的寬度D2’受限於鄰近導電墊層170之間的距離D6。寬度D2’可小於第1G-2圖中所繪示的寬度D2。

例如，導電走線172包括於第二方向S2延伸且在兩鄰近導電墊層170之間的片段。在第4-1圖中，導電走線172的片段與凸塊下冶金結構148相隔距離D9。在第4-1圖中，導電走線172的片段與導電墊層170相隔距離D10，其小於距離D9。

根據一些實施例，第5-1及5-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第5-2圖係沿著第5-1圖中所示的剖面I-I截取。第5-1及5-2圖中所繪示的零件與第3-1及3-2圖中所繪示的相似，除了導電走線172連接導電墊層170及導電墊層174之外。

根據本發明實施例，如第5-1圖中所繪示，導電線110 ₂包括導電走線172介於導電墊層170及導電墊層174之間。根據本發明實施例，導電走線172於第一方向S1延伸，且電性耦合至導電墊層170及導電墊層174。

根據一些實施例，如第5-2圖中所繪示，無導電導孔108形成於導電墊層174的正下方。根據一些實施例，形成導電導孔112 ₂於絕緣層114 ₂落於導電墊層174之上。

根據一些實施例，導電墊層174具有邊緣174E，其為近似於圓形的輪廓。例如，邊緣174E遠離導電走線172的大部分可為弧線或圓形，其角度可為大於約180度、210度、240度、或約270度。邊緣174E靠近導電走線172的連接部分174E’可為線性的，且延伸至導電走線172的邊緣172E。在一些實施例中，邊緣174E可能不具線性連接部分174E’。

根據一些實施例，導電走線172的邊緣172E及導電墊層174的邊緣174E的連接部分174E’相交於交點175。在一些實施例中，導電走線172的邊緣172E及邊緣174E的連接部分174E’之間的角度B在約100度至約170度的範圍。角度B可等於或大於角度A。兩交點175連接定義了導電墊層174的區域及導電走線172的區域。在第5-2圖中，導電導孔112 ₂的區域部分覆蓋了導電墊層174的區域及導電走線172的區域。

在一些實施例中，導電墊層174具有沿著第二方向S2的最大寬度D11 (例如滿足上述弧線的假想圓直徑)。在一些實施例中，導電墊層174的寬度D11小於導電墊層170的寬度D1以及凸塊下冶金結構148的寬度D4，且大於導電導孔108的寬度D3。在一些實施例中，寬度D11與寬度D1的比例在約0.35至約0.9的範圍內。

在一些實施例中，導電墊層174沿著第一方向S1測量具有最大寬度D11’。寬度D11’可小於寬度D11。

根據一些實施例，第6-1及6-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第6-2圖係沿著第6-1圖中所示的剖面I-I截取。第6-1及6-2圖中所繪示的零件與第2-1及2-2圖中所繪示的相似，除了第6-1圖亦繪示出接合零件150的足跡。

根據一些實施例，如第6-1圖中所繪示，接合零件150具有邊緣150E，其為圓形輪廓。根據一些實施例，在第6-1圖中，導電墊層170的區域受限於接合零件150的區域。

在一些實施例中，接合零件150具有沿著第一方向S1及第二方向S2測量的最大寬度D12(例如圓形輪廓的直徑)。寬度D12大於寬度D1。在一些實施例中，在一些實施例中，鄰近接合零件150彼此相隔距離D13。在一些實施例中，距離D13小於鄰近導電墊層170之間的距離D6。

在一些實施例中，接合零件150的圓形輪廓、凸塊下冶金結構148的圓形輪廓、導電導孔108的圓形輪廓、以及導電墊層170的圓形輪廓可具有共同的中心。

根據一些實施例，第7-1及7-2圖為凸塊下冶金結構148及其鄰近零件的平面圖及剖面圖，第7-2圖係沿著第7-1圖中所示的剖面I-I截取。第7-1及7-2圖中所繪示的零件與第6-1及6-2圖中所繪示的相似，除了接合零件150的尺寸之外。

根據一些實施例，在第7-1圖中，接合零件150的區域受限於導電墊層170的區域。在一些實施例中，接合零件150具有沿著第一方向S1及第二方向S2測量的最大寬度D14(例如圓形輪廓的直徑)。寬度D14小於導電墊層170的寬度D1且大於凸塊下冶金結構148的寬度D4。

在一些實施例中，在一些實施例中，鄰近接合零件150彼此相隔距離D15。在一些實施例中，距離D15小於鄰近凸塊下冶金結構148之間的距離D7且大於鄰近導電墊層170之間的距離D6。

根據一些實施例，第8圖為第1H圖中所繪示的剖面圖的修改。第8圖繪示出封裝零件202及204位於重分布結構106的頂表面106A之上。根據一些實施例，每一封裝零件202及204包括導電墊層206，透過接合零件136接合至導電導孔116。

在一些實施例中，封裝零件202及204相似於參照第1B圖所述的半導體晶粒120。在一些實施例中，封裝零件202及204為晶片級封裝 (chip-scale packages，CSP)、基板上晶圓上晶片(chip on wafer on substrate，CoWoS)封裝、積體晶片系統 (system on integrated chip，SoIC)封裝和/或三維積體電路 (three dimensional integrated circuits，3DIC)。在一些實施例中，封裝零件202及204包括高頻寬記憶體(high bandwidth memory，HBM)裝置。在一些實施例中，封裝零件202及204可不同。例如，封裝零件202可包括記憶體裝置，且封裝零件204可包括系統晶片(system-on-chip，SoC)裝置。

如上所述，本發明實施例提供了一種封裝結構。封裝結構包括導電墊層170、凸塊下冶金結構148、以及連接導電墊層170及凸塊下冶金結構148的導電導孔108。導電墊層170完全覆蓋接觸絕緣層114 ₁的凸塊下冶金結構148的角落，從而減少或減緩集中於凸塊下冶金結構148的角落的拉伸應力。於是，可減少絕緣層114破裂的風險，改善封裝結構的性能以及可靠度。

可提供一種封裝結構的實施例。封裝結構可包括第一導電墊層、絕緣層下的第一凸塊下冶金結構、以及第一導電導孔垂直連接至第一導電墊層及第一凸塊下冶金結構。在平面圖中，第一凸塊下冶金結構的第一區域可能受限於第一導電墊層的第二區域。因此，可減少集中於凸塊下冶金結構的角落的拉伸應力。於是，可減少絕緣層破裂的風險，改善封裝結構的性能以及可靠度。

在一些實施例中，提供了一種封裝結構。封裝結構包括第一導電墊層位於絕緣層之中，第一凸塊下冶金結構位於絕緣層之下，以及第一導電導孔，位於絕緣層之中。第一導電導孔垂直連接至第一導電墊層及第一凸塊下冶金結構。在平面圖中，第一凸塊下冶金結構的第一區域受限於第一導電墊層的第二區域之中。在一實施例中，在平面圖中，第一導電導孔的第三區域受限於第一凸塊下冶金結構的第一區域之中。在一實施例中，在平面圖中，第一凸塊下冶金結構的邊緣被第一導電墊層完全覆蓋。在一實施例中，封裝結構更包括：第二導電墊層位於絕緣層中，且與第一導電墊層相距第一距離；第二凸塊下冶金結構，位於絕緣層之下，且與第一凸塊下冶金結構相距大於第一距離的第二距離，在平面圖中，第二凸塊下冶金結構的第三區域受限於第二導電墊層的第四區域；以及第二導電導孔，位於絕緣層中，以及垂直連接至第二導電墊層及第二凸塊下冶金結構。在一實施例中，封裝結構更包括：半導體晶粒，位於絕緣層上；以及基板，位於第一凸塊下冶金結構且藉由第一凸塊下冶金結構、第一導電導孔、及第一導電墊層電性耦合至半導體晶粒。在一實施例中，封裝結構更包括：接合零件，位於第一凸塊下冶金結構之下；底部填充材料，包圍接合零件的上部以及第一凸塊下冶金結構；以及阻焊層，包圍接合零件的下部。在一實施例中，在平面圖中，第一導電墊層的第二區域受限於接合零件的第三區域之中。

在一些實施例中，提供了一種封裝結構。封裝結構包括半導體晶粒位於重分布結構之上，接合零件位於重分布結構的第一導電墊層之下，以及凸塊下冶金結構夾置於第一導電墊層及接合零件之間。沿著第一方向量測，凸塊下冶金結構的第一寬度小於第一導電墊層的第二寬度。沿著垂直於第一方向的第二方向量測，凸塊下冶金結構的第三寬度小於第一導電墊層的第四寬度。在一實施例中，封裝結構更包括：導電導孔夾置於第一導電墊層及凸塊下冶金結構之間，沿著第一方向量測，導電導孔的第五寬度小於凸塊下冶金結構的第一寬度。在一實施例中，重分布結構的導電走線與重分布結構的第一導電墊層連接，沿著第一方向量測，導電走線具有第五寬度，沿著導電走線的縱軸大抵一致，且小於第一導電墊層的第二寬度。在一實施例中，導電走線的第一邊緣與導電墊層的第二邊緣在交點相交，以及在平面中，交點位於凸塊下冶金結構之外。在一實施例中，第一邊緣及第二邊緣之間的夾角為鈍角。在一實施例中，重分布結構的第二導電墊層與重分布結構的導電走線連接，沿著第一方向量測，第二導電墊層的第六寬度小於凸塊下冶金結構的第一寬度。在一實施例中，重分布結構的導電導孔位於第二導電墊層之上且連接第二導電墊層。在一實施例中，在一平面圖中，重分布結構的導電走線與重分布結構的第一導電墊層相距第五距離，且與凸塊下冶金結構相距大於第五距離的第六距離。在一實施例中，封裝結構更包括底部填充材料封裝凸塊下冶金結構及接合零件；以及基板，位於底部填充材料之下。

在一些實施例中，提供了一種封裝結構。封裝結構包括絕緣層位於底部填充材料之上，第一凸塊下冶金結構及第二凸塊下冶金結構埋藏於底部填充材料之中，以及第一導電墊層及第二導電墊層埋藏於絕緣層之中。第一導電墊層覆蓋第一凸塊下冶金結構。第二導電墊層覆蓋第二凸塊下冶金結構。第一導電墊層及第二導電墊層之間的第一距離小於第一凸塊下冶金結構及第二凸塊下冶金結構之間的第二距離。在一實施例中，封裝結構更包括：第一導電導孔位於第一導電墊層及第一凸塊下冶金結構之間；以及第二導電導孔，位於第二導電墊層及第二凸塊下冶金結構之間，第二距離小於第一導電導孔及第二導電導孔之間的第三距離。在一實施例中，封裝結構更包括：第一接合零件，以第一凸塊下冶金結構部分覆蓋；以及第二接合零件，以第二凸塊下冶金結構部分覆蓋，第一接合零件及第二接合零件之間的第三距離小於第一距離。在一實施例中，封裝結構更包括：第一接合零件，以第一凸塊下冶金結構部分覆蓋；以及第二接合零件，以第二凸塊下冶金結構部分覆蓋；第一接合零件及第二接合零件之間的第三距離小於第二距離，且大於第一距離。

前述內文概述了許多實施例的特徵部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明實施例的發明精神與範圍。在不背離本發明實施例的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，且並非所有優點都已於此詳加說明。

102:載體基板 104:黏著膠帶 106:重分布結構 106A:頂表面 106B:底表面 108:導電導孔 108E:邊緣 110:導電線 112,112 ₂:導電導孔 114 ₁,114 ₂,114 ₃,114 ₄:絕緣層 116:導電導孔 120:半導體晶粒 122:半導體基板 122B:背表面 122F:前表面 124:積體電路 126:內連結構 128:金屬間介電層 130:導電墊層 132:鈍化層 134:凸塊下冶金結構 136:接合零件 138:底部填充材料 140:模塑化合物 142:膠帶 144:載體基板 146:封裝結構 148:凸塊下冶金結構 148E:邊緣 150:接合零件 150E:邊緣 160:基板 162:導電墊層 164:阻焊層 166:底部填充材料 170:導電墊層 170E:邊緣 172:導電走線 172E:邊緣 173:交點 174:導電墊層 174E:邊緣 174E’:連接部分 175:交點 202:封裝零件 204:封裝零件 206:導電墊層 I-I:剖面 D1,D1’,D2,D2’,D3,D4,D11,D11’,D12,D14:寬度 D5,D6,D7,D8,D9,D10,D13,D15:距離 A,B:角度 P:節距 S1,S2:方向

以下將配合所附圖式詳述本發明實施例。應注意的是，各種特徵部件並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本發明實施例的技術特徵。第1A-1H圖係根據一些實施例繪示出形成封裝結構之各中間階段剖面圖。第1G-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的透視圖。第1G-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第1G-3圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第2-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第2-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第3-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第3-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第4-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第4-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第5-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第5-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第6-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第6-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第7-1圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的平面圖。第7-2圖係根據一些實施例繪示出凸塊下冶金結構及其鄰近零件的剖面圖。第8圖係根據一些實施例繪示出修改第1H圖中所繪示的剖面圖。

108:導電導孔

114₁,114₂:絕緣層

148:凸塊下冶金結構

148E:邊緣

150:接合零件

160:基板

162:導電墊層

164:阻焊層

170:導電墊層

170E:邊緣

D1,D4:寬度

D5:距離

Claims

一種封裝結構，包括：一第一導電墊層，位於一絕緣層之中；一第一凸塊下冶金結構，位於該絕緣層之下，其中在一平面圖中，該第一凸塊下冶金結構的一第一區域受限於該第一導電墊層的一第二區域之中；以及一第一導電導孔，位於該絕緣層之中，且垂直連接至該第一導電墊層及該第一凸塊下冶金結構，其中在一平面圖中，該第一導電導孔的一第三區域受限於該第一凸塊下冶金結構的該第一區域之中，其中該第一導電導孔位於該第一導電墊層及該第一凸塊下冶金結構之間，且該第一導電導孔沿著從該第一導電墊層朝向該第一凸塊下冶金結構的方向漸縮。
如請求項1之封裝結構，更包括：一第二導電墊層，位於該絕緣層中，且與該第一導電墊層相距一第一距離；一第二凸塊下冶金結構，位於該絕緣層之下，且與該第一凸塊下冶金結構相距大於該第一距離的一第二距離，其中在一平面圖中，該第二凸塊下冶金結構的一第三區域受限於該第二導電墊層的一第四區域；以及一第二導電導孔，位於該絕緣層中，以及垂直連接至該第二導電墊層及該第二凸塊下冶金結構。
如請求項1之封裝結構，更包括：一接合零件，位於該第一凸塊下冶金結構之下；一底部填充材料，包圍該接合零件的一上部以及該第一凸塊下冶金結構；以及一阻焊層，包圍該接合零件的一下部，其中在一平面圖中，該第一導電墊層的該第二區域受限於該接合零件的一第三區域之中。
一種封裝結構，包括：一半導體晶粒，位於一重分布結構之上，其中該重分布結構包括一導電導孔；一接合零件，位於該重分布結構的一第一導電墊層之下；以及一凸塊下冶金結構，夾置於該第一導電墊層及該接合零件之間，其中沿著一第一方向量測，該凸塊下冶金結構的一第一寬度小於該第一導電墊層的一第二寬度，以及沿著垂直於該第一方向的一第二方向量測，該凸塊下冶金結構的一第三寬度小於該第一導電墊層的一第四寬度，其中在一平面圖中，該導電導孔的一第三區域受限於該凸塊下冶金結構的一第一區域之中，其中該導電導孔位於該第一導電墊層及該凸塊下冶金結構之間，且該導電導孔沿著從該第一導電墊層朝向該凸塊下冶金結構的方向漸縮。
如請求項4之封裝結構，其中該重分布結構的一導電走線與該重分布結構的該第一導電墊層連接，其中沿著該第一方向量測，該導電走線具有一第五寬度，其沿著該導電走線的一縱軸大抵一致，且小於該第一導電墊層的該第二寬度，其中該導電走線的一第一邊緣與該導電墊層的一第二邊緣在一交點相交，以及在一平面中，該交點位於該凸塊下冶金結構之外。
如請求項4之封裝結構，其中在一平面圖中，該重分布結構的一導電走線與該重分布結構的該第一導電墊層相距一第五距離，且與該凸塊下冶金結構相距大於該第五距離的一第六距離。
一種封裝結構，包括：一絕緣層，位於一底部填充材料之上；一第一導電導孔，位於該絕緣層之中；一第一凸塊下冶金結構及一第二凸塊下冶金結構，埋藏於該底部填充材料之中；以及一第一導電墊層及一第二導電墊層，埋藏於該絕緣層之中，其中該第一導電墊層覆蓋該第一凸塊下冶金結構，該第二導電墊層覆蓋該第二凸塊下冶金結構，以及該第一導電墊層及該第二導電墊層之間的一第一距離小於該第一凸塊下冶金結構及該第二凸塊下冶金結構之間的一第二距離，其中在一平面圖中，該第一導電導孔的一第三區域受限於該第一凸塊下冶金結構的一第一區域之中，其中該第一導電導孔位於該第一導電墊層及該第一凸塊下冶金結構之間，且該第一導電導孔沿著從該第一導電墊層朝向該第一凸塊下冶金結構的方向漸縮。
如請求項7之封裝結構，更包括：一第二導電導孔，位於該第二導電墊層及該第二凸塊下冶金結構之間，其中該第二距離小於該第一導電導孔及該第二導電導孔之間的一第三距離。
如請求項7之封裝結構，更包括：一第一接合零件，以該第一凸塊下冶金結構部分覆蓋；以及一第二接合零件，以該第二凸塊下冶金結構部分覆蓋；其中該第一接合零件及該第二接合零件之間的一第三距離小於該第二距離，且大於該第一距離。