TWI836678B - 具深度資訊之影像感測晶片 - Google Patents

具深度資訊之影像感測晶片 Download PDF

Info

Publication number
TWI836678B
TWI836678B TW111140148A TW111140148A TWI836678B TW I836678 B TWI836678 B TW I836678B TW 111140148 A TW111140148 A TW 111140148A TW 111140148 A TW111140148 A TW 111140148A TW I836678 B TWI836678 B TW I836678B
Authority
TW
Taiwan
Prior art keywords
image sensing
tdc
time data
units
signal
Prior art date
Application number
TW111140148A
Other languages
English (en)
Other versions
TW202418816A (zh
Inventor
李鎮宜
黃熙皓
黃子芸
Original Assignee
國立陽明交通大學
Filing date
Publication date
Application filed by 國立陽明交通大學 filed Critical 國立陽明交通大學
Priority to JP2023093602A priority Critical patent/JP2024061597A/ja
Application granted granted Critical
Publication of TWI836678B publication Critical patent/TWI836678B/zh
Publication of TW202418816A publication Critical patent/TW202418816A/zh

Links

Images

Abstract

一種具深度資訊之影像感測晶片,其包含一SPAD陣列、一時間數位轉換器模組、一儲存電路以及一資料處理電路。該SPAD陣列包含複數個影像感測單元,且各該影像感測單元包含複數個SPAD單元以及一決定電路,其中各該SPAD單元在一掃描週期輸出一光子偵測結果,且該決定電路基於該等光子偵測結果產生一影像感測訊號。該時間數位轉換器模組因應該等影像感測訊號產生複數個第一時間數據。該儲存電路暫存該等第一時間數據。該資料處理電路自該儲存電路讀入該等第一時間數據,且產生對應至該等第一時間數據的複數個第二時間數據。

Description

具深度資訊之影像感測晶片
本發明係關於一種具深度資訊的影像感測晶片。具體而言,本發明係關於一種包含單光子崩潰二極體陣列的具深度資訊的影像感測晶片。
單光子偵測器具有偵測單一光子的能力,因而能夠偵測環境中的微弱光線,故可應用於許多領域,例如:量子通訊、生醫光電檢測、光學測距等等。目前已有多種單光子偵測器,例如:電荷耦合元件(Charge Coupled Device;CCD)、量子點紅外線偵測器(Quantum Dot Infrared Photodetector)以及單光子崩潰二極體(Single Photon Avalanche Diode;SPAD)光偵測器。
在這些類型的單光子偵測器之中,採用SPAD的單光子偵測器因相容於互補性金屬氧化半導體(Complementary Metal-Oxide Semiconductor;CMOS)標準製程,故備受青睞。然而,SPAD對於光線及周遭雜訊過於敏感,容易誤判偵測到光子,導致偵測結果不夠精準。此外,若欲針對較大的範圍進行光偵測,光偵測器必須配置一定數量的SPAD元件,因而需要輸出大量的數據,導致輸出的延遲。
有鑑於此,本領域仍亟需開發一種能精準地進行光偵測以提供高精度的深度測量,且能快速地輸出測量結果的影像感測晶片。
本發明之一目的在於提供一種具有深度資訊的影像感測晶片。該影像感測晶片包含一單光子崩潰二極體(Single Photon Avalanche Diode;SPAD)陣列、一時間數位轉換器模組、一第一儲存電路以及一資料處理電路。該SPAD陣列包含複數個影像感測單元,且各該影像感測單元包含複數個SPAD單元以及一決定電路,其中各該SPAD單元在一掃描週期輸出一光子偵測結果,且該決定電路基於該等光子偵測結果產生一影像感測訊號。該時間數位轉換器模組因應該等影像感測訊號產生複數個第一時間數據。該第一儲存電路暫存該等第一時間數據。該資料處理電路自該第一儲存電路讀入該等第一時間數據,且產生對應至該等第一時間數據的複數個第二時間數據。
在本發明的部分實施態樣中,當同一影像感測單元所對應的該等光子偵測結果有至少二個指出感應到光子時,對應的該影像感測訊號指出感應到光子。
在本發明的部分實施態樣中,當同一影像感測單元所對應的該等光子偵測結果有至少一個指出感應到光子時,對應的該影像感測訊號指出感應到光子。
在本發明的部分實施態樣中,各該決定電路係基於一控制訊號而選取複數個偵測模式其中之一,以基於對應的該等光子偵測結果而產生對應的該影像感測訊號。
在本發明的部分實施態樣中,該資料處理電路還將該等第一時間數據排序,以一第一位元數目記錄排序後的第一筆第一時間數據,且以一第二位元數目記錄排序後的第二筆至第N筆第一時間數據的每一筆與對應的前一筆第 一時間數據的一差值,其中該第二位元數目小於該第一位元數目,且N為一正整數。
在本發明的部分實施態樣中,該影像感測晶片還包含一第二儲存電路,其中該資料處理電路還輸出一壓縮指示位元及該等第二時間數據至該第二儲存電路。
在本發明的部分實施態樣中,該TDC模組包含複數個TDC單元,且該等TDC單元一對一地對應至該等影像感測單元。各該TDC單元因應一啟動訊號而啟動計數,且各該TDC單元因應對應的該影像感測訊號而停止計數並產生對應的該第一時間數據。
在本發明的部分實施態樣中,該TDC模組包含複數個TDC單元及一總體定時產生器。該等TDC單元一對一地對應至該等影像感測單元。該總體定時產生器因應一啟動訊號而產生複數個以不同時間長度延遲的震盪訊號,針對該等震盪訊號進行優先編碼以產生複數個第一輸出位元,且輸出該等第一輸出位元至該等TDC單元。各該TDC單元因應該等震盪訊號中的第一個而啟動計數,且各該TDC單元因應對應的該影像感測訊號而停止計數並儲存對應至一計數結果的複數個第二輸出位元。各該第一時間數據包含該等第一輸出位元與對應的該等第二輸出位元。
在本發明的部分實施態樣中,該TDC模組包含複數個TDC單元及一總體定時產生器。該等TDC單元一對一地對應至該等影像感測單元。該總體定時產生器因應一啟動訊號而產生複數個以不同時間長度延遲的震盪訊號,針對該等震盪訊號進行優先編碼以產生複數個第一輸出位元,輸出該等第一輸出位元至該等TDC單元,因應該等震盪訊號中的第一個而啟動計數,且輸出複數個第 二輸出位元至該等TDC單元。各該TDC單元因應對應的該影像感測訊號而停止更新對應的該等第二輸出位元,且各該第一時間數據包含該等第一輸出位元與對應的該等第二輸出位元。
在本發明的部分實施態樣中,該總體定時產生器還因應一調整訊號而調整該等時間長度。
在本發明的部分實施態樣中,該TDC模組還傳送至少一鎖定訊號,各該至少一鎖定訊號被傳送至該等影像感測單元其中之一,且各該至少一鎖定訊號用以使對應的該影像感測單元暫停偵測光子。
在本發明的部分實施態樣中,該影像感測晶片還包含一時脈產生器。該時脈產生器提供具有一第一頻率的一第一時脈至該TDC模組,且提供具有一第二頻率的一第二時脈至該資料處理電路。
本發明所提供的影像感測晶片具有特殊的架構,即,SPAD陣列中的各影像感測單元係包含複數個SPAD單元。基於此一架構,可視實際的應用需求將各影像感測單元設定為當至少一個、至少二個或至少其他數目個SPAD單元偵測到光子時,認定該影像感測單元偵測到光子。由於各影像感測單元可被設定為在多個SPAD單元偵測到光子時才認定影像感測單元偵測到光子,故可避免因SPAD單元因周遭雜訊所造成的誤判。此外,影像感測晶片所包含的資料處理電路可針對第一時間數據進行壓縮,不僅能減少所需要的輸出頻寬,更可提高輸出速率。因此,本發明所提供的影像感測晶片能精準地進行光偵測以提供高精度的深度測量,且能快速地輸出測量結果。
以下結合圖式闡述本發明的詳細技術及實施方式,俾使本發明所屬技術領域中具有通常知識者能理解所請求保護的發明的技術特徵。
1:影像感測晶片
11:SPAD陣列
12:時脈產生器
13:TDC模組
15:第一儲存電路
17:資料處理電路
19:第二儲存電路
601:多工器
603:前處理電路
605、609、613、617、673、677:緩衝器
607:16階環形震盪器
615:8位元計數器
619:暫存器
67:優先編碼電路
671:XOR運算子
675:16對4編碼器
C[7:0]:第二輸出位元
CLK1:第一時脈
CLK2:第二時脈
CS:壓縮設定
CT:延遲控制訊號
D[15:0]:震盪訊號
DU:決定電路
DU1、DU2:子電路
F[3:0]:第一輸出位元
H:可在高壓工作
IR:影像感測訊號
IU、IU_1、IU_2、……、IU_N:影像感測單元
L_1、L_N:鎖定訊號
PVT:調整訊號
R[0]、R[15:0]:震盪訊號
R1、R2、R3、R4:光子偵測結果
RST:重置訊號
S、S_1、S_2、……、S_N:影像感測訊號
SEL:選擇訊號
ST、STR:啟動訊號
SU1、SU2、SU3、SU4:SPAD單元
T1_1、T1_2、……、T1_N:第一時間數據
T2_1、T2_2、……、T2_N:第二時間數據
TM1、TM2:TDC模組
GT1、GT2:總體定時產生器
TU1、TU2:TDC單元
Vbias:偏置電壓
VDD:工作電壓
第1圖描繪在本發明的一些實施方式中的影像感測晶片1的架構示意圖。
第2圖描繪在一具體範例中的影像感測單元IU的示意圖。
第3圖描繪在一具體範例中的決定電路DU的電路示意圖。
第4圖描繪在另一具體範例中的決定電路DU的電路示意圖。
第5圖描繪在又一具體範例中的決定電路DU的電路示意圖。
第6圖描繪在一具體範例中的TDC模組TM1的電路示意圖。
第7圖描繪在另一具體範例中的TDC模組TM2的電路示意圖。
以下將透過實施方式來解釋本發明所提供的具深度資訊的影像感測晶片,但該等實施方式並非用以限制本發明需在如該等實施方式所述的任何環境、應用或方式方能實施。關於以下實施方式的說明僅在於闡釋本發明的目的,而非用以限制本發明的範圍。應理解,在以下實施方式及圖式中,與本發明非直接相關的元件已省略而未描述或/及繪示。此外,圖式中各元件的尺寸及元件間的比例關係僅為便於繪示及說明,而非用以限制本發明的範圍。再者,除非另有說明,於本說明書及申請專利範圍中所使用的「一」、「該」及類似用語應理解為包含單數及複數形式。
第1圖描繪在本發明的一些實施方式中的具深度資訊的影像感測晶片1的架構示意圖。影像感測晶片1包含一單光子崩潰二極體(Single Photon Avalanche Diode;SPAD)陣列11、一時間數位轉換器(Time-to Digital-Converter;TDC)模組13、一第一儲存電路15以及一資料處理電路17。SPAD陣列11包含複 數個影像感測單元IU_1、IU_2、……、IU_N。需說明者,本發明未限制SPAD陣列11所包含的影像感測單元IU_1、IU_2、……、IU_N的數目。此外,取決於實際的應用需求,SPAD陣列11中所包含的影像感測單元IU_1、IU_2、……、IU_N可被排列為一維陣列或二維陣列。
影像感測單元IU_1、IU_2、……、IU_N各自包含複數個SPAD單元以及一決定電路。影像感測單元IU_1、IU_2、……、IU_N的每一個,其所包含的各SPAD單元在一掃描週期輸出一光子偵測結果(即,輸出一訊號以表示是否有偵測到光子),而其所包含的決定電路基於該等光子偵測結果產生一影像感測訊號。據此,在一掃描週期,SPAD陣列11所包含的影像感測單元IU_1、IU_2、……、IU_N會分別產生影像感測訊號S_1、S_2、……、S_N。
為便於理解,請參第2圖所繪示的一具體範例,但其非用以限制本發明的範圍。在該具體範例中,一個影像感測單元IU(用以代表影像感測單元IU_1、IU_2、……、IU_N中的任一個)包含四個SPAD單元SU1、SU2、SU3、SU4以及一個決定電路DU。SPAD單元SU1、SU2、SU3、SU4具有相同的電路架構,且各自可包含一光電二極體、一抑制電路(quenching circuit)及一可在高壓工作H的反相器,該等電路元件的耦接方式可如第2圖所示。在偏置電壓Vbias下,SPAD單元SU1、SU2、SU3、SU4各自在一掃描週期進行光子偵測,且分別輸出光子偵測結果R1、R2、R3、R4。決定電路DU則基於光子偵測結果R1、R2、R3、R4產生一影像感測訊號IR。影像感測單元IU所輸出的影像感測訊號IR代表影像感測單元IU在此掃描週期是否有偵測到光子。
在一些實施方式中,影像感測單元IU的決定電路可被設計為當其所接收的該等光子偵測結果有至少二個指出感應到光子時,其產生一代表該影 像感測單元IU偵測到光子的影像感測訊號。此即,一影像感測單元IU中要有至少二個SPAD單元被激發,才會認定該影像感測單元IU偵測到光子,以避免因SPAD單元因雜訊干擾所造成的誤判。
為便於理解,請參第3圖及第4圖所繪示的二個具體範例,但其非用以限制本發明的範圍。第3圖及第4圖分別繪示決定電路DU的不同電路設計,二者皆適用於第2圖所繪示的影像感測單元IU(即,影像感測單元IU包含四個SPAD單元的態樣)。此外,第3圖及第4圖的決定電路DU皆被設計為在電路運算的工作電壓VDD下,當光子偵測結果R1、R2、R3、R4有至少二個指出感應到光子時,影像感測訊號IR代表該影像感測單元IU偵測到光子。第3圖及第4圖的影像感測訊號IR可分別藉由以下公式(1)及公式(2)表示:IR=R 1 R 2+R 1 R 3+R 1 R 4+R 2 R 3+R 2 R 4+R 3 R 4 (1)
IR=R 1(R 2+R 3+R 4)+R 2(R 3+R 4)+R 3 R 4 (2)
第3圖及第4圖的電路設計會輸出相同的影像感測訊號IR,但相較於第3圖的電路設計,第4圖的電路設計具有較小的電路面積。
在一些實施方式中,影像感測單元IU的決定電路可被設計為當其所接收的該等光子偵測結果有其他數目個(例如:多於二個)指出感應到光子時,其產生一代表該影像感測單元IU偵測到光子的影像感測訊號。此即,影像感測單元IU中要有該其他數目(例如:多於二個)的SPAD單元被激發,才會認定影像感測單元IU偵測到光子。換言之,此設計係以更為嚴謹的條件以避免因SPAD單元對周遭雜訊所造成的誤判。
在一些實施方式中,影像感測單元IU的決定電路可被設計為當其所接收的該等光子偵測結果有至少一個指出感應到光子時,其產生一代表該影 像感測單元IU偵測到光子的影像感測訊號。此即,影像感測單元IU中只要有一個SPAD單元被激發,便認定影像感測單元IU偵測到光子。此設計適用於希望能偵測到極微弱的光源,而無需顧慮SPAD單元因周遭雜訊所造成的誤判的應用情境。
在一些實施方式中,影像感測晶片1可提供不同的偵測模式以供選取。在不同的偵測模式中,影像感測單元IU係在不同數目的SPAD單元被激發時認定該影像感測單元IU偵測到光子。舉例而言,影像感測晶片1可提供一第一偵測模式及一第二偵測模式,其中第一偵測模式為影像感測單元IU中有至少一個SPAD單元被激發便認定影像感測單元IU偵測到光子,而第二偵測模式為影像感測單元IU中有至少二個SPAD單元被激發才會認定影像感測單元IU偵測到光子。於該些實施方式中,影像感測單元IU的決定電路係基於一控制訊號而選取複數個偵測模式其中之一,以基於對應的該等光子偵測結果而產生對應的該影像感測訊號。
為便於理解,請參第5圖所繪示的一具體範例,但其非用以限制本發明的範圍。第5圖所繪示的決定電路DU適用於第2圖所繪示的影像感測單元IU(即,影像感測單元IU包含四個SPAD單元的態樣)。決定電路DU包含二個子電路DU1、DU2,其中子電路DU1對應至前述的第一偵測模式,而子電路DU2對應至前述的第二偵測模式。決定電路DU係基於一控制訊號EN而選取第一偵測模式或第二偵測模式,以基於對應的該等光子偵測結果R1、R2、R3、R4而產生對應的影像感測訊號IR。具體而言,當控制訊號EN致能時,子電路DU2運作(代表第二偵測模式被選取);當控制訊號EN禁能時,子電路DU1運作(代表第一偵測模式被選取)。
如上所述,在一掃描週期,SPAD陣列11所包含的影像感測單元IU_1、IU_2、……、IU_N會分別產生影像感測訊號S_1、S_2、……、S_N。
TDC模組13則因應影像感測訊號S_1、S_2、……、S_N分別產生複數個第一時間數據T1_1、T1_2、……、T1_N。需說明者,第一時間數據T1_1、T1_2、……、T1_N係一對一地對應至影像感測訊號S_1、S_2、……、S_N,因此也一對一地對應至影像感測單元IU_1、IU_2、……、IU_N。第一時間數據T1_1、T1_2、……、T1_N各自代表該掃描週期的一起始時間點至對應的影像感測單元偵測到光子的時間點的時間長度(即,雷射光脈衝發出後到從一物件表面反彈回來的時間長度),但若對應的影像感測單元未偵測到光子,則其值為零。第一時間數據T1_1、T1_2、……、T1_N各自反映一深度資訊,此即,可根據第一時間數據T1_1、T1_2、……、T1_N分別計算影像感測單元IU_1、IU_2、……、IU_N與一物件表面的深度(即,距離)。TDC模組13所產生的第一時間數據T1_1、T1_2、……、T1_N會暫存於第一儲存電路15。
在一些實施方式中,TDC模組13還會傳送至少一鎖定訊號,其中各鎖定訊號被傳送至影像感測單元IU_1、IU_2、……、IU_N其中之一,且各鎖定訊號用以使對應的影像感測單元暫停偵測光子(即,不會被激發)。具體而言,在一掃描週期中,若TDC模組13從某一影像感測單元所產生的影像感測訊號得知該影像感測單元已偵測到光子,便會及時地(例如:即時地、在一極短的時間內)傳送一鎖定訊號至該影像感測單元使其暫停偵測光子直到下一掃描週期。藉此,對於任一影像感測單元,只有最先到達的光子會被偵測到,且只有最先到達的光子的第一時間數據會被TDC模組13記錄。
請參第1圖。舉例而言,TDC模組13從影像感測訊號S_1得知影像感測單元IU_1偵測到光子,故傳送鎖定訊號L_1至影像感測單元IU_1使其暫停偵測光子直到下一掃描週期。此外,TDC模組13從影像感測訊號S_N得知影像感測單元IU_N偵測到光子,故傳送鎖定訊號L_N至影像感測單元IU_N直到下一掃描週期。應理解,TDC模組13傳送鎖定訊號L_1的時間點與傳送鎖定訊號L_N的時間點可能不同,亦可能相同。
資料處理電路17自第一儲存電路15讀入第一時間數據T1_1、T1_2、……、T1_N,產生分別對應至第一時間數據T1_1、T1_2、……、T1_N的複數個第二時間數據T2_1、T2_2、……、T2_N,且輸出第二時間數據T2_1、T2_2、……、T2_N。
在一些實施方式中,影像感測晶片1具有足夠的輸出頻寬,因此資料處理電路17不會針對第一時間數據T1_1、T1_2、……、T1_N進行壓縮。於該些實施方式中,第二時間數據T2_1、T2_2、……、T2_N實質上分別等於第一時間數據T1_1、T1_2、……、T1_N。
在一些實施方式中,資料處理電路17會針對第一時間數據T1_1、T1_2、……、T1_N進行壓縮以產生第二時間數據T2_1、T2_2、……、T2_N,藉此減少所需的輸出頻寬。
在一些實施方式中,資料處理電路17可將第一時間數據T1_1、T1_2、……、T1_N由大至小排序,以一第一位元數目記錄排序後的第一筆第一時間數據,且以一第二位元數目記錄排序後的第二筆至第N筆第一時間數據的每一筆與對應的前一筆第一時間數據的一差值(亦即,以第二位元數目記錄排序後的第二筆第一時間數據與排序後的第一筆第一時間數據間的差值,以第二位元 數目記錄排序後的第三筆第一時間數據與排序後的第二筆第一時間數據間的差值,依此類推),其中第二位元數目小於第一位元數目,且N為一正整數。前述以第一位元數目所記錄的第一時間數據以及以第二位元數目所記錄的N-1筆差值即為第二時間數據T2_1、T2_2、……、T2_N。
在一些實施方式中,影像感測晶片1可提供二種輸出模式,其中第一輸出模式為壓縮模式,而第二輸出模式為不壓縮模式。於該等實施方式中,資料處理電路17還接收一壓縮設定CS,壓縮設定CS係用以指示資料處理電路17採用第一輸出模式(即,壓縮第一時間數據間)或第二輸出模式(即,不壓縮第一時間數據間)。此外,資料處理電路17還輸出一壓縮指示位元(未繪示),用以表示第二時間數據T2_1、T2_2、……、T2_N是否有被壓縮,俾一接收端採取對應的機制正確地讀取第二時間數據T2_1、T2_2、……、T2_N。
在一些實施方式中,影像感測晶片1還包含一第二儲存電路19。於該等實施方式中,第二儲存電路19暫存並輸出第二時間數據T2_1、T2_2、……、T2_N,甚至暫存並輸出該壓縮指示位元(若有)。
茲進一步說明影像感測晶片1所包含的TDC模組13。
在一些實施方式中,TDC模組13包含複數個TDC單元(未繪示),且該等TDC單元一對一地對應至影像感測單元IU_1、IU_2、……、IU_N。各該TDC單元包含一計數器。各該TDC單元的計數器因應一啟動訊號ST而啟動計數,且各該TDC單元的計數器因應對應的該影像感測訊號而停止計數並產生對應的第一時間數據。
在一些實施方式中,TDC模組13包含複數個TDC單元以及一總體定時產生器。該等TDC單元一對一地對應至該等影像感測單元IU_1、IU_2、……、 IU_N。總體定時產生器因應一啟動訊號ST而產生單個或複數個以不同時間長度延遲的震盪訊號,例如:該等震盪訊號可分別被延長50皮秒的正整數倍,而此50皮秒代表TDC模組13所產生的第一時間數據T1_1、T1_2、……、T1_N的時間解析度。此外,總體定時產生器針對該等震盪訊號進行優先編碼(priority encode)以產生複數個第一輸出位元(例如:將二進位序列00001111111111112編碼為對應的十六進位序列0101H)且輸出該等第一輸出位元至該等TDC單元。此外,各該TDC單元因應該等震盪訊號中的第一個而啟動計數,且各該TDC單元因應對應的該影像感測訊號而停止計數並儲存對應至一計數結果的複數個第二輸出位元。各該第一時間數據包含該等第一輸出位元與對應的該等第二輸出位元。此外,在一些實施方式中,該總體定時產生器還可因應一調整訊號而調整該等時間長度。
為便於理解,請參第6圖所繪示的一具體範例,但其非用以限制本發明的範圍。第6圖所示的TDC模組TM1包含一總體定時產生器GT1以及N個TDC單元TU1(在第6圖中以符號×N代表共有N個)。
現先說明總體定時產生器GT1。多工器601可接收一調整訊號PVT及一啟動訊號ST。調整訊號PVT係用於一測試階段,用以調整16階環形震盪器607延遲的時間長度,使其靠近預設值(例如:延遲50皮秒)。啟動訊號ST係用於一運作階段,用以指出雷射光脈衝已經啟動(例如:若每兩百奈秒產生一雷射光脈衝,則每兩百奈秒需接收一次啟動訊號ST)。選擇訊號SEL係用以決定讓調整訊號PVT或啟動訊號ST通過多工器601。前處理電路603可接收一重置訊號RST,且重置訊號RST係用以使總體定時產生器GT1中的16階環形震盪器607歸零。此重置訊號RST亦會被提供至所有TDC單元TU1中的8位元計數器615及暫存 器619,將其歸零。前處理電路603可接收多工器601的輸出訊號,並將之傳送至緩衝器605以增加其驅動力。若前處理電路603所接收的多工器601的輸出訊號係源自於啟動訊號ST,則緩衝器605所輸出的訊號為增加驅動力後的啟動訊號STR,而此啟動訊號STR會被提供至16階環形震盪器607。
16階環形震盪器607可接收延遲控制訊號CT,其係用以使16階環形震盪器607達到目標時間精度。在不同的實施方式中,取決於所需達到的目標時間精度為何,延遲控制訊號CT可以不同的位元數呈現。延遲控制訊號CT調控16階環形震盪器607中的延遲單元(例如:透過電流控制充放電的時間),使16階環形震盪器607的每一階針對啟動訊號STR進行不同程度的延遲(例如:延遲50皮秒,延遲100皮秒,依此類推),因而產生16個以不同時間長度延遲的震盪訊號D[15:0]。16個震盪訊號D[15:0]再分別經由16個緩衝器609(在第6圖中以×16代表共有16個緩衝器609)增加驅動力為16個震盪訊號R[15:0]。
總體定時產生器GT1的優先編碼電路67針對震盪訊號R[15:0]進行優先編碼以產生4個第一輸出位元F[3:0]。具體而言,優先編碼電路67包含XOR運算子671、15個緩衝器673(在第6圖中以×15代表共有15個緩衝器673)、16對4編碼器(16 to 4 encoder)675及4個緩衝器677(在第6圖中以×4代表共有4個緩衝器677),其中15個緩衝器673及4個緩衝器677係用以增加對應的輸入訊號的驅動力。震盪訊號R[15:0]經由XOR運算子671、緩衝器673、16對4編碼器675及緩衝器677依序處理後,便產生4個第一輸出位元F[3:0]。透過優先編碼,16條訊號線被轉換成4條輸出訊號,故能降低高頻訊號的彼此干擾。第一輸出位元F[3:0]則被提供至N個TDC單元TU1中的暫存器619。
如前所述,TDC模組TM1包含N個TDC單元TU1,在第6圖中以符號×N代表共有N個。現以一個TDC單元TU1為例進行說明。16個震盪訊號R[15:0]中的第一個震盪訊號R[0]被提供至TDC單元TU1中的緩衝器613以增加其驅動力,之後再被提供至8位元計數器615,使8位元計數器615因應地啟動計數。TDC單元TU1會因應對應的影像感測訊號S(即,前述影像感測訊號S_1、S_2、……、S_N中的任一個)而停止計數並儲存對應至一計數結果的複數個第二輸出位元C[7:0]於暫存器619。由於僅將震盪訊號R[0]提供至8位元計數器615進行運算,因此可避免過多的繞線所造成的訊號干擾。
對於任一個TDC單元TU1,第一輸出位元F[3:0]與TDC單元TU1所對應的第二輸出位元C[7:0]便形成其所對應的第一時間數據,其中第一輸出位元F[3:0]為第一時間數據中的低位元(即,精細度較細的部分),而第二輸出位元C[7:0]為第一時間數據中的高位元(即,精細度較粗的部分)。
需說明者,第6圖中所示的緩衝器605、609、613、617、673、677皆用以增強對應的訊號的驅動力,視情況可予以省略。此外,16階環形震盪器607的階數以及8位元計數器615的位元數皆非用以限制本發明的範圍,在其他實施方式中可為其他數值,而對應的輸出訊號的數目、緩衝器的數目以及編碼器的輸入訊號數目與輸出訊號數目也會因應地改變。
在一些實施方式中,TDC模組13包含複數個TDC單元以及一總體定時產生器。該等TDC單元一對一地對應至該等影像感測單元。該總體定時產生器因應一啟動訊號ST而產生複數個以不同時間長度延遲的震盪訊號,針對該等震盪訊號進行優先編碼以產生複數個第一輸出位元,輸出該等第一輸出位元至該等TDC單元,因應該等震盪訊號中的第一個而啟動計數,且輸出複數個第二輸 出位元至該等TDC單元。各該TDC單元因應對應的該影像感測訊號而停止更新對應的該等第二輸出位元,且各該第一時間數據包含該等第一輸出位元與對應的該等第二輸出位元。
為便於理解,請參第7圖所繪示的一具體範例,但其非用以限制本發明的範圍。第7圖所示的TDC模組TM2包含一總體定時產生器GT2以及N個TDC單元TU2(在第7圖中以符號×N代表共有N個)。比對第6圖可知,在第7圖的所示的具體範例中,總體定時產生器GT2除了包含多工器601、前處理電路603、緩衝器605、16階環型震盪器607、16個緩衝器609及優先編碼電路67,還包含緩衝器613、8位元計數器615及緩衝器617。N個TDC單元TU2的每一個則包含暫存器619,但不包含緩衝器613、8位元計數器615及緩衝器617。基於第6圖的相關敘述,本發明所屬技術領域中具有通常知識者自能理解第7圖的TDC模組TM2的詳細運作方式,茲不贅言。由於TDC模組TM2將緩衝器613、8位元計數器615及緩衝器617整合至總體定時產生器GT2,因而其電路面積會小於TDC模組TM1的電路面積。
在一些實施方式中,影像感測晶片1還包含一時脈產生器12。舉例而言,時脈產生器12可為一倍頻延遲鎖定迴路(Multiplying Delay-Locked Loop;MDLL)。時脈產生器12提供具有一第一頻率的一第一時脈CLK1至TDC模組13使其運作,且提供具有一第二頻率的一第二時脈CLK2至資料處理電路17使其運作。
需說明者,本發明專利說明書及申請專利範圍中的某些用語(例如:儲存電路、時間數據、位元數目、輸出位元、偵測模式、輸出模式、頻率、時脈)前被冠以「第一」或「第二」係用以區隔該等用語。若未特別說明該等用 語之間具有順序,或前後文無法看出該等用語之間具有順序,則該等用語間的順序不受所冠以的「第一」或「第二」所限制。
本發明所提供的具深度資訊的影像感測晶片具有特殊的架構,即,SPAD陣列中的各影像感測單元係包含複數個SPAD單元。基於此一架構,可視實際的應用需求將各影像感測單元設定為當至少一個、至少二個或至少其他數目個SPAD單元被激發時,認定該影像感測單元IU偵測到光子。由於各影像感測單元可被設定為在多個SPAD單元被激發時才認定影像感測單元IU偵測到光子,故可避免因SPAD單元因周遭雜訊所造成的誤判。此外,影像感測晶片所包含的資料處理電路可針對第一時間數據進行壓縮,不僅能減少所需要的輸出頻寬,更可提高輸出速率。因此,本發明所提供的影像感測晶片能精準地進行光偵測以提供高精度的深度測量,且能快速地輸出測量結果。
上述各實施方式係用以例示性地說明本發明的部分實施態樣,以及闡釋本發明的技術特徵,而非用來限制本發明的保護範疇及範圍。任何本發明所屬技術領域中具有通常知識者可輕易完成的改變或均等性的安排均屬於本發明所主張的範圍,本發明的權利保護範圍以申請專利範圍為準。
1:影像感測晶片
11:SPAD陣列
12:時脈產生器
13:TDC模組
15:第一儲存電路
17:資料處理電路
19:第二儲存電路
CLK1:第一時脈
CLK2:第二時脈
CS:壓縮設定
IU_1、IU_2、......、IU_N:影像感測單元
L_1、L_N:鎖定訊號
S_1、S_2、......、S_N:影像感測訊號
ST:啟動訊號
T1_1、T1_2、......、T1_N:第一時間數據
T2_1、T2_2、......、T2_N:第二時間數據

Claims (12)

  1. 一種影像感測晶片,包含:一單光子崩潰二極體(Single Photon Avalanche Diode;SPAD)陣列,包含複數個影像感測單元,其中各該影像感測單元包含:複數個SPAD單元,其中各該SPAD單元在一掃描週期輸出一光子偵測結果;以及一決定電路,基於該等光子偵測結果產生一影像感測訊號;一時間數位轉換器(Time-to-Digital Converter;TDC)模組,因應該等影像感測訊號產生複數個第一時間數據,其中該TDC模組包含:複數個TDC單元,一對一地對應至該等影像感測單元;以及一總體定時產生器,因應一啟動訊號而產生複數個以不同時間長度延遲的震盪訊號,針對該等震盪訊號進行優先編碼以產生複數個第一輸出位元,且輸出該等第一輸出位元至該等TDC單元;其中,各該TDC單元或該總體定時產生器因應該等震盪訊號中的第一個而啟動計數,各該TDC單元具有因應對應的該影像感測訊號而停止變化的一第二輸出位元,且各該第一時間數據包含該等第一輸出位元與對應的該等第二輸出位元;一第一儲存電路,暫存該等第一時間數據;以及一資料處理電路,自該第一儲存電路讀入該等第一時間數據,且產生對應至該等第一時間數據的複數個第二時間數據。
  2. 如請求項1所述的影像感測晶片,其中當同一影像感測單元所對應的該等光子偵測結果有至少二個指出感應到光子時,對應的該影像感測訊號指出感應到光子。
  3. 如請求項1所述的影像感測晶片,其中當同一影像感測單元所對應的該等光子偵測結果有至少一個指出感應到光子時,對應的該影像感測訊號指出感應到光子。
  4. 如請求項1所數的影像感測晶片,其中各該決定電路係基於一控制訊號而選取複數個偵測模式其中之一,以基於對應的該等光子偵測結果而產生對應的該影像感測訊號。
  5. 如請求項1所述的影像感測晶片,其中該資料處理電路還將該等第一時間數據排序,以一第一位元數目記錄排序後的第一筆第一時間數據,且以一第二位元數目記錄排序後的第二筆至第N筆第一時間數據的每一筆與對應的前一筆第一時間數據的一差值,其中該第二位元數目小於該第一位元數目,且N為一正整數。
  6. 如請求項5所述的影像感測晶片,其中該資料處理電路還輸出一壓縮指示位元及該等第二時間數據。
  7. 如請求項6所述的影像感測晶片,還包含一第二儲存電路,其中該第二儲存電路暫存該壓縮指示位元及該等第二時間數據。
  8. 如請求項1所述的影像感測晶片,其中因應該等震盪訊號中的第一個而啟動計數者係各該TDC單元,且各該TDC單元因應對應的該影像感測訊號而停止計數並儲存對應至一計數結果的複數個第二輸出位元。
  9. 如請求項1所述的影像感測晶片,其中因應該等震盪訊號中的第一個而啟動計數者係該總體定時產生器,該總體定時產生器輸出該等第二輸出位元至該等TDC單元,且各該TDC單元因應對應的該影像感測訊號而停止更新對應的該等第二輸出位元。
  10. 如請求項8或9所述的影像感測晶片,其中該總體定時產生器還因應一調整訊號而調整該等時間長度。
  11. 如請求項1所述的影像感測晶片,其中該TDC模組還傳送至少一鎖定訊號,各該至少一鎖定訊號被傳送至該等影像感測單元其中之一,且各該至少一鎖定訊號用以使對應的該影像感測單元暫停偵測光子。
  12. 如請求項1所述的影像感測晶片,還包含:一時脈產生器,提供具有一第一頻率的一第一時脈至該TDC模組,且提供具有一第二頻率的一第二時脈至該資料處理電路。
TW111140148A 2022-10-22 2022-10-22 具深度資訊之影像感測晶片 TWI836678B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023093602A JP2024061597A (ja) 2022-10-22 2023-06-07 深度情報を有したイメージセンサチップ

Publications (2)

Publication Number Publication Date
TWI836678B true TWI836678B (zh) 2024-03-21
TW202418816A TW202418816A (zh) 2024-05-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220246783A1 (en) 2019-06-06 2022-08-04 Hi Llc Photodetector Systems with Low-Power Time-to-Digital Converter Architectures to Determine an Arrival Time of Photon at a Photodetector Based on Event Detection Time Window

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220246783A1 (en) 2019-06-06 2022-08-04 Hi Llc Photodetector Systems with Low-Power Time-to-Digital Converter Architectures to Determine an Arrival Time of Photon at a Photodetector Based on Event Detection Time Window

Similar Documents

Publication Publication Date Title
US9419635B2 (en) Time-to-digital converter and method therefor
US9639063B2 (en) Time to digital converter and applications thereof
US7206062B2 (en) Readout integrated circuit (ROIC) for laser detection and ranging (LADAR) system and method for using same
EP2387826B1 (en) Pixel sensor with combined light to frequency and ligth to time analogue digital conversion
US9948880B2 (en) Asynchronous multimode focal plane array
US20090112499A1 (en) Device for jitter measurement and method thereof
US6653962B2 (en) Superconducting dual function digitizer
EP1488244A1 (en) Timing measurement system and method using a component-invariant vernier delay line
CN111458695B (zh) 一种高速激光脉冲采样检测电路、系统及方法
US20190113605A1 (en) Multimode roic pixel with laser range finding (lrf) capability
US20060220664A1 (en) Optical trigger for PICA technique
Perenzoni et al. Design and characterization of a 43.2-ps and PVT-resilient TDC for single-photon imaging arrays
CN214756366U (zh) 用于量子通信系统的时间采集装置
TWI836678B (zh) 具深度資訊之影像感測晶片
JP3958200B2 (ja) 光検出装置
US8772697B2 (en) Photodetector device
TW202418816A (zh) 具深度資訊之影像感測晶片
JP2020511856A (ja) 低電力のアナログ−デジタル変換器
KR102213933B1 (ko) 시간 디지털 변환기 및 이를 포함하는 거리 측정 장치
US20240137671A1 (en) Image sensors chip with depth informatoin
JP2010091560A (ja) 高速サンプリング装置を用いた目標検出装置および方法
JP2024061597A (ja) 深度情報を有したイメージセンサチップ
KR100242972B1 (ko) 평판 디스플레이 장치의 트래킹 조정 회로
US20180123688A1 (en) Methods and devices for monitoring optical signals
Zheng et al. Design and implementation of Gm-APD array readout integrated circuit for infrared 3D imaging