TWI835854B

TWI835854B - 應用經組態以包括在類比至數位轉換器電路之電阻旋轉器電路之數位至類比轉換器

Info

Publication number: TWI835854B
Application number: TW108132429A
Authority: TW
Inventors: 柏特李普萊斯
Original assignee: 美商高通公司
Priority date: 2018-09-19
Filing date: 2019-09-09
Publication date: 2024-03-21
Also published as: WO2020060713A1; EP3853998A1; TW202030989A; CN112740557A; US10333544B1

Abstract

本發明揭示應用經組態以包括於類比至數位轉換器(ADC)電路中之電阻旋轉器電路之數位至類比轉換器(DAC)電路。在一個態樣中，一DAC電路包括多個DAC級，其中之每一者可經組態以產生對應於該DAC級內所選擇電阻的一或多個DAC類比信號。每一DAC級經組態以接收一對應頂部及底部電壓。每一DAC級經組態以基於該對應頂部電壓及該對應底部電壓以及該DAC級之該所選擇電阻而產生數個DAC類比信號。每一DAC級包括包含一電阻之一調整電路，該調整電路經組態以調整該對應DAC級之一電阻以使得該調整電路之該電阻與一下一DAC級之一電阻的一並聯組合維持在一理想電阻位準處。

Description

應用經組態以包括在類比至數位轉換器電路之電阻旋轉器電路之數位至類比轉換器

本發明之技術大體上係關於數位至類比轉換器(DAC)電路，且特定言之係關於應用經組態以包括於類比至數位轉換器(ADC)電路中之電阻電路的DAC電路。

數位至類比轉換器(DAC)電路為將數位代碼轉換成代表性類比信號之器件。舉例而言，經轉換類比信號可為先前藉由類比至數位轉換器(ADC)電路轉換成數位代碼之原來類比信號的重新產生。DAC電路之常見用途係將在媒體器件(例如電視、手機、MP3播放器等)中使用的音訊及視訊信號自類比信號表示轉換成數位信號表示，或反之亦然。

除了將藉由ADC電路產生之數位信號往回轉換成原來類比信號之外，DAC電路亦用於ADC電路內以輔助類比至數位轉換。舉例而言，一種類型之ADC電路為逐次近似(SA)閃爍ADC電路，其涉及級聯多個比較器以執行輸入電壓信號與在轉換程序期間產生的一系列類比信號的比較。在此類比較中使用之每一類比信號係藉由SA閃爍ADC電路應用的DAC電路來產生。輸入電壓信號與類比信號的每一比較之結果藉由SA閃爍ADC電路用以產生數位輸出信號之最終值。另一類型之ADC電路為逐次近似暫存器(SAR)ADC電路，其涉及執行類比輸入信號與轉換程序期間一系列所產生之類比信號的逐次比較。類似於SA閃爍ADC電路，在比較中使用的該系列類比信號係藉由DAC電路來產生。類比輸入信號與該系列所產生類比信號之每一比較的結果藉由SAR ADC電路用以產生數位信號之最終值。

隨著應用ADC電路的器件之功能複雜度持續增大，藉由此類ADC電路產生的數位信號之長度(亦即，位元之數目)亦增大。數位信號之長度的此增大通常導致ADC電路以及藉由ADC電路應用之DAC電路應用更多電路，從而導致較大區域消耗。然而，區域消耗之增大減少可用於器件內之其他電路的空間。

實施方式中揭示的態樣包括應用經組態以包括於類比至數位轉換器(ADC)電路中之電阻旋轉器電路之數位至類比轉換器(DAC)電路。在一個態樣中，DAC電路包括多個DAC級，其中之每一者可經組態以產生對應於DAC級之所選擇電阻的一或多個DAC類比信號。詳言之，每一DAC級經組態以接收對應頂部電壓及對應底部電壓。每一DAC級經組態以基於對應頂部電壓及對應底部電壓產生數個DAC類比信號。另外，一或多個DAC級包括包含一電阻之一調整電路，該調整電路經組態以調整該對應DAC級之一電阻以使得該調整電路之該電阻與一下一DAC級之一電阻的一並聯組合維持在一理想電阻位準處。與習知DAC電路相比，以此方式應用多個DAC級及調整電路導致DAC電路應用較少電路，且因此消耗較少區域。

就此而言，在一個態樣中，提供一多位元並聯SAR ADC電路，且該電路包含複數個SAR控制器電路。該複數個SAR控制器電路中之每一SAR控制器電路包含數個SAR暫存器電路。每一SAR暫存器電路經組態以接收一時脈信號，且回應於該時脈信號之對應循環，提供用於數位輸出信號之數位位元的數位信號。每一SAR暫存器電路進一步經組態以回應於時脈信號之對應下一循環，接收一對應數位位元，儲存該數位位元，並提供與該數位位元相關之數位信號。該數位位元係基於類比輸入信號與對應DAC類比信號之比較。多位元並聯SAR ADC電路進一步包含包含複數個DAC級之多輸出DAC電路。該複數個DAC級中之每一DAC級經組態以接收對應頂部電壓及對應底部電壓(其中該對應頂部電壓及該對應底部電壓之電壓範圍係基於參考電壓)，並基於對應頂部電壓、對應底部電壓及DAC級之電阻產生數個DAC類比信號。該複數個DAC級中之每一DAC級包含包含一電阻之一調整電路，該調整電路經組態以調整該對應DAC級之電阻以使得該調整電路之該電阻與一下一DAC級之一電阻的一並聯組合維持在一理想電阻位準處。多位元並聯SAR ADC電路進一步包含一比較電路。比較電路經組態以接收該數個DAC類比信號，接收類比輸入信號，並基於每一DAC類比信號與類比輸入信號的比較產生對應於該複數個SAR控制器電路中之每一SAR控制器電路的數位位元。所產生的每一數位位元共同地形成為類比輸入信號之數位表示的數位輸出信號。

在另一態樣中，提供一種用於將類比輸入信號轉換成數位輸出信號之方法，其中該數位輸出信號之多個數位位元經並行產生。該方法包含接收一參考電壓，接收一時脈信號，及回應於該時脈信號之對應循環而提供一數位信號。該方法亦包含回應於該時脈信號之對應下一循環而接收一對應數位位元，其中該數位位元係基於類比輸入信號與對應DAC類比信號之比較。該方法進一步包含回應於該時脈信號之對應下一循環而儲存該數位位元，及回應於該時脈信號之對應下一循環而提供與數位位元相關之數位信號。該方法亦包含接收對應頂部電壓及對應底部電壓，其中對應頂部電壓及對應底部電壓之電壓範圍係基於參考電壓。該方法進一步包含：基於對應頂部電壓、對應底部電壓及DAC級之電阻而產生數個DAC類比信號，其中DAC類比信號的數目等於數位信號的數目；調整對應DAC級之電阻使得調整電路之電阻與下一DAC級之電阻之並聯組合維持在理想電阻位準處；及基於每一對應DAC類比信號與類比輸入信號之比較而產生對應數位位元，其中所產生之每一數位位元共同地形成為類比輸入信號之數位表示的數位輸出信號。

在另一態樣中，提供一多位元並聯SA閃爍ADC電路，且該電路包含包含複數個DAC級之多輸出DAC電路。該複數個DAC級中之每一DAC級對應於複數個並聯比較器級中之一並聯比較器級。該複數個DAC級中之每一DAC級經組態以接收對應頂部電壓及對應底部電壓(其中對應頂部電壓及對應底部電壓之電壓範圍係基於參考電壓)，並基於對應頂部電壓、對應底部電壓及DAC級之電阻產生數個DAC類比信號，其中DAC類比信號的數目等於每一對應並聯比較器級中之比較器電路的數目。該複數個DAC級中之每一DAC級包含包含一電阻之一調整電路，該調整電路經組態以調整該對應DAC級之電阻以使得該調整電路之該電阻與一下一DAC級之一電阻的一並聯組合維持在一理想電阻位準處。多位元並聯SA閃爍ADC電路進一步包含包含複數個並聯比較器級之系統比較電路。該複數個並聯比較器級中之每一並聯比較器級包含數個比較器電路，其中每一並聯比較器級之比較器電路的數目等於以二(2)為底、以對應並聯比較器級之數位位元之數目為指數的冪值減去一(1)。每一比較器電路經組態以接收類比輸入信號，接收對應DAC類比信號，並產生數位信號。若類比輸入信號具有比對應DAC類比信號大的電壓，則數位信號具有邏輯高值，且若類比輸入信號具有比對應DAC類比信號小的電壓，則數位信號具有邏輯低值。系統比較電路經組態以基於每一對應數位信號產生對應於每一並聯比較器級的一或多個數位位元，其中該一或多個數位位元共同地形成為類比輸入信號之數位表示的數位輸出信號。

在另一態樣中，提供一種用於將類比輸入信號轉換成數位輸出信號之方法，其中並行判定數位輸出信號之多個數位位元。該方法包含接收參考電壓，接收對應頂部電壓及對應底部電壓(其中對應頂部電壓及對應底部電壓之電壓範圍係基於參考電壓)，及基於對應頂部電壓、對應底部電壓及DAC級之電阻產生數個DAC類比信號，其中DAC類比信號的數目等於數位信號之數目。該方法進一步包含：調整對應DAC級之電阻，使得調整電路之電阻與下一DAC級之電阻之並聯組合維持在理想電阻位準處；接收類比輸入信號；及在複數個並聯比較器級中產生一或多個數位信號。每一數位信號係藉由比較類比輸入信號與對應DAC類比信號而產生。若類比輸入信號具有比對應DAC類比信號大的電壓，則每一數位信號具有邏輯高值，且若類比輸入信號具有比對應DAC類比信號小的電壓，則每一數位信號具有邏輯低值。該方法亦包含基於該複數個並聯比較器級當中之對應並聯比較器級之一或多個數位信號產生對應於每一並聯比較器級的一或多個數位位元，其中該一或多個數位位元共同地形成為類比輸入信號之數位表示的數位輸出信號。

100:DAC電路

102(1)(1):DAC類比信號

102(1)(2):DAC類比信號

102(1)(3):DAC類比信號

102(1)(M):DAC類比信號

102(2)(1):DAC類比信號

102(2)(2):DAC類比信號

102(2)(3):DAC類比信號

102(2)(M):DAC類比信號

102(N-1)(1):DAC類比信號

102(N-1)(2):DAC類比信號

102(N-1)(3):DAC類比信號

102(N-1)(M):DAC類比信號

102(N)(1):DAC類比信號

102(N)(2):DAC類比信號

102(N)(3):DAC類比信號

102(N)(M):DAC類比信號

104(1):DAC級

104(2):DAC級

104(N-1):DAC級

104(N):DAC級

106(1)(1):電阻

106(1)(S):電阻

106(2)(1):電阻

106(2)(S):電阻

106(N-1)(1):電阻

106(N-1)(S):電阻

106(N)(1):電阻

106(N)(S):電阻

108(1):調整電路

108(2):調整電路

108(N-1):調整電路

108(N):調整電路

200:多位元並聯逐次近似暫存器(SAR)類比至數位轉換器(ADC)電路

202:DAC電路

204(1):SAR控制器電路

204(2):SAR控制器電路

204(3):SAR控制器電路

204(X-1):SAR控制器電路

204(X):SAR控制器電路

206(1)(1):SAR暫存器電路

206(1)(2):SAR暫存器電路

206(1)(3):SAR暫存器電路

206(1)(4):SAR暫存器電路

206(1)(5):SAR暫存器電路

206(1)(P-1):SAR暫存器電路

206(1)(P):SAR暫存器電路

206(2)(1):SAR暫存器電路

206(2)(2):SAR暫存器電路

206(2)(3):SAR暫存器電路

206(2)(4):SAR暫存器電路

206(2)(5):SAR暫存器電路

206(X-1)(1):SAR暫存器電路

206(X-1)(P-1):SAR暫存器電路

206(X-1)(P):SAR暫存器電路

206(X)(1):SAR暫存器電路

206(X)(P-1):SAR暫存器電路

206(X)(P):SAR暫存器電路

208(1)(1):數位信號

208(1)(2):數位信號

208(1)(3):數位信號

208(1)(4):數位信號

208(1)(5):數位信號

208(1)(P):數位信號

208(2)(1):數位信號

208(2)(2):數位信號

208(2)(3):數位信號

208(2)(4):數位信號

208(2)(5):數位信號

208(3)(1):數位信號

208(3)(2):數位信號

208(3)(3):數位信號

208(3)(4):數位信號

208(M-1)(1):數位信號

208(M-1)(P):數位信號

208(M)(1):數位信號

208(M)(P):數位信號

210(1):DAC類比信號

210(A):DAC類比信號

210(A-1):DAC類比信號

210(A-2):DAC類比信號

214:比較電路

300:程序

302:區塊

304:區塊

306:區塊

308:區塊

310:區塊

312:區塊

314:區塊

316:區塊

318:區塊

320:區塊

400:兩(2)位元並聯十(10)位元SAR ADC電路

402:多輸出DAC電路

404(1):DAC級

404(2):DAC級

404(3):DAC級

404(4):DAC級

406(1):開關

406(2):開關

406(3):開關

406(4):開關

406(5):開關

406(6):開關

406(7):開關

406(8):開關

406(9):開關

406(10):開關

408:分壓器電路

410(1):電阻

410(2):電阻

410(3):電阻

410(4):電阻

412(1):啟用信號

412(2):啟用信號

412(3):啟用信號

412(4):啟用信號

412(5):啟用信號

414(1):DAC選擇信號

414(2):DAC選擇信號

414(3):DAC選擇信號

414(4):DAC選擇信號

414(5):DAC選擇信號

416:或閘

417:SAR暫存器電路

418(1):輸入節點

418(2):輸入節點

419(1):DAC類比信號

419(2):DAC類比信號

419(3):DAC類比信號

420(1):比較器電路

420(2):比較器電路

420(3):比較器電路

420(4):比較器電路

420(5):比較器電路

420(6):比較器電路

420(7):比較器電路

422:溫度計至二元(TTB)電路

424(1):及閘

424(2):及閘

424(3):及閘

424(4):及閘

424(5):及閘

424(6):及閘

426(1):反相器

426(2):反相器

426(3):反相器

426(4):反相器

426(5):反相器

426(6):反相器

428(1):或閘

428(2):或閘

428(3):或閘

500:電阻旋轉器電路

502:解碼器電路

506(1):及閘

506(2):及閘

506(3):及閘

506(4):及閘

508(1):電阻選擇信號

508(2):電阻選擇信號

508(3):電阻選擇信號

508(4):電阻選擇信號

510(1):開關

510(2):開關

510(3):開關

510(4):開關

510(5):開關

510(6):開關

510(7):開關

510(8):開關

512(1):電阻

512(2):電阻

512(3):電阻

512(4):電阻

512(5):電阻

512(6):電阻

514(1)(1):第一節點

514(1)(2):第二節點

514(2)(1):第一節點

514(2)(2):第二節點

514(3)(1):第一節點

514(3)(2):第二節點

514(4)(1):第一節點

514(4)(2):第二節點

514(5)(1):第一節點

514(5)(2):第二節點

514(6)(1):第一節點

514(6)(2):第二節點

516:電阻

518(1):第一節點

518(2):第二節點

600:兩(2)位元並聯十(10)位元SAR ADC電路

602:多輸出DAC電路

604(1):DAC級

604(2):DAC級

604(3):DAC級

604(4):DAC級

606(1):開關

606(2):開關

606(3):開關

606(4):開關

606(5):開關

606(6):開關

606(7):開關

606(8):開關

608:分壓器電路

610(1):電阻

610(2):電阻

610(3):電阻

610(4):電阻

612:啟用信號

612(1):啟用信號

612(2):啟用信號

612(3):啟用信號

612(4):啟用信號

614:及閘

616:啟用信號

618:反相完成信號

619:反相器

620(1):級信號

620(2):級信號

620(3):級信號

624(1):多工器電路

624(2):多工器電路

624(3):多工器電路

628(1):DAC類比信號

628(2):DAC類比信號

628(3):DAC類比信號

630:DAC選擇信號

632:或閘

633:信號

634:補充輸出節點

636:D正反器電路

638(1):所選擇DAC類比信號

638(2):所選擇DAC類比信號

638(3):所選擇DAC類比信號

700:電阻旋轉器電路

706(1):及閘

706(2):及閘

706(3):及閘

706(4):及閘

708(1):電阻選擇信號

708(2):電阻選擇信號

708(3):電阻選擇信號

708(4):電阻選擇信號

710(1):反相器

710(2):反相器

710(3):反相器

710(4):反相器

712(1):或閘

712(2):或閘

712(3):或閘

712(4):或閘

714:相位信號

716(1):開關

716(2):開關

716(3):開關

716(4):開關

716(5):開關

716(6):開關

716(7):開關

716(8):開關

716(9):開關

716(10):開關

716(11):開關

716(12):開關

716(13):開關

716(14):開關

716(15):開關

800:三(3)位元並聯十二(12)位元SAR ADC電路

802:多輸出DAC電路

806(1):DAC選擇信號

806(2):DAC選擇信號

806(3):DAC選擇信號

806(4):DAC選擇信號

808(1):DAC級

808(2):DAC級

808(3):DAC級

810:分壓器電路

812(1):DAC類比信號

812(2):DAC類比信號

812(3):DAC類比信號

812(4):DAC類比信號

812(5):DAC類比信號

812(6):DAC類比信號

812(7):DAC類比信號

812(8):DAC類比信號

814(1):開關

814(2):開關

814(3):開關

814(4):開關

814(5):開關

814(6):開關

814(7):開關

816(1):電阻

816(2):電阻

816(3):電阻

816(4):電阻

816(5):電阻

816(6):電阻

816(7):電阻

816(8):電阻

818:比較電路

820:TTB電路

900:電阻旋轉器電路

902:解碼器電路

904(1):開關

904(2):開關

904(3):開關

904(4):開關

904(5):開關

904(6):開關

904(7):開關

904(8):開關

904(9):開關

904(10):開關

904(11):開關

904(12):開關

904(13):開關

904(14):開關

904(15):開關

904(16):開關

908:相位信號

1000:多位元並聯SA閃爍ADC電路

1002:多輸出DAC電路

1004(1):DAC級

1004(2):DAC級

1004(3):DAC級

1004(4):DAC級

1006(1)(1):DAC類比信號

1006(1)(2):DAC類比信號

1006(1)(3):DAC類比信號

1006(2)(1):DAC類比信號

1006(2)(2):DAC類比信號

1006(2)(3):DAC類比信號

1006(3)(1):DAC類比信號

1006(3)(2):DAC類比信號

1006(3)(3):DAC類比信號

1006(4)(1):DAC類比信號

1006(4)(2):DAC類比信號

1006(4)(3):DAC類比信號

1008(1):並聯比較器級

1008(2):並聯比較器級

1008(3):並聯比較器級

1008(4):並聯比較器級

1010:系統比較電路

1011:電阻

1012(1)(1):比較器電路

1012(1)(2):比較器電路

1012(1)(3):比較器電路

1012(2)(1):比較器電路

1012(2)(2):比較器電路

1012(2)(3):比較器電路

1012(3)(1):比較器電路

1012(3)(2):比較器電路

1012(3)(3):比較器電路

1012(4)(1):比較器電路

1012(4)(2):比較器電路

1012(4)(3):比較器電路

1014(1)(1):數位信號

1014(1)(2):數位信號

1014(1)(3):數位信號

1014(2)(1):數位信號

1014(2)(2):數位信號

1014(2)(3):數位信號

1014(3)(1):數位信號

1014(3)(2):數位信號

1014(3)(3):數位信號

1016:TTB電路

1018(1)(1):及閘

1018(1)(2):及閘

1018(2)(1):及閘

1018(2)(2):及閘

1018(3)(1):及閘

1018(3)(2):及閘

1018(4)(1):及閘

1018(4)(2):及閘

1020(1)(1):反相器

1020(1)(2):反相器

1020(2)(1):反相器

1020(2)(2):反相器

1020(3)(1):反相器

1020(3)(2):反相器

1020(4)(1):反相器

1020(4)(2):反相器

1022(1)(1):或閘

1022(1)(2):或閘

1022(2)(1):或閘

1022(2)(2):或閘

1022(3)(1):或閘

1022(3)(2):或閘

1022(4)(1):或閘

1022(4)(2):或閘

1024:電阻旋轉器電路

1026:解碼器電路

1028(1):反相器

1028(2):反相器

1028(3):反相器

1028(4):反相器

1030(1):開關

1030(2):開關

1030(3):開關

1030(4):開關

1030(5):開關

1030(6):開關

1030(7):開關

1030(8):開關

1030(9):開關

1030(10):開關

1030(11):開關

1030(12):開關

1032(1):電阻

1032(2):電阻

1032(3):電阻

1032(4):電阻

1034:調整電路

1100:程序

1102:區塊

1104:區塊

1106:區塊

1108:區塊

1110:區塊

1112:區塊

1114:區塊

1200:非並聯SA閃爍ADC電路

1202:多輸出DAC電路

1204(1):DAC級

1204(2):DAC級

1204(3):DAC級

1204(4):DAC級

1204(5):DAC級

1204(6):DAC級

1204(7):DAC級

1204(8):DAC級

1206(1):對應DAC類比信號

1206(2):對應DAC類比信號

1206(3):對應DAC類比信號

1206(4):對應DAC類比信號

1206(5):對應DAC類比信號

1206(6):對應DAC類比信號

1206(7):對應DAC類比信號

1206(8):對應DAC類比信號

1208:對應數位信號

1208':對應反相數位信號

1208(1):對應數位信號

1208(2):對應數位信號

1208(3):對應數位信號

1208(4):對應數位信號

1208(5):對應數位信號

1208(6):對應數位信號

1208(7):對應數位信號

1208(8):對應數位信號

1210(1):對應比較電路

1210(2):對應比較電路

1210(3):對應比較電路

1210(4):對應比較電路

1210(5):對應比較電路

1210(6):對應比較電路

1210(7):對應比較電路

1210(8):對應比較電路

1212(1):緩衝器

1212(2):緩衝器

1212(3):緩衝器

1212(4):緩衝器

1212(5):緩衝器

1212(6):緩衝器

1212(7):緩衝器

1212(8):緩衝器

1214:電阻

1300A:電阻旋轉器電路

1300B:電阻旋轉器電路

1302A:反相器

1304A(1):開關

1304A(2):開關

1304A(3):開關

1304A(4):開關

1304A(5):開關

1304A(6):開關

1304B(1):開關

1304B(2):開關

1304B(3):開關

1304B(4):開關

1304B(5):開關

1304B(6):開關

1304B(7):開關

1304B(8):開關

1306A(1):電阻

1306A(2):電阻

1306B:電阻

1308A:調整電路

1308B:調整電路

1400A:非並聯SA閃爍ADC電路

1400B:非並聯SA閃爍ADC電路

1402A:多輸出DAC電路

1402B:多輸出DAC電路

1404A(1):比較器電路

1404A(2):比較器電路

1404A(3):比較器電路

1404A(4):比較器電路

1404B(1):比較器電路

1404B(2):比較器電路

1404B(3):比較器電路

1404B(4):比較器電路

1406A(1):緩衝器

1406A(2):緩衝器

1406A(3):緩衝器

1406A(4):緩衝器

1406B(1):緩衝器

1406B(2):緩衝器

1406B(3):緩衝器

1406B(4):緩衝器

1408A(1):DAC類比信號

1408A(2):DAC類比信號

1408A(3):DAC類比信號

1408A(4):DAC類比信號

1408B(1):DAC類比信號

1408B(2):DAC類比信號

1408B(3):DAC類比信號

1408B(4):DAC類比信號

1410A(1):電阻

1410A(2):電阻

1410A(3):電阻

1410A(4):電阻

1410A(5):電阻

1410A(6):電阻

1410A(7):電阻

1410A(8):電阻

1410A(9):電阻

1410A(10):電阻

1410A(11):電阻

1410A(12):電阻

1410A(13):電阻

1410A(14):電阻

1410A(15):電阻

1410A(16):電阻

1410B(1):電阻

1410B(2):電阻

1410B(3):電阻

1410B(4):電阻

1410B(5):電阻

1410B(6):電阻

1410B(7):電阻

1410B(8):電阻

1410B(9):電阻

1410B(10):電阻

1410B(11):電阻

1410B(12):電阻

1410B(13):電阻

1410B(14):電阻

1410B(15):電阻

1410B(16):電阻

1412A(1):反相器

1412A(2):反相器

1412A(3):反相器

1412B(1):反相器

1412B(2):反相器

1412B(3):反相器

1414A(1):開關

1414A(2):開關

1414A(3):開關

1414A(4):開關

1414A(5):開關

1414A(6):開關

1414A(7):開關

1414A(8):開關

1414A(9):開關

1414A(10):開關

1414A(11):開關

1414A(12):開關

1414A(13):開關

1414A(14):開關

1414B(1):開關

1414B(2):開關

1414B(3):開關

1414B(4):開關

1414B(5):開關

1414B(6):開關

1414B(7):開關

1414B(8):開關

1414B(9):開關

1414B(10):開關

1414B(11):開關

1414B(12):開關

1414B(13):開關

1414B(14):開關

1414B(15):開關

1414B(16):開關

1414B(17):開關

1414B(18):開關

1414B(19):開關

1414B(20):開關

1414B(21):開關

1414B(22):開關

1416A(1):及閘

1416A(2):及閘

1416A(3):及閘

1416A(4):及閘

1416A(5):及閘

1416A(6):及閘

1416A(7):及閘

1416A(8):及閘

1416A(9):及閘

1416A(10):及閘

1416A(11):及閘

1416A(12):及閘

1500:三(3)排組單輸出DAC電路/單輸出DAC電路

1502(1):排組

1502(2):排組

1502(3):排組

1504(1):電阻

1504(2):電阻

1504(3):電阻

1504(4):電阻

1504(5):電阻

1504(6):電阻

1504(7):電阻

1504(8):電阻

1504(9):電阻

1504(10):電阻

1504(11):電阻

1504(12):電阻

1504(13):電阻

1504(14):電阻

1504(15):電阻

1504(16):電阻

1504(17):電阻

1504(18):電阻

1504(19):電阻

1504(20):電阻

1504(21):電阻

1504(22):電阻

1504(23):電阻

1504(24):電阻

1504(25):電阻

1504(26):電阻

1504(27):電阻

1504(28):電阻

1504(29):電阻

1504(30):電阻

1504(31):電阻

1504(32):電阻

1504(33):電阻

1504(34):電阻

1504(35):電阻

1504(36):電阻

1504(37):電阻

1504(38):電阻

1504(39):電阻

1504(40):電阻

1506(1):內部開關

1506(2):內部開關

1506(3):內部開關

1506(4):內部開關

1506(5):內部開關

1506(6):內部開關

1506(7):內部開關

1506(8):內部開關

1506(9):內部開關

1506(10):內部開關

1506(11):內部開關

1506(12):內部開關

1506(13):內部開關

1506(14):內部開關

1506(15):內部開關

1506(16):內部開關

1508(1):外部開關

1508(2):外部開關

1508(3):外部開關

1508(4):外部開關

1508(5):外部開關

1508(6):外部開關

1508(7):外部開關

1508(8):外部開關

1508(9):外部開關

1508(10):外部開關

1508(11):外部開關

1508(12):外部開關

1508(13):外部開關

1508(14):外部開關

1508(15):外部開關

1508(16):外部開關

1510(1):開關

1510(2):開關

1510(3):開關

1510(4):開關

1510(5):開關

1510(6):開關

1510(7):開關

1510(8):開關

1512:DAC類比信號

1600:三(3)排組多輸出DAC電路/多輸出DAC電路

1602(1):排組

1602(2):排組

1602(3):排組

1604(1):開關

1604(2):開關

1604(3):開關

1604(4):開關

1604(5):開關

1604(6):開關

1606(1):DAC類比信號

1606(2):DAC類比信號

1606(3):DAC類比信號

1606(4):DAC類比信號

1606(5):DAC類比信號

1606(6):DAC類比信號

1606(7):DAC類比信號

1700:電阻旋轉器電路

1702:解碼電路

1704(1):反相器

1704(2):反相器

1704(3):反相器

1704(4):反相器

1706(1):電阻

1706(2):電阻

1706(3):電阻

1708(1):開關

1708(2):開關

1708(3):開關

1708(4):開關

1708(5):開關

1708(6):開關

1708(7):開關

1708(8):開關

1708(9):開關

1708(10):開關

1708(11):開關

1708(12):開關

1710(1):可調整電阻

1710(2):可調整電阻

1800:電阻旋轉器電路

1802:解碼電路

1804(1):電阻

1804(2):電阻

1804(3):電阻

1804(4):電阻

1804(5):電阻

1804(6):電阻

1806(1):開關

1806(2):開關

1806(3):開關

1806(4):開關

1806(5):開關

1806(6):開關

1806(7):開關

1806(8):開關

1808(1):可調整電阻

1808(2):可調整電阻

1900:多輸出DAC電路

1902(1):電阻旋轉器電路

1902(2):電阻旋轉器電路

1902(3):電阻旋轉器電路

1902(4):電阻旋轉器電路

1904(1):DAC級

1904(2):DAC級

1904(3):DAC級

1904(4):DAC級

1906(1):電阻

1906(2):電阻

1906(3):電阻

1906(4):電阻

1908(1)(1):對應開關

1908(1)(2):對應開關

1908(1)(3):對應開關

1908(1)(4):對應開關

1908(1)(5):對應開關

1908(1)(6):對應開關

1908(1)(7):對應開關

1908(1)(8):對應開關

1908(2)(1):對應開關

1908(2)(2):對應開關

1908(2)(3):對應開關

1908(2)(4):對應開關

1908(2)(5):對應開關

1908(2)(6):對應開關

1908(2)(7):對應開關

1908(2)(8):對應開關

1908(3)(1):對應開關

1908(3)(2):對應開關

1908(3)(3):對應開關

1908(3)(4):對應開關

1908(3)(5):對應開關

1908(3)(6):對應開關

1908(3)(7):對應開關

1908(3)(8):對應開關

1908(4)(1):對應開關

1908(4)(2):對應開關

1908(4)(3):對應開關

1908(4)(4):對應開關

1908(4)(5):對應開關

1908(4)(6):對應開關

1908(4)(7):對應開關

1908(4)(8):對應開關

1910:分壓器

1912(1):電阻

1912(2):電阻

1914:電阻

1916:單輸出DAC類比信號

2000A:單輸出DAC電路/十(10)位元單輸出DAC電路

2000B:單輸出DAC電路/十(10)位元單輸出DAC電路

2000C:單輸出DAC電路/十(10)位元單輸出DAC電路

2002A(1):DAC級

2002A(2):DAC級

2002A(3):DAC級

2002A(4):DAC級

2002A(5):DAC級

2002A(6):DAC級

2002A(7):DAC級

2002A(8):DAC級

2002A(9):DAC級

2002A(10):DAC級

2002B(1):DAC級

2002B(2):DAC級

2002B(3):DAC級

2002B(4):DAC級

2002B(5):DAC級

2002B(6):DAC級

2002C(1):DAC級

2002C(21):DAC級

2002C(3):DAC級

2002C(4):DAC級

2004A:解碼電路

2004B(1):解碼電路

2004B(2):解碼電路

2004B(3):解碼電路

2004B(4):解碼電路

2004B(5):解碼電路

2004C(1):解碼電路

2004C(2):解碼電路

2004C(3):解碼電路

2004C(4):解碼電路

2006A(1):反相器

2006A(2):反相器

2006A(3):反相器

2006A(4):反相器

2008A(1):電阻

2008A(2):電阻

2008A(3):電阻

2008B(1):電阻

2008B(2):電阻

2008C(1):電阻

2008C(2):電阻

2008C(3):電阻

2008C(4):電阻

2008C(5):電阻

2008C(6):電阻

2008C(7):電阻

2008C(8):電阻

2008C(9):電阻

2008C(10):電阻

2008C(11):電阻

2008C(12):電阻

2008C(13):電阻

2008C(14):電阻

2008C(15):電阻

2008C(16):電阻

2008C(17):電阻

2010A(1):開關

2010A(2):開關

2010A(3):開關

2010A(4):開關

2010A(5):開關

2010A(6):開關

2010A(7):開關

2010A(8):開關

2010A(9):開關

2010A(10):開關

2010A(11):開關

2010A(12):開關

2010C(1):開關

2010C(2):開關

2010C(3):開關

2010C(4):開關

2010C(5):開關

2010C(6):開關

2010C(7):開關

2010C(8):開關

2010C(9):開關

2010C(10):開關

2010C(11):開關

2010C(12):開關

2010C(13):開關

2010C(14):開關

2010C(15):開關

2010C(16):開關

2012A(2):反相器

2012A(3):反相器

2012A(4):反相器

2012A(5):反相器

2012A(6):反相器

2012A(7):反相器

2012A(8):反相器

2012A(9):反相器

2014A(2):電阻

2014A(3):電阻

2014A(4):電阻

2014A(5):電阻

2014A(6):電阻

2014A(7):電阻

2014A(8):電阻

2014A(9):電阻

2016A(2)(1):開關

2016A(2)(2):開關

2016A(2)(3):開關

2016A(3)(1):開關

2016A(3)(2):開關

2016A(3)(3):開關

2016A(4)(1):開關

2016A(4)(2):開關

2016A(4)(3):開關

2016A(5)(1):開關

2016A(5)(2):開關

2016A(5)(3):開關

2016A(6)(1):開關

2016A(6)(2):開關

2016A(6)(3):開關

2016A(6)(4):開關

2016A(6)(5):開關

2016A(7)(1):開關

2016A(7)(2):開關

2016A(7)(3):開關

2016A(7)(4):開關

2016A(7)(5):開關

2016A(8)(1):開關

2016A(8)(2):開關

2016A(8)(3):開關

2016A(8)(4):開關

2016A(8)(5):開關

2016A(9)(1):開關

2016A(9)(2):開關

2016A(9)(3):開關

2016A(9)(4):開關

2016A(9)(5):開關

2017(2):可調整電阻

2017(3):可調整電阻

2017(4):可調整電阻

2017(5):可調整電阻

2017(6):可調整電阻

2017(7):可調整電阻

2017(8):可調整電阻

2017(9):可調整電阻

2018A:分壓器

2018B:分壓器

2020A(1):電阻

2020A(2):電阻

2022A:DAC類比信號

2100:多輸出DAC電路

2102(1):DAC級

2102(2):DAC級

2102(3):DAC級

2102(4):DAC級

2104(1):開關

2104(2):開關

2104(3):開關

2104(4):開關

2104(5):開關

2104(6):開關

2104(7):開關

2104(8):開關

2106:分壓器電路

2108(1):電阻

2108(2):電阻

2108(3):電阻

2108(4):電阻

2108(5):電阻

2108(6):電阻

2108(7):電阻

2108(8):電阻

2110(1):調整電路

2110(2):調整電路

2110(3):調整電路

2112(1):輸入節點

2112(2):輸入節點

2114(1):DAC類比信號

2114(2):DAC類比信號

2114(3):DAC類比信號

2114(4):DAC類比信號

2114(5):DAC類比信號

2114(6):DAC類比信號

2114(7):DAC類比信號

2200:三(3)位元並聯十二(12)位元SAR ADC電路

2202:多輸出DAC電路

2204:基於SA閃爍之比較電路

2206(1):SAR控制器電路

2206(2):SAR控制器電路

2206(3):SAR控制器電路

2208(1)(1):SAR暫存器電路

2208(1)(2):SAR暫存器電路

2208(1)(3):SAR暫存器電路

2208(1)(4):SAR暫存器電路

2208(2)(1):SAR暫存器電路

2208(2)(2):SAR暫存器電路

2208(2)(3):SAR暫存器電路

2208(2)(4):SAR暫存器電路

2208(3)(1):SAR暫存器電路

2208(3)(2):SAR暫存器電路

2208(3)(3):SAR暫存器電路

2208(3)(4):SAR暫存器電路

2210(1):DAC選擇信號

2210(2):DAC選擇信號

2210(3):DAC選擇信號

2210(4):DAC選擇信號

2212:選擇電路

2214(1):多工器電路

2214(2):多工器電路

2214(3):多工器電路

2214(4):多工器電路

2214(5):多工器電路

2214(6):多工器電路

2214(7):多工器電路

2214(8):多工器電路

2214(9):多工器電路

2214(10):多工器電路

2214(11):多工器電路

2214(12):多工器電路

2216(1):DAC級

2216(2):DAC級

2216(3):DAC級

2216(4):DAC級

2216(5):DAC級

2216(6):DAC級

2216(7):DAC級

2216(8):DAC級

2216(9):DAC級

2216(10):DAC級

2216(11):DAC級

2216(12):DAC級

2218(1):比較器信號

2218(2):比較器信號

2218(3):比較器信號

2220(1):比較電路

2220(2):比較電路

2220(3):比較電路

2222(1):電阻選擇信號

2222(2):電阻選擇信號

2222(3):電阻選擇信號

2222(4):電阻選擇信號

2222(5):電阻選擇信號

2222(6):電阻選擇信號

2222(7):電阻選擇信號

2222(8):電阻選擇信號

2222(9):電阻選擇信號

2222(10):電阻選擇信號

2222(11):電阻選擇信號

2222(12):電阻選擇信號

2224(1):DAC類比信號

2224(2):DAC類比信號

2224(3):DAC類比信號

2300:電阻旋轉器電路

2302:反相器

2304:電阻

2306(1):開關

2306(2):開關

2306(3):開關

2306(4):開關

2306(5):開關

2306(6):開關

2306(7):開關

2306(8):開關

2306(9):開關

2308:電阻

2400:電阻旋轉器電路

2402:解碼器電路

2406(1):及閘

2406(2):及閘

2406(3):及閘

2406(4):及閘

2406(5):及閘

2406(6):及閘

2406(7):及閘

2406(8):及閘

2410(1):電阻選擇信號

2410(2):電阻選擇信號

2410(3):電阻選擇信號

2410(4):電阻選擇信號

2410(5):電阻選擇信號

2410(6):電阻選擇信號

2410(7):電阻選擇信號

2410(8):電阻選擇信號

2412(1):開關

2412(2):開關

2412(3):開關

2412(4):開關

2412(5):開關

2412(6):開關

2412(7):開關

2412(8):開關

2412(9):開關

2412(10):開關

2412(11):開關

2412(12):開關

2412(13):開關

2412(14):開關

2412(15):開關

2412(16):開關

2414(1):電阻

2414(2):電阻

2414(3):電阻

2414(4):電阻

2414(5):電阻

2414(6):電阻

2414(7):電阻

2414(8):電阻

2414(9):電阻

2414(10):電阻

2414(11):電阻

2414(12):電阻

2414(13):電阻

2414(14):電阻

2500:基於處理器之系統

2502:中央處理單元(CPU)

2504:處理器

2506:快取記憶體

2508:系統匯流排

2510:記憶體控制器

2512:記憶體系統

2514:輸入器件

2516:輸出器件

2518:網路介面器件

2520:顯示控制器

2522:網路

2524(0):記憶體單元

2524(P):記憶體單元

2526:顯示器

2528:視訊處理器

2600:無線通信器件

2602:積體電路(IC)

2604:收發器

2606:資料處理器

2608:傳輸器

2610:接收器

2612(1):數位至類比轉換器(DAC)

2612(2):數位至類比轉換器(DAC)

2614(1):低通濾波器

2614(2):低通濾波器

2616(1):放大器(AMP)

2616(2):放大器(AMP)

2618:增頻轉換器

2620(1):混頻器

2620(2):混頻器

2622:TX LO信號產生器

2624:經增頻轉換信號

2626:濾波器

2628:功率放大器(PA)

2630:雙工器或開關

2632:天線

2634:低雜訊放大器(LNA)

2636:濾波器

2638(1):降頻轉換混頻器

2638(2):降頻轉換混頻器

2640:RX LO信號產生器

2642(1):放大器(AMP)

2642(2):放大器(AMP)

2644(1):低通濾波器

2644(2):低通濾波器

2646(1):ADC

2646(2):ADC

2648:TX鎖相迴路(PLL)電路

2650:RX PLL電路

BOT:底部電壓輸入節點

BOT_OUT:底部電壓輸出節點

CLK:時脈信號

CONTROL:控制信號

D1:數位選擇位元/輸入埠

D2:數位選擇位元/輸入埠

D3:數位選擇位元/輸入埠

D4:數位選擇位元/輸入埠

DG(1):數位位元

DG(2):數位位元

DG(3):數位位元

DG(4):數位位元

DG(5):數位位元

DG(6):數位位元

DG(7):數位位元

DG(8):數位位元

DG(9):數位位元

DG(10):數位位元

DG(11):數位位元

DG(12):數位位元

DG(Y):數位位元

DG(X):數位位元

DG(X-1):數位位元

DG(X-2):數位位元

DOUT:數位輸出信號

DONE:完成信號

DS(1):解碼信號

DS(2):解碼信號

DS(3):解碼信號

DS(4):解碼信號

DS(5):解碼信號

DS(6):解碼信號

DS(7):解碼信號

DS(8):解碼信號

DS'(1):對應反相解碼信號

DS'(2):對應反相解碼信號

DS'(3):對應反相解碼信號

DS'(4):對應反相解碼信號

DSI(1):反相解碼信號

DSI(2):反相解碼信號

DSI(3):反相解碼信號

DSI(4):反相解碼信號

EN:啟用輸入節點

EN(1):對應啟用信號

EN(2):對應啟用信號

EN(3):對應啟用信號

R(1):電阻

R(2):電阻

RA:電壓輸出節點

RA(1):輸出節點

RA(2):輸出節點

RA(3):輸出節點

RA(4):輸出節點

Ra(1):輸出節點

Ra(2):輸出節點

Ra(N-1):輸出節點

Ra(N):輸出節點

RADJ1:電阻

RADJ2:電阻

RADJ3:電阻

RADJ4:電阻

RADJ5:電阻

RADJ6:電阻

RADJ7:電阻

RADJ8:電阻

RADJ9:電阻

RADJN-1:電阻

RADJN:電阻

RB:電壓輸出節點

RB(1):輸出節點

RB(2):輸出節點

RB(3):輸出節點

RB(4):輸出節點

RBOT:輸入埠

Rbot(1):輸入埠

Rbot(2):輸入埠

Rbot(N-1):輸入埠

Rbot(N):輸入埠

Rb(1):輸出節點

Rb(2):輸出節點

Rb(N-1):輸出節點

Rb(N):輸出節點

RbypA(1):頂部旁路節點

RbypA(2):頂部旁路節點

RbypA(N-1):頂部旁路節點

RbypA(N):頂部旁路節點

RbypB(1):底部旁路節點

RbypB(2):底部旁路節點

RbypB(N-1):底部旁路節點

RbypB(N):底部旁路節點

REQ(1):輸入阻抗

REQ(2):輸入阻抗

REQ(N-1):輸入阻抗

REQ(N):輸入阻抗

RTOP:輸入埠

Rtop(1):輸入埠

Rtop(2):輸入埠

Rtop(N-1):輸入埠

Rtop(N):輸入埠

R(N):電阻

R(N-1):電阻

S0:輸入節點

S1:輸入節點

S2:輸入節點

SEL:選擇信號

START:開始信號

TOP:接收頂部電壓輸入節點

TOP_OUT:頂部電壓輸出節點

VBO(1):底部輸出電壓

VBO(2):底部輸出電壓

VBO(3):底部輸出電壓

VBO(4):底部輸出電壓

VBOT:底部電壓

VBOT':下一級底部電壓

VBOT(1):底部電壓

VBOT(2):底部電壓

VBOT(3):底部電壓

VBOT(4):底部電壓

VBOT(5):底部電壓

VBOT(6):底部電壓

VBOT(7):底部電壓

VBOT(8):底部電壓

VBOT(N-1):底部電壓

VBOT(N):底部電壓

VDAC1:DAC電壓

VDAC2:DAC電壓

VDAC3:DAC電壓

VDAC(1):DAC電壓

VDAC(2):DAC電壓

VDAC(3):DAC電壓

VDIV2:輸出埠

VDIV4:輸出埠

VDIV8:輸出埠

VDIV16:輸出埠

VIN:類比輸入信號

VREF:參考電壓

VTO(1):頂部輸出電壓

VTO(2):頂部輸出電壓

VTO(3):頂部輸出電壓

VTO(4):頂部輸出電壓

VTOP:頂部電壓

VTOP':下一級頂部電壓

VTOP(1):頂部電壓

VTOP(2):頂部電壓

VTOP(3):頂部電壓

VTOP(4):頂部電壓

VTOP(5):頂部電壓

VTOP(6):頂部電壓

VTOP(7):頂部電壓

VTOP(8):頂部電壓

VTOP(N-1):頂部電壓

VTOP(N):頂部電壓

圖1為經組態以產生一或多個DAC類比信號的例示性數位至類比轉換器(DAC)電路之方塊圖；圖2為例示性多位元並聯逐次近似暫存器(SAR)類比至數位轉換器(ADC)電路之圖式；圖3為說明可藉由圖2之多位元並聯SAR ADC電路執行以將類比輸入信號轉換成數位輸出信號的例示性程序之流程圖，其中數位輸出信號之多個數位位元經並行產生；圖4A及圖4B說明應用例示性多輸出DAC電路之例示性兩(2)位元並聯十(10)位元SAR ADC電路的電路圖；圖5為可用於圖4B之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖6A至圖6C說明應用例示性多輸出DAC電路的另一例示性兩(2)位元並聯十(10)位元SAR ADC電路之電路圖；圖7為可用於圖6B之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖8A至圖8C說明應用例示性多輸出DAC電路的例示性三(3)位元並聯十二(12)位元SAR ADC電路之電路圖；圖9為可用於圖8B之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖10A為應用多輸出DAC電路之例示性多位元並聯SA閃爍 ADC電路的電路圖；圖10B為可用於圖10A之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖11為說明可藉由圖10A之多位元並聯SA閃爍ADC電路執行以將類比輸入信號轉換成數位輸出信號的例示性程序之流程圖；圖12為應用多輸出DAC電路之例示性逐次近似(SA)閃爍ADC電路之電路圖；圖13A為可用於圖12之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖13B為可用於圖12之多輸出DAC電路之每一DAC級的另一例示性電阻旋轉器電路之電路圖；圖14A為應用另一類型之多輸出DAC電路的另一例示性SA閃爍ADC電路之電路圖；圖14B為應用另一類型之多輸出DAC電路的另一例示性SA閃爍ADC電路之電路圖；圖15為使用「電阻旋轉器」作為前兩個電阻排組之例示性三(3)排組單輸出DAC電路的電路圖；圖16為自圖15中之三(3)排組單輸出DAC電路演進的例示性三(3)排組多輸出DAC電路之電路圖；圖17為應用可用於多輸出DAC電路之每一DAC級的「插入」方法之例示性電阻旋轉器電路之電路圖；圖18為應用可用於多輸出DAC電路之每一DAC級的「短接」方法的例示性電阻旋轉器電路之電路圖；圖19為應用可用於多輸出DAC電路之每一DAC級的「重排」方法的例示性電阻旋轉器電路之電路圖；圖20A及圖20B說明例示性單輸出DAC電路的電路圖；圖20C為另一例示性單輸出DAC電路之電路圖；圖20D為另一例示性單輸出DAC電路之電路圖；圖21為可用於SAR ADC電路之例示性多輸出DAC電路的電路圖；圖22A及圖22B說明應用多輸出DAC電路及基於SA閃爍比較電路的例示性多位元並聯SAR ADC電路之電路圖；圖23為可用於圖22A及圖22B之多輸出DAC電路之每一DAC級的例示性電阻旋轉器電路之電路圖；圖24為應用可用於多輸出DAC電路之每一DAC級的「短接」方法的另一例示性電阻旋轉器電路之電路圖；圖25為可包括圖1之DAC電路之元件的例示性基於處理器之系統之方塊圖；且圖26為包括形成於積體電路(IC)中之射頻(RF)組件的例示性無線通信器件之方塊圖，其中RF組件可包括應用圖1之DAC電路的元件。

優先權主張

本專利申請案主張2018年9月19日申請之名為「DIGITAL-TO-ANALOG CONVERTER(DAC)CIRCUITS EMPLOYING RESISTOR ROTATOR CIRCUITS CONFIGURED TO BE INCLUDED IN ANALOG- TO-DIGITAL CONVERTER(ADC)CIRCUITS」且讓與給本受讓人並特此以引用的方式明確地併入本文中的申請案第16/135,985號之優先權。

現參看附圖，描述本發明之若干例示性態樣。字「例示性」在本文中用以意謂「充當實例、例子或說明」。在本文中經描述為「例示性」之任何態樣未必被認作較其他態樣更佳或更有利。

就此而言，圖1說明經組態以產生多個DAC類比信號102(1)(1)至102(N)(M)的例示性DAC電路100。詳言之，DAC電路100包括DAC級104(1)至104(N)，其中每一DAC級104(1)至104(N)可經組態以產生一或多個DAC類比信號102(1)(1)至102(N)(M)。每一DAC級104(1)至104(N)經組態以分別接收輸入埠Rtop(1)至Rtop(N)、Rbot(1)至Rbot(N)上的對應頂部電壓VTOP(1)至VTOP(N)以及對應底部電壓VBOT(1)至VBOT(N)。對應頂部電壓VTOP(1)至VTOP(N)及底部電壓VBOT(1)至 VBOT(N)的電壓範圍係基於參考電壓VREF。每一DAC級104(1)至104(N)具有控制經遞送至下一DAC級104(1)至104(N)的各別頂部電壓VTOP(1)至VTOP(N)及對應底部電壓VBOT(1)至VBOT(N)的電阻R(1)至R(N)。就此而言，每一DAC級104(1)至104(N)將在各別所接收頂部電壓VTOP(1)至VTOP(N)與對應底部電壓VBOT(1)至VBOT(N)之間的其所接收電壓分成跨越每一DAC級104(1)至104(N)中之各別複數個電阻106(1)(1)至106(N)(S)劃分的電壓之子範圍。每一DAC級104(1)至104(N-1)接著經組態以選擇特定電阻106(1)(1)至106(N)(S)以提供所選擇電壓子範圍以提供頂部電壓VTOP(2)至VTOP(N)及對應底部電壓VBOT(2)至VBOT(N)至下一DAC級104(2)至104(N)。DAC級104(1)至104(N-1)經組態以基於所接收控制信號CTL及選擇信號SEL而選擇各別接收頂部電壓VTOP(1)至VTOP(N)與對應底部電壓VBOT(1)至VBOT(N)之間的電壓子範圍。控制信號CTL判定DAC級104(1)至104(N)操作在哪一操作狀態中。選擇信號SEL判定DAC級104(1)至104(N)中之哪些對應電阻106(1)(1)至106(N)(S)經選擇以控制經遞送至下一DAC級104(2)至104(N)的各別頂部電壓VTOP(1)至VTOP(N-1)與對應底部電壓VBOT(1)至VBOT(N-1)之間的其電阻R(1)至R(N)。舉例而言，如下文更詳細地描述，每一DAC級104(1)至104(N)可包括電阻旋轉器電路，其中選擇信號SEL啟動/止動開關之某一組合以使得對應DAC級104(1)至104(N)選擇DAC級104(1)至104(N)中之對應電阻106(1)(1)至106(N)(S)。

繼續參看圖1，基於對應頂部電壓VTOP(1)至VTOP(N)、對應底部電壓VBOT(1)至VBOT(N)以及所選擇的電阻106(1)(1)至106(N)(S)，每一DAC級104(1)至104(N)經組態以產生M數目個DAC類比信號102(1)(1)至102(N)(M)。另外，每一DAC級104(1)至104(N)經組態以基於控制信號CTL及選擇信號SEL產生用於每一後續DAC級104(2)至104(N)之頂部電壓VTOP(2)至VTOP(N)及底部電壓VBOT(2)至VBOT(N)。舉例而言，DAC級104(1)經組態以產生DAC類比信號102(1)(1)至102(1)(M)、輸出節點Ra(1)上之頂部電壓VTOP(2)，及輸出節點Rb(1)上之底部電壓VBOT(2)。DAC級104(2)經組態以產生DAC類比信號102(2)(1)至102(2)(M)、輸出節點Ra(2)上之頂部電壓VTOP(3)，及輸出節點Rb(2)上之底部電壓VBOT(3)。DAC級104(N-1)經組態以產生DAC類比信號102(N-1)(1)至102(N-1)(M)、輸出節點Ra(N-1)上之頂部電壓VTOP(N)，及輸出節點Rb(N-1)上之底部電壓VBOT(N)。另外，DAC級104(N)經組態以產生DAC類比信號102(N)(1)至102(N)(M)、輸出節點Ra(N)上之頂部電壓VTOP(N+1)，及輸出節點Rb(N)上之底部電壓VBOT(N+1)。控制信號CTL可經組態以致使對應頂部旁路節點RbypA(1)至RbypA(N)電耦接至對應輸出節點Ra(1)至Ra(N)，且對應底部旁路節點RbypB(1)至RbypB(N)電耦接至對應輸出節點Rb(1)至Rb(N)。

繼續參看圖1，在此態樣中，因為每一DAC級104(1)至104(N)經組態以產生M數目個DAC類比信號102(1)(1)至102(N)(M)，因此DAC電路100被稱作多輸出DAC電路100。然而，其他態樣可經組態以產生單個DAC類比信號102，其中此類態樣被稱作單輸出DAC電路100。另外，雖然每一DAC級104(1)至104(N)經組態以產生M數目個DAC類比信號102(1)(1)至102(N)(M)，但其他態樣可包括產生不同數目個DAC類比信號102之DAC級104(1)至104(N)。藉由對應DAC級104(1)至104(N)產生的DAC類比信號102(1)(1)至102(N)(M)之數目M等於以二(2)為底、以對應選擇信號SEL之位元的數目i為指數的冪值減去一(1)(亦即，M=(2^i)-1)。另外，在此實例中，用於每一DAC級104(1)至104(N)中之電阻106(1)(1)至106(N)(S)(例如電阻106(1)(1)至106(N)(S))的數目S等於對應DAC級104(1)至104(N)之DAC類比信號102(1)(1)至102(N)(M)的數目M加一(1)(例如S=M+1)。

繼續參看圖1，每一對應DAC級104(1)至104(N)內之每一電阻106(1)(1)至106(N)(S)具有相等值。另外，每一DAC級104(1)至104(N)包括包括對應電阻RADJ(1)至RADJ(N)之一調整電路108(1)至108(N)，該調整電路經組態以調整對應DAC級104(1)至104(N)之電阻。每一對應電阻RADJ(1)至RADJ(N)經調整以使得調整電路108(1)至108(N)之電阻RADJ(1)至RADJ(N)與下一DAC級104(2)至104(N)之輸入阻抗REQ(2)至REQ(N)(其中之每一者可或可不相等)的並聯組合維持在理想電阻處。在此態樣中，理想電阻等於其中每一對應調整電路108(1)至108(N)經耦接的每一對應DAC級104(1)至104(N)內之每一電阻106(1)(1)至106(N)(S)的值。與習知DAC電路相比，以此方式應用多個DAC級104(1)至104(N)及調整電路108(1)至108(N)導致DAC電路100應用較少電路，且因此消耗較少區域。

圖2為可應用為圖1之DAC電路100的一個態樣之DAC電路202的例示性多位元並聯逐次近似暫存器(SAR)類比至數位轉換器(ADC)電路200的圖式。儘管DAC電路202之個別元件未在圖2中展示或標記，但假定DAC電路202包括類似於圖1中描述之彼等元件的元件，諸如DAC級104(1)至104(N)、電阻106(1)(1)至106(N)(S)，及調整電路108(1)至108(N)。詳言之，多位元並聯SAR ADC電路200經組態以將類比輸入信號 VIN轉換成數位輸出信號DOUT，其中數位輸出信號DOUT之X數目個數位位元DG(X)至DG(1)經並行產生。在本文所描述之態樣中，數位位元DG(Y)(例如最高編號數位位元DG)為數位輸出信號DOUT之最高有效位元(MSB)，且數位位元DG(1)(例如最低編號數位位元DG)為數位輸出信號DOUT之最低有效位元(LSB)。為執行此轉換，多位元並聯SAR ADC電路200包括X數目個SAR控制器電路204(1)至204(X)。在此實例中，SAR控制器電路204(1)至204(X)中之每一者包括P數目個SAR暫存器電路206(1)(1)至206(X)(P)，其中X*P=Y。SAR暫存器電路可為可產生對應於所接收數位位元之數位信號的任何類型之電路。SAR暫存器電路206(1)(P)至206(1)(1)係在SAR控制器電路204(1)中。SAR暫存器電路206(X-1)(P)至206(X-1)(1)係在SAR控制器電路204(X-1)中。SAR暫存器電路206(X)(P)至206(X)(1)係在SAR控制器電路204(X)中。

另外，SAR暫存器電路206(1)(1)至206(X)(P)中之每一者經組態以接收一時脈信號CLK。回應於時脈信號CLK之對應循環，每一SAR暫存器電路206(1)(1)至206(X)(P)提供數位信號208(1)(1)至208(X)(P)。回應於時脈信號CLK之對應下一循環，每一對應SAR控制器電路204(1)至204(X)中之一個SAR暫存器電路206(1)()至206(X)()基於類比輸入信號VIN與對應DAC類比信號210(1)至210(A)之比較而接收並儲存對應於SAR控制器電路204(1)至204(X)的數位位元DG(1)至DG(X)。每一SAR暫存器電路206(1)(1)至206(X)(P)亦提供與上文參考之下一循環中的數位位元DG(1)至DG(Y)相關的數位信號208(1)(1)至208(X)(P)。

繼續參看圖2，多位元並聯SAR ADC電路200包括接收參考電壓VREF以及數位信號208(1)(1)至208(X)(P)之DAC電路202。如將藉由實例在下文更詳細地論述，DAC電路202基於參考電壓VREF及數位信號208(1)(1)至208(X)(P)及控制信號CONTROL產生多個DAC類比信號210(1)至210(A)。SAR控制器電路204(1)至204(X)之SAR暫存器電路206(1)(1)至206(X)(P)產生控制信號CONTROL，其傳達時序資訊至DAC電路202以用於將指定的各別數位信號208(1)(1)至208(X)(P)自SAR控制器電路204(1)至204(3)傳遞至比較電路214。控制信號CONTROL可藉由控制時序之另一控制器產生。另外，比較電路214接收DAC類比信號210(1)至210(A)及類比輸入信號VIN。使用DAC類比信號210(1)至210(A)及類比輸入信號VIN，比較電路214產生對應於每一SAR控制器電路204(1)至204(X)的數位位元DG(1)至DG(X)，使得比較電路214在時脈信號CLK之每一循環中產生Y數目個數位位元DG(1)至DG(Y)中之X數目個位元(亦即，並行)，其在轉換程序期間儲存於對應SAR暫存器電路206(1)(1)至206(X)(P)中。所產生之每一數位位元DG(1)至DG(Y)共同地形成為類比輸入信號VIN之數位表示的數位輸出信號DOUT。以此方式，數位輸出信號DOUT包括Y數目個數位位元DG(1)至DG(X)，Y等於SAR控制器電路204(1)至204(X)之數目X乘以儲存在每一SAR控制器電路204(1)至204(X)中之SAR暫存器電路206(1)(1)至206(X)(P)中之位元的數目P(亦即，Y=X*P)。如本文所使用，編號X、Y及P為正整數編號。甚至當數位輸出信號DOUT中之數位位元DG(1)至DG(Y)之數目增加時，藉由如上文所描述並行產生數位位元DG(1)至DG(Y)中之X數目個位元產生數位輸出信號DOUT提供比習知SAR ADC電路更快的轉換時間。

圖3說明可藉由圖2之多位元並聯SAR ADC電路200執行以將類比輸入信號VIN轉換成數位輸出信號DOUT的例示性程序300，其中X 位元寬度數位輸出信號DOUT之X倍數位位元DG(1)至DG(X)(亦即，DG(1)至DG(X))經並行產生。程序300包括多位元並聯SAR ADC電路200接收參考電壓VREF(區塊302)。程序300包括每一SAR暫存器電路206(1)(1)至206(X)(P)接收時脈信號CLK(區塊304)。另外，程序300包括每一對應SAR暫存器電路206(1)(1)至206(X)(P)，回應於時脈信號CLK之對應循環，而提供數位信號208(1)(1)至208(X)(P)(區塊306)。舉例而言，在每一時脈循環i中，其中i在每一時脈循環中在1至P之間遞增，在每一對應SAR控制器電路204(1)至204(X)中之一個SAR暫存器電路206(1)(i)至206(X)(i)提供對應數位信號208(1)(i)至208(X)(i)。程序300亦包括每一SAR暫存器電路206(1)(1)至206(X)(P)，回應於時脈信號CLK之對應下一循環，而接收對應數位位元DG(1)至DG(X)，其中數位位元DG(1)至DG(X)係基於類比輸入信號VIN與對應DAC類比信號210(1)至210(A)的比較(其中A=2X-1)(區塊308)。程序300亦包括每一SAR暫存器電路206(1)(1)至206(X)(P)，回應於時脈信號CLK之對應下一循環，而儲存數位位元DG(1)至DG(X)(區塊310)。程序300亦包括每一SAR暫存器電路206(1)(1)至206(X)(P)，回應於時脈信號CLK之對應下一循環，而提供與數位位元DG(1)至DG(X)相關的數位信號208(1)(1)至208(X)(P)(區塊312)。另外，程序300包括DAC電路202接收對應頂部電壓VTOP(1)至VTOP(N)及對應底部電壓VBOT(1)至VBOT(N)(區塊314)。對應頂部電壓VTOP(1)至VTOP(N)及對應底部電壓VBOT(1)至VBOT(N)的電壓範圍係基於參考電壓VREF。程序300亦包括DAC電路202基於所接收對應頂部電壓VTOP(1)至VTOP(N)、對應底部電壓VBOT(1)至VBOT(N)產生數個DAC類比信號210(1)至210(A)(區塊316)。程序300亦包括使用調整電路 108(1)至108(N)調整對應DAC級104(1)至104(N)之電阻106(1)(1)至106(N)(S)，使得調整電路108(1)至108(N)之電阻與下一DAC級104(2)至104(N)之電阻的並聯組合維持在理想電阻位準處(區塊318)。程序300亦包括比較電路214基於每一DAC類比信號210(1)至210(A)與類比輸入信號VIN的比較產生對應於每一SAR控制器電路204(1)至204(X)之數位位元DG(1)至DG(X)(區塊320)。以此方式，所產生之每一數位位元DG(1)至DG(X)共同地形成為類比輸入信號VIN之數位表示的數位輸出信號DOUT。

圖4A及圖4B說明應用例示性多輸出DAC電路402之例示性兩(2)位元並聯十(10)位元SAR ADC電路400(亦稱作「多位元並聯SAR ADC電路400」)。多位元並聯SAR ADC電路400亦可被稱作兩(2)位元並聯十(10)位元SAR ADC電路400。多位元並聯SAR ADC電路400包括具有圖2之多位元並聯SAR ADC電路200之共同元件，其係運用在圖2以及圖4A及圖4B中之共同元件編號指代，且因此將並不在本文中重複描述。

繼續參看圖4A及圖4B，多輸出DAC電路402包括DAC級404(1)至404(4)、開關406(1)至406(10)及應用電阻410(1)至410(4)之分壓器電路408。另外，在此態樣中，SAR控制器電路204(2)經組態以提供對應於每一SAR暫存器電路206(2)(1)至206(2)(5)之啟用信號412(1)至412(5)及DAC選擇信號414(1)至414(5)。詳言之，啟用信號412(1)至412(5)係藉由SAR暫存器電路206(2)(1)至206(2)(5)而產生。DAC選擇信號414(1)至414(4)對應於經提供至每一對應SAR暫存器電路206(2)(1)至206(2)(4)之每一選擇輸入節點SEL的值，而DAC選擇信號414(5)經提供為或閘416之輸出，該或閘接收啟用信號412(5)及經提供至SAR暫存器電路 206(2)(5)之選擇信號SEL。或閘416組合啟用信號412(5)與選擇信號SEL以使得在轉換程序結束時，分壓器408仍經由開關406(5)及406(10)連接至DAC級404(4)。多位元並聯SAR ADC電路400亦包括經組態以產生試驗信號TRIAL及完成信號DONE的SAR暫存器電路417。

繼續參看圖4A及圖4B，每一DAC級404(1)至404(4)經組態以接收對應頂部電壓VTOP(1)至VTOP(4)、對應底部電壓VBOT(1)至VBOT(4)及對應數位位元DG(1)至DG(10)。每一DAC級404(1)至404(4)進一步經組態以藉由基於數位位元DG(1)至DG(10)之值劃分每一對應頂部電壓VTOP(1)至VTOP(4)及每一底部電壓VBOT(1)至VBOT(4)之電壓範圍而產生對應頂部輸出電壓VTO(1)至VTO(4)及底部輸出電壓VBO(1)至VBO(4)。舉例而言，DAC級404(1)經組態以接收作為頂部電壓VTOP(1)之參考電壓VREF、作為底部電壓VBOT(1)之接地信號，及數位位元DG(10)、DG(9)。DAC級404(1)之頂部輸出電壓VTO(1)及底部輸出電壓VBO(1)係藉由基於數位位元DG(10)、DG(9)之值劃分參考電壓VREF與接地信號之間的電壓範圍而產生。

繼續參看圖4A及圖4B，頂部輸出電壓VTO(1)及底部輸出電壓VBO(1)分別作為頂部電壓VTOP(2)及底部電壓VBOT(2)提供至DAC級404(2)。DAC級404(2)亦經組態以接收數位位元DG(8)、DG(7)。因此，DAC級404(2)之頂部輸出電壓VTO(2)及底部輸出電壓VBO(2)係藉由基於數位位元DG(8)、DG(7)之值劃分頂部輸出電壓VTO(1)與底部輸出電壓VBO(1)之間的電壓範圍而產生。另外，頂部輸出電壓VTO(2)及底部輸出電壓VBO(2)分別作為頂部電壓VTOP(3)及底部電壓VBOT(3)提供至DAC級404(3)。DAC級404(3)亦經組態以接收數位位元DG(6)、DG(5)。因此，DAC級404(3)之頂部輸出電壓VTO(3)及底部輸出電壓VBO(3)係藉由基於數位位元DG(6)、DG(5)之值劃分頂部輸出電壓VTO(2)與底部輸出電壓VBO(2)之間的電壓範圍而產生。另外，頂部輸出電壓VTO(3)及底部輸出電壓VBO(3)分別作為頂部電壓VTOP(4)及底部電壓VBOT(4)提供至DAC級404(4)。DAC級404(4)亦經組態以接收數位位元DG(4)、DG(3)。因此，DAC級404(4)之頂部輸出電壓VTO(4)及底部輸出電壓VBO(4)係藉由基於數位位元DG(4)、DG(3)之值劃分頂部輸出電壓VTO(3)與底部輸出電壓VBO(3)之間的電壓範圍而產生。

繼續參看圖4A及圖4B，DAC選擇信號414(1)至414(5)分別經提供至開關406(1)至406(10)。基於DAC選擇信號414(1)至414(5)的值，參考電壓VREF與頂部輸出電壓VTO(1)至VTO(4)之某一組合經提供至分壓器電路408之輸入節點418(1)。應注意，替代地，DAC級404(1)至404(4)可包括(或表示)類似圖4B中之分壓器電路408設計的級。另外，基於啟動開關406(6)至406(10)之某一組合的DAC選擇信號414(1)至414(5)之值，接地信號與底部輸出電壓VBO(1)至VBO(4)的某一組合經提供至分壓器電路408之輸入節點418(2)。在此態樣中，電阻410(1)至410(4)各具有相等電阻(例如兩(2)千歐姆(kΩ))，使得分壓器電路408產生DAC類比信號419(1)至419(3)作為經提供至分壓器電路408的電壓之相等劃分(例如對應電壓範圍之劃分)。DAC類比信號419(1)至419(3)由比較電路214使用以在時脈信號CLK之五(5)個循環中產生具有數位位元DG(1)至DG(10)之數位輸出信號DOUT。在此態樣中，比較電路214包括比較器電路420(1)至420(3)及溫度計至二元(TTB)電路422。詳言之，TTB電路422包括及閘424(1)、424(2)、反相器426(1)、426(2)及或閘428(1)、428(2)。藉由或閘428(1)、428(2)產生的信號H、M及L產生對應循環之數位位元DG(X)、DG(X-1)。應用多輸出DAC電路402替代三個個別DAC以消耗較少晶片區域。

圖5說明可用於圖4A及圖4B之每一DAC級404(1)至404(4)的例示性電阻旋轉器電路500。電阻旋轉器電路500經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。電阻旋轉器電路500亦包括經組態以接收對應於圖4A及4B中描述之DAC級404(1)至404(4)的輸入節點S1、S0上之數位位元DG(X)、DG(X-1)的解碼器電路502，並基於數位位元DG(X)、DG(X-1)產生解碼信號DS(1)至DS(4)。在此態樣中，解碼器電路502為熱門解碼器，其中解碼信號DS(1)至DS(4)中之僅一者具有邏輯高「1」值。舉例而言，解碼信號DS(1)至DS(4)係根據以下邏輯功能產生：DS(1)=(反相DG(X)及反相DG(X-1))；DS(2)=(反相DG(X)及DG(X-1))；DS(3)=(DG(X)及反相DG(X-1))；且DS(4)=DG(X)及DG(X-1))。每一解碼信號DS(1)至DS(4)經提供至對應及閘506(1)至506(4)。每一及閘506(1)至506(4)亦經由啟用輸入節點EN接收對應於圖4A及圖4B中描述的DAC級404(1)至404(4)的啟用信號412(1)至412(4)中之一者，並產生對應電阻選擇信號508(1)至508(4)。

繼續參看圖5，電阻旋轉器電路500亦包括開關510(1)至510(8)，其中邏輯高「1」值閉合開關510(1)至510(8)，且邏輯低「0」值打開開關510(1)至510(8)。開關510(1)至510(8)結合電阻512(1)至512(6)使用以在對應DAC級404(1)至404(4)之各別電壓輸出節點RA、RB上產生頂部輸出電壓VTO(1)至VTO(4)及底部輸出電壓VBO(1)至VBO(4)。詳言之，電阻512(1)包括電耦接至開關510(1)之第一節點514(1)(1)，及電耦接至開關510(2)之第二節點514(1)(2)。電阻512(2)包括電耦接至開關510(2)之第一節點514(2)(1)，及電耦接至開關510(3)之第二節點514(2)(2)。電阻512(3)包括電耦接至開關510(3)之第一節點514(3)(1)，及電耦接至開關510(4)之第二節點514(3)(2)。另外，電阻512(4)包括電耦接至開關510(5)之第一節點514(4)(1)，及電耦接至開關510(6)之第二節點514(4)(2)。電阻512(5)包括電耦接至開關510(6)之第一節點514(5)(1)，及電耦接至開關510(7)之第二節點514(5)(2)。電阻512(6)包括電耦接至開關510(7)之第一節點514(6)(1)，及電耦接至開關510(8)之第二節點514(6)(2)。

繼續參看圖5，開關510(1)、510(5)經組態以接收電阻選擇信號508(1)，且開關510(2)、510(6)經組態以接收電阻選擇信號508(2)。另外，開關510(3)、510(7)經組態以接收電阻選擇信號508(3)，且開關510(4)、510(8)經組態以接收電阻選擇信號508(4)。亦包括電阻516，其中第一節點518(1)電耦接至頂部電壓輸出節點RA，且第二節點518(2)電耦接至底部電壓輸出節點RB。電阻516之電阻RADJ可經調整以使得電阻516與下一DAC級404之所要電阻R_NEXT的並聯組合維持在所要恆定值處以使得電阻旋轉器電路500產生所要的輸出。以此方式，上述組態導致電阻旋轉器電路500根據開關510(1)至510(8)中之哪些基於數位位元DG(X)至DG(X-1)打開或閉合而產生對應頂部輸出電壓VTO(1)至VTO(4)及底部輸出電壓VBO(1)至VBO(4)。

圖6A至圖6C說明應用多輸出DAC電路602的另一例示性兩(2)位元並聯十(10)位元SAR ADC電路600之電路圖。兩(2)位元並聯十(10)位元SAR ADC電路600亦可被稱作多位元並聯SAR ADC電路600。多位元並聯SAR ADC電路600包括具有圖4A及圖4B之多位元並聯SAR ADC電路400的共同元件，其係運用在圖4A及圖4B以及圖6A至圖6C中之共同元件編號指代，且因此將並不在本文中重複描述。

繼續參看圖6A至圖6C，多輸出DAC電路602在功能上等效於圖4B中之多輸出DAC電路402。以此方式，多輸出DAC電路602包括DAC級604(1)至604(4)、開關606(1)至606(8)及應用電阻610(1)至610(4)之分壓器電路608。每一DAC級604(1)至604(4)經組態以接收藉由及閘614產生的各別啟用信號612(1)至612(4)，該及閘接收來自SAR暫存器電路417之啟用信號616及來自反相器619之反相完成信號618。另外，DAC級604(1)經組態以產生級信號620(1)至620(3)。另外，如在下文更詳細地論述，圖6B中之多輸出DAC電路602之DAC級604(1)在此實例中應用圖7中之電阻旋轉器電路700。多輸出DAC電路602之其他DAC級604(2)至604(4)在此實例中應用圖5中之電阻旋轉器電路500。兩(2)位元並聯十(10)位元SAR ADC電路600亦包括應用為類比多工器之多工器電路624(1)至624(3)的選擇電路622。每一多工器電路624(1)至624(3)經組態以接收對應級信號620(1)至620(3)，以及對應DAC類比信號628(1)至628(3)。另外，每一多工器電路624(1)至624(3)經組態以接收在各別多工器電路624(1)至624(3)之輸入值之間選擇的DAC選擇信號630。詳言之，DAC選擇信號630為或閘632之輸出，該或閘接收來自D正反器電路636之補充輸出節點634的信號633及多位元並聯SAR ADC電路600之完成信號DONE作為輸入。多工器電路624(1)至624(3)提供對應所選擇DAC類比信號638(1)至638(3)至比較電路214，其中比較電路214之輸出經提供至經組態以在對應循環中產生數位位元DG(X)、DG(X-1)直至數位位元DG(1)至DG(10)全部被計算為止的TTB電路422。圖6A至圖6C之SAR ADC電路600與圖4A及圖4B之電路之間的差異在於圖6A至圖6C中之SAR ADC電路600允許與基礎電阻旋轉器將允許的參考電壓負載電阻不同的參考電壓負載電阻。圖6A中之SAR ADC電路600(包括正反器636及閘619、614、632)提供均一(恆定)電阻至VREF驅動器電路而不管SAR ADC電路600之狀態。圖7說明可用於圖6B之多輸出DAC電路602之DAC級604(1)的例示性電阻旋轉器電路700。電阻旋轉器電路700經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。電阻旋轉器電路700亦包括經組態以接收對應於圖6A及6B中描述之DAC級604(1)的圖6B中之數位位元DG(10)及DG(9)的解碼器電路702，並基於數位位元DG(X)、DG(X-1)產生解碼信號DS(1)至DS(4)。在此態樣中，解碼器電路702為熱門解碼器，其中解碼信號DS(1)至DS(4)中之僅一者具有邏輯高「1」值。舉例而言，解碼信號DS(1)至DS(4)係根據以下邏輯功能產生：DS(1)=(反相DG(X)及反相DG(X-1))；DS(2)=(反相DG(X)及DG(X-1))；DS(3)=(DG(X)及反相DG(X-1))；且DS(4)=DG(X)及DG(X-1))。每一解碼信號DS(1)至DS(4)經提供至對應及閘706(1)至706(4)。每一及閘706(1)至706(4)亦經由啟用輸入節點EN接收對應於圖6A及圖6B中描述之DAC級604(1)至604(4)的啟用信號612中之一者，並產生對應電阻選擇信號708(1)至708(4)。

繼續參看圖7，電阻旋轉器電路700亦包括經組態以接收對應解碼信號DS(1)至DS(4)並產生對應反相解碼信號DSI(1)至DSI(4)的反相器710(1)至710(4)。或閘712(1)至712(4)經組態以接收相位信號714及對應反相解碼信號DSI(1)至DSI(4)，並產生電阻選擇信號708(5)至 708(8)。電阻旋轉器電路700亦包括開關716(1)至716(15)，其中邏輯高「1」值閉合開關716(1)至716(15)，前邏輯低「0」值打開開關716(1)至716(15)。開關716(1)至716(15)結合電阻718(1)至718(4)使用以產生用於DAC級604(1)之各別電壓輸出節點RA、RB上之頂部輸出電壓VTOP及底部輸出電壓VBOT。其他DAC級604(2)至604(4)可應用圖5中之電阻旋轉器電路500。當相位信號714為邏輯高時，DAC電壓VDAC(1)至VDAC(3)係由多輸出DAC 602使用並傳遞通過多工器電路624(1)至624(3)至比較器電路420(1)至420(3)。

圖8A至圖8C說明應用例示性多輸出DAC電路802之例示性三(3)位元並聯十二(12)位元SAR ADC電路800(亦稱作「多位元並聯SAR ADC電路800」)。三(3)位元並聯十二(12)位元SAR ADC電路800包括分別具有圖4A及圖4B以及圖6A至6C之多位元並聯SAR ADC電路400及600的共同元件，其係運用在圖4A及圖4B、圖6A至圖6C及圖8A至圖8C中之共同元件編號指代，且因此將並不在本文中重複描述。

繼續參看圖8A至圖8C，三(3)位元並聯十二(12)位元SAR ADC電路800包括SAR控制器電路204(1)至204(3)，其中之每一者包括四(4)個SAR暫存器電路206(1)(1)至206(3)(4)。以此方式，SAR暫存器電路206(1)(1)至206(1)(4)對應於數位位元DG(1)、DG(4)、DG(7)及DG(10)，SAR暫存器電路206(2)(1)至206(2)(4)對應於數位位元DG(2)、DG(5)、DG(8)及DG(11)，且SAR暫存器電路206(3)(1)至206(3)(4)對應於數位位元DG(3)、DG(6)、DG(9)及DG(12)。另外，DAC選擇信號806(1)至806(4)對應於經提供至每一對應SAR暫存器電路206(3)(1)至206(3)(4)之每一選擇輸入節點SEL的值。

繼續參看圖8A至圖8C，多輸出DAC電路802包括DAC級808(1)至808(3)及分壓器電路810。如在圖9中開始更詳細地論述，DAC級808(1)至808(3)經組態以在內部多工DAC類比信號812(1)至812(7)。另外，分壓器電路810包括使用電阻816(1)至816(8)多工DAC類比信號812(1)至812(7)的開關814(1)至814(7)。類似於比較電路214(除比較電路214應用三(3)個比較器電路而非比較電路818中之七(7)個比較器電路以外)之比較電路818接收DAC類比信號812(1)至812(7)及類比輸入信號VIN。比較電路818應用類似於TTB電路422之TTB電路820，其中TTB電路820產生由或閘428(1)至428(3)使用以產生數位位元DG(1)至DG(12)的信號O7至O1。詳言之，數位位元DG(1)、DG(5)及DG(9)係在時脈信號CLK之循環中產生，而數位位元DG(2)、DG(6)及DG(10)係在時脈信號CLK之另一循環中產生。另外，數位位元DG(3)、DG(7)及DG(11)係在時脈信號CLK之循環中產生，且數位位元DG(4)、DG(8)及DG(12)係在時脈信號CLK之另一循環中產生。

圖9說明可用於圖8B之多輸出DAC電路802之每一DAC級808(1)至808(3)的例示性電阻旋轉器電路900。電阻旋轉器電路900經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。電阻旋轉器電路900亦包括經組態以接收輸入節點S2、S1及S0上之數位位元DG(X)至DG(X-2)，及基於數位位元DG(X)至DG(X-2)產生解碼信號DS(1)至DS(8)的解碼器電路902。電阻旋轉器電路900亦包括開關904(1)至904(16)。解碼信號DS(1)至DS(8)分別提供至對應開關904(1)至904(8)及904(9)至904(16)。電阻旋轉器電路900經組態以提供各別電壓輸出節點RA、RB上之頂部輸出電壓VTO及底部輸出電壓VBO。另外，開關904(17)至904(23)經組態以接收相位信號908，以使得提供DAC類比信號812(1)至812(7)。

圖10A說明應用多輸出DAC電路1002的例示性多位元並聯SA閃爍ADC電路1000。詳言之，多位元並聯SA閃爍ADC電路1000經組態以將類比輸入信號VIN轉換成具有數位位元DG(8)至DG(1)之數位輸出信號DOUT，其中數位位元DG(8)至DG(1)中之兩(2)個經並行產生。多輸出DAC電路1002包括經組態以基於參考電壓VREF及藉由系統比較電路1010之並聯比較器級1008(1)至1008(4)產生的數位位元DG(8)至DG(1)之子集提供對應DAC類比信號1006(1)(1)至(4)(3)的DAC級1004(1)至1004(4)。DAC類比信號1006(1)(1)至1006(4)(3)經提供至每一對應並聯比較器級1008(1)至1008(4)。多輸出DAC電路1002亦包括電阻1011。視情況，DAC級1004(4)可由用於電壓VTOP(4)及VBOT(4)與連接至分壓器之三(3)個抽頭點的DAC類比信號1006(4)(1)至1006(4)(3)的端子之間的四(4)個電阻分壓器替換。此分壓器將具有與DAC級1004(4)相同的在用於電壓VTOP(4)與VBOT(4)之端子之間的電阻。

繼續參看圖10A，並聯比較器級1008(1)至1008(4)中之每一者包括三(3)個對應比較器電路1012(1)(1)至1012(4)(3)。詳言之，每一並聯比較器級1008(1)至1008(4)中之比較器電路1012(1)(1)至1012(4)(3)的數目等於對應並聯比較器級1008(1)至1008(4)之數位位元DG(8)至DG(1)的數目(亦即，2b-1，其中b為並聯數位位元之數目(在此實例中，二(2)，例如DG(8)及DG(7)，或DG(6)及DG(5)，或DG(4)及DG(3)，或DG(2)及DG(1)))。每一比較器電路1012(1)(1)至1012(4)(3)接收類比輸入信號VIN及對應DAC類比信號1006(1)(1)至1006(4)(3)，且基於比較類比輸入信號VIN與DAC類比信號1006(1)(1)至1006(4)(3)而產生數位信號1014(1)(1)至1014(4)(3)。系統比較電路1010經組態以產生對應於每一並聯比較器級1008(1)至1008(4)的數位位元DG(8)至DG(1)，其中數位位元DG(8)至DG(1)共同地形成數位輸出信號DOUT(圖中未示)。在此態樣中，系統比較電路1010包括經組態以接收數位信號1014(1)(1)至1014(4)(3)，並產生對應於每一並聯比較器級1008(1)至1008(4)的數位位元DG(8)至DG(1)以形成數位輸出信號DOUT的TTB電路1016。詳言之，TTB電路1016應用及閘1018(1)(1)至1018(4)(2)、反相器1020(1)(1)至1020(4)(2)，及或閘1022(1)(1)至1022(4)(2)以產生數位位元DG(8)至DG(1)。

繼續參看圖10A，每一DAC級1004(1)至1004(4)經組態以產生對應DAC類比信號1006(1)(1)至1006(4)(3)，其中每一DAC級1004(1)至1004(4)之每一DAC類比信號1006(1)(1)至1006(4)(3)經提供至每一對應並聯比較器級1008(1)至1008(4)中之對應比較器電路1012(1)(1)至1012(4)(3)。詳言之，每一DAC級1004(1)至1004(4)經組態以接收對應頂部電壓VTOP(1)至VTOP(4)及對應底部電壓VBOT(1)至VBOT(4)。每一DAC級1004(1)至1004(4)進一步經組態以藉由劃分每一對應頂部電壓VTOP(1)至VTOP(4)及每一底部電壓VBOT(1)至VBOT(4)之電壓範圍產生每一DAC類比信號1006(1)(1)至1006(4)(3)(當DAC電壓VDAC(1)至VDAC(3)經提供至圖10B中之電阻旋轉器電路1024時)。舉例而言，參考電壓VREF作為頂部電壓VTOP(1)提供至DAC級1004(1)，而接地信號作為底部電壓VBOT(1)提供至DAC級1004(1)。因此，DAC級1004(1)之DAC類比信號1006(1)(1)至1006(1)(3)為參考電壓VREF與接地信號之間的範圍之劃分。以此方式，並聯比較器級1008(1)基於電壓參考VREF之每一劃分而產生數位信號1014(1)(1)至1014(1)(3)，使得數位位元DG(8)、DG(7)係基於類比輸入信號VIN大於抑或小於每一對應DAC類比信號1006(1)(1)至1006(4)(3)而產生。

繼續參看圖10A，數位位元DG(8)至DG(3)用以判定用於後續DAC級1004(2)至1004(4)的頂部電壓VTOP(2)至VTOP(4)及底部電壓VBOT(2)至VBOT(4)。舉例而言，回應於數位位元DG(8)、DG(7)到達穩定狀態，DAC級1004(1)自輸出節點RA(1)、RB(1)提供頂部電壓VTOP(2)及底部電壓VBOT(2)以用於DAC級1004(2)。另外，數位位元DG(6)至DG(5)由DAC級1004(2)使用以判定頂部電壓VTOP(3)及底部電壓VBOT(3)以自輸出節點RA(2)、RB(2)提供至DAC級1004(3)。另外，數位位元DG(4)、DG(3)係由DAC級1004(3)使用以判定頂部電壓VTOP(4)及底部電壓VBOT(4)以自輸出節點RA(3)、RB(3)提供至DAC級1004(4)。以此方式使用數位位元DG(8)、DG(7)導致頂部電壓VTOP(2)及底部電壓VBOT(2)具有類比輸入信號VIN落入其中之電壓範圍。因此，頂部電壓VTOP(1)至VTOP(4)及底部電壓VBOT(1)至VBOT(4)經產生以使得多位元並聯SA閃爍ADC電路1000能夠當產生數位位元DG(8)至DG(1)時使用逐次近似。另外，數位位元DG(6)至DG(5)由DAC級1004(2)使用以判定頂部電壓VTOP(3)及底部電壓VBOT(3)以自輸出節點RA(2)、RB(2)提供至DAC級1004(3)。另外，數位位元DG(4)、DG(3)係由DAC級1004(3)使用以判定頂部電壓VTOP(4)及底部電壓VBOT(4)以自輸出節點RA(3)、RB(3)提供至DAC級1004(4)。數位位元DG(2)、DG(1)不提供至DAC級1004(4)，此係因為DAC級1004(4)(亦即，多輸出DAC電路1002之最終 DAC級1004(4))不提供電壓至後續DAC級。實際上，在此態樣中，電阻1011電耦接至DAC級1004(4)之輸出節點RA(4)、RB(4)以提供隨後DAC級1004將提供的同一電阻。

圖10B說明可用於圖10A之多輸出DAC電路1002之每一DAC級1004(1)至1004(4)的例示性電阻旋轉器電路1024。電阻旋轉器電路1024經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。電阻旋轉器電路1024亦包括經組態以接收對應並聯比較器級1008之數位位元DG(2)、DG(1)並基於數位位元DG(2)、DG(1)而產生解碼信號DS(1)至DS(4)的解碼器電路1026。在此態樣中，解碼器電路1026為熱門解碼器，其中解碼信號DS(1)至DS(4)中之僅一者具有邏輯高「1」值。舉例而言，解碼信號DS(1)至DS(4)係根據以下邏輯功能產生：DS(1)=(反相DG(2)及反相DG(1))；DS(2)=(反相DG(2)及DG(1))；DS(3)=(DG(2)及反相DG(1))；且DS(4)=DG(2)及DG(1))。電阻旋轉器電路1024亦包括經組態以接收對應解碼信號DS(1)至DS(4)並產生對應反相解碼信號DS'(1)至DS'(4)的反相器1028(1)至1028(4)。

繼續參看圖10B，電阻旋轉器電路1024亦包括開關1030(1)至1030(12)。開關1030(1)至1030(4)經組態以接收對應反相解碼信號DS'(1)至DS'(4)。另外，開關1030(5)、1030(7)經組態以接收解碼信號DS(1)，開關1030(6)、1030(9)經組態以接收解碼信號DS(2)，開關1030(8)、1030(11)經組態以接收解碼信號DS(3)，且開關1030(10)、1030(12)經組態以接收解碼信號D(4)。另外，電阻旋轉器電路1024包括與對應開關1030(1)至1030(4)交替串聯耦接並與開關1030(5)至1030(12)並聯耦接的電阻1032(1)至1032(4)。電阻旋轉器電路1024亦包括具有電阻RADJ之調整電路1034。

繼續參看圖10B，上述組態導致電阻旋轉器電路1024產生DAC電壓VDAC(1)至VDAC(3)，其中之每一者係在頂部電壓VTOP與底部電壓VBOT之間的電壓範圍內。在此態樣中，電阻1032(1)至1032(4)各具有相等電阻(例如2千歐姆(kΩ))使得DAC電壓VDAC(1)至VDAC(3)為在頂部電壓VTOP與底部電壓VBOT之間的電壓範圍之相等劃分。舉例而言，若參考電壓VREF等於一(1.0)伏特(V)，則不管數位位元DG(2)、DG(1)之值，DAC電壓VDAC(3)至VDAC(1)可分別等於0.75V、0.5V及0.25V。另外，上述組態導致電阻旋轉器電路1024產生在頂部電壓輸出節點TOP_OUT上的下一級頂部電壓VTOP'、底部電壓輸出節點BOT_OUT上之下一級底部電壓VBOT'，其中下一級頂部電壓VTOP'及底部電壓VBOT'(亦即，用於下一DAC級1004之RA及RB)係根據開關1030(1)至1030(12)中之哪些基於數位位元DG(2)、DG(1)被打開或閉合來判定。

圖11說明可藉由圖10A之多位元並聯SA閃爍ADC電路1000執行以將類比輸入信號VIN轉換成數位輸出信號DOUT的例示性程序1100。程序1100包括接收參考電壓VREF(區塊1102)。程序1100亦包括接收對應頂部電壓VTOP(1)至VTOP(4)及對應底部電壓VBOT(1)至VBOT(4)(區塊1104)。對應頂部電壓VTOP(1)至VTOP(4)及對應底部電壓VBOT(1)至VBOT(4)的電壓範圍係基於參考電壓VREF。程序1100亦包括基於對應頂部電壓VTOP(1)至VTOP(4)、對應底部電壓VBOT(1)至VBOT(4)及DAC級1004(1)至1004(4)之電阻產生數個DAC類比信號1006(1)(1)至1006(4)(3)(區塊1106)。DAC類比信號1006(1)(1)至 1006(4)(3)的數目等於數位信號1014(1)(1)至1014(4)(3)之數目。程序1100進一步包括調整對應DAC級1004(1)至1004(4)之電阻以使得調整電路1030之電阻與一下一DAC級1004(2)至1004(4)之一電阻R_NEXT的一並聯組合維持在一理想電阻位準處(區塊1108)。程序1100進一步包括接收類比輸入信號VIN(區塊1110)。

繼續參看圖11，程序1100進一步包括在複數個並聯比較器級1008(1)至1008(4)中產生一或多個數位信號1014(1)(1)至1014(4)(3)(區塊1112)。每一數位信號1014(1)(1)至1014(4)(3)係藉由比較類比輸入信號VIN與對應DAC類比信號1006(1)(1)至1006(4)(3)而產生。另外，若類比輸入信號VIN與對應DAC類比信號1006(1)(1)至1006(4)(3)相比具有較大電壓，則每一數位信號1014(1)(1)至1014(4)(3)具有邏輯高「1」值，而若類比輸入信號VIN與對應DAC類比信號1006(1)(1)至1006(4)(3)相比具有較小電壓，則每一數位信號1014(1)(1)至1014(4)(3)具有邏輯低「0」值。程序1100亦包括基於對應並聯比較器級1008(1)至1008(4)之一或多個數位信號1014(1)(1)至1014(4)(3)產生對應於每一並聯比較器級1008(1)至1008(4)的一或多個數位位元DG(1)至DG(8)(區塊1114)。一或多個數位位元DG(1)至DG(8)共同地形成為類比輸入信號VIN之數位表示的數位輸出信號DOUT。

除了圖10A之多位元並聯SA閃爍ADC電路1000之外，其他類型之閃爍ADC電路可應用多輸出DAC電路。就此而言，圖12說明應用多輸出DAC電路1202之例示性非並聯SA閃爍ADC電路1200(亦即，一次產生一個數位位元DG)。在此態樣中，多輸出DAC電路1202包括DAC級1204(1)至1204(8)，其中之每一者經組態以產生對應DAC類比信號 1206(1)至1206(8)。每一DAC級1204(1)至1204(8)藉由接收對應頂部電壓VTOP(1)至VTOP(8)、對應底部電壓VBOT(1)至VBOT(8)及對應比較電路1210(1)至1210(8)的對應數位信號1208(1)至1208(8)而產生對應DAC類比信號1206(1)至1206(8)。在此實例中，每一數位信號1208(1)至1208(8)係自接收對應數位位元DG(1)至DG(8)的對應緩衝器1212(1)至1212(8)輸出，其中數位位元DG(1)至DG(8)係藉由每一比較電路1210(1)至1210(8)比較對應DAC類比信號1206(1)至1206(8)與類比輸入信號VIN而產生。緩衝器1212(1)至1212(8)提供藉由比較電路1210(1)至1210(8)產生的數位位元DG(1)至DG(8)與對應DAC級1204(1)至1204(8)之輸入節點S0之間的增益。另外，在此態樣中，多輸出DAC電路1202包括對應於DAC級1204(1)之電阻1214。

圖13A說明可用於圖12之多輸出DAC電路1202之每一DAC級1204(1)至1204(8)的例示性電阻旋轉器電路1300A。電阻旋轉器電路1300A經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP、底部電壓輸入節點BOT上之底部電壓VBOT，及輸入節點S0上之對應數位信號1208。電阻旋轉器電路1300A包括經組態以接收數位信號1208並產生對應反相數位信號1208'之反相器1302A。電阻旋轉器電路1300A亦包括開關1304A(1)至1304A(6)，及電阻1306A(1)、1306A(2)。基於圖13A中所說明之設計，電阻旋轉器電路1300A經組態以產生圖12之對應DAC類比信號1206。詳言之，基於如圖13A中所說明連接元件的方式，電阻旋轉器電路1300A被稱作「短接」類型電阻旋轉器電路，其中DAC類比信號1206等於頂部電壓VTOP與底部電壓VBOT之平均。亦應用具有電阻RADJ之調整電路1308A。另外，數位信號1208判定RA與RB之間的有效電阻係置放於藉由耦接至各別端子TOP及BOT的兩(2)個電阻1306A(1)、1306A(2)提供的分壓器之底部抑或頂部上。

圖13B說明可用於圖12之多輸出DAC電路1202之每一DAC級1204(1)至1204(8)的另一例示性電阻旋轉器電路1300B。電阻旋轉器電路1300B經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP、底部電壓輸入節點BOT上之底部電壓VBOT，及輸入節點S0上之對應數位信號1208。電阻旋轉器電路1300B包括經組態以接收數位信號1208並產生對應反相數位信號1208'之反相器1302B。電阻旋轉器電路1300B亦包括開關1304B(1)至1304B(8)，及電阻1306B。基於圖13B中所說明之設計，電阻旋轉器電路1300B經組態以產生圖12之對應DAC類比信號1206。詳言之，基於如圖13B中所說明連接元件的方式，電阻旋轉器電路1300B被稱作「替換」類型電阻旋轉器電路，其中DAC類比信號1206等於頂部電壓VTOP與底部電壓VBOT之平均。亦應用具有電阻RADJ之調整電路1308B。另外，數位信號1208判定RA與RB之間的有效電阻係置放於藉由耦接至各別端子TOP及BOT的兩(2)個電阻1306A(1)、1306A(2)提供的分壓器之底部抑或頂部上。

圖14A說明應用另一類型之多輸出DAC電路1402A的另一例示性非並聯SA閃爍ADC電路1400A。非並聯SA閃爍ADC電路1400A經組態以產生數位位元DG(1)至DG(4)，且類似於圖12中之非並聯SA閃爍ADC電路1200，包括比較器電路1404A(1)至1404A(4)及緩衝器1406A(1)至1406A(4)。緩衝器1406A(1)至1406A(4)提供增益至藉由各別比較器電路1404A(1)至1404A(4)產生的數位位元DG(1)至DG(4)。然而，多輸出DAC電路1402A經設計為經組態以藉由選擇特定電壓產生DAC類比信號 1408A(1)至1408A(4)的分壓器。更特定言之，多輸出DAC電路1402A應用電阻1410A(1)至1410A(16)、反相器1412A(1)至1412A(3)、開關1414A(1)至1414A(14)及及閘1416A(1)至1416A(12)。應用如圖14A中所說明的上文所提及之元件導致根據哪些開關1414A(1)至1414A(14)藉由經提供至非並聯SA閃爍ADC電路1400A的選擇信號之值啟動/止動而產生DAC類比信號1408A(1)至1408(4)。換言之，DAC類比信號1408A(1)至1408A(4)係藉由劃分頂部電壓VTOP及底部電壓VBOT及根據哪些開關1414A(1)至1414A(14)被啟動選擇對應劃分電壓而產生。值得注意的為多輸出DAC電路1402A亦可用於多位元並聯SA閃爍ADC電路。

圖14B說明應用另一類型之多輸出DAC電路1402B的另一例示性非並聯SA閃爍ADC電路1400B。非並聯SA閃爍ADC電路1400B經組態以產生數位位元DG(1)至DG(4)，且類似於圖12中之非並聯SA閃爍ADC電路1200，包括比較器電路1404B(1)至1404B(4)及緩衝器1406B(1)至1406B(4)。然而，多輸出DAC電路1402B經設計為經組態以藉由選擇特定電壓產生DAC類比信號1408B(1)至1408B(4)的分壓器。更特定言之，多輸出DAC電路1402B應用電阻1410B(1)至1410B(16)、反相器1412B(1)至1412B(3)及開關1414B(1)至1414B(22)。應用如圖14B中所說明的上文所提及之元件導致根據哪些開關1414B(1)至1414B(22)藉由經提供至多輸出DAC電路1402B的選擇信號之值啟動/止動而產生DAC類比信號1408B(1)至1408B(4)。換言之，DAC類比信號1408B(1)至1408B(4)係藉由劃分頂部電壓VTOP及底部電壓VBOT及根據選擇信號SEL(1)至SEL(22)選擇對應劃分電壓而產生。值得注意的為多輸出DAC電路1402B亦可用於多位元並聯SA閃爍ADC電路。

圖15說明例示性三(3)排組單輸出DAC電路1500(亦稱作「單輸出DAC電路1500」)。詳言之，單輸出DAC電路1500為包括排組1502(1)至1502(3)的九(9)位元三排組直接連接之電阻串DAC電路。排組1502(1)包括電阻1504(1)至1504(16)、內部開關1506(1)至1506(8)及外部開關1508(1)至1508(8)，其中內部開關1506(1)至1506(8)及外部開關1508(1)至1508(8)藉由邏輯電路而以對應對啟動或止動。舉例而言，內部開關1506(8)及外部開關1508(1)以一對方式啟動或止動，其他內部開關及外部開關直至輸入開關1506(1)、1508(8)以相同方式經啟動或止動。排組1502(1)經組態以接收頂部電壓VTOP(1)及底部電壓VBOT(1)。基於哪些內部開關1506(1)至1506(8)及外部開關1508(1)至1508(8)根據選擇信號(圖中未示)啟動或止動，排組1502(1)產生被提供至排組1502(2)的頂部電壓VTOP(2)及底部電壓VBOT(2)。排組1502(2)包括電阻1504(17)至1504(32)、內部開關1506(9)至1506(16)及外部開關1508(9)至1508(16)。另外，基於內部開關1506(9)至1506(16)及外部開關1508(9)至1508(16)中之哪一者根據選擇信號(圖中未示)啟動或止動，排組1502(2)經組態以產生被提供至排組1502(3)的頂部電壓VTOP(3)及底部電壓VBOT(3)。排組1502(3)包括電阻1504(33)至1504(40)及開關1510(1)至1510(8)。基於哪些開關1510(1)至1510(8)根據選擇信號(圖中未示)啟動或止動，排組1502(3)經組態以產生DAC類比信號1512作為單輸出DAC電路1500之輸出。

圖16說明例示性三(3)排組多輸出DAC電路1600(亦稱作「多輸出DAC電路1600」)。詳言之，多輸出DAC電路1600為九(9)位元三排組直接連接之電阻串DAC電路。多輸出DAC電路1600包括排組 1602(1)至1602(3)。排組1602(1)至1602(3)包括具有圖15之排組1502(1)至150(3)的某些共同元件，其被稱作具有圖15及圖16中之共同元件編號，且因此將在本文中不重複描述。除了包括參看圖15描述之元件之外，排組1602(1)包括開關1604(1)、1604(2)，排組1602(2)包括開關1604(3)、1604(4)，且排組1602(3)包括開關1604(5)、1604(6)。開關1604(1)至1604(6)用於將排組1602(1)至1602(3)定位至適當位置以用於對應多位元並聯SAR ADC電路之操作。另外，排組1602(3)經組態以產生多個DAC類比信號1606(1)至1606(7)作為多輸出DAC電路1600之輸出。注意多輸出DAC電路1600僅僅需要六(6)位元用於控制開關1604(1)至1604(6)，此係因為七(7)個DAC類比信號1606(1)至1606(7)全部同時可用。

圖17說明應用可用於多輸出DAC電路之每一DAC級的「插入」方法之例示性電阻旋轉器電路1700。如在此態樣中所使用，插入意謂等效電阻經插入至電阻旋轉器電路1700中之適當位置。電阻旋轉器電路1700包括輸入埠RTOP、RBOT、輸出埠RA、RB、經組態以接收數位位元DG(1)、DG(2)並提供數位解碼位元DS(1)至DS(4)的解碼電路1702。電阻旋轉器電路1700亦包括反相器1704(1)至1704(4)、電阻1706(1)至1706(3)及開關1708(1)至1708(12)。若電阻旋轉器電路1700用於多輸出DAC電路，則額外邏輯電路及開關將經包括以產生DAC類比輸出。另外，在此態樣中，說明具有各別電阻RADJ1、RADJ2之可調整電阻1710(1)、1710(2)。

圖18為應用可用於多輸出DAC電路之每一DAC級的「短接」方法的例示性電阻旋轉器電路1800之電路圖。詳言之，電阻旋轉器電路1800包括經組態以接收數位位元DG(1)、DG(2)並提供數位解碼位元 DS(1)至DS(4)之解碼電路1802。電阻旋轉器電路1800亦包括電阻1804(1)至1804(6)，及開關1806(1)至1806(8)。電阻旋轉器電路1800亦包括輸入埠RTOP、RBOT及輸出埠RA、RB。若電阻旋轉器電路1800用於多輸出DAC電路，則額外邏輯電路及開關將經包括以產生輸出。另外，在此態樣中，說明具有各別電阻RADJ1、RADJ2之可調整電阻1808(1)、1808(2)。

圖19為應用每一DAC級1904(1)至1904(4)中之電阻旋轉器電路1902(1)至1902(4)的例示性多輸出DAC電路1900之電路圖，其中每一電阻旋轉器電路1902(1)至1902(4)使用「重排」方法。多輸出DAC電路1900包括輸入埠RTOP、RBOT，輸入埠D4至D1，及輸出埠VDIV2、VDIV4、VDIV8及VDIV16。每一電阻旋轉器電路1902(1)至1902(4)應用對應電阻1906(1)至1906(4)及對應開關1908(1)(1)至1908(4)(8)。此態樣中之DAC級1904(1)的電阻1906(1)在此實例中具有八(8)kΩ電阻。遵循DAC級1904(1)的總等效電阻亦為八(8)kΩ，且其可插入在電阻1906(1)上方或下方。DAC級1904(2)之電阻1906(2)在此實例中具有四(4)kΩ電阻，且遵循DAC級1904(2)之總等效電阻亦為四(4)kΩ，其可插入在電阻1906(2)上方或下方。DAC級1904(3)、1904(4)遵循電阻之類似型式，其中在此實例中電阻1906(3)具有兩(2)kΩ之電阻，且電阻1906(4)具有一(1)kΩ之電阻。以此方式，電阻1904(1)至1906(4)相對於彼此二進位加權。DAC級1904(4)藉由應用電阻1912(1)、1912(2)之簡單分壓器1910端接。電阻旋轉器電路1902(4)亦包括電阻1914。取決於應用，電阻1914可為單個電阻或其可為分壓器1910之等效電阻。單個輸出係自分壓器1910之中心取得。另外，數位選擇位元D4至D1致使電阻1906(1)至1906(4)(其經二進位加權)待被重新配置以產生用於單輸出DAC類比信號1916之所需要電壓。電阻1904(4)之替代將取代跨越將電阻1904(4)連接至先前電阻旋轉器級1904(3)的端子的分壓器1910。

圖20A及圖20B說明另一例示性單輸出DAC電路2000A，亦稱作十(10)位元單輸出DAC電路2000A。在此態樣中，單輸出DAC電路2000A包括DAC級2002A(1)至2002(10)，其中DAC級2002A(1)為兩(2)位元電阻旋轉器電路，而DAC級2002A(2)至2002A(9)為插入型一(1)位元電阻旋轉器電路。DAC級2002A(1)應用解碼電路2004A、反相器2006A(1)至2006A(4)、電阻2008A(1)至2008A(3)，及開關2010A(1)至2010A(12)。另外，DAC級2002A(2)至2002A(9)中之每一者應用反相器2012A(2)至2012A(9)、電阻2014A(2)至2014A(9)、開關2016A(2)(1)至2016A(9)(6)，及具有各別電阻RADJ2至RADJ9之可調整電阻2017(2)至2017(9)。DAC級2002A(10)包括應用電阻2020A(1)、2020A(2)之分壓器2018A，且經組態以提供DAC類比信號2022A。

圖20C說明另一例示性單輸出DAC電路2000B，亦稱作十(10)位元單輸出DAC電路2000B。在此態樣中，單輸出DAC電路2000B包括DAC級2002B(1)至2002B(6)，其中每一DAC級2002B(1)至2002B(6)為類似於參看圖20A及圖20B描述之態樣的兩(2)位元電阻旋轉器電路，其中之每一者包括各別解碼電路2004B(1)至2004B(5)。DAC級2002B(1)之元件類似於圖20A的DAC級2002A(1)之元件，但本文中為簡單起見並不重新編號。出於額外簡單性而不說明DAC級2002B(2)至2002B(5)之元件。另外，DAC級2002B(6)包括應用電阻2008B(1)、2008B(2)之分壓器2018B。圖20C之態樣的替代係圖20D中所說明之另一例示性單輸出DAC 電路2000C，亦稱作十(10)位元單輸出DAC電路2000C。單輸出DAC電路2000C包括分別與圖20A之DAC級2002B(1)至2002B(3)及解碼電路2004B(1)至2004B(3)相同的DAC級2002C(1)至2002C(3)及解碼電路2004C(1)至2004C(3)。然而，DAC級2002C(4)替代DAC級2002B(4)至2002B(6)，其中DAC級2002C(4)為應用經組態以產生信號G1至G16之解碼電路2004C(4)、電阻2008C(1)至2008C(17)及開關2010C(1)至2010C(16)的單一四(4)位元分壓器。DAC級2002B(1)至2002B(5)及DAC級2002C(1)至2002C(3)之特定言之模組性中之一些將共同簡化佈局選項提供給設計者以應用圖20B、圖20C之單輸出DAC電路2000B、2000C。

圖21說明可用於多位元並聯SAR ADC電路的例示性多輸出DAC電路2100。多輸出DAC電路2100應用DAC級2102(1)至2102(4)、開關2104(1)至2104(8)、用於DAC級2102(4)的應用電阻2108(1)至2108(8)之分壓器電路2106，及對應於DAC級2102(1)至2102(3)之調整電路2110(1)至2110(3)。詳言之，每一調整電路2110(1)至2110(3)具有一電阻RADJ(1)至RADJ(3)，該調整電路經組態以調整對應DAC級2102(1)至2102(3)之電阻，以使得調整電路2110(1)至2110(3)之電阻與下一DAC級2102(2)至2102(4)之電阻的並聯組合維持在理想電阻位準處。另外，每一DAC級2102(1)至2102(4)經組態以接收對應頂部電壓VTOP(1)至VTOP(4)、對應底部電壓VBOT(1)至VBOT(4)、對應啟用信號EN(1)至EN(3)，及三(3)個對應數位位元DG(3)至DG(11)。每一DAC級2102(1)至2102(4)進一步經組態以劃分每一對應頂部電壓VTOP(1)至VTOP(4)及每一底部電壓VBOT(1)至VBOT(4)之電壓範圍。

繼續參看圖21，基於DAC選擇信號DG(11)至DG(3)之值，頂部電壓VTOP(1)至VTOP(4)及底部電壓VBOT(1)至VBOT(4)之某一組合經提供至分壓器電路2106之輸入節點2112(1)、2112(2)。在此態樣中，電阻2108(1)至2108(8)各具有相等電阻(例如兩(2)千歐姆(kΩ))，使得分壓器電路2106產生DAC類比信號2114(1)至2114(7)作為經提供至分壓器電路2106的電壓之相等劃分(例如對應電壓範圍之劃分)。

圖22A及圖22B說明應用多輸出DAC電路2202及基於SA閃爍之比較電路2204的例示性三(3)位元並聯十二(12)位元SAR ADC電路2200。三(3)位元並聯十二(12)位元SAR ADC電路2200經組態以接收時脈信號CLK、邏輯「1」(亦即，高)值之信號、開始信號START及參考電壓VREF。三(3)位元並聯十二(12)位元SAR ADC電路2200包括SAR控制器電路2206(1)至2206(3)，其中之每一者包括四(4)個SAR暫存器電路2208(1)(1)至2208(3)(4)。以此方式，SAR暫存器電路2208(1)(1)至2208(1)(4)對應於數位位元DG(1)、DG(4)、DG(7)及DG(10)，SAR暫存器電路2208(2)(1)至2208(2)(4)對應於數位位元DG(2)、DG(5)、DG(8)及DG(11)，且SAR暫存器電路2208(3)(1)至2208(3)(4)對應於數位位元DG(3)、DG(6)、DG(9)及DG(12)。SAR暫存器電路2211亦被包括，且經組態以產生一完成信號DONE。

繼續參看圖22A及圖22B，多輸出DAC電路2202包括應用處理數位信號之多工器電路2214(1)至2214(12)的選擇電路2212。多輸出DAC電路2202亦包括DAC級2216(1)至2216(12)。以此方式，多工器電路2214(1)至2214(12)之數目及DAC級2216(1)至2216(12)之數目等於數位輸出信號DOUT(圖中未示)中之數位位元DG(1)至DG(12)的數目。另外，每一多工器電路2214(1)至2214(12)經組態以接收對應數位位元DG(1)至 DG(12)。多工器電路2214(1)、2214(4)、2214(7)及2214(10)經組態以亦自比較電路2220(1)接收比較器信號2218(1)，且多工器電路2214(2)、2214(5)、2214(8)及2214(11)經組態以亦自比較電路2220(2)接收比較器信號2218(2)。多工器電路2214(3)、2214(6)、2214(9)及2214(12)經組態以亦自比較電路2220(3)接收比較器信號2218(3)。多工器電路2214(1)至2214(3)經組態以接收DAC選擇信號2210(4)，且多工器電路2214(4)至2214(6)經組態以接收DAC選擇信號2210(3)。多工器電路2214(7)至2214(9)經組態以接收DAC選擇信號2210(2)，且多工器電路2214(10)至2214(12)經組態以接收DAC選擇信號2210(1)。DAC選擇信號2210(1)至2210(4)在各別多工器電路2214(1)至2214(12)之輸入值之間選擇，使得多工器電路2214(1)至2214(12)提供對應電阻選擇信號2222(1)至2222(12)。

繼續參看圖22A及圖22B，且特定參看圖22B，DAC級2216(1)至2216(12)經組態以接收各別輸入節點S0上之對應電阻選擇信號2222(1)至2222(12)。另外，DAC級2216(1)至2216(3)經組態以接收DAC選擇信號2210(4)，且DAC級2216(4)至2216(6)經組態以接收各別選擇輸入節點SEL上之DAC選擇信號2210(3)。DAC級2216(7)至2216(9)經組態以接收DAC選擇信號2210(2)，且DAC級2216(10)至2216(12)經組態以接收各別選擇輸入節點SEL上之DAC選擇信號2210(1)。如參看圖23更詳細地論述，每一DAC級2216(1)至2216(12)經組態以接收各別頂部輸入節點TOP及底部輸入節點BOT上之頂部電壓VTOP及底部電壓VBOT，且在各別電壓輸出節點RA、RB上提供各別輸出電壓VTO、VBO。結果，DAC級2216(1)、2216(4)、2216(7)及2216(10)提供DAC類比信號2224(1)，DAC級2216(2)、2216(5)、2216(8)及2216(11)提供DAC類比信號 2224(2)，且DAC級2216(3)、2216(6)、2216(9)及2216(12)提供DAC類比信號2224(3)。另外，DAC類比信號2224(1)至2224(3)經提供至對應比較電路2220(1)至2220(3)，其中比較電路2220(1)至2220(3)亦接收類比輸入信號VIN。值得注意的是基於SA閃爍之比較電路2204包括等於SAR控制器電路2206(1)至2206(3)之數目的一數目個比較電路2220(1)至2220(3)。

繼續參看圖22A及圖22B，每一比較電路2220(1)至2220(3)經組態以產生對應比較器信號2218(1)至2218(3)，其中每一比較器信號2218(1)至2218(3)為時脈信號CLK之對應循環的對應數位位元DG(1)至DG(12)。詳言之，若類比輸入信號VIN與對應DAC類比信號2224(1)至2224(3)相比具有較大電壓，則每一比較器信號2218(1)至2218(3)具有邏輯高「1」值。替代地，若類比輸入信號VIN與對應DAC類比信號2224(1)至2224(3)相比具有較小電壓，則每一比較器信號2218(1)至2218(3)具有邏輯低「0」值。

圖23為可用於圖22A及圖22B之多輸出DAC電路2202之每一DAC級2216(1)至2216(12)的例示性電阻旋轉器電路2300之電路圖。在此態樣中，電阻旋轉器電路2300經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。另外，電阻旋轉器電路2300經組態以接收輸入節點S0上之對應電阻選擇信號2222(1)至2222(12)，及選擇輸入節點SEL上之對應DAC選擇信號2210(1)至2210(4)。以此方式，使用反相器2302、電阻2304、開關2306(1)至2306(9)及具有電阻RADJ之電阻2308，對應DAC選擇信號2210(1)至2210(4)及電阻選擇信號2222(1)至2222(12)致使電阻旋轉器電路2300提供分別在輸出節點RA、RB上之對應頂部電壓VTOP及底部電壓VBOT。另外，經由輸出節點DAC提供如圖22A及圖22B所說明之對應DAC類比信號2224(1)至2224(3)。

圖24為應用可用於多輸出DAC電路之每一DAC級的「短接」方法的另一例示性電阻旋轉器電路2400之電路圖。電阻旋轉器電路2400經組態以接收頂部電壓輸入節點TOP上之頂部電壓VTOP，及底部電壓輸入節點BOT上之底部電壓VBOT。電阻旋轉器電路2400亦包括經組態以接收輸入節點S0、S1、S2上之數位位元DG(1)至DG(3)，及基於數位位元DG(1)至DG(3)產生解碼信號DS(1)至DS(8)的解碼器電路2402。每一解碼信號DS(1)至DS(8)經提供至對應及閘2406(1)至2406(8)。每一及閘2406(1)至2406(8)亦經由啟用輸入節點EN接收啟用信號2408中的一者，並產生對應電阻選擇信號2410(1)至2410(8)。

繼續參看圖24，電阻旋轉器電路2400亦包括開關2412(1)至2412(16)，其中邏輯高「1」值閉合開關2412(1)至2412(16)，且邏輯低「0」值打開開關2412(1)至2412(16)。開關2412(1)至2412(16)係結合電阻2414(1)至2414(14)使用以產生在各別電壓輸出節點RA、RB上之頂部輸出電壓VTO及底部輸出電壓VBO。亦包括具有電阻RADJ之調整電路2416。以此方式，上述組態導致電阻旋轉器電路2400根據開關2412(1)至2412(16)中之哪些基於數位位元DG(1)至DG(3)打開或閉合而產生對應頂部輸出電壓VTO及底部輸出電壓VBO。

根據本文所揭示之態樣的應用經組態以包括於ADC電路中之電阻旋轉器電路的DAC電路可經提供於任一基於處理器之器件中或整合至該器件中。實例(非限制性地)包括機上盒、娛樂單元、導航器件、通信器件、固定位置資料單元、行動位置資料單元、全球定位系統(GPS)器件、行動電話、蜂巢式電話、智慧型電話、會話起始協定(SIP)電話、平板電腦、平板手機、伺服器、電腦、攜帶型電腦、行動計算器件、可穿戴式計算器件(例如，智慧型手錶、保健或健康跟蹤器、護目鏡等)、桌上型電腦、個人數位助理(PDA)、監視器、電腦監視器、電視、調諧器、無線電、衛星無線電、音樂播放器、數位音樂播放器、攜帶型音樂播放器、數位視訊播放器、視訊播放器、數位視訊光碟(DVD)播放器、攜帶型數位視訊播放器、汽車、車輛組件、航空電子系統、無人飛機及多旋翼飛行器。

就此而言，圖25說明可應用包括圖1中所說明之DAC電路100以及圖2、圖4至圖10及圖12至圖24中所說明之態樣之元件的基於處理器之系統2500的實例。在此實例中，基於處理器之系統2500包括一或多個中央處理單元(CPU)2502，各自包括一或多個處理器2504。CPU 2502可具有耦接至處理器2504以用於快速地存取暫時儲存之資料的快取記憶體2506。CPU 2502耦接至系統匯流排2508，且可相互耦接包括於基於處理器之系統2500中的主控器件及受控器件。如所熟知，CPU 2502藉由在系統匯流排2508上交換位址、控制，及資料資訊與此等其他器件通信。舉例而言，CPU 2502可傳達匯流排異動請求至作為受控器件之實例的記憶體控制器2510。儘管圖25中未說明，但可提供多個系統匯流排2508，其中每一系統匯流排2508構成不同網狀架構。

其他主控器件及受控器件可連接至系統匯流排2508。如圖25中所說明，作為實例，此等器件可包括記憶體系統2512、一或多個輸入器件2514、一或多個輸出器件2516、一或多個網路介面器件2518及一或多個顯示控制器2520。輸入器件2514可包括任何類型之輸入器件，包括(但不限於)輸入按鍵、開關、語音處理器等。輸出器件2516可包括任何類型之輸出器件，包括(但不限於)音訊、視訊、其他視覺指示器等。網路介面器件2518可為經組態以允許至及自網路2522之資料交換的任何器件。網路2522可為任何類型之網路，包括(但不限於)有線或無線網路、私用或公用網路、區域網路(LAN)、無線區域網路(WLAN)、廣域網路(WAN)、BLUETOOTH^TM網路及網際網路。網路介面器件2518可經組態以支援任何類型之所要通信協定。記憶體系統2512可包括一或多個記憶體單元2524(0)至2524(P)。

CPU 2502亦可經組態以經由系統匯流排2508存取顯示控制器2520以控制發送至一或多個顯示器2526的資訊。顯示控制器2520將資訊發送至待經由一或多個視訊處理器2528顯示之顯示器2526，該等視訊處理器將待顯示之資訊處理成適合於顯示器2526的格式。顯示器2526可包括任何類型之顯示器，包括(但不限於)陰極射線管(CRT)、液晶顯示器(LCD)、電漿顯示器、發光二極體(LED)顯示器等。

圖26說明包括形成於積體電路(IC)2602中之射頻(RF)組件之例示性無線通信器件2600，其中RF組件可包括應用圖1之DAC電路100，以及圖2、圖4至圖10及圖12至圖24中之態樣的元件。就此而言，無線通信器件2600可在IC 2602中提供。作為實例，無線通信器件2600可包括以上參考器件中之任一者或被提供於其中。如圖26中所示，無線通信器件2600包括收發器2604及資料處理器2606。資料處理器2606可包括用以儲存資料及程式代碼之記憶體。收發器2604包括支援雙向通信之傳輸器2608及接收器2610。一般而言，無線通信器件2600可包括用於任何數目個通信系統及頻帶的任何數目個傳輸器2608及/或接收器2610。收發器2604之全部或一部分可實施於一或多個類比IC、RF IC(RFIC)、混合信號 IC等上。

傳輸器2608或接收器2610可藉由超外差式架構或直接轉換架構實施。在超外差式架構中，信號在多個級中在RF與基頻之間被頻率轉換，例如，在一個級中自RF轉換成中頻(IF)，且接著在另一級中自IF轉換成基頻以用於接收器2610。在直接轉換架構中，信號在一個級中在RF與基頻之間被頻率轉換。超外差式及直接轉換架構可使用不同電路區塊及/或具有不同需求。在圖26中之無線通信器件2600中，傳輸器2608及接收器2610係藉由直接轉換架構實施。

在傳輸路徑中，資料處理器2606處理待傳輸之資料，且提供I及Q類比輸出信號至傳輸器2608。在例示性無線通信器件2600中，資料處理器2606包括數位至類比轉換器(DAC)2612(1)、2612(2)，用於將藉由資料處理器2606產生之數位信號轉換成I及Q類比輸出信號(例如，I及Q輸出電流)以供進一步處理。

在傳輸器2608內，低通濾波器2614(1)、2614(2)分別濾波I及Q類比輸出信號，以移除由先前數位至類比轉換所引起之非所要信號。放大器(AMP)2616(1)、2616(2)分別放大來自低通濾波器2614(1)、2614(2)之信號，且提供I及Q基頻信號。增頻轉換器2618經由混頻器2620(1)及2620(2)增頻轉換I及Q基頻信號，及來自TX LO信號產生器2622之I及Q傳輸(TX)本地振盪器(LO)信號，以提供經增頻轉換信號2624。濾波器2626濾波經增頻轉換之信號2624以移除由增頻轉換所引起之非所要信號以及接收頻帶中之雜訊。功率放大器(PA)2628放大來自濾波器2626之經增頻轉換信號2624以獲得所要輸出功率位準且提供傳輸RF信號。傳輸RF信號經路由貫穿雙工器或開關2630，且經由天線2632傳輸。

在接收路徑中，天線2632接收由基地台傳輸之信號且提供所接收之RF信號，其經路由貫穿雙工器或開關2630，且被提供至低雜訊放大器(LNA)2634。雙工器或開關2630被設計為以特定之接收(RX)至TX雙工器頻率間距操作，使得RX信號自TX信號分離。接收之RF信號係藉由LNA 2634放大且藉由濾波器2636濾波以獲得所要RF輸入信號。降頻轉換混頻器2638(1)、2638(2)混合濾波器2636之輸出及來自RX LO信號產生器2640之I及Q RX LO信號(亦即，LO_I及LO_Q)，以產生I及Q基頻信號。I及Q基頻信號由放大器(AMP)2642(1)、2642(2)放大，且由低通濾波器2644(1)、2644(2)進一步濾波以獲得I及Q類比輸入信號，該等信號被提供至資料處理器2606。在此實例中，資料處理器2606包括ADC 2646(1)、2646(2)以將類比輸入信號轉換成數位信號，以待由資料處理器2606進一步處理。

在圖26之無線通信器件2600中，TX LO信號產生器2622產生用於增頻轉換之I及Q TX LO信號，而RX LO信號產生器2640產生用於降頻轉換之I及Q RX LO信號。各LO信號係具有特定基本頻率之週期性信號。TX鎖相迴路(PLL)電路2648自資料處理器2606接收時序資訊且產生用於調整來自TX LO信號產生器2622之TX LO信號之頻率及/或相位之控制信號。類似地，RX PLL電路2650自資料處理器2606接收時序資訊且產生用以調整來自RX LO信號產生器2640之RX LO信號之頻率及/或相位之控制信號。

熟習此項技術者應進一步瞭解，結合本文中所揭示之態樣描述的各種說明性邏輯區塊、模組、電路及演算法可實施為電子硬體、儲存於記憶體或另一電腦可讀媒體中且由處理器或其他處理器件執行之指令，或此兩者之組合。作為實例，本文中所描述之主控器件及受控器件可用於任何電路、硬體組件、積體電路(IC)或IC晶片中。本文中所揭示之記憶體可為任何類型及大小之記憶體，且可經組態以儲存所要的任何類型之資訊。為清楚地說明此互換性，上文已大體上就其功能性而言描述各種說明性組件、區塊、模組、電路及步驟。如何實施此功能性取決於特定應用、設計選項及/或強加於整個系統之設計約束。熟習此項技術者可針對每一特定應用而以變化之方式實施所描述之功能性，而不應將此等實施決策解譯為致使脫離本發明之範疇。

可藉由處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或經設計以執行本文中所描述之功能的其他可程式化邏輯器件、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行結合本文中所揭示之態樣而描述的各種說明性邏輯區塊、模組及電路。處理器可為微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算器件之組合(例如，DSP與微處理器之組合、複數個微處理器、結合DSP核心之一或多個微處理器，或任何其他此類組態)。

本文中所揭示之態樣可體現於硬體及儲存於硬體中之指令中，且可駐存於(例如)隨機存取記憶體(RAM)、快閃記憶體、唯讀記憶體(ROM)、電可程式化ROM(EPROM)、電可抹除可程式化ROM(EEPROM)、暫存器、硬碟、可移除式磁碟、CD-ROM或此項技術中已知的任何其他形式之電腦可讀媒體中。將一例示性儲存媒體耦接至處理器以使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。在替代例中，儲存媒體可與處理器成一體式。處理器及儲存媒體可駐存於ASIC中。ASIC可駐存在遠端台中。在替代例中，處理器及儲存媒體可作為離散組件而駐存於遠端台、基地台或伺服器中。

亦應注意，描述在本文中在之任何例示性態樣中之任一者中所描述之的操作步驟以提供實例及論述。可以不同於所說明之序列的眾多不同序列執行所描述之操作。此外，實際上可以數個不同步驟來執行單一操作步驟中描述之操作。另外，可組合例示性態樣中所論述之一或多個操作步驟。應理解，對於熟習此項技術者而言將顯而易見，流程圖中所說明之操作步驟可經受大量不同修改。熟習此項技術者亦應理解，可使用多種不同技藝及技術中之任一者表示資訊及信號。舉例而言，可由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子，或其任何組合來表示在貫穿以上描述中可能引用之資料、指令、命令、資訊、信號、位元、符號及碼片。

提供本發明之先前描述以使任何熟習此項技術者能夠製作或使用本發明。熟習此項技術者將容易地顯而易見對本發明之各種修改，且本文中定義之一般原理可在不背離本發明之精神或範疇的情況下應用於其他變體。因此，本發明並不意欲限於本文中所描述之實例及設計，而應符合與本文中所揭示之原理及新穎特徵相一致的最廣泛範疇。