TWI833760B - 摻雜基底的方法與用於摻雜基底的裝置 - Google Patents

摻雜基底的方法與用於摻雜基底的裝置 Download PDF

Info

Publication number
TWI833760B
TWI833760B TW108118650A TW108118650A TWI833760B TW I833760 B TWI833760 B TW I833760B TW 108118650 A TW108118650 A TW 108118650A TW 108118650 A TW108118650 A TW 108118650A TW I833760 B TWI833760 B TW I833760B
Authority
TW
Taiwan
Prior art keywords
substrate
temperature
dopant
process chamber
semiconductor structure
Prior art date
Application number
TW108118650A
Other languages
English (en)
Other versions
TW202011460A (zh
Inventor
克里斯多夫 Ｒ 漢特曼
皮耶羅 斯佛拉佐
羅傑 費許
岱爾 Ｋ 史東
Original Assignee
美商瓦里安半導體設備公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商瓦里安半導體設備公司 filed Critical 美商瓦里安半導體設備公司
Publication of TW202011460A publication Critical patent/TW202011460A/zh
Application granted granted Critical
Publication of TWI833760B publication Critical patent/TWI833760B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/206—Modifying objects while observing
    • H01J2237/2065—Temperature variations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Environmental & Geological Engineering (AREA)

Abstract

本發明提供一種摻雜基底的方法與一種用於摻雜基底的 裝置。所述方法可包括在製程腔室中提供基底。所述基底可包括半導體結構及設置在所述半導體結構的表面上的摻雜劑層。所述方法可包括將所述基底維持在第一溫度達第一間隔，所述第一溫度對應於所述摻雜劑層的氣化溫度。所述方法可進一步包括將所述基底快速冷卻到小於所述第一溫度的第二溫度，並將所述基底從所述第二溫度加熱到大於所述第一溫度的第三溫度。

Description

摻雜基底的方法與用於摻雜基底的裝置
本發明是有關於一種摻雜基底的方法與用於摻雜基底的裝置，且特別是有關於一種三維摻雜(three-dimensional doping)的方法與裝置。
隨著例如邏輯及存儲器件等半導體器件持續按比例縮小到更小的尺寸，使用傳統加工及材料來製作半導體器件越來越成問題。在一個例子中，研究用於摻雜半導體結構的新方式以代替離子植入。舉例來說，在未來的技術世代中，晶體管可由例如利用所謂的納米線(nanowire)形成主動區的水平環柵(horizontal gate all around，HGAA)結構等三維結構形成。使用已知的植入技術對這種納米線進行摻雜成為一種挑戰，這是因為納米線的部分並不呈現通過植入離子便會輕易觸及的視線性表面(line-of-sight surface)。電漿浸漬技術(Plasma immersion technique)可能不適合這種尺寸可為大約幾納米或幾十納米的結構。由於納米線的幾何結構及所需的高摻雜劑水平，經摻雜高質 量外延半導體層以在納米線上提供摻雜劑的成長也可能是困難的。
鑑於這些及其他考慮，提供了本公開。
提供本發明內容是為了以簡化形式介紹以下在具體實施方式中所進一步闡述的一系列概念。本發明內容並不旨在識別所主張主題的關鍵特徵或本質特徵，本發明內容也不旨在幫助確定所主張主題的範圍。
在一實施例中，一種摻雜基底的方法可包括在製程腔室中提供基底。所述基底可包括半導體結構及設置在所述半導體結構的表面上的摻雜劑層。所述方法可包括將所述基底維持在第一溫度達第一間隔，所述第一溫度對應於所述摻雜劑層的氣化溫度。所述方法可進一步包括將所述基底快速冷卻到小於所述第一溫度的第二溫度，並將所述基底從所述第二溫度加熱到大於所述第一溫度的第三溫度。
在另一實施例中，一種用於摻雜基底的裝置可包括製程腔室，所述製程腔室包括內壁。所述裝置可包括：基底支座，設置在所述製程腔室內；以及基底加熱器配件，在所述製程腔室之外設置成與所述基底支座相對。所述裝置可進一步包括控制器，所述控制器耦合到所述基底加熱器配件，且被配置成向所述基底加熱器配件及所述基底支座發送一組控制信號。所述控制信號可 使所述基底在第一基底溫度與第二基底溫度之間循環，其中所述基底加熱器配件在接通狀態與斷開狀態之間切換，且所述基底支座同時在低熱導率配置與高熱導率配置之間切換。
在另一實施例中，一種摻雜基底的方法可包括在製程腔室中提供基底，所述基底包括半導體結構。所述方法可包括在所述製程腔室中提供冷凝摻雜劑物質的局部壓力，並將所述基底加熱到第一溫度達第一間隔，所述第一溫度對應於所述冷凝摻雜劑物質的氣化溫度。所述方法可進一步包括：將所述基底快速冷卻到小於所述第一溫度的第二溫度；將所述基底維持在所述第二溫度達第二間隔；以及將所述基底從所述第二溫度加熱到大於所述第一溫度的第三溫度，並將所述基底維持在所述第三溫度達第三間隔。
100、200、306:基底
102:基底座
104、205:半導體結構
105:表面
106、212:摻雜劑層
150:溫度分佈曲線
202:基底座
204:半導體層
206、208、210:結構
212A:摻雜區
214:頂蓋層
218:隱藏表面
300:加工裝置
302:製程腔室
303:內受熱壁
304:基底支座
308:電漿生成配件
310:基底加熱器配件
312:製程腔室窗口
314:抬升配件
316:摻雜劑源
318:控制器
320:氣體歧管
322:氣體運輸配件
400:製程流程
402、404、406、408、410:步驟
P1、P2、P3:局部壓力
S1:表面濃度/瞬時表面濃度
T1:溫度/第一溫度
T2、T3、T4:溫度
圖1A至圖1E示出根據本公開實施例的在摻雜基底的過程中所涉及的示例性操作。
圖2A至圖2D示出根據本公開實施例的在摻雜基底的過程中所涉及的示例性操作。
圖3示出根據本公開一些實施例的示例性製程系統。
圖4繪示示例性製程流程。
現將參照示出一些實施例的附圖在下文中更充分地闡述本發明實施例。本公開的主題可實施成許多不同的方式且將不被解釋成限於本文中所述實施例。提供這些實施例是為了使此公開內容將透徹及完整，且將向所屬領域中的技術人員充分地傳達主題的範圍。在所有圖式中，相同的數字指代相同的元件。
在本發明實施例中，本發明人已發現用於促進在例如三維半導體結構等半導體結構中進行更均勻摻雜的新穎方式。
圖1A至圖1E示出根據本公開實施例的在摻雜基底的過程中所涉及的示例性操作。具體轉到圖1A，其示出提供基底100的第一實例。根據各種實施例，可在製程腔室中放置基底100，其中在環繞基底的環境中存在包括摻雜劑物質的氣體混合物。在所示例子中，基底100包括基底座(substrate base)102及半導體結構104。
在各種實施例中，基底座102及半導體結構104的至少部分可為半導體材料，例如矽、鍺、碳化矽(SiC)或矽：鍺合金。在其他實施例中，基底座102可包含已知的III-V族化合物半導體(例如，GaAs、InGaAs)或II-VI族化合物半導體(例如，CdTe)。所述實施例在此背景下不受限制。
如圖1A中所示，半導體結構104可表現出三維特徵。在一些例子中，在製程腔室中放置基底100之前，可在半導體結構104的表面105上提供摻雜劑層106。摻雜劑層106可為例如硼、 砷或磷等摻雜劑。所述實施例在此背景下不受限制。可利用例如化學氣相沉積(chemical vapor deposition，CVD)、蒸鍍(evaporation)、爐摻雜(furnace doping)等已知技術形成摻雜劑層106。在其他實施例中，在製程腔室中放置基底100之前，不在半導體結構104上形成摻雜劑層。當位於製程腔室302(示於圖3)中時，可在基底100的環境中提供包含與摻雜劑層106的摻雜劑對應的摻雜劑物質的氣氛。在各種實施例中，製程腔室302內的壓力可為托(Torr)或毫托(mTorr)級別。在一些實施例中，製程腔室302可包括含有例如氬氣及氫氣等載氣(carrier gas)的氣氛。基底100可維持在第一溫度T1。根據各種實施例，基底100可維持在溫度T1達第一間隔，溫度T1對應於摻雜劑物質的氣化溫度，此意指接近氣化溫度或處於氣化溫度。摻雜劑物質可表現出與溫度T1下的飽和蒸氣壓力等效的摻雜劑局部壓力(示作P1)。根據各種實施例，摻雜劑層106可最初表現為在半導體結構104的表面105上具有非均勻厚度的非均勻層。當在溫度T1下放置在腔室中時，存在摻雜劑物質的瞬時表面濃度(instantaneous surface concentration)S1。在於製程腔室302中進行放置之前在基底100上提供摻雜劑層106的情形中，表面濃度S1因摻雜劑層106的存在而固定。
轉到圖1B，其示出將基底100的溫度降低到溫度T2的後續實例。在溫度T2下，可將基底維持在摻雜劑物質的局部壓力P1下達第二間隔。在第二間隔期間，在較低的基底溫度下，更多 的摻雜劑物質可冷凝在半導體結構104上。如圖1B所示，摻雜劑物質可形成摻雜劑層106的非均勻成長。非均勻成長並非因溫度效應而生成，而是基於半導體結構104的幾何結構而生成。半導體結構104的最上部分可「歷經(see)」製程腔室中的所有氣氛(例如存在於基底100上方的電漿)，而側壁及底表面可歷經電漿的50%或或更少且因此從自電漿接收的冷凝物質進行的成長可較少。
如圖所示，非均勻成長可進行到圖1C中的實例。在圖1C所示實例處，將基底溫度增大到溫度T3，且可將基底溫度保持在溫度T3達第三間隔。造成圖1C所示結構的各向異性成長(anisotropic growth)還可在基底的不同區中造成摻雜劑物質的不同局部壓力。舉例來說，在基底100上方可形成小於局部壓力P1的局部壓力P2，而鄰近半導體結構104則形成大於局部壓力P1的局部壓力P3。在此種情景中，摻雜劑層106的位於頂部附近的材料以比摻雜劑層的朝向底部的材料大的速率蒸發。隨著蒸發持續，摻雜劑層106的材料在表面105上重新分佈而形成具有均勻厚度的摻雜劑層106，如圖1D所示。可接著將基底100冷卻到更低的溫度。在一些例子中，第三間隔可持續大約幾秒(例如對於砷沉積而言)。確切的持續時間可隨著摻雜劑及製程腔室302內的摻雜劑局部壓力而變化。根據一些實施例，可將基底100暴露於貫穿多個循環執行圖1A至圖1D所示操作的加工，其中給定循環表示依序進行圖1A至圖1D所示操作。在最末循環結束時，可接著將基底100恢復到室溫。圖1E中示出示例性溫度分佈曲線(示 為溫度分佈曲線150)。在一些實施例中，溫度T1可固定在200℃持續30秒；隨後經歷溫度斜變而下降到溫度T2，固定在150℃達30秒；經歷快速斜變而升高到溫度T3，固定在250℃至400℃的溫度持續10秒；並且經歷斜變而下降到150℃至200℃的溫度T4。確切的溫度及持續時間可隨著摻雜劑、摻雜劑層的目標厚度等而變化。可視需要重複進行溫度T1至溫度T4這一循環。由此，溫度分佈曲線150可表示在製程腔室內處於給定溫度及壓力下時基底溫度高於及低於氣化溫度的快速循環變化。
圖2A至圖2D示出根據本公開又一些實施例的在摻雜基底的過程中所涉及的示例性操作。在此例子中，基底200包括基底座202(此基底可表示任何層或層的組合)、半導體層204及半導體結構205，其中半導體結構205可表示至少一種半導體材料或材料的組合，例如矽、矽：鍺合金等。在各種實施例中，半導體結構205可為單晶半導體或已知的單晶半導體的組合。半導體結構205可表示呈HGAA器件結構的一個納米線或多個納米線。由此，半導體結構205可表示三維器件結構，其中存在面對各種不同方向的各種不同表面。在圖2A所示特定圖例中，半導體結構205可包括多個不同的結構(示為結構206、結構208及結構210)。這些結構可表示多個納米線，其中以剖面形式示出納米線，納米線懸浮在器件的不同端之間(本圖的頁面中及本圖的頁面之外的位置處)，如所屬領域中的技術人員所將理解。
圖2A至圖2C的順序大體遵循以上在相應的圖1B至圖 1D中概述的操作的順序。換句話說，圖2A大體對應於圖1B所示操作，圖2B對應於圖1C所示操作，而圖2C對應於圖1D所示操作。圖1A所示對應操作未被示出。如圖2A所示，在半導體結構205上設置摻雜劑層212。在一些實例中，可通過例如CVD或蒸鍍等已知的沉積製程形成摻雜劑層212。注意，摻雜劑層212可以非均勻方式設置在半導體結構205上，其中摻雜劑層212的厚度在半導體結構205的表面的不同部分上變化。舉例而言，半導體結構205可包括隱藏表面218，其中隱藏表面218具有很少摻雜劑或不具有摻雜劑，如圖2A所示。隱藏表面218可表示較少直接面對摻雜劑材料的來源的表面，其中來自製程腔室中的摻雜劑物質的摻雜劑的視線性沉積(line-of-sight deposition)不會發生在隱藏表面218上。因此，摻雜劑可較不可能最初形成在隱藏表面218上。大體來說，摻雜劑層212的厚度可在不同的表面之間變化或沿給定表面變化，而無論給定表面是否相對於沉積通量(depositing flux)被隱藏。由此，圖2A所示配置不呈現對半導體結構104的各種部分進行均勻摻雜的理想配置。注意，基底200可進一步包括設置在半導體結構104及摻雜劑層212之上的頂蓋層214。在各種實施例中，頂蓋層214可包含適合的材料以局部地或整體地覆蓋頂蓋層214下面的材料。舉例來說，頂蓋層214可為氮化矽(SiN)的沉積層。所述實施例在此背景下不受限制。
根據各種實施例，如以上參照圖1A至圖1D所大體闡述，可將圖2A所示基底200放置在加工腔室中。一旦放置在加工 腔室中，基底200可經歷一系列操作以將摻雜劑更均勻地分佈在半導體結構205的表面之上。在圖2A所示實例處，溫度可如以上所大體闡述保持在溫度T2。
轉到圖2B，其示出如上所述將圖1A所示結構加熱到處理溫度(例如溫度T3)的後續實例，其中摻雜劑層212的材料重新分佈在半導體結構205的表面之上。在此處理溫度下，摻雜劑層212的冷凝材料可在頂蓋層214下方與形成在鄰近半導體結構205的區中的摻雜劑物質的局部壓力相平衡。
轉到圖2C，其示出將溫度調節到更低的處理溫度的後續實例。在此實例處，以上所述的處理溫度(例如溫度T4)的變化使更多摻雜劑物質冷凝且致使摻雜劑層212的厚度增大。同時，摻雜劑層212在半導體結構205的不同表面(包括隱藏表面218)之上的均勻性相對於圖2A所示的開始結構而言有所改善。在圖2C所示實例之後，可通過加熱基底200執行退火(annealing)或驅入(drive-in)操作，以將摻雜劑層212的材料驅入到半導體結構205的不同部分中，從而形成經均勻摻雜的結構，如在圖2D中由摻雜區212A所示。
轉到圖3，其示出根據本公開附加實施例而排列的加工裝置300。加工裝置300包括適以提供根據圖1A至圖2D所示實施例摻雜半導體基底的能力的新穎的組件排列。加工裝置300可包括製程腔室302，其中製程腔室可包括內壁(示為內受熱壁303)。加工裝置300還可包括設置在製程腔室302內的基底支座304以 及在製程腔室302之外設置成與基底支座304相對的基底加熱器配件310。基底加熱器配件310可為燈配件，例如發光二極管或其他燈。加工裝置300還可包括設置在基底加熱器配件310與基底支座304之間的製程腔室窗口312。製程腔室窗口312可被設計成傳輸如由基底加熱器配件310所發射的適宜的光波長，以沖擊基底306。由此，基底加熱器配件310可格外適於快速加熱基底306。
加工裝置300可進一步包括摻雜劑源316，以將摻雜劑例如以前驅體物質(precursor species)的形式供應到製程腔室302。加工裝置300可進一步包括電漿生成配件308，其中電漿生成配件308可包括電源以及例如射頻(radio frequency，RF)敷貼器(applicator)等敷貼器以如所屬領域中所知施加用於在製程腔室中生成電漿的RF功率。加工裝置300可進一步包括氣體歧管(manifold)320，氣體歧管320被排列成向製程腔室302提供至少一種載氣。當摻雜劑物質及載氣被提供到製程腔室302時，電漿生成配件308可被激勵以生成電漿或以另外一種方式將摻雜劑物質活化以產生包括摻雜劑的冷凝物質的環境。在其他實施例中，摻雜劑的冷凝物質可相對於製程腔室302遠程地生成，且可被傳導到製程腔室302中以構建冷凝摻雜劑物質的設計的局部壓力。所述局部壓力可獨立於氣流、溫度等之外進行控制。在各種實施例中，考慮到要防止在腔室壁上發生冷凝，製程腔室302的腔室壁的溫度可高於摻雜劑物質的氣化溫度。作為另外一種選擇，腔室壁可不受熱(例如處於室溫)，其中可能發生冷凝而需要 對製程腔室302進行週期性清潔。
為在用於加工基底306的不同狀態之間方便且快速地進行循環，加工裝置300可進一步包括耦合到至少一個基底加熱器配件310的控制器318。控制器318可包括軟件與硬件的任何組合，且可用於調節對基底的加熱以及基底支座304的配置。舉例來說，控制器318可向基底加熱器配件310及基底支座304發送一組控制信號，以使基底306在第一基底溫度與第二基底溫度之間循環，其中基底加熱器配件310在接通狀態與斷開狀態之間切換。同時，所述一組控制信號可使基底支座304在低熱導率配置與高熱導率配置之間切換。用以關斷及接通基底加熱器配件310的控制信號可通過控制器318與用以使基底支座304在高熱導率配置與低熱導率配置之間切換的控制信號同步。基底加熱器配件310的操作與基底支座304的操作的此種同步可提高基底306在不同基底溫度之間的冷卻速率或加熱速率。
如圖3所示，加工裝置300可包括耦合到基底支座304的氣體運輸配件322，其中控制器318被配置成發送氣體控制信號，以利用氣體運輸配件322將氣體傳導到基底支座，從而構建高熱導率配置。由此，當基底加熱器配件310切換到斷開狀態時，導熱氣體可經由氣體運輸配件322導向到基底支座304的背側區。在基底加熱器配件310處於接通狀態且基底306被主動加熱的同時，氣體可避免經由氣體運輸配件322進行循環。通過在當基底加熱器配件310斷開時向基底支座304提供導熱氣體(例如 氦氣或其他已知的傳導性氣體)，基底溫度可因此更快速地減小到第二溫度。具體來說，基底306可快速冷卻到低於給定摻雜劑的氣化溫度，以增強摻雜劑在半導體結構的所有表面(包括最初存在較少摻雜劑的隱藏表面或區)上的冷凝。
作為另外一種選擇，或者另外，加工裝置300(且特別是基底支座304)可包括抬升配件314。控制器318可被配置成當基底加熱器配件310斷開時發送抬升控制信號以移動抬升配件314，從而構建高熱導率配置。舉例來說，基底支座304的高熱導率配置可為以下一種配置：在所述配置中，當抬升配件縮回時，基底306被固持成相鄰於基底支座304的平的表面。低熱導率配置可為以下一種配置：在所述配置中，抬升配件314的抬升銷(pin)伸長而將基底306放置在基底支座304的平的表面上方，且因此減少與基底支座304的熱接觸。因此，當基底加熱器配件310處於接通狀態時，抬升銷可伸長。注意，為準確地控制基底溫度，且相依於要對基底306施予的確切基底溫度，基底加熱器配件310可在多個不同的加熱水平之間進行調節。因此，基底加熱器配件310可被置於不同的接通狀態以構建不同的基底溫度，而在不同的接通狀態之間調節供應到基底加熱器配件310的燈的電力。
圖4繪示根據本公開實施例的示例性製程流程400。在方塊402處，在第一基底溫度下，在製程腔室中提供基底，其中基底包括半導體結構。製程腔室可包括內壁，所述內壁在基底位於製程腔室中的同時被加熱以維持大於基底溫度的壁溫度。在一些 實施例中，基底可設置在基底支座上，所述基底支座能夠提供與冷卻介質的熱耦合有所不同的兩種或更多種配置。在一些實施例中，在基底保持第一溫度的同時，可在基底溫度下提供摻雜劑物質的第一局部壓力。根據一些實施例，在將基底放置在製程腔室中之前，可在半導體結構上沉積摻雜劑層。
在方塊404處，將基底快速冷卻到低於第一溫度的第二溫度。在方塊406處，使基底在摻雜劑物質的第一局部壓力下維持第二溫度。由於較低的溫度，摻雜劑物質的冷凝可發生在部分半導體結構上，從而使在半導體結構上的摻雜劑層非均勻地成長。
在方塊408處，將基底加熱到大於第一溫度的第三溫度。根據一些實施例，在第三溫度處，摻雜劑物質可以非均勻方式從半導體結構蒸發，從而使得在半導體結構的不同表面之間的摻雜劑層中的摻雜劑厚度的分佈更均勻。在一些實施例中，相依於摻雜劑層的摻雜劑，第三溫度可介於170℃至200℃範圍之間。在方塊410處，執行驅入退火工序以將均勻的摻雜劑層驅入到半導體結構的不同表面中。
本發明實施例提供以下技術優點：所述技術在不依賴於摻雜劑在不同表面上的任何特定最初分佈的同時，提高半導體結構的表面上的摻雜劑均勻性。所述實施例提供有助於對包括鰭型場效晶體管(finFET)、HGAA、納米線等的三維半導體結構進行均勻摻雜的附加優點。本發明的方式相應地放寬了對摻雜三維結構的已知共形性要求，而要求在三維結構的不同表面之上進行均 勻的最初摻雜劑分佈，從而在這種結構內實現均勻摻雜。
本公開的範圍不受本文中所述具體實施例所限制。事實上，通過閱讀前述說明及附圖，除本文中所述者外，本公開的其他各種實施例及對本公開的潤飾也將對所屬領域中的普通技術人員顯而易見。因此，這種其他實施例及潤飾旨在落於本公開的範圍內。此外，儘管本文中已在用於特定目的的特定環境中的特定實施方式的背景下闡述了本公開，然而所屬領域中的普通技術人員將認識到本發明實施例的有用性並非僅限於此且本發明實施例可在用於任意數目的目的的任意數目的環境中有益地實施。因此，以下所述發明申請專利範圍要以如本文中所述本公開的全部廣度及精神進行解釋。
102:基底座
105:表面
106:摻雜劑層
P2、P3:局部壓力
S1:表面濃度/瞬時表面濃度
T3:溫度

Claims (15)

  1. 一種摻雜基底的方法，包括：在製程腔室中提供基底，所述基底包括半導體結構及設置在所述半導體結構的表面上的摻雜劑層，其中所述基底維持在第一溫度達第一間隔，所述第一溫度對應於所述摻雜劑層的氣化溫度；將所述基底快速冷卻到小於所述第一溫度的第二溫度；以及將所述基底從所述第二溫度加熱到大於所述第一溫度的第三溫度。
  2. 如申請專利範圍第1項所述的方法，其中所述基底保持在所述第二溫度達第二間隔，其中所述摻雜劑層在所述半導體結構的所述表面上形成非均勻厚度。
  3. 如申請專利範圍第2項所述的方法，其中所述基底保持在所述第三溫度達第三間隔，其中所述摻雜劑層在所述半導體結構的所述表面上形成均勻分佈。
  4. 如申請專利範圍第1項所述的方法，其中在將所述基底加熱到所述第一溫度之前，所述摻雜劑層在所述半導體結構的隱藏表面上具有第一厚度，且其中在所述將所述基底加熱到所述第三溫度之後，所述摻雜劑層在所述半導體結構的所述隱藏表面上具有第二厚度。
  5. 如申請專利範圍第3項所述的方法，其中在所述第一間隔期間，所述製程腔室包括摻雜劑的第一摻雜劑局部壓力，且其中在所述第三間隔期間，在所述基底上方生成比所述第一摻雜劑 局部壓力小的第二摻雜劑局部壓力，且其中鄰近所述半導體結構局部地生成第三摻雜劑局部壓力，所述第三摻雜劑局部壓力大於所述第二摻雜劑局部壓力。
  6. 如申請專利範圍第1項所述的方法，其中所述基底進一步包括頂蓋層，所述頂蓋層設置在所述半導體結構及所述摻雜劑層之上。
  7. 如申請專利範圍第3項所述的方法，所述方法進一步包括在所述第三間隔之後快速冷卻所述基底。
  8. 如申請專利範圍第7項所述的方法，其中所述基底被設置成在所述製程腔室中接觸基底支座，其中所述基底設置在第一位置而與所述基底支座具有第一熱接觸並且在所述第三間隔期間被基底加熱器加熱，所述快速冷卻包括：將所述基底移動到第二位置，其中所述基底與所述基底支座有比所述第一熱接觸大的第二熱接觸；以及關斷所述基底加熱器。
  9. 一種用於摻雜基底的裝置，包括：製程腔室，所述製程腔室包括內壁；基底支座，設置在所述製程腔室內；基底加熱器配件，在所述製程腔室之外設置成與所述基底支座相對；以及控制器，耦合到所述基底加熱器配件，且被配置成： 向所述基底加熱器配件及所述基底支座發送一組控制信號，以使所述基底在維持第一間隔的第一基底溫度、小於所述第一基底溫度的第二基底溫度，與大於所述第一基底溫度的第三基底溫度之間循環，所述第一溫度對應於所述基底上的摻雜劑層的氣化溫度，其中所述基底加熱器配件在接通狀態與斷開狀態之間切換，且所述基底支座同時在低熱導率配置與高熱導率配置之間切換。
  10. 如申請專利範圍第9項所述的裝置，其中所述基底加熱器配件包括燈配件，所述裝置進一步包括設置在所述燈配件與所述基底支座之間的製程腔室窗口。
  11. 如申請專利範圍第9項所述的裝置，進一步包括耦合到所述基底支座的氣體運輸配件，其中所述控制器被配置成發送氣體控制信號以將氣體傳導到所述基底支座，從而構建所述高熱導率配置。
  12. 如申請專利範圍第9項所述的裝置，所述基底支座進一步包括抬升配件，其中所述控制器被配置成發送抬升控制信號以移動所述抬升配件，從而構建所述高熱導率配置。
  13. 如申請專利範圍第9項所述的裝置，進一步包括設置在所述製程腔室周圍的電漿生成配件，以生成包含摻雜劑物質的電漿。
  14. 一種摻雜基底的方法，包括：在製程腔室中提供基底，所述基底包括半導體結構； 在所述製程腔室中提供冷凝摻雜劑物質的局部壓力；將所述基底加熱到第一溫度達第一間隔，所述第一溫度對應於所述冷凝摻雜劑物質的氣化溫度；將所述基底快速冷卻到小於所述第一溫度的第二溫度；將所述基底維持在所述第二溫度達第二間隔；以及將所述基底從所述第二溫度加熱到大於所述第一溫度的第三溫度，並將所述基底維持在所述第三溫度達第三間隔。
  15. 如申請專利範圍第14項所述的方法，其中所述第一溫度為175℃到225℃，其中所述第二溫度為130℃到170℃，且其中所述第三溫度為250℃到400℃。
TW108118650A 2018-06-01 2019-05-30 摻雜基底的方法與用於摻雜基底的裝置 TWI833760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/996,032 US10541137B2 (en) 2018-06-01 2018-06-01 Method and apparatus for non line-of-sight doping
US15/996,032 2018-06-01

Publications (2)

Publication Number Publication Date
TW202011460A TW202011460A (zh) 2020-03-16
TWI833760B true TWI833760B (zh) 2024-03-01

Family

ID=68694350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118650A TWI833760B (zh) 2018-06-01 2019-05-30 摻雜基底的方法與用於摻雜基底的裝置

Country Status (3)

Country Link
US (2) US10541137B2 (zh)
TW (1) TWI833760B (zh)
WO (1) WO2019231783A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080000416A1 (en) * 2006-05-16 2008-01-03 Tokyo Electron Limited Film formation method and apparatus
TW201523705A (zh) * 2013-09-13 2015-06-16 Tokyo Electron Ltd 基板調溫裝置及使用了基板調溫裝置的基板處理裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7074656B2 (en) 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices
US7465680B2 (en) 2005-09-07 2008-12-16 Applied Materials, Inc. Post deposition plasma treatment to increase tensile stress of HDP-CVD SIO2
EP1938381A2 (en) * 2005-09-23 2008-07-02 Nanosys, Inc. Methods for nanostructure doping
US7524743B2 (en) 2005-10-13 2009-04-28 Varian Semiconductor Equipment Associates, Inc. Conformal doping apparatus and method
US20090008577A1 (en) * 2007-07-07 2009-01-08 Varian Semiconductor Equipment Associates, Inc. Conformal Doping Using High Neutral Density Plasma Implant
US7915146B2 (en) * 2007-10-23 2011-03-29 International Business Machines Corporation Controlled doping of semiconductor nanowires
WO2011017339A2 (en) * 2009-08-06 2011-02-10 Applied Materials, Inc. Methods of selectively depositing an epitaxial layer
US9218973B2 (en) 2012-06-15 2015-12-22 Applied Materials, Inc. Methods of doping substrates with ALD
US9378992B2 (en) 2014-06-27 2016-06-28 Axcelis Technologies, Inc. High throughput heated ion implantation system and method
US11302520B2 (en) * 2014-06-28 2022-04-12 Applied Materials, Inc. Chamber apparatus for chemical etching of dielectric materials
KR20160042570A (ko) * 2014-10-10 2016-04-20 삼성전자주식회사 물리기상증착 장치 및 이를 이용한 상변화 물질의 증착방법
KR102427596B1 (ko) 2015-09-03 2022-07-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP6529996B2 (ja) * 2017-02-06 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP6688763B2 (ja) * 2017-05-30 2020-04-28 東京エレクトロン株式会社 プラズマ処理方法
US10636630B2 (en) * 2017-07-27 2020-04-28 Applied Materials, Inc. Processing chamber and method with thermal control
US20190051540A1 (en) * 2017-08-08 2019-02-14 Lam Research Corporation Systems and methods for plasma-less de-halogenation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080000416A1 (en) * 2006-05-16 2008-01-03 Tokyo Electron Limited Film formation method and apparatus
TW201523705A (zh) * 2013-09-13 2015-06-16 Tokyo Electron Ltd 基板調溫裝置及使用了基板調溫裝置的基板處理裝置

Also Published As

Publication number Publication date
US20190371608A1 (en) 2019-12-05
WO2019231783A1 (en) 2019-12-05
TW202011460A (zh) 2020-03-16
US20200152466A1 (en) 2020-05-14
US11631588B2 (en) 2023-04-18
US10541137B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
KR102269469B1 (ko) 인젝터 대 기판 갭 제어를 위한 장치 및 방법들
TWI691612B (zh) 矽化鎳奈米線的直接沉積
US20080223825A1 (en) Substrate processing apparatus, substrate processing method and storage medium
US9362149B2 (en) Etching method, etching apparatus, and storage medium
US8980767B2 (en) Methods and apparatus for processing a substrate
KR102608805B1 (ko) 컨포멀 도펀트 증착을 사용한 3d si 구조들의 컨포멀 도핑
US20230377958A1 (en) Cluster processing system for forming a metal containing material
CN104508795A (zh) 用于沉积第iii族氮化物半导体膜的方法
KR20160055215A (ko) 유전체 기판 상의 cctba 계 cvd co 핵형성을 개선하기 위한 표면 처리
US9520302B2 (en) Methods for controlling Fin recess loading
TWI833760B (zh) 摻雜基底的方法與用於摻雜基底的裝置
JP4563918B2 (ja) 単結晶ＳｉＣ基板の製造方法
TWI716441B (zh) 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法
KR20210094663A (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
KR102489934B1 (ko) 식각 처리 장치 및 식각 처리 방법
US11393696B2 (en) Method of controlling substrate treatment apparatus, substrate treatment apparatus, and cluster system
US11195732B2 (en) Low thermal budget annealing
US11694902B2 (en) Methods, systems, and apparatus for processing substrates using one or more amorphous carbon hardmask layers
US20240035196A1 (en) Method of selective etching of dielectric materials
US9355820B2 (en) Methods for removing carbon containing films
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法