TWI832546B - 晶片封裝模組 - Google Patents

晶片封裝模組 Download PDF

Info

Publication number
TWI832546B
TWI832546B TW111142842A TW111142842A TWI832546B TW I832546 B TWI832546 B TW I832546B TW 111142842 A TW111142842 A TW 111142842A TW 111142842 A TW111142842 A TW 111142842A TW I832546 B TWI832546 B TW I832546B
Authority
TW
Taiwan
Prior art keywords
chip
circuit board
heat sink
layer
wafer
Prior art date
Application number
TW111142842A
Other languages
English (en)
Other versions
TW202419908A (zh
Inventor
彭貴鋒
Original Assignee
新煒科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新煒科技有限公司 filed Critical 新煒科技有限公司
Application granted granted Critical
Publication of TWI832546B publication Critical patent/TWI832546B/zh
Publication of TW202419908A publication Critical patent/TW202419908A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

本申請提供一種晶片封裝模組，包括線路板、設於所述線路板一表面的晶片、散熱片以及透光構件，所述散熱片環繞所述晶片設置，所述散熱片與所述晶片熱導通，所述透光構件和所述線路板圍設形成一第一腔體，所述晶片位於所述第一腔體內；所述線路板具有厚度方向，沿所述厚度方向貫穿設有導熱孔，所述導熱孔與所述晶片熱導通。該晶片封裝模組通過設置所述導熱孔和散熱片，能夠實現熱量同時向四周擴撒，從而提高散熱效率。

Description

晶片封裝模組
本申請涉及晶片封裝技術領域，尤其涉及一種晶片封裝模組。
隨著電子裝置的微型化以及集成化，晶片的集成度越來越高，從而對晶片的散熱要求也越來越高。現有技術中，晶片通常直接焊接或通過銀膠設置於線路板表面，線路板上與晶片對應的區域設置導熱通孔，晶片產生的熱能通過線路板上的線路層以及所述導熱通孔傳遞出去。因線路板本身的散熱能力有限，且在這種結構中，熱能僅能沿著導熱通孔延伸方向傳遞，而不能實現同時向四周傳遞，因此散熱效率仍不能滿足要求。
有鑑於此，本申請提供一種散熱效果好的晶片封裝模組，用以解決以上問題。
本申請提供了一種晶片封裝模組，包括線路板以及設於所述線路板一表面的晶片、散熱片以及透光構件，所述散熱片環繞所述晶片設置，所述散熱片與所述晶片熱導通，所述透光構件和所述線路板圍設形成一第一腔體，所述晶片位於所述第一腔體內；所述線路板具有厚度方向，沿所述厚度方向貫穿設有導熱孔，所述導熱孔與所述晶片熱導通。
在一些實施方式中，所述線路板包括基材層以及設置於所述基材層相對兩側的第一線路層和第二線路層，所述第一線路層包括晶片座、焊墊、 第一粘膠層、以及鍵合線，所述晶片座與所述焊墊間隔設置，所述晶片通過所述第一粘膠層貼設於所述晶片座，所述晶片通過所述鍵合線電連接所述焊墊；所述導熱孔的一端連接所述晶片座，另一端連接所述第二線路層。
在一些實施方式中，所述線路板還包括多個導通體，所述導通體電性連接所述焊墊和所述第二線路層。
在一些實施方式中，所述透光構件朝向所述線路板一側設有一凹槽，所述線路板覆蓋所述凹槽以形成所述第一腔體；沿所述厚度方向，所述透光構件還貫穿設有一通光孔，所述通光孔連通所述第一腔體，所述通光孔對應於所述晶片設置。
在一些實施方式中，所述散熱片與所述透光構件相接觸，所述散熱片與所述線路板之間設有第一散熱膠層。
本申請還提供另外一種晶片封裝模組，包括線路板以及設於所述線路板一表面的晶片和散熱片，以及設於所述散熱片背離所述線路板一側的散熱板，所述散熱片環繞所述晶片設置，所述散熱片與所述晶片熱導通，所述線路板、散熱板和所述散熱片圍設形成一第二腔體，所述晶片設於所述第二腔體；所述線路板具有厚度方向，沿所述厚度方向貫穿設有導熱孔，所述導熱孔對應於所述晶片位置設置，所述導熱孔與所述晶片熱導通。
在一些實施方式中，所述線路板包括基材層以及設置於所述基材層相對兩側的第一線路層和第二線路層，所述第一線路層包括晶片座，所述晶片通過第一粘膠層貼設於所述晶片座；所述導熱孔的一端連接於所述晶片座，另一端連接於所述第二線路層。
在一些實施方式中，所述晶片背離所述線路板的一側通過第二粘膠層貼設於所述散熱板的表面。
在一些實施方式中，所述散熱片與所述線路板之間設有第一散熱膠層。
在一些實施方式中，所述散熱片與所述散熱板之間設有第二散熱膠層。
相較於現有技術，晶片封裝模組中產生的熱能僅能沿上下方向傳遞，本申請中提供的晶片封裝模組通過於所述線路板貫穿設置導熱孔，並環繞所述晶片於所述線路板表面設置散熱片，所述晶片產生的熱量可通過所述導熱孔向下傳遞，同時可通過銅層走線沿左右方向傳遞至所述散熱片，經由所述散熱片向四周擴散，即該晶片封裝模組能夠同時實現熱量向四周擴散，從而能夠提高散熱效率。
100、200:晶片封裝模組
10:線路板
11:基材層
12:第一線路層
121:晶片座
122:焊墊
13:第二線路層
14:導熱孔
15:導通體
20:晶片
21:第一粘膠層
21:第二粘膠層
23:鍵合線
30:散熱片
31:第一散熱膠層
32:第二散熱膠層
40:透光構件
41:凹槽
42:通光孔
50:第一腔體
51:第二腔體
60:散熱板
L:厚度方向
圖1為本申請第一實施例提供的一種晶片封裝模組的截面示意圖。
圖2為本申請第二實施例提供的另一種晶片封裝模組的截面示意圖。
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。
在本申請的描述中，需要理解的是，術語“上”、“下”、“前”、“後”、“左”、“右”、“豎直”、“水準”、“斜上”、“斜下”、“內”、“外”等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本申請和簡化描述，而不是指示或暗示所指的裝置或組件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本申請的限制。此外，術語“第一”、“第二”僅用於描述目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量。由此，限定有“第一”、“第二”的特徵可以明示或者隱含地包括一個或者更複數個所述特徵。
除非另有定義，本文所使用的所有的技術和科學術語與屬於本申請的技術領域的技術人員通常理解的含義相同。在本申請的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在於限制本申請。
為能進一步闡述本申請達成預定目的所採取的技術手段及功效，以下結合附圖及較佳實施方式，對本申請作出如下詳細說明。
請參閱圖1，本申請第一實施例提供一種晶片封裝模組100，所述晶片封裝模組100具體可以為攝像模組，該攝像模組可應用於手機、可穿戴設備、交通工具、照相機或監控裝置等電子設備中。
所述晶片封裝模組100包括線路板10以及設置於所述線路板10同一表面的晶片20、散熱片30和透光構件40。所述晶片20設於所述透光構件40與所述線路板10之間，所述散熱片30與所述透光構件40相接觸。
所述線路板10包括基材層11以及設置於所述基材層11相對兩側的第一線路層12和第二線路層13，所述第一線路層12包括間隔設置的晶片座121和焊墊122，所述晶片20通過第一粘膠層21貼設於所述晶片座121。所述晶片20通過鍵合線23電連接於所述焊墊122。所述線路板10具有厚度方向L，所述線路板10沿所述厚度方向L貫穿設有多個間隔設置的導熱孔14和導通體15，所述導熱孔14的一端連接於所述晶片座121，另一端連接於所述第二線路層13。所述導通體15電性連接所述焊墊122和所述第二線路層13。
其中，所述第一粘膠層21可以為銀膠或其他具有散熱作用的環氧樹脂膠。所述晶片座121的尺寸可依所述晶片20的尺寸大小設計。
可以理解地，在其他實施例中，增加所述第一線路層12和第二線路層13的厚度和/或走線寬度也有助於導熱以及散熱。
所述透光構件40朝向所述線路板10一側設有一凹槽41，所述透光構件40和所述線路板10圍設形成一第一腔體50，所述晶片20設於所述第一腔體 50內。沿所述厚度方向L，所述透光構件40還貫穿設有一通光孔42，所述通光孔42連通所述凹槽41，所述通光孔42對應於所述晶片20設置。所述散熱片30環繞所述透光構件40設置，且所述散熱片30與所述線路板10之間設有第一散熱膠層31。
在本實施例中，所述晶片20可為感光晶片，所述透光構件40可為鏡座。在實際應用中，入射光線可經由所述通光孔42到達所述晶片20成像。
本申請提供的晶片封裝模組100通過於所述線路板10中設置導熱孔14，並將所述導熱孔14連接於所述晶片座121和所述第二線路層13之間，從而可將所述晶片20在工作時產生的熱量沿所述厚度方向L傳遞，從而實現熱量的縱向傳導。同時，通過於線路板10表面設置散熱片30，熱量進一步可通過所述線路板10的第一線路層12沿大致垂直所述厚度方向L傳導至散熱片30，從而實現熱量的橫向傳導。即相較於現有技術，所述晶片封裝模組100能夠實現熱量向上下左右四周傳遞，提高散熱效率。
請參閱圖2，本第二實施例提供一種晶片封裝模組200，所述晶片封裝模組200包括線路板10以及設置於所述線路板10同一側的晶片20、散熱片30和散熱板60。所述晶片20和所述散熱片30間隔設置於所述線路板10的表面，所述散熱板60設置於所述散熱片30背離所述線路板10的表面。所述晶片20設於所述散熱板60和所述線路板10之間。
所述線路板10包括基材層11以及設置於所述基材層11相對兩側的第一線路層12和第二線路層13，所述第一線路層12包括晶片座121，所述晶片20通過第一粘膠層21貼設於所述晶片座121。所述線路板10具有厚度方向L，所述線路板10沿所述厚度方向貫穿設有多個間隔設置的導熱孔14，所述導熱孔14的一端連接於所述晶片座121，另一端連接於所述第二線路層13。
所述散熱片30設置於所述晶片20的四周，所述散熱片30、線路板10以及所述散熱板60圍設形成一第二腔體51，所述晶片20設於所述第二腔 體51內。所述晶片20背離所述線路板10的一側通過第二粘膠層22貼設於所述散熱板60的表面。
所述散熱片30與所述線路板10之間設有第一散熱膠層31，所述散熱片30與所述散熱板60之間還設有第二散熱膠層32。
其中，所述第一粘膠層21、第二粘膠層22、第一散熱膠層31和第二散熱膠層32均可以為銀膠或其他具有散熱作用的環氧樹脂散熱膠。所述晶片座121的尺寸可依所述晶片20的尺寸大小設計。在其他實施例中，所述第二粘膠層22也可以為環氧樹脂散熱膏。
本申請第二實施例提供的晶片封裝模組200通過於所述線路板10中設置導熱孔14，並於所述晶片20背離所述線路板10的一側設置散熱板60，使得熱量可通過所述導熱孔14和所述散熱板60沿所述厚度方向L上下傳遞，並通過與所述散熱板60和所述線路板10之間設置所述散熱片30，使熱量可通過所述線路板10的銅層走線以及通過所述第二腔體51沿垂直所述厚度方向L方向傳遞至所述散熱片30，從而經由所述散熱片30向四周發散。
以上的實施方式僅是用來說明本申請，但在實際的應用過程中不能僅僅局限於這種實施方式。對本領域的普通技術人員來說，根據本申請的技術構思做出的其他變形和改變，都應該屬於本申請專利範圍。
100:晶片封裝模組
10:線路板
11:基材層
12:第一線路層
121:晶片座
122:焊墊
13:第二線路層
14:導熱孔
15:導通體
20:晶片
21:第一粘膠層
23:鍵合線
30:散熱片
31:第一散熱膠層
40:透光構件
41:凹槽
42:通光孔
50:第一腔體
L:厚度方向

Claims (8)

  1. 一種晶片封裝模組，其改良在於，包括線路板及設於所述線路板一表面的晶片、散熱片以及透光構件，所述散熱片環繞所述晶片設置，所述散熱片與所述晶片熱導通，所述透光構件和所述線路板圍設形成一第一腔體，所述晶片位於所述第一腔體內；所述線路板具有厚度方向，沿所述厚度方向貫穿設有導熱孔，所述導熱孔與所述晶片熱導通；所述線路板包括基材層以及設置於所述基材層相對兩側的第一線路層和第二線路層，所述第一線路層包括晶片座、焊墊、第一粘膠層、以及鍵合線，所述晶片座與所述焊墊間隔設置，所述晶片通過所述第一粘膠層貼設於所述晶片座，所述晶片通過所述鍵合線電連接所述焊墊；所述導熱孔的一端連接所述晶片座，另一端連接所述第二線路層。
  2. 如請求項1所述之晶片封裝模組，其中，所述線路板還包括多個導通體，所述導通體電性連接所述焊墊和所述第二線路層。
  3. 如請求項1所述之晶片封裝模組，其中，所述透光構件朝向所述線路板一側設有一凹槽，所述線路板覆蓋所述凹槽以形成所述第一腔體；沿所述厚度方向，所述透光構件還貫穿設有一通光孔，所述通光孔連通所述第一腔體，所述通光孔對應於所述晶片設置。
  4. 如請求項1所述之晶片封裝模組，其中，所述散熱片與所述透光構件相接觸，所述散熱片與所述線路板之間設有第一散熱膠層。
  5. 一種晶片封裝模組，其改良在於，包括線路板以及設於所述線路板一表面的晶片和散熱片，以及設於所述散熱片背離所述線路板一側的散熱板，所述散熱片環繞所述晶片設置，所述散熱片與所述晶片熱導通，所述線路板、散熱板和所述散熱片圍設形成第二腔體，所述晶片設於所述第二腔體；所述線路板具有厚度方向，沿所述厚度方向貫穿設有導熱孔，所述導熱孔對應於所述晶片位置設置，所述導熱孔與所述晶片熱導通； 所述線路板包括基材層以及設置於所述基材層相對兩側的第一線路層和第二線路層，所述第一線路層包括晶片座，所述晶片通過第一粘膠層貼設於所述晶片座；所述導熱孔的一端連接於所述晶片座，另一端連接於所述第二線路層。
  6. 如請求項5所述之晶片封裝模組，其中，所述晶片背離所述線路板的一側通過第二粘膠層貼設於所述散熱板的表面。
  7. 如請求項5所述之晶片封裝模組，所述散熱片與所述線路板之間設有第一散熱膠層。
  8. 如請求項7所述之晶片封裝模組，所述散熱片與所述散熱板之間還設有第二散熱膠層。
TW111142842A 2022-11-03 2022-11-09 晶片封裝模組 TWI832546B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211370866.2 2022-11-03
CN202211370866.2A CN118039583A (zh) 2022-11-03 2022-11-03 封装模组

Publications (2)

Publication Number Publication Date
TWI832546B true TWI832546B (zh) 2024-02-11
TW202419908A TW202419908A (zh) 2024-05-16

Family

ID=90824833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111142842A TWI832546B (zh) 2022-11-03 2022-11-09 晶片封裝模組

Country Status (3)

Country Link
US (1) US20240153973A1 (zh)
CN (1) CN118039583A (zh)
TW (1) TWI832546B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201435397A (zh) * 2013-03-05 2014-09-16 Hon Hai Prec Ind Co Ltd 透鏡以及應用該透鏡之發光二極體封裝結構
CN104238042A (zh) * 2013-06-13 2014-12-24 梅兰诺克斯科技有限公司 用于光电互连模块的集成光冷却芯
JP5794135B2 (ja) * 2011-12-20 2015-10-14 日立金属株式会社 光モジュール
US20150331206A1 (en) * 2004-02-27 2015-11-19 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing thereof
TW201602663A (zh) * 2014-07-14 2016-01-16 鴻騰精密科技股份有限公司 具有散熱結構的主動光學組件
US20160170201A1 (en) * 2013-08-28 2016-06-16 Carl Zeiss Smt Gmbh Optical component
CN106980159A (zh) * 2017-03-07 2017-07-25 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构
CN107085270A (zh) * 2017-06-20 2017-08-22 中国电子科技集团公司第四十三研究所 一种单波长光收发集成模块
CN108153045A (zh) * 2016-12-05 2018-06-12 三星电子株式会社 显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150331206A1 (en) * 2004-02-27 2015-11-19 Banpil Photonics, Inc. Stackable optoelectronics chip-to-chip interconnects and method of manufacturing thereof
JP5794135B2 (ja) * 2011-12-20 2015-10-14 日立金属株式会社 光モジュール
TW201435397A (zh) * 2013-03-05 2014-09-16 Hon Hai Prec Ind Co Ltd 透鏡以及應用該透鏡之發光二極體封裝結構
CN104238042A (zh) * 2013-06-13 2014-12-24 梅兰诺克斯科技有限公司 用于光电互连模块的集成光冷却芯
US20160170201A1 (en) * 2013-08-28 2016-06-16 Carl Zeiss Smt Gmbh Optical component
TW201602663A (zh) * 2014-07-14 2016-01-16 鴻騰精密科技股份有限公司 具有散熱結構的主動光學組件
CN108153045A (zh) * 2016-12-05 2018-06-12 三星电子株式会社 显示装置
CN106980159A (zh) * 2017-03-07 2017-07-25 中国科学院微电子研究所 基于光电混合集成的光电模块封装结构
CN107085270A (zh) * 2017-06-20 2017-08-22 中国电子科技集团公司第四十三研究所 一种单波长光收发集成模块

Also Published As

Publication number Publication date
TW202419908A (zh) 2024-05-16
CN118039583A (zh) 2024-05-14
US20240153973A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP3145299B2 (ja) マルチチップモジュールパッケージ
KR100432603B1 (ko) 밀봉체의 실장기판에의 실장방법 및 광학적 변환장치
US8330264B2 (en) Packaging configurations for vertical electronic devices using conductive traces disposed on laminated board layers
US20140251658A1 (en) Thermally enhanced wiring board with built-in heat sink and build-up circuitry
TWI425599B (zh) 具有凸柱／基座之散熱座及基板之半導體晶片組體
TWI531283B (zh) 連接基板及層疊封裝結構
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP2008060172A (ja) 半導体装置
KR20200112068A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
CN221327699U (zh) 基于SiP封装技术的厚膜塑封芯片封装结构及电路板
TWI495078B (zh) 連接基板及層疊封裝結構
TWI445222B (zh) 具有凸塊／基座之散熱座及凸塊內含倒置凹穴之半導體晶片組體
WO2018095233A1 (zh) 半导体结构及其形成方法、封装结构及其形成方法
CN210325795U (zh) 光扫描模组
TWI722633B (zh) 晶片封裝結構及晶片封裝模組
JP2006120996A (ja) 回路モジュール
TWI832546B (zh) 晶片封裝模組
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
JP2004221248A (ja) 半導体装置
CN113363164A (zh) 一种方体芯片封装方法及其封装结构
TWM593656U (zh) 晶片封裝結構及晶片封裝模組
WO2023145389A1 (ja) 半導体装置及び電子機器
CN221508171U (zh) 一种stoll双面散热框架、铜片及封装结构