TWI832439B - 同步方法及電子系統 - Google Patents
同步方法及電子系統 Download PDFInfo
- Publication number
- TWI832439B TWI832439B TW111135567A TW111135567A TWI832439B TW I832439 B TWI832439 B TW I832439B TW 111135567 A TW111135567 A TW 111135567A TW 111135567 A TW111135567 A TW 111135567A TW I832439 B TWI832439 B TW I832439B
- Authority
- TW
- Taiwan
- Prior art keywords
- electronic module
- time stamp
- clock signal
- electronic
- reset
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000001360 synchronised effect Effects 0.000 claims abstract description 24
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 30
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 30
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 22
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 101100464927 Bacillus subtilis (strain 168) ppsB gene Proteins 0.000 description 11
- 101100137463 Bacillus subtilis (strain 168) ppsA gene Proteins 0.000 description 10
- 101100342406 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PRS1 gene Proteins 0.000 description 10
- 101150056693 pps1 gene Proteins 0.000 description 10
- 102100031051 Cysteine and glycine-rich protein 1 Human genes 0.000 description 7
- 101710185487 Cysteine and glycine-rich protein 1 Proteins 0.000 description 7
- 101150003216 SFP1 gene Proteins 0.000 description 7
- 101100058943 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CAK1 gene Proteins 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 101150074770 DRE2 gene Proteins 0.000 description 4
- 101100528814 Danio rerio rnaset2 gene Proteins 0.000 description 4
- 101001006878 Homo sapiens Kelch-like protein 24 Proteins 0.000 description 4
- 102100027794 Kelch-like protein 24 Human genes 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Electric Clocks (AREA)
Abstract
本揭示內容提供一種同步方法及電子系統。該電子系統包括一第一電子模組以及一第二電子模組,該第一電子模組用以根據一第一時脈訊號輸出一第一時間戳記,且該第二電子模組用以根據一第二時脈訊號輸出一第二時間戳記。該同步方法包括:同步該第一時脈訊號與該第二時脈訊號;該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成;以該第一電子模組重置該第一時間戳記,並以該第二電子模組重置該第二時間戳記,以使該第一時間戳記與該第二時間戳記相同;以及輸出該第一時間戳記與該第二時間戳記。
Description
本揭示內容為有關於一種同步方法,特別是指一種電子系統中的多個電子模組的同步方法。
於現有之多個電子裝置的系統架構中,即使多個電子裝置能依據IEEE 1588所界定的精確時間協定(Precision Time Protocol,PTP)來同步時脈,使多個電子裝置中的主及從裝置輸出同頻率同相位的1PPS (1 pulse per second)訊號,多個電子裝置仍會因為彼此的時間戳記不同而發生問題。以分散式電視牆為例,其影像(或聲音)訊號的發送端與接收端分別設置於不同位置,當各影像(或聲音)訊號從發送端被傳送到接收端時,會導致多個電視的時間戳記不一致,使得分散式電視牆所顯示的影像將會有無法同步出畫的問題。因此,有必要對現有技術進行改進。
本揭示內容的一態樣為一同步方法。該同步方法適用於一電子系統,其中該電子系統包括一第一電子模組以及一第二電子模組,該第一電子模組用以根據一第一時脈訊號輸出一第一時間戳記,該第二電子模組用以根據一第二時脈訊號輸出一第二時間戳記,且該同步方法包括:同步該第一時脈訊號與該第二時脈訊號;該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成;以該第一電子模組重置該第一時間戳記,並以該第二電子模組重置該第二時間戳記,以使該第一時間戳記與該第二時間戳記相同;以及輸出該第一時間戳記與該第二時間戳記。
本揭示內容的另一態樣為一電子系統。該電子系統包括一第一電子模組以及一第二電子模組。該第一電子模組用以根據一第一時脈訊號輸出一第一時間戳記。該第二電子模組耦接該第一電子模組,並用以根據一第二時脈訊號輸出一第二時間戳記。其中當該第一電子模組與該第二電子模組同步時,該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成。其中在該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成之後,該第一電子模組重置該第一時間戳記,且該第二電子模組重置該第二時間戳記,以使該第一時間戳記與該第二時間戳記相同並同步輸出。
綜上,藉由在多個電子模組的多個時脈訊號同步的情況下對多個電子模組的多個時間戳記進行重置,本揭示內容的電子系統可確保多個電子模組根據時間戳記的操作(例如:顯示影像)是同步的。此外,本揭示內容的電子系統還具有任意調整時間戳記的精度及低成本的優勢,得以增大應用範圍。
下文為舉實施例配合所附圖式作詳細說明,但所描述的具體實施例僅用以解釋本案,並不用來限定本案,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本揭示內容所涵蓋的範圍。
在全篇說明書與申請專利範圍所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭示之內容中與特殊內容中的平常意義。
關於本文中所使用之「耦接」或「連接」,均可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,亦可指二或多個元件相互操作或動作。
請參閱第1圖,第1圖為根據本揭示內容的一些實施例所繪示一電子系統100的方塊圖。於一些實施例中,電子系統100包括一第一電子模組10以及一第二電子模組20。第一電子模組10與第二電子模組20用以透過一網路NW彼此進行通訊(此並不限於以有線或無線的方式進行通訊),以使第一電子模組10與第二電子模組20所產生的二個時間戳記(timestamp)能相同且同步輸出。
如第1圖所示,第一電子模組10包括一網路單元11、一計數單元13、一控制單元15以及一時脈同步單元17。控制單元15耦接網路單元11與計數單元13,且時脈同步單元17耦接網路單元11與計數單元13之間。
於一些實施例中,第一電子模組10用以根據一通訊協定與其他電子模組(例如,第二電子模組20)進行時脈同步。舉例來說,所述通訊協定藉由IEEE 1588所界定的精確時間協定(Precision Time Protocol,PTP)來實現。依據上述,如第1圖所示,於一些實施例中,網路單元11包括一PTP處理單元111。網路單元11中的PTP處理單元111用以產生一第一秒脈衝訊號PPS1。時脈同步單元17用以根據第一秒脈衝訊號PPS1產生一第一時脈訊號CLK1。具體而言,第一秒脈衝訊號PPS1每一秒鐘僅有一個脈波,而第一時脈訊號CLK1每一秒鐘能有複數個脈波。換言之,於一些實施例中,第一時脈訊號CLK1的頻率高於第一秒脈衝訊號PPS1的頻率。然而,本揭示內容並不限於此。於其他實施例中,第一時脈訊號CLK1每一秒鐘也可僅有一個脈波,亦即,第一時脈訊號CLK1的頻率等於第一秒脈衝訊號PPS1的頻率。換句話說,於其他實施例中,時脈同步單元17可從第一電子模組10中省略,而第一秒脈衝訊號PPS1可直接作為第一時脈訊號CLK1來供計數單元13接收。
此外,計數單元13用以根據第一時脈訊號CLK1以及一第一初始計數值CIV1產生一第一時間戳記TS1。具體而言,隨著第一時脈訊號CLK1中各個脈波的觸發,計數單元13基於第一初始計數值CIV1進行運算來產生第一時間戳記TS1。舉例而言,假設第一時脈訊號CLK1每一秒鐘能有100個脈波且第一初始計數值CIV1為100,則第一時間戳記TS1將從100開始輸出,且每經過0.01秒鐘便加1。
於一些實施例中,第二電子模組20具有類似於第一電子模組10的結構。如第1圖所示,第二電子模組20包括一網路單元21、一計數單元23、一控制單元25以及一時脈同步單元27。具體而言,控制單元25耦接於網路單元21與計數單元23,且時脈同步單元27耦接於網路單元21與計數單元23之間。第二電子模組20用以根據前述通訊協定(即,IEEE 1588所界定的PTP)與其他電子模組(例如,第一電子模組10)進行時脈同步。
依據上述,如第1圖所示,網路單元21包括一PTP處理單元211。網路單元21中的PTP處理單元211用以產生一第二秒脈衝訊號PPS2。時脈同步單元27用以根據第二秒脈衝訊號PPS2產生一第二時脈訊號CLK2。具體而言,第二秒脈衝訊號PPS2每一秒鐘僅有一個脈波,而第二時脈訊號CLK2每一秒鐘能有複數個脈波。換言之,第二時脈訊號CLK2的頻率高於第二秒脈衝訊號PPS2的頻率。然而,本揭示內容並不限於此。於其他實施例中,第二時脈訊號CLK2每一秒鐘也可僅有一個脈波,亦即,第二時脈訊號CLK2的頻率等於第二秒脈衝訊號PPS2的頻率。換句話說,於其他實施例中,時脈同步單元27可從第二電子模組20中省略,而第二秒脈衝訊號PPS2可直接作為第二時脈訊號CLK2來供計數單元23接收。此外,計數單元23用以根據第二時脈訊號CLK2以及一第二初始計數值CIV2產生一第二時間戳記TS2。計數單元23的操作類似於計數單元13的操作,故不在此贅述。
由上述第一電子模組10以及第二電子模組20的說明可知,第一電子模組10用以根據第一時脈訊號CLK1輸出第一時間戳記TS1,而第二電子模組20用以根據第二時脈訊號CLK2輸出第二時間戳記TS2。
於一些實施例中,網路單元11與網路單元21用以根據前述之PTP通訊協定將第一電子模組10與第二電子模組20分配為一主端(Master)以及一從端(Slave),以對第一電子模組10與第二電子模組20進行時脈同步。具體而言,作為從端的第二電子模組20用以和作為主端的第一電子模組10透過網路NW交換時間戳記以計算出主端與從端之間的一封包傳輸延遲時間(例如:10奈秒)及/或一時間偏差(例如,第一時脈訊號CLK1的脈波與第二時脈訊號CLK2的脈波之間的時間差),並用以根據所述封包傳輸延遲時間及/或所述時間偏差調整第二秒脈衝訊號PPS2,以使第二秒脈衝訊號PPS2保持與第一秒脈衝訊號PPS1相同的頻率及相位。在其他實施例中,上述之主端及從端的分配也可由使用者在進行環境設定時分配。
由上述說明可知,第一秒脈衝訊號PPS1與第二秒脈衝訊號PPS2是同步的。由於第一秒脈衝訊號PPS1與第二秒脈衝訊號PPS2同步,因此由上述說明亦可得知,第一時脈訊號CLK1與第二時脈訊號CLK2亦是同步的(亦即,第一時脈訊號CLK1與第二時脈訊號CLK2具有相同頻率及相同相位)。在第一時脈訊號CLK1與第二時脈訊號CLK2同步完成之後,能保證第一電子模組10與第二電子模組20所產生的二個時間戳記亦同步輸出。如此一來,依據上述,第二電子模組20便可用以透過網路NW與第一電子模組10同步。
於一些實施例中,上述第一電子模組10與第二電子模組20所產生的二個時間戳記同步輸出,但彼此的時戳數字不相同。舉例來說,第一電子模組10於特定時間所產生的第一時間戳記TS1為101,但第二電子模組20於所述特定時間所產生的第二時間戳記TS2為300。於一些實施例中,上述第一電子模組10與第二電子模組20所產生的二個時間戳記在第一時脈訊號CLK1與第二時脈訊號CLK2同步完成之後還經重置,使得上述第一電子模組10與第二電子模組20所產生的二個時間戳記同步輸出且彼此時戳數字相同。舉例來說,第一電子模組10所產生的第一時間戳記TS1與第二電子模組20所產生的第二時間戳記TS2於特定時間均為101。據此,本揭示內容更提供一種電子模組的同步方法200,具體如下所述。
請參閱第2圖,第2圖為根據本揭示內容的一些實施例所繪示同步方法200的流程圖。於一些實施例中,同步方法200包括步驟S201。同步方法200可由如第1圖所示的電子系統100來執行,但不以此為限。於步驟S201中,響應於第一時脈訊號CLK1與第二時脈訊號CLK2同步完成,重置第一時間戳記TS1與第二時間戳記TS2,以使第一時間戳記TS1與第二時間戳記TS2相同並同步輸出。然而,第2圖的實施例僅為例示而已,並非用以限定本揭示內容,以下將以第3圖的實施例為例進一步說明。
請參閱第3圖,第3圖為根據本揭示內容的一些實施例所繪示一同步方法300的流程圖。於一些實施例中,同步方法300包括步驟S301~S303。同步方法300可由如第1圖所示的電子系統100來執行,但不以此為限。為方便說明,以下將搭配第4、5A及6A圖來說明同步方法300。
於步驟S301中,第二電子模組20通知第一電子模組10有關第二電子模組20已與第一電子模組10同步完成的信息。請參閱第4圖,第4圖為根據本揭示內容的一些實施例所繪示電子系統100於一第一時間T1的方塊圖。於一些實施例中,如第4圖所示,於第一電子模組10與第二電子模組20同步完成的第一時間T1,第二電子模組20的控制單元25藉由網路單元21透過網路NW發送一同步完成通知SFP1至第一電子模組10。據此,第一電子模組10的控制單元15藉由網路單元11接收同步完成通知SFP1,以得知第二電子模組20已與第一電子模組10同步完成。於一些實施例中,第二電子模組20通知第一電子模組10第二時脈訊號CLK2已與第一時脈訊號CLK1同步完成。
於步驟S302中,響應於第二電子模組20的通知,第一電子模組10通知第二電子模組20於一預設時間Tpd進行重置。請參閱第5A圖,第5A圖為根據本揭示內容的一些實施例所繪示電子系統100於一第二時間T2的方塊圖。於一些實施例中,如第5A圖所示,於第一電子模組10接收同步完成通知SFP1後的第二時間T2,第一電子模組10的控制單元15藉由網路單元11透過網路NW發送一計數重置通知CRP1至第二電子模組20。據此,第二電子模組20的控制單元25藉由網路單元21接收計數重置通知CRP1。本案所揭露之預設時間可以是一特定時間點或一時段內。
進一步地說,於第一時間T1及第二時間T2,第一時脈訊號CLK1與第二時脈訊號CLK2是同步的,然而,第一時間戳記TS1與第二時間戳記TS2可能不相同。舉例來說,請參閱第5B圖,第5B圖為根據本揭示內容的一些實施例所繪示經同步的第一時脈訊號CLK1與第二時脈訊號CLK2以及未經重置的第一時間戳記TS1與第二時間戳記TS2的時序圖。由第5B圖可知,當第一時脈訊號CLK1與第二時脈訊號CLK2因為同步而具有相同頻率及相同相位時,對應於第一時脈訊號CLK1的其中四個脈波的四個第一時間戳記TS1分別為101、102、103及104,但對應於第一時脈訊號CLK1的所述其中四個脈波的四個第二時間戳記TS2卻分別為102、103、104及105。由此可見,第一時間戳記TS1與第二時間戳記TS2同步輸出但不相同,這使得之後的影像及/或聲音訊號雖有同步輸出,但分別對應至不同的時間戳記。
於步驟S303中,於預設時間Tpd重置第一時間戳記TS1與第二時間戳記TS2,以使第一時間戳記TS1與第二時間戳記TS2相同並同步輸出。請參閱第6A圖,第6A圖為根據本揭示內容的一些實施例所繪示電子系統100於預設時間Tpd的方塊圖。於一些實施例中,如第6A圖所示,於第二時間T2之後的預設時間Tpd,第一電子模組10重置第一時間戳記TS1至一預設計數值TSpd,且第二電子模組20根據計數重置通知CRP1重置第二時間戳記TS2至預設計數值TSpd。
於一些實施例中,第一電子模組10藉由於預設時間Tpd重置計數單元13來重置第一時間戳記TS1。如第6A圖所示,第一電子模組10的控制單元15用以於預設時間Tpd輸出一第一延遲重置訊號DRE1至計數單元13。計數單元13用以根據第一延遲重置訊號DRE1重置第一初始計數值CIV1,以使第一時間戳記TS1重置為預設計數值TSpd。換言之,第一延遲重置訊號DRE1用以重置第一時間戳記TS1至預設計數值TSpd。
於一些實施例中,第二電子模組20藉由於預設時間Tpd重置計數單元23來重置第二時間戳記TS2。如第6A圖所示,第二電子模組20的控制單元25用以於預設時間Tpd輸出一第二延遲重置訊號DRE2至計數單元23。計數單元23用以根據第二延遲重置訊號DRE2重置第二初始計數值CIV2,以使第二時間戳記TS2重置為預設計數值TSpd。換言之,第二延遲重置訊號DRE2用以重置第二時間戳記TS2至預設計數值TSpd。
據此,第一電子模組10所輸出的第一時間戳記TS1與第二電子模組20所輸出的第二時間戳記TS2相同並同步輸出。具體而言,請參閱第6B圖,第6B圖為根據本揭示內容的一些實施例所繪示經同步的第一時脈訊號CLK1與第二時脈訊號CLK2以及經重置的第一時間戳記TS1與第二時間戳記TS2的時序圖。由第6B圖可知,當第一時脈訊號CLK1與第二時脈訊號CLK2因為同步而具有相同頻率及相同相位時,對應於第一時脈訊號CLK1的其中四個脈波的第一時間戳記TS1分別為101、102、103及104,而對應於第一時脈訊號CLK1的所述其中四個脈波的第二時間戳記TS2亦分別為101、102、103及104。由此可知,第一時間戳記TS1與第二時間戳記TS2相同並同步輸出,這使得之後的影像及/或聲音訊號不但有同步輸出,且對應至相同的時間戳記。
值得注意的是,在其他實施例中,控制單元(例如,第1圖中的控制單元15及25)亦可耦接於時脈同步單元(例如,第1圖中的時脈同步單元17及27),使得控制單元15及控制單元25可分別改變第一時脈訊號CLK1的頻率及第二時脈訊號CLK2的頻率,以分別調整第一電子模組10的時間戳記的精度及第二電子模組20的時間戳記的精度。舉例來說,當第一時脈訊號CLK1的頻率為100赫茲(Hz)時,第一電子模組10每1秒鐘能輸出100個第一時間戳記TS1。當第一時脈訊號CLK1的頻率從100赫茲增加至1000赫茲時,第一電子模組10每1秒鐘便能輸出1000個第一時間戳記TS1。於本揭示內容的一些實務應用中,第一電子模組10及/或第二電子模組20的時間戳記的精度能達到奈秒(ns)層級。
於前述實施例中,第二電子模組20能夠發送同步完成通知SFP1至第一電子模組10,且第一電子模組10能夠發送計數重置通知CRP1至第二電子模組20,然而,本揭示內容並不限於此。於其他實施例中,第一電子模組10被分配為從端,而第二電子模組20被分配為主端。據此,第一電子模組10能夠發送同步完成通知SFP1至第二電子模組20,且第二電子模組20能夠發送計數重置通知CRP1至第一電子模組10。由上述說明可知,電子系統100中作為從端的電子模組用以發送同步完成通知SFP1至電子系統100中作為主端的電子模組,且電子系統100中作為主端的電子模組用以發送計數重置通知CRP1至電子系統100中作為從端的電子模組。
於前述實施例中,第一電子模組10與第二電子模組20各自可藉由電子電路、晶片模組、電子裝置或電子設備之形式來實現。進一步說明,於一些實施例中,第一電子模組會依據第一時間戳記輸出第一影音訊號,且第二電子模組會依據第二時間戳記輸出第二影音訊號。請參閱第7圖,第一時間戳記TS1與第二時間戳記TS2可分別被輸出至影音訊號處理單元19及影音訊號處理單元29,影音訊號處理單元19依據第一時間戳記TS1輸出第一影音訊號Si1,且影音訊號處理單元29依據第二時間戳記TS2輸出第二影音訊號Si2。然並不限於此,在有些實施例中,影像處理單元可以與計數單元一體成形,即前述影像處理單元及計數單元之功能可由單一晶片來實現。
於前述實施例中,控制單元15及控制單元25各自可藉由中央處理單元、微處理器(MPU)或其他合適的元件來實現。時脈同步單元17及時脈同步單元27各自可藉由具有頻率調整功能的元件來實現。此外,計數單元13與計數單元23各自可藉由可程式邏輯陣列(FPGA)、系統單晶片(SoC)或其他具有計數功能的元件來實現。
應當理解,本揭示內容的電子系統所包括的多個電子模組的數量並不以前述實施例所示的數量為限。於一些實施例中,電子系統的多個電子模組的數量可大於2個。
於本揭示內容的一些實務應用中,本揭示內容的電子系統可應用於分散式電視牆。請參閱第8圖,第8圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆800的示意圖。如第8圖所示,分散式電視牆800包括多個電視801[1]~801[4],且多個電視801[1]~801[4]各自配置有一個前述的電子模組。舉例來說,電視801[1]配置有第一電子模組10(可視為主端),而多個電視801[2]~801[4]各自則配置有第二電子模組20(可視為從端)。經過前述操作後,分散式電視牆800的多個電視801[1]~801[4]內部的多個時間戳記相同並同步輸出。因此,分散式電視牆800所顯示的影像是完整的,且不會發生因為時間戳記不同步而導致的影像不連續問題。
本揭示內容的電子系統的實務應用並不限於上述,以下將搭配第9及10圖來說明。請參閱第9圖,第9圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆900的示意圖。如第9圖所示,分散式電視牆900包括多個電視901[1]~901[4]及與多個電視901[1]~901[4]協同運作的一裝置902(例如:訊號延伸裝置、訊號切換裝置、電視盒、機上盒等能夠進行訊號處理的電子裝置)。多個電視901[1]~901[4]及裝置902各自配置有一個前述的電子模組。舉例來說,裝置902配置有第一電子模組10(可視為主端),而多個電視901[1]~901[4]各自則配置有第二電子模組20(可視為從端)。經過前述操作後,分散式電視牆900所顯示的影像是完整的,且不會發生因為時間戳記不同步而導致的影像不連續問題。
請參閱第10圖,第10圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆1000的示意圖。如第10圖所示,分散式電視牆1000包括多個電視1001[1]~1001[4]及與多個電視1001[1]~1001[4]協同運作的一裝置1002(例如:訊號延伸裝置、訊號切換裝置、電視盒、機上盒等能夠進行訊號處理的電子裝置)。於第10圖的實施例中,第一電子模組10與多個第二電子模組20可作為晶片模組配置於裝置1002中,其中第一電子模組10可視為主端,其他的多個第二電子模組20可視為從端並可電性耦接於多個電視1001[1]~1001[4]。經過前述操作後,第一電子模組10與多個第二電子模組20的多個時間戳記相同並同步輸出。如此一來,當多個電視1001[1]~1001[4]經由多個第二電子模組20接收多個影音訊號Si[1]~Si[4]時,多個電視1001[1]~1001[4]所顯示的影像將可同步出畫。然並不以此為限,在有多個電視的情境下,上述之第一電子模組也可以是耦接於多個電視之其中一台電視的主端,其他的第二電子模組則是分別耦接於其餘之多個電視的從端。
由上述本揭示內容的實施方式可知,藉由在多個電子模組的多個時脈訊號同步的情況下對多個電子模組的多個時間戳記進行重置,本揭示內容的電子系統可確保多個電子模組根據時間戳記的操作(例如:顯示影像)是同步的。此外,本揭示內容的電子系統還具有任意調整時間戳記的精度及低成本的優勢,得以增大應用範圍。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,所屬技術領域具有通常知識者在不脫離本揭示內容之精神和範圍內,當可作各種更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
10:第一電子模組
11,21:網路單元
13,23:計數單元
15,25:控制單元
17,27:時脈同步單元
19,29:影音訊號處理單元
20:第二電子模組
100:電子系統
111,211:精確時間協定(PTP)處理單元
200,300:同步方法
800,900,1000:分散式電視牆
801[1]~801[4],901[1]~901[4],1001[1]~1001[4]:電視
902,1002:裝置
CIV1:第一初始計數值
CIV2:第二初始計數值
CLK1:第一時脈訊號
CLK2:第二時脈訊號
CRP1:計數重置通知
DRE1:第一延遲重置訊號
DRE2:第二延遲重置訊號
NW:網路
PPS1:第一秒脈衝訊號
PPS2:第二秒脈衝訊號
TS1:第一時間戳記
TS2:第二時間戳記
TSpd:預設計數值
T1:第一時間
T2:第二時間
Tpd:預設時間
SFP1:同步完成通知
Si1:第一影音訊號
Si2:第二影音訊號
Si[1]~Si[4]:影音訊號
S201,S301~S303:步驟
第1圖為根據本揭示內容的一些實施例所繪示一種電子系統的方塊圖。
第2圖為根據本揭示內容的一些實施例所繪示一種電子模組的同步方法的流程圖。
第3圖為根據本揭示內容的一些實施例所繪示一種電子模組的同步方法的流程圖。
第4圖為根據本揭示內容的一些實施例所繪示一種電子系統於一第一時間的方塊圖。
第5A圖為根據本揭示內容的一些實施例所繪示一種電子系統於一第二時間的方塊圖。
第5B圖為根據本揭示內容的一些實施例所繪示一種經同步的第一時脈訊號與第二時脈訊號以及未經重置的第一時間戳記與第二時間戳記的時序圖。
第6A圖為根據本揭示內容的一些實施例所繪示一種電子系統於一預設時間的方塊圖。
第6B圖為根據本揭示內容的一些實施例所繪示一種經同步的第一時脈訊號與第二時脈訊號以及經重置的第一時間戳記與第二時間戳記的時序圖。
第7圖為根據本揭示內容的一些實施例所繪示一種電子系統的方塊圖。
第8圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆的示意圖。
第9圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆的示意圖。
第10圖為根據本揭示內容的一些實施例所繪示一種分散式電視牆的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
200:同步方法
S201:步驟
Claims (10)
- 一種同步方法,適用於一電子系統,其中該電子系統包括一第一電子模組以及一第二電子模組,該第一電子模組用以根據一第一時脈訊號輸出一第一時間戳記,該第二電子模組用以根據一第二時脈訊號輸出一第二時間戳記,且該同步方法包括: 同步該第一時脈訊號與該第二時脈訊號; 該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成; 以該第一電子模組重置該第一時間戳記,並以該第二電子模組重置該第二時間戳記,以使該第一時間戳記與該第二時間戳記相同;以及 輸出該第一時間戳記與該第二時間戳記。
- 如請求項1所述之同步方法,更包括: 響應於該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成,該第一電子模組通知該第二電子模組於一預設時間重置該第二時間戳記,其中該第一電子模組亦於該預設時間重置該第一時間戳記。
- 如請求項1所述之同步方法,其中以該第一電子模組重置該第一時間戳記,並以該第二電子模組重置該第二時間戳記的步驟包括: 重置該第一電子模組中之一第一計數單元以及該第二電子模組中之一第二計數單元; 其中該第一計數單元及該第二計數單元分別輸出該第一時間戳記與該第二時間戳記。
- 如請求項1所述之同步方法,更包括: 該第一電子模組通知該第二電子模組於一預設時間進行重置; 其中以該第一電子模組重置該第一時間戳記,並以該第二電子模組重置該第二時間戳記的步驟包括: 於該預設時間重置該第一電子模組中之一第一計數單元以及該第二電子模組中之一第二計數單元,使得該第一計數單元及該第二計數單元分別輸出該第一時間戳記與該第二時間戳記。
- 如請求項1所述之同步方法,更包括: 該第一電子模組依據該第一時間戳記輸出一第一影音訊號,以及該第二電子模組依據該第二時間戳記輸出一第二影音訊號。
- 一種電子系統,包括: 一第一電子模組,用以根據一第一時脈訊號輸出一第一時間戳記;以及 一第二電子模組,耦接該第一電子模組,並用以根據一第二時脈訊號輸出一第二時間戳記, 其中當該第一電子模組與該第二電子模組同步時,該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成, 其中在該第二電子模組通知該第一電子模組該第二時脈訊號已同步完成之後,該第一電子模組重置該第一時間戳記,且該第二電子模組重置該第二時間戳記,以使該第一時間戳記與該第二時間戳記相同並同步輸出。
- 如請求項6所述之電子系統,其中: 於該第一電子模組與該第二電子模組同步完成的一第一時間,該第二電子模組透過一網路發送一同步完成通知至該第一電子模組; 於該第一電子模組接收該同步完成通知後的一第二時間,該第一電子模組透過該網路發送一計數重置通知至該第二電子模組; 於該第二時間之後的一預設時間,該第一電子模組重置該第一時間戳記至一預設計數值,且該第二電子模組根據該計數重置通知重置該第二時間戳記至該預設計數值。
- 如請求項7所述之電子系統,其中該第一電子模組包括: 一第一網路單元,用以產生一第一秒脈衝訊號,使該第一時脈訊號產生; 一第一計數單元,用以根據該第一時脈訊號產生該第一時間戳記; 一第一時脈同步單元,耦接於該第一網路單元與該第一計數單元之間,並用以根據該第一秒脈衝訊號產生該第一時脈訊號,其中該第一時脈訊號的頻率高於該第一秒脈衝訊號;以及 一第一控制單元,耦接於該第一網路單元與該第一計數單元,用以藉由該第一網路單元接收該同步完成通知及發送該計數重置通知,並用以於該預設時間輸出一第一延遲重置訊號至該第一計數單元,其中該第一延遲重置訊號用以重置該第一時間戳記至該預設計數值。
- 如請求項7所述之電子系統,其中該第二電子模組包括: 一第二網路單元,用以產生一第二秒脈衝訊號,使該第二時脈訊號產生; 一第二計數單元,用以根據該第二時脈訊號產生該第二時間戳記; 一第二時脈同步單元,耦接於該第二網路單元與該第二計數單元之間,並用以根據該第二秒脈衝訊號產生該第二時脈訊號,其中該第二時脈訊號的頻率高於該第二秒脈衝訊號;以及 一第二控制單元,耦接於該第二網路單元與該第二計數單元,用以藉由該第二網路單元發送該同步完成通知及接收該計數重置通知,並用以於該預設時間輸出一第二延遲重置訊號至該第二計數單元,其中該第二延遲重置訊號用以重置該第二時間戳記至該預設計數值。
- 如請求項6所述之電子系統,其中該第一電子模組依據該第一時間戳記輸出一第一影音訊號,且該第二電子模組依據該第二時間戳記輸出一第二影音訊號。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111135567A TWI832439B (zh) | 2022-09-20 | 2022-09-20 | 同步方法及電子系統 |
CN202310597255.XA CN117749308A (zh) | 2022-09-20 | 2023-05-25 | 同步方法及电子系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111135567A TWI832439B (zh) | 2022-09-20 | 2022-09-20 | 同步方法及電子系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI832439B true TWI832439B (zh) | 2024-02-11 |
TW202415046A TW202415046A (zh) | 2024-04-01 |
Family
ID=90276396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111135567A TWI832439B (zh) | 2022-09-20 | 2022-09-20 | 同步方法及電子系統 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117749308A (zh) |
TW (1) | TWI832439B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW559708B (en) * | 1999-02-26 | 2003-11-01 | Reveo Inc | Globally time-synchronized systems, devices and methods |
TW200717519A (en) * | 2005-10-28 | 2007-05-01 | Univ Nat Chiao Tung | Asynchronous first-in-first-out cell |
-
2022
- 2022-09-20 TW TW111135567A patent/TWI832439B/zh active
-
2023
- 2023-05-25 CN CN202310597255.XA patent/CN117749308A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW559708B (en) * | 1999-02-26 | 2003-11-01 | Reveo Inc | Globally time-synchronized systems, devices and methods |
TW200717519A (en) * | 2005-10-28 | 2007-05-01 | Univ Nat Chiao Tung | Asynchronous first-in-first-out cell |
Also Published As
Publication number | Publication date |
---|---|
TW202415046A (zh) | 2024-04-01 |
CN117749308A (zh) | 2024-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210160803A1 (en) | Clock Synchronisation Between Devices Using Message Timestamps | |
US8699646B2 (en) | Media clock negotiation | |
EP1256197B1 (en) | Reference time distribution over a network | |
CN102394715B (zh) | 时钟同步方法和装置 | |
CN113365127B (zh) | 局域网多屏显示同步方法及装置 | |
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
TWI485996B (zh) | 致能一被動光網路具備支援時間同步能力的裝置與方法 | |
US20060256820A1 (en) | Systems and methods for synchronizing time across networks | |
WO2012003746A1 (zh) | 一种实现边界时钟的方法和装置 | |
JP2010226460A (ja) | 無線基地局装置及びその同期方法 | |
JP2009111654A (ja) | 時刻同期処理システム、時刻情報配信装置、時刻同期処理装置、時刻情報配信プログラム、および時刻同期処理プログラム | |
WO2020087370A1 (zh) | 时间同步方法、设备及存储介质 | |
JP6036179B2 (ja) | 通信装置及び同期方法 | |
CN115485993A (zh) | 使用无线侧通道的时钟同步 | |
TWI832439B (zh) | 同步方法及電子系統 | |
US20170117980A1 (en) | Time synchronization for network device | |
CN115664577A (zh) | 音频同步电路及音频同步方法 | |
US20240187118A1 (en) | Synchronization of multiple signals with an unprecise reference clock | |
CA3119809A1 (en) | Delay time detection circuit, stamping information generation device, and delay time detection method | |
TWI769486B (zh) | 分散式同步系統 | |
WO2024131470A1 (zh) | 时钟同步方法、装置、芯片、芯片模组、系统及存储介质 | |
TWI772843B (zh) | 分散式同步系統 | |
JP2002094490A (ja) | 時刻供給システム及び時刻供給装置 | |
CN116321093A (zh) | 音频播放方法、系统、电子设备及存储介质 | |
US10122486B2 (en) | Method for clock synchronization between two devices connected by an ethernet wire connection |