TWI830662B - 監測電源訊號的邏輯裝置及其方法 - Google Patents
監測電源訊號的邏輯裝置及其方法 Download PDFInfo
- Publication number
- TWI830662B TWI830662B TW112116195A TW112116195A TWI830662B TW I830662 B TWI830662 B TW I830662B TW 112116195 A TW112116195 A TW 112116195A TW 112116195 A TW112116195 A TW 112116195A TW I830662 B TWI830662 B TW I830662B
- Authority
- TW
- Taiwan
- Prior art keywords
- monitoring
- signals
- group
- power
- control unit
- Prior art date
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 233
- 238000000034 method Methods 0.000 title claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims abstract description 110
- 238000012806 monitoring device Methods 0.000 claims description 66
- 238000010586 diagram Methods 0.000 description 34
- 238000005070 sampling Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 5
- 101100064079 Mus musculus Pdss1 gene Proteins 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
Abstract
一種監測電源訊號的邏輯裝置及其方法。邏輯裝置適於設置於包含電源模組及至少一電路之主機板上。電源模組用以產生複數電源訊號。邏輯裝置包含電源時序模組及控制模組。電源時序模組用以根據各電源訊號之變化緣以依序輸出複數電源觸發訊號,並將複數電源觸發訊號傳輸至至少一電路。控制模組包含傳輸介面、群組控制單元、配置控制單元及錯誤控制單元。群組控制單元用以將包含複數電源訊號及電源觸發訊號之複數監測序號依序分組為複數群組,並將各群組之複數監測訊號之值依序傳輸至傳輸介面。
Description
本案係有關於電源訊號,特別是有關於一種監測電源訊號的邏輯裝置及其方法。
一般來說,伺服器系統之主機板上的複雜可程式化邏輯裝置(CPLD)係用以控制主機板上其他裝置(包含晶片、電路或模組)之電源時序。因此,當硬體工程師對所述伺服器系統進行除錯的工作時,需要量測CPLD之輸入/輸出引腳(I/O pin)的訊號,以檢查伺服器系統之主機板上各裝置之電源訊號之時序是否符合Intel或AMD之平台設計指南(Platform Design Guide,PDG)的規範。
然而,有一些CPLD之輸入/輸出引腳係設置於主機板的背板或被主機板上其他裝置所遮蔽而無法被直接量測,使得硬體工程師無法順利地對所述伺服器系統進行除錯的工作。又部分伺服器系統之結構複雜而無法隨意拆卸,使得工程師係無法將伺服器系統拆開而直接量測主機板上CPLD之輸入/輸出引腳的訊號。
為了解決上述問題,本案提出一種邏輯裝置。邏輯裝置適於設置於一主機板上,主機板包含一電源模組及至少一電路,電源模組用以
產生複數電源訊號。邏輯裝置包含:一電源時序模組,用以根據各電源訊號之變化緣以依序輸出複數電源觸發訊號,並將複數電源觸發訊號傳輸至至少一電路;以及一控制模組,包含:一傳輸介面,電性連接於一監測裝置;一群組控制單元,電性連接於電源時序模組及傳輸介面,用以將包含複數電源訊號及複數觸發訊號之複數監測訊號依序分組為複數群組,並將各群組之複數監測訊號之值依序傳輸至傳輸介面;一配置控制單元,電性連接於群組控制單元及傳輸介面,用以設定傳輸介面之一傳輸速率;以及一錯誤控制單元,電性連接於電源時序模組及群組控制單元,用以偵測各群組之複數監測訊號是否發生錯誤;其中,傳輸介面用以根據傳輸速率將各群組之複數監測訊號之值依序傳輸至監測裝置。
在一些實施例中,錯誤控制單元更用以控制群組控制單元將發生錯誤之監測訊號對應的群組之複數監測訊號之值傳輸至傳輸介面。
在一些實施例中,傳輸介面更用以根據傳輸速率將發生錯誤之監測訊號對應的群組之複數監測訊號之值傳輸至監測裝置。
在一些實施例中,配置控制單元更用以設定群組控制單元之一通道數量,使得群組控制單元係根據通道數量及複數監測訊號之數量將複數監測訊號分組為複數群組。
在一些實施例中,當通道數量為4時,傳輸速率不小於115200(bps)。
本案另提出一種監測主機板之電源模組所產生之複數電源訊號的方法,包含:設定一傳輸介面之一傳輸速率;根據各電源訊號之變化緣以依序輸出複數電源觸發訊號,並將複數電源觸發訊號傳輸至主機板
之至少一電路;將包含複數電源訊號及複數電源觸發訊號之複數監測訊號依序分組為複數群組;將各群組之複數監測訊號之值依序傳輸至傳輸介面;以及根據傳輸速率將各群組之複數監測訊號之值傳輸至一監測裝置。
綜上所述,根據一些實施例,邏輯裝置係可透過控制模組以直接取得複數監測訊號之值,並透過傳輸介面將複數監測訊號之值傳輸至監測裝置。當取得複數監測訊號之值後,係可進一步透過監測裝置以取得複數監測訊號之時序圖。因此,在不需要直接量測邏輯裝置之輸入/輸出引腳的訊號之前提下,複數監測訊號之時序圖依舊可以被取得以檢查複數監測訊號之時序是否正確。
10:主機板
100:邏輯裝置
110:電源時序模組
120:控制模組
121:傳輸介面
122:群組控制單元
123:配置控制單元
124:錯誤控制單元
21:電源模組
22:電路
30:監測裝置
31:傳輸介面轉接裝置
Ch1-Ch4:通道
G1-G3:群組
GND:接地端
RX:接收端
S100-S240:步驟
Sp1-SpN:電源訊號
Sp1’-SpN’:電源觸發訊號
Sps1-SpsM:監測訊號
Ts:切換時間
T1-T3:時段
TX:發送端
圖1是依據一些實施例之邏輯裝置的模組方塊圖。
圖2是依據一些實施例之複數電源觸發訊號的示意圖。
圖3是圖1之一實施例中邏輯裝置電性連接於監測裝置的示意圖。
圖4是依據一些實施例之複數監測訊號的示意圖。
圖5是依據一第一實施例之邏輯裝置的運作流程圖。
圖6是依據一些實施例之監測裝置的運作流程圖。
圖7是依據一第一實施例之複數監測訊號的時序圖。
圖8是依據一第二實施例之邏輯裝置的運作流程圖。
圖9是依據一第二實施例之複數監測訊號的時序圖。
請參照圖1,圖1是依據一些實施例之邏輯裝置100的模組方
塊圖。邏輯裝置100適於設置於一主機板10上,並且主機板10包含一電源模組21至少一電路22。其中,電源模組21用以產生複數電源訊號Sp1-SpN(N為一正整數)。需注意的是,在一些實施例中,電路22係包含一個電路或多個電路,不以此為限。
邏輯裝置100包含一電源時序模組110以及一控制模組120,並且控制模組120包含一傳輸介面121、一群組控制單元122、一配置控制單元123及一錯誤控制單元124。其中,群組控制單元122電性連接於電源時序模組110及傳輸介面121,配置控制單元123電性連接於群組控制單元122及傳輸介面121,並且錯誤控制單元124電性連接於電源時序模組110及群組控制單元122。在一些實施例中,邏輯裝置100例如為中央處理器(CPU)、系統單晶片(SoC)、微處理器(MCU)、現場可程式化邏輯閘陣列(FPGA)或複雜可程式化邏輯裝置(CPLD),不以此為限。
請參照圖2,圖2是依據一些實施例之複數電源觸發訊號Sp1’-Sp4’的示意圖。電源時序模組110用以根據複數電源訊號Sp1-SpN對應輸出複數電源觸發訊號Sp1’-SpN’,並將複數電源觸發訊號Sp1’-SpN’傳輸至主機板10之至少一電路22。根據Intel或AMD之平台設計指南(Platform Design Guide,PDG)的規範,主機板10需要按照一電源時序以提供主機板10上各級電源相關裝置(對應於至少一電路22)運作所需的電力。因此,主機板10係透過邏輯裝置100之電源時序模組110以根據電源訊號Sp1-SpN之變化緣(Edge)變化及電源時序的規範而相對應地依序輸出複數電源觸發訊號Sp1’-SpN’,以觸發下一級電源相關裝置進行初始化。以複數電源觸發訊號Sp1’-Sp4’為例,電源觸發訊號Sp1’為複數電
源訊號Sp1-Sp4中最早對應產生並輸出之電源觸發訊號,並且電源觸發訊號Sp4’為最晚對應產生並輸出之電源觸發訊號。
請參照圖3,圖3是圖1之一實施例中邏輯裝置100電性連接於監測裝置30的示意圖。在一些實施例中,邏輯裝置100係透過傳輸介面121電性連接於一傳輸介面轉接裝置31,並且傳輸介面轉接裝置31係電性連接於監測裝置30。其中,傳輸介面121例如為通用非同步收發傳輸器(UART)介面,不以此為限。所述UART介面包含一發送端TX、一接收端RX及一接地端GND。其中,發送端TX用以發送訊號,接收端RX用以接收訊號,並且接地端GND用以接地。換言之,傳輸介面121之發送端TX用以發送數據至監測裝置30,並且傳輸介面121之接收端RX用以接收監測裝置30所發送之指令。
在一些實施例中,傳輸介面轉接裝置31是將通用非同步收發傳輸器(UART)轉換為通用序列匯流排(USB)介面的裝置。其中,傳輸介面轉接裝置31可以是獨立的一個轉接卡,也可以是設置於監測裝置30中的一個轉接模組,不以此為限。在一些實施例中,監測裝置30例如為桌上型電腦、筆記型電腦、平板電腦或智慧型手機,不以此為限。監測裝置30之詳細運作流程將於後說明。
以下將以N=5為例來說明邏輯裝置100中各裝置的功能。請參照圖4,圖4是依據一些實施例之複數監測訊號Sps1-SpsM的示意圖。在本實施例中,複數監測訊號Sps1-SpsM包括複數電源訊號Sp1-SpN及複數電源觸發訊號Sp1’-SpN’。在一些實施例中,複數電源訊號Sp1-SpN及複數電源觸發訊號Sp1’-SpN’依據其變化緣所分別對應的預設發生順序排序
後,依序分別作為複數監測訊號Sps1-SpsM。在一些實施例中,M可以是10、16或是40等大於1的正整數,但不以此為限(本實施例係以M=10為例)。
群組控制單元122用以將複數監測訊號Sps1-Sps10依序分組為複數群組G1-G3,並用以將各群組G1、G2、G3之複數監測訊號Sps1-Sps10之值分組依序傳輸至傳輸介面121。其中,複數監測訊號Sps1-Sps10包含複數電源訊號Sp1-Sp5及複數電源觸發訊號Sp1’-Sp5’。
在一些實施例中,監測訊號Sps1對應於電源訊號Sp1,並且監測訊號Sps2對應於電源觸發訊號Sp1’。監測訊號Sps3對應於電源訊號Sp2,並且監測訊號Sps4對應於電源觸發訊號Sp2’。監測訊號Sps5對應於電源訊號Sp3,並且監測訊號Sps6對應於電源觸發訊號Sp3’。監測訊號Sps7對應於電源訊號Sp4,並且監測訊號Sps8對應於電源觸發訊號Sp4’。監測訊號Sps9對應於電源訊號Sp5,並且監測訊號Sps10對應於電源觸發訊號Sp5’。
在一些實施例中,監測訊號SpsM之值係代表監測訊號SpsM之邏輯電位狀態。其中,M為1至10中之任一者。舉例來說,當監測訊號SpsM之邏輯電為之值為0時,代表監測訊號SpsM處於低電位狀態。又當監測訊號SpsM之邏輯電為之值為1時,代表監測訊號SpsM處於高電位狀態。
配置控制單元123用以設定傳輸介面121之一傳輸速率,使得傳輸介面121及與其溝通的監測裝置30與傳輸介面轉接裝置31均使用相同之傳輸速率進行溝通。並且,傳輸介面121係根據所述傳輸速率將各
群組G1、G2、G3之複數監測訊號之值依序分組傳輸至監測裝置30。在一些實施例中,所述傳輸速率係對應於UART介面之一鮑率(Baud)。其中,所述傳輸速率例如為115200、230400、460800或921600(bps),不以此為限。在一些實施例中,監測裝置30用以控制配置控制單元123設定所述傳輸速率。其中,監測裝置30係透過所述軟體程式選擇所述傳輸速率之值,進而控制配置控制單元123調整所述傳輸速率。在一些實施例中,所述軟體程式例如為PuTTY或Tera Term,不以此為限。
在一些實施例中,配置控制單元123更用以設定群組控制單元122之一通道數量,使得群組控制單元122係根據所述通道數量及複數監測訊號Sps1-Sps10之數量將複數監測訊號Sps1-Sps10分為複數群組。其中,所述通道數量例如為2、4、8、16、32或64,不以此為限。以圖4為例,在本實施例中,所述通道數量為4且複數監測訊號Sps1-Sps10之數量為10。因此,群組控制單元122係可將複數監測訊號Sps1-Sps10分為至少3個群組。在一些實施例中,監測裝置30用以控制配置控制單元123設定所述通道數量。其中,監測裝置30係透過所述軟體程式選擇所述通道數量之值,進而控制配置控制單元123調整所述通道數量。
在一些實施例中,各群組G1、G2、G3具有相同數量之複數監測訊號,但不以此為限。各群組也可以是具有相同數量之複數監測訊號或是部分群組具有相同數量但部分群組具有不同數量之複數監測訊號。以圖4為例,各群組G1、G2、G3皆具有4個監測訊號。其中,群組G1包含複數監測訊號Sps1-Sps4,群組G2包含複數監測訊號Sps4-Sps7,並且群組G3包含複數監測訊號Sps7-Sps10。在一些實施例中,各群組之間包含
至少一相同的監測訊號。例如,群組G1及群組G2皆包含監測訊號Sps4,並且群組G2及群組G3皆包含監測訊號Sps7。其中,所述至少一相同的監測訊號係用以檢查群組控制單元122是否有順利切換每一個群組,以確保各群組G1、G2、G3之複數監測訊號之值皆有確實地傳輸至傳輸介面121。
錯誤控制單元124用以偵測複數電源訊號Sps1-SpsM是否發生錯誤。其中,M為1至10中之任一者。在一些實施例中,於監測訊號SpsM切換電位狀態而具有變化緣之前,監測訊號Sps(M-1)已進行初次的切換電位狀態而具有變化緣。其中,當監測訊號Sps(M-1)自低電位狀態轉為高電位狀態並維持於高電位狀態時,代表監測訊號Sps(M-1)正常且沒有錯誤。其中,若監測訊號Sps(M-1)並未自低電位狀態轉為高電位狀態或並未維持於高電位狀態時,代表監測訊號Sps(M-1)發生錯誤。在另一些實施例中,於監測訊號SpsM切換電位狀態而具有變化緣之前,當監測訊號Sps(M-1)自高電位狀態轉為低電位狀態並維持於低電位狀態時,代表監測訊號Sps(M-1)正常且沒有錯誤。其中,若監測訊號Sps(M-1)並未自高電位狀態轉為低電位狀態或並未維持於低電位狀態時,代表監測訊號Sps(M-1)發生錯誤。
請參照圖1及圖3至圖5,圖5是依據一第一實施例之邏輯裝置100的運作流程圖。其中,本實施例以N=5為例來說明,不以此為限。在主機板10上電後,並且邏輯裝置100尚不需要記錄監測訊號並傳輸至監測裝置30時,係可透過監測裝置30之軟體控制邏輯裝置100之控制模組120之配置控制單元123以設定控制模組120之傳輸介面121之傳輸速率(步驟S100)。在一些實施例中,傳輸介面121之傳輸速率可以自動設定
為一預設值。其中,所述預設值例如為115200(bps),不以此為限。
當主機板10上電而依序進行各級電源及主機板的初始化過程,主機板10之電源模組21係產生複數電源訊號Sp1-Sp5。此時,邏輯裝置100之電源時序模組110係根據各電源訊號之變化緣及電源時序的規範以相對應地依序輸出複數電源觸發訊號Sp1’-Sp5’,並將複數電源觸發訊號Sp1’-Sp5’傳輸至主機板10之至少一電路22(步驟S110)。接著,控制模組120之群組控制單元122係將包括複數電源訊號Sp1-Sp5及複數電源觸發訊號Sp1’-Sp5’的複數監測訊號Sps1-Sps10依據其變化緣所分別對應的預設發生順序分組為複數群組G1-G3(步驟S120),並將各群組G1、G2、G3之複數監測訊號之值依序傳輸至傳輸介面121(步驟S130)。隨後,傳輸介面121係根據所述傳輸速率將各群組G1、G2、G3之複數監測訊號之值依序傳輸至監測裝置30(步驟S140)。
在一些實施例中,步驟S100更包含:配置控制單元123係設定群組控制單元122之通道數量,並且步驟S120更包含:群組控制單元122根據所述通道數量及複數監測訊號Sps1-Sps10之數量將複數監測訊號Sps1-Sps10分為複數群組G1-G3。也就是說,在一些實施例中,傳輸介面121之傳輸速率及群組控制單元122之通道數量係可同時被設定。在一些實施例中,群組控制單元122之通道數量可以自動設定為另一預設值。其中,所述另一預設值例如為4,不以此為限。
請進一步參照圖6,圖6是依據一些實施例之監測裝置30的運作流程圖。接續步驟S140,在一些實施例中,監測裝置30係建立一記錄檔(Log file,步驟S150),並且透過傳輸介面轉接裝置31接收各群組
G1、G2、G3之複數監測訊號之值(步驟S160)。隨後,監測裝置30係將各群組G1、G2、G3之複數監測訊號之值儲存於所述記錄檔中(步驟S170)。最後,監測裝置30係根據所述記錄檔產生複數監測訊號Sps1-Sps10之時序圖(步驟S180)。
請參照圖7,圖7是依據一第一實施例之複數監測訊號Sps1-Sps10的時序圖。在一些實施例中,圖7之縱軸的數字代表各監測訊號之電位狀態。其中,偶數(例如0、2、4、6)代表監測訊號處於低電位狀態,並且奇數(例如1、3、5、7)代表監測訊號處於高電位狀態。
如前所述,於步驟S130中,群組控制單元122係將各群組G1、G2、G3之複數監測訊號之值依序傳輸至傳輸介面121。其中,群組G1之複數監測訊號Sps1-Sps4之時序圖如圖7之時段T1所示,群組G2之複數監測訊號Sps4-Sps7之時序圖如圖7之時段T2所示,群組G3之複數監測訊號Sps7-Sps10之時序圖如圖7之時段T3所示。
也就是說,在時段T1中,通道Ch1所對應之訊號為監測訊號Sps1,通道Ch2所對應之訊號為監測訊號Sps2,通道Ch3所對應之訊號為監測訊號Sps3,並且通道Ch4所對應之訊號為監測訊號Sps4。在時段T2中,通道Ch1所對應之訊號為監測訊號Sps4,通道Ch2所對應之訊號為監測訊號Sps5,通道Ch3所對應之訊號為監測訊號Sps6,並且通道Ch4所對應之訊號為監測訊號Sps7。在時段T3中,通道Ch1所對應之訊號為監測訊號Sps7,通道Ch2所對應之訊號為監測訊號Sps8,通道Ch3所對應之訊號為監測訊號Sps9,並且通道Ch4所對應之訊號為監測訊號Sps10。
在一些實施例中,群組控制單元122係根據各群組G1、G2、
G3中時序最晚的監測訊號是否已進行初次的切換邏輯電位狀態而包含變化緣以判斷是否要進行群組切換,也就是切換傳輸至傳輸介面121之群組,以接著傳送下一個群組的監測訊號之值。其中,各群組G1、G2、G3中所有監測訊號之變化緣皆由電源時序模組110所監控。因此,在一些實施例中,電源時序模組110更用以通知群組控制單元122切換群組之時機。如圖7之時段T1所示,群組G1中變化緣的預設發生順序(時序)最晚的監測訊號為監測訊號Sps4。換言之,群組G1所包括的複數監測訊號Sps1-Sps4中,監測訊號Sps4之變化緣的預設發生順序晚於監測訊號Sps1-Sps3其中任一者之變化緣的預設發生順序。因此,監測訊號Sps4之變化緣的預設發生順序最晚(即監測訊號Sps4於群組G1中的時序最晚)。
當監測訊號Sps4發生邏輯電位的切換(例如自低電位狀態轉為高電位狀態)而具有變化緣,並經過一切換時間Ts後,群組控制單元122係將傳輸至傳輸介面121之群組自群組G1切換為群組G2,以接著傳送群組G2的各監測訊號至傳輸介面121。雷同的,又如圖7之時段T2所示,群組G2中時序最晚的監測訊號為監測訊號Sps7。因此,當監測訊號Sps7發生邏輯電位的切換並經過一切換時間Ts後,群組控制單元122係將傳輸至傳輸介面121之群組自群組G2切換為群組G3,以接著傳送群組G3的各監測訊號。
請參照圖4及圖7。在一些實施例中,群組控制單元122將各群組G1、G2、G3之複數監測訊號之值分組依序傳輸至傳輸介面121,最後傳送至監測裝置30以供監測裝置30整合儲存各群組G1、G2、G3之複數監測訊號之值儲存於所述記錄檔中。此時,群組控制單元122係可透過各
群組之間被重複傳送而相同的監測訊號而使監測裝置30所接收的各群組G1、G2、G3均包括與前一群組(若存在前一群組的話)至少一相同的監測訊號。藉此,監測裝置30或監測裝置30之使用者在檢視各群組G1、G2、G3所分別對應之時序圖之監測訊號時,可以直接以單一時序圖中存在與前一群組相同之監測訊號之變化緣與群組中的其他監測訊號之變化緣進行比對,以避免任一監測訊號沒有可供比對,進而判斷對應的變化緣之實際發生順序是否與預設發生順序相符而判定對應的監測訊號是否為正確的比對對象。
以圖4為例,在本實施例中,群組G1及群組G2皆包含監測訊號Sps4,並且群組G2及群組G3皆包含監測訊號Sps7。其中,圖7之時段T1所示的時序圖為群組控制單元122將傳輸至傳輸介面121之群組自群組G1切換為群組G2前所傳送的群組G1對應的時序圖,並且圖7之時段T2所示的時序圖為傳輸介面121之群組自群組G1切換為群組G2後所傳送的群組G2對應的時序圖。此時,監測裝置30之使用者係可檢查監測訊號Sps4之變化緣之實際發生順序是否晚於群組G1中的監測訊號Sps3,並檢查監測訊號Sps4之變化緣之實際發生順序是否早於群組G2中的監測訊號Sps5之變化緣之實際發生順序,以判斷監測訊號Sps4的實際發生順序是否正常。
雷同的,圖7之時段T2所示的時序圖為群組控制單元122將傳輸至傳輸介面121之群組自群組G2切換為群組G3前所傳送的群組G2對應的時序圖,並且圖7之時段T3為傳輸介面121之群組自群組G2切換為群組G3後所傳送的群組G3所對應的時序圖。此時,監測裝置30之使用者係
可檢查監測訊號Sps7之變化緣之實際發生順序是否晚於群組G2中的監測訊號Sps6,並檢查監測訊號Sps7之變化緣之實際發生順序是否早於群組G3中的監測訊號Sps8之變化緣之實際發生順序,以判斷監測訊號Sps7的實際發生順序是否正常。在一些實施例中,監測裝置30還可藉由各群組G1、G2、G3所包含的相同的監測訊號之變化緣的實際發生時間作為參考時間,以整合各群組G1、G2、G3所分別對應的時序圖。
在一些實施例中,錯誤控制單元124更用以控制群組控制單元122將發生錯誤之監測訊號所對應的群組,也就是發生錯誤之監測訊號的群組之複數監測訊號之值傳輸至傳輸介面121,而不傳送沒有發生錯誤之監測訊號所對應的群組之監測訊號,藉此以於最短時間內由監測裝置30取得可供監測裝置30的使用者進行除錯分析的發生錯誤之監測訊號所對應之群組的監測訊號之值。其中,複數監測訊號Sps1-SpsM皆會流經電源時序模組110,並且電源時序模組110具有各監測訊號分別對應之變化緣的預設發生順序。因此,電源時序模組110係為第一個得知哪一個電源訊號(監測訊號)發生錯誤,並且電源時序模組110係根據複數監測訊號Sps1-SpsM之變化緣的預設發生順序比對複數監測訊號Sps1-SpsM之變化緣的實際發生順序是否相符,以判斷各監測訊號Sps1-SpsM是否發生錯誤。
在一些實施例中,當所述通道數量為4時,所述傳輸速率不小於115200(bps),但不以此為限。其中,傳輸速率之上限可因當下使用之網路所能提供之最高總傳輸速率而不同,並且傳輸介面121在傳輸封包時亦具有頻寬上的物理限制。當所述傳輸速率為115200(bps)時,代
表每1個位元(Bit)的傳輸時間約為0.01毫秒(ms)。其中,UART介面傳輸1個字元(Byte)需要用到10個位元的空間。因此,每1個字元的傳輸時間約為0.1毫秒。又所述通道數量為4係代表1個群組包含4個監測訊號。因此,當傳輸介面121傳輸1個群組之4個監測訊號之值至監測裝置30時,每一次皆需要傳送8個字元的數據。其中,所述8個字元包含4個監測訊號之值、3個逗號及1個換行字元。也就是說,當傳輸1個群組之4個監測訊號之值至監測裝置30時,傳輸介面121需要花費約1毫秒的時間方能完整地將1個群組之4個監測訊號之值傳輸至監測裝置30,然後接著依序傳送下一個群組所包括的監測訊號之值。
因此,在通道數量為4且所述傳輸速率為115200(bps)的情況下,邏輯裝置100每隔1毫秒即透過傳輸介面121將其中一群組之複數監測訊號之值傳輸至監測裝置30一次。換句話說,在通道數量為4且所述傳輸速率為115200(bps)的情況下,邏輯裝置100之傳輸介面121之數據更新週期為1毫秒。在一些實施例中,傳輸介面121之數據更新週期至多為1毫秒,以避免產生解析度較低的時序圖。因此,當所述通道數量為4時,所述傳輸速率需要不小於115200(bps),方能使傳輸介面121之數據更新週期至多為1毫秒。
在另一些實施例中,當監測裝置30要監控64個監測訊號,並且所述傳輸速率設定為115200(bps)時,監測裝置30於一個測試週期中採集所有64個監測訊號並且平均分配給每個監測訊號所對應的通道的採樣週期為16ms。當於一個測試週期僅傳送64個監測訊號中的16個監測訊號時,則平均分配給每個監測訊號所對應的通道的採樣週期為4ms。當
於一個測試週期僅傳送8個監測訊號時,則平均分配給每個監測訊號所對應的通道的採樣週期為4ms,依此類推。
雷同的,在另一些實施例中,假設監測裝置30要監控64個監測訊號,並且所述傳輸速率設定為921600(bps)時,監測裝置於一個測試週期中採集所有64個監測訊號並且平均分配給每個監測訊號所對應的通道的採樣週期為2ms。當於一個測試週期僅傳送4個監測訊號時,則平均分配給每個監測訊號所對應的通道的採樣週期為0.125ms,依此類推。
換言之,當傳輸介面121傳輸發生錯誤之監測訊號時,傳輸介面121僅需要傳輸發生錯誤之監測訊號所對應之群組之值至監測裝置30而不需要傳輸所有的監測訊號。因此,即便每一個發生錯誤之監測訊號之採樣週期較短,監測裝置30依舊可以產生較高解析度之發生錯誤之監測訊號之時序圖。
在一些實施例中,電源時序模組110更用以通知錯誤控制單元124發生錯誤之監測訊號在哪一個群組中。請參照圖8,圖8是依據一第二實施例之邏輯裝置100的運作流程圖。接續步驟S180,在一些實施例中,控制模組120之錯誤控制單元124係偵測複數監測訊號Sps1-Sps10是否發生錯誤(步驟S190)。若否,代表複數監測訊號Sps1-Sps10並未發生錯誤,此時邏輯裝置100及監測裝置30係重覆步驟S100至步驟S180,直到主機板10關閉電源而停止運作為止(步驟S200)。在一些實施例中,邏輯裝置100及監測裝置30亦可依據一重覆次數以重覆步驟S100至步驟S180,直到達到所述重覆次數為止。其中,所述重覆次數儲存於邏輯裝置100之內部記憶體,但不以此為限。在一些實施例中,邏輯裝置100及
監測裝置30亦可於開始執行步驟S100起算,依據一重覆時間設定以重覆步驟S100至步驟S180,直到達到所述重覆時間為止。其中,所述重覆次數儲存於邏輯裝置100之內部記憶體。
若是,代表複數監測訊號Sps1-Sps10中至少有一個監測訊號發生錯誤。因此,偵測完複數監測訊號Sps1-Sps10是否發生錯誤後,錯誤控制單元124係控制群組控制單元122將發生錯誤之監測訊號的對應群組之複數監測訊號之值傳輸至傳輸介面121(步驟S210)。接著,傳輸介面121係根據所述傳輸速率將發生錯誤之監測訊號的群組之複數監測訊號之值傳輸至監測裝置30(步驟S220)。隨後,監測裝置30係將發生錯誤之監測訊號的群組之複數監測訊號之值儲存於所述記錄檔中(步驟S230)。最後,監測裝置30係根據所述記錄檔產生將發生錯誤之監測訊號的群組之複數監測訊號之時序圖(步驟S240)。
請參照圖9,圖9是依據一第二實施例之複數監測訊號Sps4-Sps7的時序圖。以下將以圖9為例來說明步驟S210至步驟S240之流程。在本實施例中,監測訊號Sps5發生錯誤。因此,錯誤控制單元124係控制群組控制單元122將發生錯誤之監測訊號Sps5之群組G2之複數監測訊號Sps4-Sps7之值傳輸至傳輸介面121(對應於步驟S210)。接著,傳輸介面121係根據所述傳輸速率將發生錯誤之監測訊號Sps5之群組G2之複數監測訊號Sps4-Sps7之值傳輸至監測裝置30(對應於步驟S220)。隨後,監測裝置30係將發生錯誤之監測訊號Sps5之群組G2之複數監測訊號Sps4-Sps7之值儲存於所述記錄檔中(對應於步驟S230)。最後,監測裝置30係根據所述記錄檔產生將發生錯誤之監測訊號Sps5之群組G2之複數
監測訊號Sps4-Sps7之時序圖(如圖9所示,對應於步驟S240)。
綜上所述,根據一些實施例,邏輯裝置係可透過控制模組以直接取得複數監測訊號之值,並透過傳輸介面將複數監測訊號之值傳輸至監測裝置。當取得複數監測訊號之值後,係可進一步透過監測裝置以取得複數監測訊號之時序圖。因此,在不需要直接量測邏輯裝置之輸入/輸出引腳的訊號之前提下,複數監測訊號之時序圖依舊可以被取得以檢查複數監測訊號之時序是否正確。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明之創作,任何所屬技術領域中具有通常知識者,在不脫離本揭露內容之精神和範圍內,當可作些許之修改與變化,惟該些許之修改與變化仍然在本發明之申請專利範圍內。
10:主機板
100:邏輯裝置
110:電源時序模組
120:控制模組
121:傳輸介面
122:群組控制單元
123:配置控制單元
124:錯誤控制單元
21:電源模組
22:電路
Sp1-SpN:電源訊號
Sp1’-SpN’:電源觸發訊號
Claims (9)
- 一種邏輯裝置,適於設置於一主機板上,該主機板包含一電源模組及一至少一電路,該電源模組用以產生複數電源訊號,該邏輯裝置包含:一電源時序模組,用以根據各該電源訊號之變化緣以依序輸出複數電源觸發訊號,並將該些電源觸發訊號傳輸至該至少一電路;以及一控制模組,包含:一傳輸介面,電性連接於一監測裝置;一群組控制單元,電性連接於該電源時序模組及該傳輸介面,用以將包含該些電源訊號及該些電源觸發訊號之複數監測訊號依序分組為複數群組,並將各該群組之該些監測訊號之值依序傳輸至該傳輸介面;一配置控制單元,電性連接於該群組控制單元及該傳輸介面,用以設定該傳輸介面之一傳輸速率;以及一錯誤控制單元,電性連接於該電源時序模組及該群組控制單元,用以偵測各該群組之該些監測訊號是否發生錯誤;其中,該傳輸介面用以根據該傳輸速率將各該群組之該些監測訊號之值依序傳輸至該監測裝置;當該些監測訊號中的任一者按照一預設發生順序產生一單一變化緣時,代表該些監測訊號中的該任一者沒有發生錯誤。
- 如請求項1所述之邏輯裝置,其中該錯誤控制單元更用以控制該群組控制單元將發生錯誤之該監測訊號對應的該群組之該些監測訊號之值傳輸至該傳輸介面。
- 如請求項2所述之邏輯裝置,其中該傳輸介面更用以將發生錯誤之該監測訊號對應的該群組之該些監測訊號之值傳輸至該監測裝置。
- 如請求項1所述之邏輯裝置,其中該配置控制單元更用以設定該群組控制單元之一通道數量,使得該群組控制單元係根據該通道數量及該些監測訊號之數量將該些監測訊號分組為該些群組。
- 如請求項4所述之邏輯裝置,其中當該通道數量為4時,該傳輸速率不小於115200(bps)。
- 一種監測一主機板之一電源模組所產生之複數電源訊號的方法,包含:設定一傳輸介面之一傳輸速率;根據各該電源訊號之變化緣以依序輸出複數電源觸發訊號,並將該些電源觸發訊號傳輸至該主機板之至少一電路;將包含該些電源訊號及該些電源觸發訊號之複數監測訊號依序分組為複數群組;將各該群組之該些監測訊號之值依序傳輸至該傳輸介面;根據該傳輸速率將各該群組之該些監測訊號之值依序傳輸至一監測裝置;以及將發生錯誤之該監測訊號的該群組之該些監測訊號之值傳輸至該傳輸介面;其中,當該些監測訊號中的任一者按照一預設發生順序產生一單一變化緣時,代表該些監測訊號中的該任一者沒有發生錯誤。
- 如請求項6所述之方法,更包含:根據該傳輸速率將發生錯誤之該監測訊號的該群組之該些監測訊號之值傳輸至該監測裝置。
- 如請求項6所述之方法,更包含:設定一群組控制單元之一通道數量;以及根據該通道數量及該些監測訊號之數量將該些監測訊號分為該些群組。
- 如請求項8所述之方法,其中當該通道數量為4時,該傳輸速率不小於115200(bps)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112116195A TWI830662B (zh) | 2023-05-01 | 2023-05-01 | 監測電源訊號的邏輯裝置及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW112116195A TWI830662B (zh) | 2023-05-01 | 2023-05-01 | 監測電源訊號的邏輯裝置及其方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI830662B true TWI830662B (zh) | 2024-01-21 |
Family
ID=90459315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112116195A TWI830662B (zh) | 2023-05-01 | 2023-05-01 | 監測電源訊號的邏輯裝置及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI830662B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6497146B1 (en) * | 2000-09-15 | 2002-12-24 | Bei Technologies, Inc. | Inertial rate sensor and method with built-in testing |
US20180348833A1 (en) * | 2014-11-04 | 2018-12-06 | Progranalog Corp. | Configurable power management integrated circuit |
TW202127254A (zh) * | 2020-01-09 | 2021-07-16 | 華碩電腦股份有限公司 | 診斷系統 |
CN113590528A (zh) * | 2021-07-20 | 2021-11-02 | 湖南艾科诺维科技有限公司 | 基于hp接口的多通道数据采集存储回放卡、系统及方法 |
CN113849439A (zh) * | 2021-09-29 | 2021-12-28 | 深圳威消保科技有限公司 | 一种多接口协议转换器 |
TW202306343A (zh) * | 2021-07-22 | 2023-02-01 | 新唐科技股份有限公司 | 晶片傳送速度偵測方法及電子裝置 |
-
2023
- 2023-05-01 TW TW112116195A patent/TWI830662B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6497146B1 (en) * | 2000-09-15 | 2002-12-24 | Bei Technologies, Inc. | Inertial rate sensor and method with built-in testing |
US20180348833A1 (en) * | 2014-11-04 | 2018-12-06 | Progranalog Corp. | Configurable power management integrated circuit |
TW202127254A (zh) * | 2020-01-09 | 2021-07-16 | 華碩電腦股份有限公司 | 診斷系統 |
CN113590528A (zh) * | 2021-07-20 | 2021-11-02 | 湖南艾科诺维科技有限公司 | 基于hp接口的多通道数据采集存储回放卡、系统及方法 |
TW202306343A (zh) * | 2021-07-22 | 2023-02-01 | 新唐科技股份有限公司 | 晶片傳送速度偵測方法及電子裝置 |
CN113849439A (zh) * | 2021-09-29 | 2021-12-28 | 深圳威消保科技有限公司 | 一种多接口协议转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10634723B2 (en) | Method and system for acquisition of test data | |
US6829726B1 (en) | Method and system for testing a universal serial bus within a computing device | |
US7082556B2 (en) | System and method of detecting a bit processing error | |
KR20210079348A (ko) | 커맨드 오류 처리를 위해 하나 이상의 테스트 대상 디바이스를 테스트하기 위한 자동 테스트 장비, 하나 이상의 테스트 대상 디바이스의 자동 테스트를 위한 방법 및 컴퓨터 프로그램 | |
US8521465B2 (en) | General purpose protocol engine | |
US9945906B2 (en) | Test device and method | |
EP2293447A1 (en) | Adaptive-Allocation of I/O Bandwidth using a configurable Interconnect Topology | |
US10198331B2 (en) | Generic bit error rate analyzer for use with serial data links | |
US5963736A (en) | Software reconfigurable target I/O in a circuit emulation system | |
CN112269120A (zh) | 接口信号回环测试方法、装置、计算机设备和存储介质 | |
TWI830662B (zh) | 監測電源訊號的邏輯裝置及其方法 | |
US7484156B2 (en) | Apparatus and method for testing PS/2 interface | |
CN110646723B (zh) | 总线接口测试电路和方法 | |
US11809355B2 (en) | UART aggregation and JTAG selection circuitry for a multi-solid state drive environment | |
CN113055247B (zh) | 一种fpga的多通道高速收发器环回测试方法和装置 | |
US20180083800A1 (en) | Aggregation Device, System, And Method Thereof | |
EP0353249A4 (en) | Parallel networking architecture | |
CN114884627B (zh) | 一种波特率同步方法 | |
CN113849355B (zh) | I2c速率自适应调整方法、系统、终端及存储介质 | |
CN110687363A (zh) | Sfp埠测试治具 | |
US7194666B1 (en) | Bit error rate tester implemented in a programmable logic device | |
RU72772U1 (ru) | Модуль-контроллер магистрального последовательного интерфейса | |
CN114020679B (zh) | I2c总线控制电路及用于船舶的电路系统 | |
US20230141802A1 (en) | Method and interconnect interface for built-in self-test | |
CN117499222A (zh) | 服务器及网络系统 |