TWI818126B - 微處理器電路以及其記憶體的資料保護方法 - Google Patents

微處理器電路以及其記憶體的資料保護方法 Download PDF

Info

Publication number
TWI818126B
TWI818126B TW108144605A TW108144605A TWI818126B TW I818126 B TWI818126 B TW I818126B TW 108144605 A TW108144605 A TW 108144605A TW 108144605 A TW108144605 A TW 108144605A TW I818126 B TWI818126 B TW I818126B
Authority
TW
Taiwan
Prior art keywords
memory
data
lock signal
time interval
signal
Prior art date
Application number
TW108144605A
Other languages
English (en)
Other versions
TW202123017A (zh
Inventor
陳依璟
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108144605A priority Critical patent/TWI818126B/zh
Priority to CN201911374366.4A priority patent/CN112925475A/zh
Priority to US17/035,709 priority patent/US20210173570A1/en
Publication of TW202123017A publication Critical patent/TW202123017A/zh
Application granted granted Critical
Publication of TWI818126B publication Critical patent/TWI818126B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0637—Permissions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一種微處理器電路以及其記憶體的資料保護方法被提 出。記憶體的資料保護方法包括：偵測資料篡改事件有無發生以產生觸發信號；依據觸發信號以在第一時間區間對記憶體寫入鎖定信號，其中鎖定信號用以使記憶體的受保護資料無法被讀出；以及，依據鎖定信號，以在第二時間區間抹除記憶體中的受保護資料，其中第一時間區間在該第二時間區間之前。

Description

微處理器電路以及其記憶體的資料保護方法
本發明是有關於一種微處理器電路以及其記憶體的資料保護方法，且特別是有關於一種可即時鎖定受保護資料的微處理器電路以及其記憶體的資料保護方法。
在習知技術領域中，微處理器提供內建的快閃記憶體以做資料儲存使用。這樣的優點在於微處理器可透過其中的記憶體控制器直接控制快閃記憶體的資料存取動作，具有較快的讀寫速度，且又不需要設置外掛記憶體，可節省成本及電路空間。
如果要在快閃記憶體中放重要資料，習知技術的資料保護機制在發生篡改事件（Tamper Event），則將快閃記憶體中所儲存的受保護資料進行抹除（Erase），以防止受保護資料被讀出。
然而，快閃記憶體的資料抹除動作需要一定的時間，如果有人在這段期間中斷資料抹除的動作（例如：將微處理器斷電），將造成受保護資料未被完全清除，攻擊者將可以讀到部分的資料受保護資料。
本發明提供一種微處理器電路以及其記憶體的資料保護方法，可有效防止受保護資料被讀出或篡改。
本發明的記憶體的資料保護方法包括：偵測資料篡改事件有無發生以產生觸發信號；依據觸發信號以在第一時間區間對記憶體寫入鎖定信號，其中鎖定信號用以使記憶體的受保護資料無法被讀出；依據鎖定信號，以在第二時間區間抹除記憶體中的受保護資料，其中第一時間區間在該第二時間區間之前。
在本發明的一實施例中，上述的鎖定信號的位元數小於一預設值。
在本發明的一實施例中，上述的鎖定信號的位元數等於1，且記憶體為非揮發性記憶體。
在本發明的一實施例中，上述的第一時間區間的長度小於第二時間區間的長度。
在本發明的一實施例中，上述的依據觸發信號以在第一時間區間對記憶體寫入鎖定信號的步驟包括：當觸發信號指示資料篡改事件發生時，在第一時間區間對記憶體寫入為第一邏輯準位的鎖定信號。
在本發明的一實施例中，記憶體的資料保護方法更包括：在第二時間區間以後，當受保護資料被抹除後，清除鎖定信號為第二邏輯準位，其中第一邏輯準位與第二邏輯準位不相同。
本發明的微處理器電路包括資料篡改事件偵測器、記憶胞陣列以及記憶體控制器。資料篡改事件偵測器用以偵測資料篡改事件有無發生以產生觸發信號。記憶體控制器耦接資料篡改事件偵測器以及記憶胞陣列。記憶體控制器接收觸發信號並依據觸發信號以在第一時間區間對記憶體陣列寫入鎖定信號，其中鎖定信號用以使記憶胞陣列中的受保護資料無法被讀出。記憶體控制器並依據鎖定信號以在第二時間區間抹除記憶胞陣列中的受保護資料。
基於上述，本發明透過在資料篡改事件發生時，快速的對記憶體寫入鎖定信號。並透過鎖定信號來鎖定記憶體的受保護資料不被讀出。基於鎖定信號的寫入動作可以快速的被完成，可降低攻擊者讀取到完整的或部分的受保護資料的機率，提高系統的安全性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1，圖1繪示本發明一實施例的記憶體的資料保護方法的流程圖。其中，步驟S110中，針對資料篡改事件有無發生進行偵測，並藉以產生一觸發信號。接著，在步驟S120中，若在當資料篡改事件發生時，依據步驟S110中所產生的觸發信號以在第一時間區間對記憶體寫入一鎖定信號，其中，鎖定信號用以使記憶體的受保護資料無法被讀出。在步驟S130中，則依據記憶體中的鎖定信號，以在第一時間區間後的第二時間區間抹除記憶體中的受保護資料。
細節上來說明，在本發明實施例中，本發明實施例中的記憶體可以為一非揮發性記憶體，例如：快閃記憶體、電阻式記憶體或其他任意形式可提供資料讀取、資料寫入以及資料抹除的非揮發性記憶體。在步驟S110中，若偵測資料篡改事件發生時，可對應產生觸發信號，並依據觸發信號，在步驟S120中產生鎖定信號，並將鎖定信號寫入至記憶體中。
在此請注意，在本發明實施例中，鎖定信號的位元數可以小於預設的一臨界值。如此一來，在針對記憶體寫入鎖定信號時所需要的時間，可以控制在一個相對短的時間中。在本發明實施例中，鎖定信號的位元數可以為1個位元。因此，針對記憶體寫入鎖定信號，可以快速的被完成。在本發明實施例中，當資料篡改事件發生時，依據觸發信號所產生的鎖定信號可以為第一邏輯準位。第一邏輯準位可以為邏輯0或邏輯1，沒有一定的限制。
在上述的說明中，鎖定信號作為記憶體的受保護資料可否被讀出的依據。具體來說明，當針對記憶體進行讀取動作時，需先判斷記憶體中所儲存的鎖定信號是否為第一邏輯準位。若記憶體中所儲存的鎖定信號為第一邏輯準位時，針對記憶體所進行的讀取動作將被禁止而無法執行。相對的，若記憶體中所儲存的鎖定信號非為第一邏輯準位（為第二邏輯準位）時，針對記憶體所進行的讀取動作可以被執行。
在步驟S130中，則依據為第一邏輯準位的鎖定信號，在第一時間區間後的第二時間區間，抹除記憶體中的受保護資料。其中，基於受保護資料的位元數大於鎖定信號的位元數，第二時間區間的長度會長於第一時間區間的長度。
在此請注意，本發明實施例在當資料篡改事件發生時，快速的依據觸發信號以對記憶體寫入鎖定信號，並快速的完成對記憶體中的受保護資料進行鎖定動作，以防止受保護資料被讀出。基於鎖定信號的寫入動作所需要的時間甚短，攻擊者將無法快速的對記憶體執行斷電，以企圖通過斷電的方式來達到讀取受保護資料的目的。並且，本發明實施例在鎖定信號寫入動作完成後，將受保護資料由記憶體中抹除，阻絕受保護資料被攻擊者讀出的可能。
基於記憶體為非揮發性記憶體，針對記憶體所執行的斷電動作，並不能變更記憶體中的鎖定信號的數值。也就是說，針對記憶體所執行的斷電動作，並無法竊取記憶體中的受保護資料。
進一步來說明，在當受保護資料完成由記憶體中抹除的動作後，本發明實施例並可將記憶體中的鎖定信號清除，例如使記憶體中的鎖定信號為第二邏輯準位。
以下請參照圖2，圖2繪示本發明另一實施例的記憶體的資料保護方法的流程圖。其中，步驟S210中，針對儲存在記憶體中的鎖定信號進行檢查，並判斷鎖定信號指示受保護資料是否為被鎖定狀態（步驟S220）。當步驟S220中，判斷出鎖定信號指示受保護資料為被鎖定狀態，執行步驟S230，相對的，若步驟S220中判斷出鎖定信號指示受保護資料非為被鎖定狀態，則重新執行步驟S210。
在另一方面，本發明實施例的步驟S241中，並即時的針對有無發生資料篡改事件進行偵測。在當資料篡改事件發生時，透過產生觸發信號，以在步驟S242中對記憶體寫入為第一邏輯準位的鎖定信號。此外，在步驟S230中，則進行記憶體中的受保護資料的被抹除動作。並在步驟S230完成後，執行步驟S250以清除記憶體中的鎖定資料為第二邏輯準位。
步驟S250完成後則重新執行步驟S210，並針對鎖定信號的邏輯準位進行檢查動作。
以下請參照圖3，圖3繪示本發明一實施例的微處理器的示意圖。微處理器300包括資料篡改事件偵測器310、記憶體320以及核心電路330。記憶體320包括記憶體控制器321以及記憶胞陣列322。資料篡改事件偵測器310耦接至記憶體320，用以偵測有無發生資料篡改事件。在當資料篡改事件偵測器310偵測出有發生資料篡改事件時，則產生觸發信號TGS，並將觸發信號TGS傳送至記憶體320中。
記憶體320另耦接至核心電路330。記憶體320可依據所接收的觸發信號TGS來產生鎖定信號LS。其中，記憶體控制器321接收鎖定信號LS，並將例如為第一邏輯準位的鎖定信號LS寫入至記憶胞陣列322的一個或部分位元中。此外，記憶體控制器321並可即時的判讀記憶胞陣列322中的鎖定信號LS的邏輯準位，並在當鎖定信號LS為第一邏輯準位時，將記憶胞陣列322中所儲存的受保護資料抹除。
在另一方面，當記憶體控制器321完成受保護資料的抹除動作後，記憶體控制器321可另清除記憶胞陣列322中的鎖定信號LS為第二邏輯準位。
附帶一提的，核心電路330可發送存取命令以針對記憶體320執行存取動作。當記憶體控制器321接收到核心電路330所發送的存取命令後，可先讀取記憶胞陣列322中所儲存的鎖定信號LS。若記憶胞陣列322中所儲存的鎖定信號LS為第一邏輯準位時，記憶體控制器321將會阻絕核心電路330所發送存取命令，並不傳送記憶胞陣列322中的受保護資料至核心電路330。相對的，若當記憶胞陣列322中所儲存的鎖定信號LS為第二邏輯準位時，記憶體控制器321則可依據核心電路330所發送存取命令來對記憶胞陣列322進行存取動作。
在本實施例中，資料篡改事件偵測器310可應用本領域具通常知識者所熟知的電路來建構，沒有特別的限制。此外，記憶胞陣列322可以為非揮發性記憶胞陣列，而鎖定信號LS的位元數可以為1。
綜上所述，本發明透過在資料篡改事件發生時，快速的針對記憶體寫入具有少數位元數的鎖定信號，以即時的完成受保護資料的鎖定動作。如此一來，攻擊者將沒有時間可以透過斷電的方式，來破解受保護資料的保護機制。可有效防止受保護資料的任一部分被讀出。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
300:微處理器 310:資料篡改事件偵測器 320:記憶體 321:記憶體控制器 322:記憶胞陣列 330:核心電路 LS:鎖定信號 S110~S130、S210~S250:資料保護步驟 TGS:觸發信號
圖1繪示本發明一實施例的記憶體的資料保護方法的流程圖。 圖2繪示本發明另一實施例的記憶體的資料保護方法的流程圖。 圖3繪示本發明一實施例的微處理器的示意圖。
S110~S130:資料保護步驟

Claims (10)

  1. 一種記憶體的資料保護方法，包括：偵測一資料篡改事件有無發生以產生一觸發信號；在一第一時間區間依據該觸發信號以對該記憶體寫入一鎖定信號並在該第一時間區間依據該鎖定信號使該記憶體的一受保護資料無法被讀出；以及依據該鎖定信號，以在一第二時間區間抹除該記憶體中的該受保護資料，並反應於該受保護資料被抹除完成而清除所述鎖定信號，其中該第一時間區間在該第二時間區間之前。
  2. 如申請專利範圍第1項所述的記憶體的資料保護方法，其中該鎖定信號的位元數小於一預設值。
  3. 如申請專利範圍第1項所述的記憶體的資料保護方法，其中該鎖定信號的位元數等於1，且該記憶體為非揮發性記憶體。
  4. 如申請專利範圍第1項所述的記憶體的資料保護方法，其中該第一時間區間的長度小於該第二時間區間的長度。
  5. 如申請專利範圍第1項所述的記憶體的資料保護方法，其中依據該觸發信號以在該第一時間區間對該記憶體寫入該鎖定信號的步驟包括：當該觸發信號指示該資料篡改事件發生時，在該第一時間區間對該記憶體寫入為一第一邏輯準位的該鎖定信號。
  6. 一種微處理器電路，包括： 一資料篡改事件偵測器，用以偵測一資料篡改事件有無發生以產生一觸發信號；一記憶胞陣列；以及一記憶體控制器，耦接該資料篡改事件偵測器以及該記憶胞陣列，接收該觸發信號並在一第一時間區間依據該觸發信號以對該記憶胞陣列寫入一鎖定信號並在該第一時間區間依據該鎖定信號使該記憶胞陣列中的一受保護資料無法被讀出，該記憶體控制器並依據該鎖定信號以在一第二時間區間抹除該記憶胞陣列中的該受保護資料，並反應於該受保護資料被抹除完成而清除所述鎖定信號。
  7. 如申請專利範圍第6項所述的微處理器電路，更包括：一核心電路，耦接該記憶體控制器，用以發送一存取要求至該記憶體控制器。
  8. 如申請專利範圍第7項所述的微處理器電路，其中該核心電路依據該存取要求以讀取該記憶胞陣列中的該受保護資料，該記憶體控制器依據該鎖定信號以決定是否提供該受保護資料至該核心電路。
  9. 如申請專利範圍第6項所述的微處理器電路，其中當該觸發信號指示該資料篡改事件發生時，該記憶體控制器在該第一時間區間對該記憶胞陣列寫入為一第一邏輯準位的該鎖定信號。
  10. 如申請專利範圍第9項所述的微處理器電路，其中在該第二時間區間以後，當該受保護資料被抹除後，該記憶體控制器清除該鎖定信號為一第二邏輯準位，其中該第一邏輯準位與該第二邏輯準位不相同。
TW108144605A 2019-12-06 2019-12-06 微處理器電路以及其記憶體的資料保護方法 TWI818126B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108144605A TWI818126B (zh) 2019-12-06 2019-12-06 微處理器電路以及其記憶體的資料保護方法
CN201911374366.4A CN112925475A (zh) 2019-12-06 2019-12-27 微处理器电路以及其存储器的数据保护方法
US17/035,709 US20210173570A1 (en) 2019-12-06 2020-09-29 Micro-processing circuit and data protection method for memory thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108144605A TWI818126B (zh) 2019-12-06 2019-12-06 微處理器電路以及其記憶體的資料保護方法

Publications (2)

Publication Number Publication Date
TW202123017A TW202123017A (zh) 2021-06-16
TWI818126B true TWI818126B (zh) 2023-10-11

Family

ID=76162207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108144605A TWI818126B (zh) 2019-12-06 2019-12-06 微處理器電路以及其記憶體的資料保護方法

Country Status (3)

Country Link
US (1) US20210173570A1 (zh)
CN (1) CN112925475A (zh)
TW (1) TWI818126B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050105366A1 (en) * 2003-11-17 2005-05-19 Pedlow Leo M.Jr. Method for detecting and preventing tampering with one-time programmable digital devices
US7644290B2 (en) * 2003-03-31 2010-01-05 Power Measurement Ltd. System and method for seal tamper detection for intelligent electronic devices
US8892837B2 (en) * 2011-02-22 2014-11-18 Altera Corporation Integrated circuit with tamper-detection and self-erase mechanisms
TWI500042B (zh) * 2007-10-17 2015-09-11 Valley Device Man Llc 確保資料免於竄改攻擊之竄改反應性記憶體裝置
US20150356322A1 (en) * 2013-02-08 2015-12-10 Everspin Technologies, Inc. Tamper detection and response in a memory device
TW201935487A (zh) * 2018-02-02 2019-09-01 華邦電子股份有限公司 記憶體裝置以及其寫入／抹除方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010014036A1 (en) * 1998-12-21 2001-08-16 Karl Rapp Lock bit for an electrically erasable memory word
TW446949B (en) * 1999-10-06 2001-07-21 Winbond Electronics Corp Apparatus and method for protecting rewritable nonvolatile memory from data damage
US6879518B1 (en) * 2003-11-21 2005-04-12 Atmel Corporation Embedded memory with security row lock protection
CN106295414B (zh) * 2016-08-09 2020-05-12 复旦大学 带分区写保护和保护位置乱处理的非挥发存储器及其写操作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7644290B2 (en) * 2003-03-31 2010-01-05 Power Measurement Ltd. System and method for seal tamper detection for intelligent electronic devices
US20050105366A1 (en) * 2003-11-17 2005-05-19 Pedlow Leo M.Jr. Method for detecting and preventing tampering with one-time programmable digital devices
TWI500042B (zh) * 2007-10-17 2015-09-11 Valley Device Man Llc 確保資料免於竄改攻擊之竄改反應性記憶體裝置
US8892837B2 (en) * 2011-02-22 2014-11-18 Altera Corporation Integrated circuit with tamper-detection and self-erase mechanisms
US20150356322A1 (en) * 2013-02-08 2015-12-10 Everspin Technologies, Inc. Tamper detection and response in a memory device
TW201935487A (zh) * 2018-02-02 2019-09-01 華邦電子股份有限公司 記憶體裝置以及其寫入／抹除方法

Also Published As

Publication number Publication date
TW202123017A (zh) 2021-06-16
CN112925475A (zh) 2021-06-08
US20210173570A1 (en) 2021-06-10

Similar Documents

Publication Publication Date Title
US10909238B2 (en) Storage device and method for protecting against virus/malware thereof and computing system having the same
KR101977733B1 (ko) 오류 기반 공격의 검출 방법
US9064108B2 (en) Storage device, storage system, and authentication method
US6272637B1 (en) Systems and methods for protecting access to encrypted information
KR20070074308A (ko) 불 휘발성 메모리의 프로그램 동작을 검증하는 장치 및방법, 그리고 그 장치를 포함한 메모리 카드
JP6399523B2 (ja) メモリ・デバイスの内容を保護するための方法およびメモリ・デバイス
JP2001356963A (ja) 半導体装置およびその制御装置
TW201909018A (zh) 資料儲存設備的安全快照管理
KR20170090683A (ko) 비휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치의 동작 방법
TWI818126B (zh) 微處理器電路以及其記憶體的資料保護方法
US7398554B1 (en) Secure lock mechanism based on a lock word
US11101009B1 (en) Systems and methods to convert memory to one-time programmable memory
KR20050076156A (ko) 플래시 메모리의 데이터 복구 장치 및 방법
WO2001061503A1 (en) Nonvolatile memory
US9373377B2 (en) Apparatuses, integrated circuits, and methods for testmode security systems
JP2018022486A5 (zh)
US10691586B2 (en) Apparatus and method for software self-test
US7916549B2 (en) Memory self-test circuit, semiconductor device and IC card including the same, and memory self-test method
US10635325B2 (en) Managing persistent storage writes in electronic systems
JP2009187411A (ja) 不正行為防止方法
US20240078348A1 (en) System for forensic tracing of memory device content erasure and tampering
JP2002215458A (ja) メモリ記憶ページのアクセス属性を制御する作業方法及びその構成
US20240112723A1 (en) Detecting and mitigating memory attacks
JP2005078489A (ja) マイクロコントローラ装置及びその制御方法
US20210294501A1 (en) Storage device and control method