TWI812372B - 脈寬調變電路 - Google Patents

脈寬調變電路 Download PDF

Info

Publication number
TWI812372B
TWI812372B TW111128496A TW111128496A TWI812372B TW I812372 B TWI812372 B TW I812372B TW 111128496 A TW111128496 A TW 111128496A TW 111128496 A TW111128496 A TW 111128496A TW I812372 B TWI812372 B TW I812372B
Authority
TW
Taiwan
Prior art keywords
voltage comparator
output
coupled
voltage
terminal
Prior art date
Application number
TW111128496A
Other languages
English (en)
Other versions
TW202315290A (zh
Inventor
闕強 林
雷恩 里基烏蒂
喬瑟夫 亞歷山大
碩凡 宋
邁克 湯瑪士
Original Assignee
美商格蘭電子公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格蘭電子公司 filed Critical 美商格蘭電子公司
Publication of TW202315290A publication Critical patent/TW202315290A/zh
Application granted granted Critical
Publication of TWI812372B publication Critical patent/TWI812372B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)

Abstract

一種脈寬調變電路包含一振盪器級。該振盪器級包含具有一第一輸入端子、一第二輸入端子及一輸出端子之一第一電壓比較器。一第一電容器經耦合至該第一電壓比較器之該第一輸入端子。用於該第一電容器之一充電路徑經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻。用於該第一電容器之一放電路徑經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻。基於用於對該第一電容器充電之一第一RC時間常數及用於對該第一電容器放電之一第二RC時間常數來判定由該振盪器級產生之一時脈信號之一作用時間循環。

Description

脈寬調變電路
本發明大體上係關於用於功率轉換器之控制器。
DC/DC轉換器係將一輸入DC電壓轉換為一不同輸出DC電壓之一種類型之電力供應器。此等轉換器通常包含經由一切換電路電耦合於一電壓源與一負載之間之一變壓器。被稱為正向轉換器之轉換器包含連接於電壓源與轉換器之初級繞組之間之至少一個主開關以在開關閉合並傳導時向變壓器之次級繞組提供正向電力傳送。轉換器開關通常透過用於電壓模式控制之脈寬調變(PWM)以閉環方式操作，其中PWM作用時間循環係根據一輸出電壓回饋信號調整。一金屬氧化物半導體場效電晶體(MOSFET)裝置通常用於一或多個主開關。
功率轉換器設計通常受諸如效率、輸入電壓範圍、輸出電壓、功率密度及佔據面積之各種要求約束。此等約束需要某些效能權衡。例如，達成更高效率可需要一更窄輸入電壓範圍。為了進一步改良效率，通常採用主動重設方案及同步整流。此等同步整流方案可係主動控制或自驅動的。
具有高位準之電離輻射之環境產生特殊設計挑戰。一單一帶電粒子可將數千個電子擊散，從而引起電子雜訊及信號尖峰。在數位電 路之情況中，此可引起不準確或難以理解之結果。在用於衛星、太空船、飛機、電站等之組件之設計中，此可係一尤其嚴重的問題。
一種脈寬調變電路包含一振盪器級。該振盪器級包含具有一第一輸入端子、一第二輸入端子及一輸出端子之一第一電壓比較器。一第一電容器耦合至該第一電壓比較器之該第一輸入端子。用於該第一電容器之一充電路徑耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻。用於該第一電容器之一放電路徑耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻。基於用於對該第一電容器充電之一RC時間常數及用於對該第一電容器放電之一RC時間常數判定由該振盪器級產生之一時脈信號之一作用時間循環。
該脈寬調變電路亦包含一斜坡級。該斜坡級包含透過一電阻器耦合至一電壓源之一第二電容器。該第二電容器透過一第一二極體耦合至該振盪器級之該第一電壓比較器之該輸出端子，其中該第一二極體之一陰極端子耦合至該第一電壓比較器之該輸出端子。當該第一電壓比較器之該輸出端子處之一電壓信號處於一高電壓位準時，該第二電容器係藉由該電壓源透過該電阻器充電。當該第一電壓比較器之該輸出端子處之該電壓信號處於一低電壓位準時，該第二電容器透過該第一二極體放電。該第二電容器之該放電遠快於該第二電容器之該充電，使得該第二電容器之一電壓電位具有一鋸齒之一波形形狀。
該脈寬調變電路亦包含一輸出級。該輸出級包含具有一第一輸入端子、一第二輸入端子及一輸出端子之一第二電壓比較器。該第二 電壓比較器之該第一輸入端子耦合至該斜坡級之該第二電容器。該第二比較器之該第二輸入端子耦合至一控制信號。該第二電壓比較器之該輸出端子耦合至一輸出電路。該輸出電路經組態以基於該第二電壓比較器之該輸出端子處之一電壓信號及該第一電壓比較器之該輸出端子處之一電壓信號輸出一脈寬調變電壓信號。
有利地，本文中論述之一或多個實施方案透過使用離散或類比裝置及最小積體電路而達成脈寬調變控制。此提供設計之完全控制及所有權，及容許廣泛多種組態(包含提供各種輸出功率範圍及各種輻射硬度等級之組態)之零件之選擇。
100:脈寬調變器(PWM)控制器電路
110:振盪器級
112:電壓比較器
114:第一差分輸入端子
116:第二差分輸入端子
118:電容器
120:第一輸出端子
121:第二輸出端子
122:電阻器
123:互連節點
124:電阻器
126:二極體
128:電阻器
130:電壓輸入級
132:分壓器電路
133:電阻器
134:電阻器
135:電阻器
137:AC耦合單元
138:電容器
140:斜坡級
142:電容器
144:電阻器
146:斜坡節點
148:二極體
160:脈寬調變器(PWM)產生級
162:電壓比較器
163:輸出電路
164:第一差分輸入端子
165:NPN雙極接面電晶體(BJT)
166:第二差分輸入端子
167:PNP雙極接面電晶體(BJT)
168:輸出端子
170:脈寬調變(PWM)輸出端子
172:二極體
174:二極體
180:齊納二極體
182:電阻器
210:時脈信號
220:第一輸入信號
225:位準
230:第二輸入信號
310:斜坡信號
320:控制信號
340:脈寬調變(PWM)信號
350:時脈信號
CLK:時脈信號
CTL:控制信號端子
SYNC IN:同步輸入信號
Vcc:電壓源
Vin:電壓源
在圖式中，相同元件符號識別類似元件或動作。圖式中之元件之大小及相對位置未必按比例繪製。例如，各種元件之形狀及角度未必按比例繪製，且此等元件之一些可經任意放大及定位以改良圖式易讀性。此外，如繪製之元件之特定形狀未必旨在傳達關於特定元件之實際形狀之任何資訊，且可僅為了易於在圖式中辨識而選擇。
圖1係根據一經繪示實施方案之一例示性電路圖。
圖2A展示根據圖1之例示性電路之一些經繪示操作之例示性信號波形。
圖2B展示根據圖1之例示性電路之一些經繪示操作之例示性信號波形。
圖3A及圖3B展示根據圖1之例示性電路之一些經繪示操作之例示性信號波形。
在以下描述中，闡述某些具體細節以便提供各種所揭示實施方案之一透徹理解。然而，熟習相關技術者將認知，可在不具有此等具體細節之一或多者之情況下或使用其他方法、組件、材料等實踐實施方案。在其他例項中，未詳細展示或描述與電路相關聯之熟知結構以避免不必要地使實施方案之描述不清楚。
除非背景內容另外需要，否則貫穿下文之說明書及發明申請專利範圍，字詞「包括」與「包含」同義，且係包含性或開放式的(即，不排除額外、未列舉元件或方法動作)。
貫穿本說明書對「一個實施方案」或「一實施方案」之提及意謂結合實施方案描述之一特定特徵、結構或特性包含於至少一個實施方案中。因此，在貫穿本說明書之各種位置中出現之片語「在一個實施方案中」或「在一實施方案中」未必全部係指同一實施方案。此外，可在一或多個實施方案中以任何適合方式組合特定特徵、結構或特性。
如在本說明書及隨附發明申請專利範圍中使用，單數形式「一(a/an)」及「該」包含複數指涉物，除非背景內容另外清楚指示。亦應注意，術語「或」通常在其包含「及/或」之意義上被採用，除非背景內容另外清楚指示。
本文中提供之標題及發明摘要僅係為了方便且不解譯實施方案之範疇或意義。
本發明之一或多個實施方案提供用於使用離散類比組件之功率轉換器之脈寬調變器(PWM)控制器電路。圖1展示根據本發明之例示性實施方案之一PWM控制器電路100之一示意圖。在所繪示實施方案中，PWM控制器電路100包含一振盪器級110、一斜坡級140及一PWM產生級 160。
在一或多個實施方案中，振盪器級110包含一電壓比較器112。電壓比較器112之一第一差分輸入端子114(例如，正輸入端子)經耦合以接收一臨限輸入信號，且電壓比較器112之一第二差分輸入端子116耦合至一電容器118。電容器118透過與一電阻器124或一二極體126之一者串聯之一電阻器122耦合至電壓比較器112之一第一輸出端子120。具體言之，電阻器124及二極體126並聯耦合於第一輸出端子120與一互連節點123之間。電阻器122耦合於互連節點123與電容器118之間。如圖1中展示，二極體126之陰極耦合至第一輸出端子120。第一差分輸入端子114透過一電阻器128耦合至第一輸出端子120。
在一些實施方案中，電容器118之電容值以及電阻器122及電阻器124之電阻值經選擇以設定第一輸出端子120處之輸出信號(例如，一時脈信號(CLK))的作用時間循環。亦參考圖2A，其展示在第一輸出端子120處之一時脈信號210、在第一差分輸入端子114處之一第一輸入信號220及在第二差分輸入端子116處之一第二輸入信號230(即，電容器118之電壓值)的例示性波形圖。透過回饋路徑，第一輸入信號220及第二輸入信號230兩者受第一輸出端子120處之電壓值影響。例如，當時脈信號210在第一輸出端子120處處於一邏輯高值(例如，約電壓源Vcc之值)時，電容器118透過電阻器122及電阻器124由第一輸出端子120處之電壓充電，如第二輸入信號230之傾斜上升邊緣展示。對電容器118充電所需之RC時間常數係由電阻器122及電阻器124之組合電阻判定，例如，(R1+R2)* C，其中R1係電阻器122之電阻值，R2係電阻器124之電阻值，且C係電容器118之電容值。當電容器118被充電至滿足第一差分輸入端子114處之臨限電 壓(例如，等於或大於第一差分不同輸入端子114處之臨限電壓)之一電壓位準時，電壓比較器112之輸出(例如，時脈信號210)切換至一低邏輯值。歸因於穿過電阻器128之回饋路徑，第一差分輸入端子114處之第一輸入信號220改變至一低臨限值。又，回應於第一輸出端子120處之時脈信號210之低電壓值，電容器118透過第一電阻器122及二極體126放電，如展示為第二輸入信號230之傾斜下降邊緣。對電容器118放電所需之RC時間常數小於對電容器118充電所需之RC時間常數，此係因為電容器118僅透過電阻器122以R1*C之一RC時間常數放電。當電容器118之電壓值被放電至滿足第一差分輸入端子114處之低臨限電壓(例如，小於或等於第一差分輸入端子114處之第一輸入信號220之低電壓值)之一位準時，第一輸出端子120處之時脈信號210切換至邏輯高值。因而，基於用於對電容器118充電之RC時間常數與用於對電容器118放電之RC時間常數之間的比率來判定第一輸出端子120處之時脈信號210的作用時間循環。例如，當電阻器124之電阻值增加時，用於對電容器118充電之RC時間常數增加，而用於對電容器118放電之RC時間常數保持相同。因此，第一輸出端子120處之時脈信號210的作用時間循環增加。當電阻器124之電阻值減小時，用於對電容器118充電之RC時間常數減小，而用於對電容器118放電之RC時間常數保持相同。因此，第一輸出端子120處之時脈信號210的作用時間循環減小。
在圖1中展示之例示性實施方案中，電容器118之充電路徑包含大於放電路徑之電阻值。因而，第一輸出端子120處之時脈信號210的作用時間循環大於50%。在其他實施方案中，電容器118之充電路徑包含小於放電路徑之電阻值，且時脈信號之作用時間循環小於50%。例如， 二極體126可在與圖1中展示之方向相反之一方向上經耦合於第一輸出端子120與第一電阻器122之間，例如，二極體126之陽極端子經耦合至電壓比較器112之第一輸出端子120。接著，在此組態中，電容器118透過二極體126及電阻器122充電，且透過電阻器122及電阻器124放電。
在一些實施方案中，至第一差分輸入端子114之輸入係由一電壓輸入級130提供。輸入級130透過一分壓器電路132將一輸入電壓提供至第一差分輸入端子114。分壓器電路132包含耦合於第一差分輸入端子114與一正電壓Vcc之間之一電阻器133，及串聯耦合於第一差分輸入端子114與一接地之間之電阻器134、135。第三電阻器128藉由改變分壓器電路132之除頻率而回饋電壓比較器112之第一輸出端子120處之輸出值。具體言之，當第一輸出端子120處之時脈信號210處於低邏輯值(例如，接地值)時，電阻器128基本上耦合於第一差分輸入端子114與接地之間且與電阻器134及135並聯。第一差分輸入端子114處之第一電壓輸入220等於：
Figure 111128496-A0305-02-0011-1
其中R128、R133、R134、R135分別係電阻器128、133、134、135之電阻。因此，一較低電壓被提供至第一差分輸入端子114。作為一闡釋性實例，假定電阻器133係10KΩ，電阻器134係9KΩ，電阻器135係1KΩ且電阻器128係10KΩ。當時脈信號210處於低邏輯值(例如，接地)時，至第一差分輸入端子114之第一電壓輸入220將係Vcc*(10k∥10k)/(10k+10k∥10k)=Vcc之1/3。當第一輸出端子120處之時脈信號210處於高邏輯值(例如，Vcc)時，電阻器128基本上耦合於第一差分輸入端子114與正電壓源Vcc之間且與電阻器133並聯。因此，一較高電壓被提供至第一差分輸入端子114。遵循電阻器133係10KΩ，電阻器134係9KΩ，電阻器135 係1KΩ且電阻器128係10KΩ之闡釋性實例，當時脈信號210處於高邏輯值時，至第一差分輸入端子114之第一電壓輸入220將係Vcc*(10k)/(10k+10k∥10k)=Vcc之2/3。
在一些實施例中，輸入級130亦包含一同步輸入信號SYNC IN及一AC耦合單元137，該AC耦合單元137包含耦合於同步輸入SYNC IN與第一差分輸入端子114之間之一電容器138及電阻器135。AC耦合單元137之輸出透過分壓器132添加至第一差分輸入端子114。SYNC IN端子處之電壓階躍將與跨電阻器135之電壓階躍完全相同。例如，若信號SYNC IN上升3V，則跨電阻器135之瞬時電壓改變應為3V。當第一輸出端子120處之時脈信號210之邏輯值處於高邏輯值時，自跨電阻器135之電壓至第一差分輸入端子114，存在等於(R133∥R128)/(R134+(R133∥R128))之一分壓器。例如，使用電阻值及3V之一SYNC IN階躍電壓之闡釋性實例，SYNC IN信號在第一差分輸入端子114處之貢獻將係：3V*(10k∥10k)/(9k+10k∥10k)=3V*(5k/(9k+5k))=3V*0.357=1.07V。
圖2B展示SYNC IN信號對第一輸入信號220及時脈信號210之影響。一起參考圖2B及圖1，當未施加SYNC IN信號時，第一差分輸入端子114處之第一輸入信號220基本上係如圖2A中類似地展示之一方波，其用作一臨限電壓220。第二差分輸入端子116處之第二輸入信號230係電容器118朝向該臨限電壓之一RC上升或衰減。當施加SYNC IN信號時，藉由電容器138進行之AC耦合迫使第一差分輸入端子114處之第一輸入信號220(例如，臨限電壓)在SYNC IN信號之上升邊緣或下降邊緣處上升或下降。在SYNC輸入信號之上升邊緣或下降邊緣之後，電容器138透 過電阻器135重設。在一些實施例中，電阻器135經選擇以具有一較小電阻值，使得電容器138相對快速地重設。在SYNC IN之下降邊緣上，由於電容器138之AC耦合效應，第一差分輸入端子114處之第一輸入信號220之電壓值(即，臨限電壓)立即減小至低於電容器118之充電電位之一位準225，此迫使第二差分輸入端子116處之上升電壓230立即達到經減小電壓臨限值。因此，第一輸出端子120處之時脈信號210立即切換至低邏輯值。因此，電壓比較器112之第一輸出端子120處之時脈信號210之頻率與同步信號SYNC IN之頻率對準。
在一些實施例中，SYNC IN信號及時脈信號210之作用時間循環(例如，對電容器118充電及放電之RC時間常數)經選擇使得在SYNC IN信號之上升邊緣處，第一輸出端子120處之時脈信號210已切換至高邏輯值且第一差分輸入端子114處之第一輸入信號220之電壓值已處於高臨限值。因而，同步信號SYNC IN之上升邊緣不影響電壓比較器112之切換。至此程度，SYNC IN信號之作用時間循環經選擇以遠小於第一輸出端子120處之時脈信號210之作用時間循環以確保SYNC IN信號之上升邊緣不影響電壓比較器112及因此時脈信號210之切換。電壓比較器112之第一輸出端子120處之時脈信號210與SYNC IN信號之下降邊緣同步。因此，可基於如本文中描述之對電容器118充電及放電之RC時間常數將時脈信號210之作用時間循環維持至類似於經設計作用時間循環。在一些實施方案中，SYNC IN信號之作用時間循環在20%至50%之一範圍中。在一些實施方案中，SYNC IN信號之作用時間循環係50%。
電阻器134之值經選擇以容許經注入SYNC IN信號被除頻以便組態第一差分輸入端子114處之SYNC IN信號之影響之振幅。電阻器 135提供一低阻抗以容許電容器138之AC耦合相對快速地重設。
返回參考圖1，斜坡級140包含耦合於一斜坡節點146與一接地之間之一電容器142。一電阻器144耦合於電容器142與電壓源Vin之間。介於電容器142與電阻器144之間之斜坡節點146(RAMP)透過一二極體148耦合至振盪器級110之第一輸出端子120。例如，二極體148之陰極端子耦合至第一輸出端子120。
在操作中，一起參考圖1、圖3A及圖3B，當時脈信號210處於邏輯高值時，斜坡節點146藉由二極體148與第一輸出端子120分離。電容器142透過電阻器144由電壓源Vin充電，其被展示為斜坡節點146處之斜坡信號310之傾斜上升邊緣。當時脈信號210切換至邏輯低值時，電容器142透過二極體148非常快速地放電，此係因為在放電路徑中存在小電阻，其被展示為斜坡信號310之筆直下降邊緣。因此，斜坡節點146處之斜坡信號310具有一鋸齒形狀。
返回參考圖1，PWM產生級160包含一電壓比較器162及耦合至一脈寬調變信號輸出端子170(PWM)之一輸出電路163。斜坡信號310耦合至電壓比較器162之一第一差分輸入端子164，例如，一負輸入。一控制信號端子CTL耦合至電壓比較器162之一第二差分輸入端子166，例如，一正輸入。輸出電路163包含一NPN雙極接面電晶體(BJT)165及一PNP BJT 167。PWM輸出端子170耦合至NPN BJT 165及PNP BJT 167之射極端子。NPN BJT 165及PNP BJT 167之基極端子透過一二極體172耦合至電壓比較器162之輸出端子168且透過一二極體174耦合至電壓比較器112之第一輸出端子120。例如，二極體172之陰極端子耦合至輸出端子168，且二極體174之陰極端子耦合至電壓比較器112之第一輸出端子 120。在一些實施方案中，二極體172可包含串聯耦合之兩個或更多個二極體。
在一些實施方案中，PWM產生級160包含一齊納(Zener)二極體180及一電阻器182。齊納二極體180耦合於控制端子CTL與接地之間。電阻器182耦合於控制端子CTL與電壓比較器162之第二差分輸入端子166之間。齊納二極體180用於穩定至電壓比較器162之第二差分輸入端子166之電壓輸入。例如，若喪失對PWM輸出伺服迴路之控制，則齊納二極體180可用於限制PWM輸出之最大作用時間循環。使用齊納二極體180作為一闡釋性實例，但亦可使用其他類型之二極體(例如，一突崩二極體)或亦可使用其他電路機構來穩定第二差分輸入端子166處之電壓輸入。
一起參考圖1、圖3A及圖3B，在操作中，當控制信號320在振幅上大於斜坡信號310時，電壓比較器162在輸出端子168處輸出一邏輯高值。NPN BJT 165及PNP BJT 167之基極端子藉由二極體172與電壓比較器162之輸出端子168分離。當電壓比較器112之第一輸出端子120處之時脈信號210處於高邏輯值時，NPN BJT 165及PNP BJT 167之基極端子藉由二極體174與電壓比較器112之第一輸出端子120分離。因而，回應於時脈信號210處於邏輯高值且控制信號320大於斜坡信號310兩者，關斷PNP BJT 167且藉由正電壓源Vcc接通NPN BJT 165，此驅動輸出端子PWM處之電壓(即，PWM信號340)朝向Vcc之邏輯高值。
當控制信號320小於斜坡信號310時，電壓比較器162在輸出端子168處輸出一邏輯低值。NPN BJT 165及PNP BJT 167之基極透過二極體172被拖曳至輸出端子168的低邏輯值。此外，當時脈信號210處於邏輯低值時，NPN BJT 165及PNP BJT 167之基極透過二極體174被拖曳 至第一輸出端子120處之時脈信號210的低邏輯值。在任一或兩個情境中，關斷NPN BJT 165且接通PNP BJT 167，此驅動PWM輸出端子170處之電壓(PWM信號340)朝向邏輯低值。因而，當時脈信號210處於邏輯高值且控制信號大於斜坡信號時，PWM輸出端子170處之PWM信號340處於一邏輯高值。當至少一個時脈信號210處於低邏輯值或控制信號320小於斜坡信號310時，PWM信號340處於邏輯低值。因而，PWM信號340之脈寬係由控制信號320及時脈信號210調變。
在一些實施例中，振盪器級110之電壓比較器112亦包含輸出與第一輸出端子120處之時脈信號互補之一時脈信號350的一第二輸出端子121。如圖3A及圖3B中展示，互補時脈信號350具有與時脈信號210相同之一振幅及一相反相位。
有利地，本文中論述之一或多個實施方案透過使用類比裝置及最小積體電路來達成脈寬調變。此提供設計之完全控制及所有權，及容許廣泛多種組態(包含提供各種輸出功率範圍及各種輻射硬度等級之組態)之零件的選擇。
例如，用於電容器中之離散裝置、電容器、電阻器、二極體及電晶體經選擇以固有地耐輻射，例如，耐總電離劑量(TID)及單事件效應(SEE)。例如，用於比較器中之電晶體係基於寬帶隙半導體材料，如同氮化鎵或碳化矽。
前述詳細描述已經由使用方塊圖、示意圖及實例來闡述裝置及/或程序之各項實施方案。就此等方塊圖、示意圖及實例含有一或多個功能及/或操作而言，熟習此項技術者應理解，此等方塊圖、流程圖或實例內之各功能及/或操作可係由廣範圍之硬體、軟體、韌體或基本上其 等之任何組合個別地及/或共同地實施。在一個實施方案中，本標的物可係經由特定應用積體電路(ASIC)實施。然而，熟習此項技術者應認知，本文中揭示之實施方案整體或部分可被等效地實施於標準積體電路中，作為在一或多個電腦上運行之一或多個電腦程式，作為韌體或作為基本上其等之任何組合，且鑑於本發明，一般技術者將良好地掌握設計電路及/或撰寫軟體及/或韌體之程式碼。
熟習此項技術者將認知，本文中陳述之許多方法或演算法可採用額外動作，可省略一些動作及/或可以不同於所指定之一順序執行動作。
另外，熟習此項技術者應瞭解，本文中教示之機制能夠作為一程式產品以各種形式分佈，且一闡釋性實施方案同樣適用而無關於用於實際上實行分佈之特定類型之信號載送媒體。信號載送媒體之實例包含(但不限於)以下：可記錄類型之媒體，諸如軟碟、硬碟機、CD ROM、數位磁帶及電腦記憶體。
可組合上文描述之各項實施方案以提供進一步實施方案。鑑於上文詳細描述，可對實施方案進行此等及其他改變。一般言之，在以下發明申請專利範圍中，所使用之術語不應被解釋為將發明申請專利範圍限於說明書及發明申請專利範圍中揭示之特定實施方案，但應被解釋為包含全部可能實施方案以及此等發明申請專利範圍被授權之等效物之全範疇。因此，發明申請專利範圍不受本發明限制。
100:脈寬調變器(PWM)控制器電路
110:振盪器級
112:電壓比較器
114:第一差分輸入端子
116:第二差分輸入端子
118:電容器
120:第一輸出端子
121:第二輸出端子
122:電阻器
123:互連節點
124:電阻器
126:二極體
128:電阻器
130:電壓輸入級
132:分壓器電路
133:電阻器
134:電阻器
135:電阻器
137:AC耦合單元
138:電容器
140:斜坡級
142:電容器
144:電阻器
146:斜坡節點
148:二極體
160:脈寬調變器(PWM)產生級
162:電壓比較器
163:輸出電路
164:第一差分輸入端子
165:NPN雙極接面電晶體(BJT)
166:第二差分輸入端子
167:PNP雙極接面電晶體(BJT)
168:輸出端子
170:脈寬調變(PWM)輸出端子
172:二極體
174:二極體
180:齊納二極體
182:電阻器
CLK:時脈信號
CTL:控制信號端子
SYNC IN:同步輸入信號
Vcc:電壓源
Vin:電壓源

Claims (21)

  1. 一種脈寬調變電路，其包括一振盪器級(oscillator stage)，該振盪器級包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子，及一輸出端子；一第一電容器，其經耦合至該第一電壓比較器之該第一輸入端子；一充電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻；一放電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻；及一回饋(feedback)路徑，其介於該第一電壓比較器之該輸出端子與該第一電壓比較器之該第二輸入端子之間。
  2. 如請求項1之電路，其中該充電路徑之該第一電阻包含經串聯耦合之一第一電阻器及一第二電阻器，且該放電路徑之該第二電阻包含與一第一二極體串聯耦合之該第一電阻器，其中該第一二極體之一陰極端子經耦合至該第一電壓比較器之該輸出端子。
  3. 如請求項1之電路，其中該回饋路徑包含一第三電阻。
  4. 如請求項3之電路，進一步包括經耦合至該第一電壓比較器之該第二輸入端子之一電阻性分壓器，該電阻性分壓器包含該第三電阻，其中該第 三電阻經耦合以基於該第一電壓比較器之該輸出端子處之一電壓值來變動該電阻性分壓器之一除頻率(divide-down ratio)。
  5. 如請求項1之電路，進一步包括經耦合於一同步信號端子與該第一電壓比較器之該第二輸入端子之間之一AC耦合單元。
  6. 如請求項1之電路，進一步包括一斜坡級，該斜坡級包含透過一第四電阻器耦合至一電壓源端子且透過一第二二極體耦合至該第一電壓比較器之該輸出端子之一第二電容器，其中該第二二極體之一陰極端子經耦合至該第一電壓比較器之該輸出端子。
  7. 如請求項6之電路，進一步包括經耦合至該斜坡級之一輸出級，該輸出級包含具有一第一輸入端子及一第二輸入端子之一第二電壓比較器，該第二電壓比較器之該第一輸入端子經耦合至該第二電容器，且該第二電壓比較器之該第二輸入端子經耦合至一控制信號端子。
  8. 如請求項7之電路，其中該輸出級包含經組態以基於該第二電壓比較器之一電壓輸出及該第一電壓比較器之一電壓輸出來輸出一脈寬調變電壓信號之一輸出電路。
  9. 如請求項8之電路，其中該輸出電路包含一NPN雙極接面電晶體及一PNP雙極接面電晶體，其中該NPN雙極接面電晶體及該PNP雙極接面電晶體之基極端子係透過一第三二極體耦合至該第二電壓比較器之一輸出端 子，其中該第三二極體之一陰極端子係直接耦合至該第二電壓比較器之該輸出端子。
  10. 如請求項8之電路，其中該輸出電路經組態以回應於該第二電壓比較器之該電壓輸出及該第一電壓比較器之該電壓輸出兩者處於一高邏輯值而輸出一第一電壓值；且該輸出電路經組態以回應於該第二電壓比較器之該電壓輸出或該第一電壓比較器之該電壓輸出之至少一者處於一低邏輯值而輸出一第二電壓值。
  11. 一種脈寬調變電路，其包括一斜坡級(ramping stage)，該斜坡級包含：一第一電容器，其係透過一第一電阻器耦合至一電壓端子；及一第一二極體，其經耦合於該第一電容器與一時脈產生電路之一時脈信號節點之間，該第一二極體之一陰極經耦合至該時脈信號節點，其中該時脈產生電路包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子及一輸出端子；及一第二電容器，其經耦合至該第一電壓比較器之該第一輸入端子，該第二電容器經組態以基於該第一電壓比較器之一輸出電壓信號將一鋸齒波形之一電壓信號提供至該第一輸入端子。
  12. 如請求項11之電路，其中該時脈產生電路包含： 一充電路徑，其經耦合於該第二電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻；及一放電路徑，其經耦合於該第二電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻。
  13. 如請求項12之電路，其中該時脈產生電路包含：一第二電阻器，其經耦合於該第二電容器與一第一節點之間；及一第三電阻器及一第二二極體，其等經並聯耦合於該第一節點與該第一電壓比較器之該輸出端子之間，其中該第一電阻包含串聯之該第二電阻器及該第三電阻器，且該第二電阻包含該第二電阻器。
  14. 如請求項13之電路，其中該第二二極體之一陰極經耦合至該第一電壓比較器之該輸出端子。
  15. 一種脈寬調變電路，其包括一輸出級，該輸出級包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子及一輸出端子；及輸出電路，其經耦合至該第一電壓比較器之該輸出端子，該輸出電路經組態以基於該第一電壓比較器之該輸出端子處之一信號及一時脈信號而輸出一脈寬調變電壓信號，其中該輸出電路包含一NPN雙極接面電晶體及一PNP雙極接面電晶體，該NPN雙極接面電晶體及該PNP雙極接面電晶體之基極端子係透過一 第一二極體耦合至該第一電壓比較器之該輸出端子，且該第一二極體之一陰極端子係耦合至該第一電壓比較器之該輸出端子。
  16. 如請求項15之電路，其中：該輸出電路經組態以回應於該第一電壓比較器之該輸出端子處之該信號及該時脈信號兩者處於一高邏輯值而輸出一第一電壓值；且該輸出電路經組態以回應於該第一電壓比較器之該輸出端子處之該信號或該時脈信號之至少一者處於一低邏輯值而輸出一第二電壓值。
  17. 如請求項15之電路，其中該第一電壓比較器之該第一輸入端子經組態以接收一鋸齒(saw-tooth)形之一波形之一第一輸入信號，該第一輸入信號回應於該時脈信號處於一邏輯高值而處於一傾斜上升邊緣，且該第一輸入信號回應於該時脈信號處於一邏輯低值而處於一下降邊緣。
  18. 一種脈寬調變電路，其包括一輸出級，該輸出級包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子，及一輸出端子；及輸出電路，其經耦合至該第一電壓比較器之該輸出端子，該輸出電路經組態以基於該第一電壓比較器之該輸出端子處之一信號及一時脈信號而輸出一脈寬調變電壓信號，其中：該輸出電路經組態以回應於該第一電壓比較器之該輸出端子處之該信號及該時脈信號兩者處於一高邏輯值而輸出一第一電壓值；且 該輸出電路經組態以回應於該第一電壓比較器之該輸出端子處之該信號或該時脈信號之至少一者處於一低邏輯值而輸出一第二電壓值。
  19. 如請求項18之電路，其中該第一電壓比較器之該第一輸入端子經組態以接收一鋸齒形之一波形之一第一輸入信號，該第一輸入信號回應於該時脈信號處於一邏輯高值而處於一傾斜上升邊緣，且該第一輸入信號回應於該時脈信號處於一邏輯低值而處於一下降邊緣。
  20. 一種脈寬調變電路，其包括一振盪器級，該振盪器級包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子，及一輸出端子；一第一電容器，其經耦合至該第一電壓比較器之該第一輸入端子；一充電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻；及一放電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻，其中該充電路徑之該第一電阻包含經串聯耦合之一第一電阻器及一第二電阻器，且該放電路徑之該第二電阻包含與一第一二極體串聯耦合之該第一電阻器，該第一二極體之一陰極端子經耦合至該第一電壓比較器之該輸出端子。
  21. 一種脈寬調變電路，其包括一振盪器級及一斜坡級， 該振盪器級包含：一第一電壓比較器，其具有一第一輸入端子、一第二輸入端子，及一輸出端子；一第一電容器，其經耦合至該第一電壓比較器之該第一輸入端子；一充電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該充電路徑具有一第一電阻；及一放電路徑，其經耦合於該第一電容器與該第一電壓比較器之該輸出端子之間，該放電路徑具有不同於該第一電阻之一第二電阻；及該斜坡級包含透過一第四電阻器耦合至一電壓源端子且透過一第二二極體耦合至該第一電壓比較器之該輸出端子之一第二電容器，該第二二極體之一陰極端子係耦合至該第一電壓比較器之該輸出端子。
TW111128496A 2021-08-03 2022-07-29 脈寬調變電路 TWI812372B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/393,148 US11431325B1 (en) 2021-08-03 2021-08-03 Radiation tolerant voltage feedforward mode pulse-width modulator control
US17/393,148 2021-08-03

Publications (2)

Publication Number Publication Date
TW202315290A TW202315290A (zh) 2023-04-01
TWI812372B true TWI812372B (zh) 2023-08-11

Family

ID=83007567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111128496A TWI812372B (zh) 2021-08-03 2022-07-29 脈寬調變電路

Country Status (3)

Country Link
US (1) US11431325B1 (zh)
CN (1) CN115913188B (zh)
TW (1) TWI812372B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315260A (en) * 1988-07-20 1994-05-24 Deutsche Thomson-Brandt Gmbh Apparatus for converting an AC component of a signal to a square wave
US6870329B2 (en) * 2002-04-26 2005-03-22 Vector Products, Inc. PWM controller with automatic low battery power reduction circuit and lighting device incorporating the controller
US7016204B2 (en) * 2004-08-12 2006-03-21 System General Corp. Close-loop PWM controller for primary-side controlled power converters
US20060233232A1 (en) * 2005-04-15 2006-10-19 Hon Hai Precision Industry Co., Ltd. Pulse width modulation generating circuit
US7453250B2 (en) * 2005-02-10 2008-11-18 Intersil Americas Inc. PWM controller with dual-edge modulation using dual ramps
US9325233B2 (en) * 2014-07-01 2016-04-26 Texas Instruments Incorporated DC to DC converter and PWM controller with adaptive compensation circuit
TW201717530A (zh) * 2015-07-17 2017-05-16 格蘭電子公司 用於功率轉換器之自動增強自驅動同步整流
TW201813271A (zh) * 2016-06-10 2018-04-01 美商格蘭電子公司 用於電源轉換器之主動復位及自驅動同步整流之動態共享平均電流模式控制
US20180351455A1 (en) * 2017-02-24 2018-12-06 Texas Instruments Incorporated Fixed frequency dc-dc converter
TW201933750A (zh) * 2017-10-17 2019-08-16 美商格蘭電子公司 用於電源轉換器之耐輻射類比鎖存峰值電流模式控制
TWI733198B (zh) * 2018-11-06 2021-07-11 美商格蘭電子公司 用於輻射容錯主動驅動同步電源轉換器之磁性峰值電流模式控制

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4272690A (en) * 1979-08-16 1981-06-09 The United States Of America As Represented By The Secretary Of The Army Clock controlled pulse width modulator
US5075634A (en) * 1990-11-23 1991-12-24 Blade Technologies Inc. Composite bridge amplifier
JP3556652B2 (ja) 2002-09-27 2004-08-18 日本テキサス・インスツルメンツ株式会社 Ｄｃ−ｄｃコンバータ
CN102255506B (zh) * 2010-05-17 2013-11-13 昂宝电子（上海）有限公司 具有前馈补偿的高精度振荡器系统及其方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315260A (en) * 1988-07-20 1994-05-24 Deutsche Thomson-Brandt Gmbh Apparatus for converting an AC component of a signal to a square wave
US6870329B2 (en) * 2002-04-26 2005-03-22 Vector Products, Inc. PWM controller with automatic low battery power reduction circuit and lighting device incorporating the controller
US7016204B2 (en) * 2004-08-12 2006-03-21 System General Corp. Close-loop PWM controller for primary-side controlled power converters
US7453250B2 (en) * 2005-02-10 2008-11-18 Intersil Americas Inc. PWM controller with dual-edge modulation using dual ramps
US20060233232A1 (en) * 2005-04-15 2006-10-19 Hon Hai Precision Industry Co., Ltd. Pulse width modulation generating circuit
US9325233B2 (en) * 2014-07-01 2016-04-26 Texas Instruments Incorporated DC to DC converter and PWM controller with adaptive compensation circuit
TW201717530A (zh) * 2015-07-17 2017-05-16 格蘭電子公司 用於功率轉換器之自動增強自驅動同步整流
TW201813271A (zh) * 2016-06-10 2018-04-01 美商格蘭電子公司 用於電源轉換器之主動復位及自驅動同步整流之動態共享平均電流模式控制
US20180351455A1 (en) * 2017-02-24 2018-12-06 Texas Instruments Incorporated Fixed frequency dc-dc converter
TW201933750A (zh) * 2017-10-17 2019-08-16 美商格蘭電子公司 用於電源轉換器之耐輻射類比鎖存峰值電流模式控制
TWI733198B (zh) * 2018-11-06 2021-07-11 美商格蘭電子公司 用於輻射容錯主動驅動同步電源轉換器之磁性峰值電流模式控制

Also Published As

Publication number Publication date
CN115913188A (zh) 2023-04-04
CN115913188B (zh) 2024-04-09
TW202315290A (zh) 2023-04-01
US11431325B1 (en) 2022-08-30

Similar Documents

Publication Publication Date Title
US9577525B2 (en) Adaptive dead time control
US3978393A (en) High efficiency switching regulator
US8922177B2 (en) Multiphase converter with controllable phase shift
US7038436B2 (en) Switching type dc-dc converter for generating a constant output voltage
US9831763B2 (en) Capacitor discharge circuit for power supply EMI filters
US10425080B1 (en) Magnetic peak current mode control for radiation tolerant active driven synchronous power converters
US9504105B2 (en) On-time control for switched mode power supplies
US20040150439A1 (en) Constant deadtime control in a feed forward enabled pulse width modulator controller
CN111092538A (zh) 对多个功率转换器操作模式的共同控制
US20170133919A1 (en) Dual-phase dc-dc converter with phase lock-up and the method thereof
CN109672342B (zh) 用于功率转换器的耐辐射模拟闩锁峰值电流模式控制
US10164537B2 (en) Switching regulator
CN100412739C (zh) 行频率开关调整器
US20220278615A1 (en) Switching power supply circuit, control circuit and control method thereof
US11063515B2 (en) Power converter
JP2021509566A (ja) 感知電流を処理するための装置及び方法
TWI812372B (zh) 脈寬調變電路
TWI633756B (zh) 緊湊型占空調變器
CN115296529A (zh) 直流-直流功率转换系统及其功率转换方法
TW202319862A (zh) 輻射耐受溫度補償延遲欠壓鎖定及過壓關斷
TWI745895B (zh) Dc-dc轉換器
JP2006353095A (ja) 電源装置及びその制御回路並びに制御方法
TWM441272U (en) Fly-back power converting apparatus
Jing et al. Current-slope-controlled adaptive-on-time DC-DC converter with fixed frequency and fast transient response
CN218482777U (zh) 一种外部模拟软启动电路