TWI812045B - Ｃｍｏｓ影像感測器及其形成方法 - Google Patents

Ｃｍｏｓ影像感測器及其形成方法 Download PDF

Info

Publication number
TWI812045B
TWI812045B TW111108157A TW111108157A TWI812045B TW I812045 B TWI812045 B TW I812045B TW 111108157 A TW111108157 A TW 111108157A TW 111108157 A TW111108157 A TW 111108157A TW I812045 B TWI812045 B TW I812045B
Authority
TW
Taiwan
Prior art keywords
bdti
pdti
pixel
substrate
image sensor
Prior art date
Application number
TW111108157A
Other languages
English (en)
Other versions
TW202245148A (zh
Inventor
黃正宇
江偉傑
周耕宇
莊君豪
吳紋浩
張志光
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202245148A publication Critical patent/TW202245148A/zh
Application granted granted Critical
Publication of TWI812045B publication Critical patent/TWI812045B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一些實施例關於一種CMOS影像感測器，設置於一基體上。複數個像素區域，分別地包含複數個光二極體且被配置成接收進入該基體之一後側的輻射。一邊界深溝槽隔離(BDTI)結構係設置於該等像素區域之邊界區域並且包括一第一組BDTI區段及一第二組BDTI區段，該第一組BDTI區段於一第一方向延伸，該第二組BDTI區段於垂直於該第一方向之一第二方向延伸以側向地環繞該光二極體。該BDTI結構包含一第一材料。一像素深溝槽隔離(PDTI)結構係設置於該BDTI結構內並且覆蓋該光二極體。該PDTI結構包含不同於該第一材料之一第二材料並且包括一第一PDTI區段，該第一PDTI區段於該第一方向延伸，使得該第一PDTI區段被該BDTI結構環繞。

Description

CMOS影像感測器及其形成方法
本發明實施例係關於一種用於減少串擾之深溝槽隔離。
數位相機及光學影像裝置採用有影像感測器。影像感測器將光學影像轉換成可以數位影像表現之數位資料。影像感測器包括一像素陣列(或格柵)，用於偵測光線並且記錄所偵測之光線的強度(亮度)。像素陣列藉由為每一像素積聚一電荷來反應光線。積聚的電荷之後被使用於(例如藉由其它電路)提供一顏色及亮度信號，以用於合適的應用，諸如數位相機或數位顯示器。像素感測器通常表現為電荷耦合裝置(CCDs)或互補式金屬氧化物半導體(CMOS)裝置。相對於CCD像素感測器，CMOS像素感測器提供較低的功率消耗、較小的尺寸和較快的資料處理。再者，相較於CCD像素感測器，CMOS像素感測器提供資料的直接數位輸出並且一般具有較低的製造成本。
本發明的一實施例係關於一種CMOS影像感測器，包含：一基體，具有一前側及一後側，該後側相對於該前側；複數個像素區域，分別地包含複 數個光二極體且被配置成接收由該後側進入該基體之輻射；一邊界深溝槽隔離(BDTI)結構，設置於該等像素區域之多個邊界區域並且包括一第一組BDTI區段及一第二組BDTI區段，該第一組BDTI區段於一第一方向延伸，該第二組BDTI區段於垂直於該第一方向之一第二方向延伸以側向地環繞該光二極體，該BDTI結構包含一第一材料；以及一像素深溝槽隔離(PDTI)結構，設置於該BDTI結構內並且覆蓋該光二極體，其中該PDTI結構包含不同於該第一材料之一第二材料並且包括一第一PDTI區段，該第一PDTI區段於該第一方向延伸使得該第一PDTI區段被該BDTI結構環繞。
本發明的一實施例係關於一種方法，包含：接收一基體，該基體具有一前側及一後側；形成複數個光二極體於該基體之該前側內，其中一光二極體對應於一像素區域；選擇性地蝕刻該基體之該後側以形成延伸至該基體之該後側之一邊界深溝槽隔離(BDTI)溝槽，該BDTI溝槽側向地環繞該像素區域之一外周圍並且側向地分隔該像素區域與相鄰的像素區域；選擇性地蝕刻該基體之該後側以形成一像素深溝槽隔離(PDTI)溝槽，該PDTI溝槽於該光二極體上方和該像素區域之該外周圍內延伸至該基體之該後側；以一第一材料填充該BDTI溝槽以形成一BDTI結構；以及以一第二材料填充該PDTI溝槽以形成一PDTI結構，該PDTI結構被該BDTI結構側向地環繞並且覆蓋該光二極體。
本發明的一實施例係關於一種CMOS影像感測器，包含：一基體，具有一前側及一後側，該後側相對於該前側；複數個像素區域，分別地包含複數個光二極體且分別地被配置成接收由該後側進入該基體之輻射；一邊界深溝槽隔離(BDTI)結構，由該基體之該後側延伸至該基體之一第一深度且設置於該複數個像素區域之一外周圍之處，該BDTI結構包含一第一材料且具有一最內周 圍，當由上面觀看時，該最內周圍側向地環繞該複數個像素區域；以及一像素深溝槽隔離(PDTI)結構，由該基體之該後側延伸至該基體之一第二深度，該PDTI結構包括一第一組區段及一第二組區段，該第一組區段於一第一方向延伸，該第二組區段垂直地橫貫該第一組區段且被該BDTI結構側向地環繞，其中該PDTI結構包含不同於該第一材料之一第二材料，且其中該第一組區段及該第二組區段將相鄰的像素區域彼此側向地分隔。
100:剖面圖
102:基體
103a:像素區域
103b:像素區域
103c:像素區域
103d:像素區域
103e:像素區域
103f:像素區域
103g:像素區域
103h:像素區域
103i:像素區域
104:光二極體
104a:(角落)像素
104b:(邊緣)像素
104c:(角落)像素
104d:(邊緣)像素
104e:(中央)像素
104f:(邊緣)像素
104g:(角落)像素
104h:(邊緣)像素
104i:(角落)像素
104j:像素
104k:像素
104l:像素
104m:像素
104n:像素
104o:像素
104p:像素
108:摻雜層
108a:虛線
110:像素深溝槽隔離(PDTI)結構
110a:第一PDTI區段
111:邊界深溝槽隔離(BDTI)結構
111a:第一組BDTI區段
111b:第二組BDTI區段
116:濾色器
116a:(第一)濾色器
116b:(第二)濾色器
116c:第三濾色器
118:微透鏡
120:入射輻射
122:前側
124:後側
126:介電層
128:金屬框架
130:介電材料
200:俯視圖
202:第一方向
204:第二方向
300:俯視圖
400:俯視圖
402:凸起
500:俯視圖
600:俯視圖
700:俯視圖
800:俯視圖
900:俯視圖
1000:俯視圖
1100:CMOS影像感測器
1108:微透鏡
1200:CMOS影像感測器
1300:CMOS影像感測器
1400:CMOS影像感測器
1500:CMOS影像感測器
1600:實施例
1601:BDTI溝槽
1602:高k介電層
1603:PDTI溝槽
1604:氧化物層
1606:金屬或多晶矽層
1700:實施例
1702:高k介電層
1704:氧化物層
1706:金屬或多晶矽層
1800:實施例
1802:第一高k介電層
1804:第一氧化物層
1806:第二高k介電層
1808:第二氧化物層
1810:金屬或多晶矽層
1900:實施例
1902:第一高k介電層
1904:第二高k介電層
1906:第一氧化物層
1908:第二氧化物層
1910:金屬或多晶矽層
2000:(CMOS)影像感測器
2100:CMOS影像感測器
2200:實施例
2202:中性密度(ND)濾光器
2300:實施例
2302:中性密度(ND)濾光器
2400:實施例
2402:中性密度(ND)濾光器
2500:實施例
2502:中性密度(ND)濾光器
2600:實施例
2602:中性密度(ND)濾光器
2700:實施例
2702:中性密度(ND)濾光器
2800:實施例
2802:中性密度(ND)濾光器
2900:實施例
2902:中性密度(ND)濾光器
3000:剖面圖
3002:轉移閘
3004:浮動擴散井
3006:傳導連接件
3008:金屬導線層
3010:後段製程(BEOL)金屬化堆疊
3012:淺溝槽隔離(STI)結構
3014:邏輯淺溝槽隔離(STI)結構
3016:層間介電(ILD)層
3020:邏輯閘裝置
3100:剖面圖
3104:遮罩層
3200:剖面圖
3204:遮罩層
3300:剖面圖
3400:剖面圖
3500:剖面圖
3600:剖面圖
3700:剖面圖
3800:剖面圖
3900:剖面圖
4000:剖面圖
4100:剖面圖
4200:剖面圖
4202:光阻塞
4300:剖面圖
4400:剖面圖
4500:剖面圖
4600:剖面圖
4700:剖面圖
4800:剖面圖
4900:剖面圖
5000:剖面圖
5100:剖面圖
5200:剖面圖
5300:剖面圖
5400:剖面圖
5500:剖面圖
5600:剖面圖
5700:剖面圖
5800:剖面圖
5900:剖面圖
6000:方法
6002:動作
6004:動作
6006:動作
6008:動作
6010:動作
6012:動作
d1:第一深度
d2:(第二)深度
w1:第一溝槽寬度
w2:第二溝槽寬度
當結合附圖閱讀時，自以下詳細描述最佳瞭解本揭露之態樣。應注意，根據業界中之標準實踐，各種構件未按比例繪製。具體言之，為了清楚論述起見，可任意增大或減小各種構件之尺寸。
圖1例示一CMOS(complementary metal-oxide-semiconductor)影像感測器之一些實施例的剖面圖，CMOS影像感測器包括一邊界深溝槽隔離(boundary deep trench isolation,BDTI)結構及一像素深溝槽隔離(pixel deep trench isolation,PDTI)結構。
圖2至圖4例示與圖1之CMOS影像感測器一致、沿線A-A’之一些實施例的各種俯視圖。
圖5至圖10例示一CMOS影像感測器之一些另外的實施例的複數個俯視圖。
圖11至圖15例示一CMOS影像感測器之一些另外的實施例的複數個剖面圖，其中BDTI與PDTI具有變化的深度。
圖16至圖19例示一CMOS影像感測器之一些另外的實施例的剖面圖，CMOS影像感測器包括各種更詳細的BDTI結構與PDTI結構。
圖20至圖21各例示一CMOS影像感測器之一些另外的實施例的剖面圖與對應的俯視圖。
圖22至圖29各例示一CMOS影像感測器之一些另外的實施例的剖面圖與對應的俯視圖。
圖30例示一CMOS影像感測器之一些實施例的剖面圖，CMOS影像感測器具有一後段製程(back-end-of-line,BEOL)金屬化堆疊。
圖31至圖35描繪一系列的剖面圖，其共同地描繪依據一些實施例之形成一CMOS影像感測器的第一方法。
圖36至圖40描繪一系列的剖面圖，其共同地描繪依據一些實施例之形成一CMOS影像感測器的第二方法。
圖41至圖45描繪一系列的剖面圖，其共同地描繪依據一些實施例之形成一CMOS影像感測器的第三方法。
圖46至圖52描繪一系列的剖面圖，其共同地描繪依據一些實施例之形成一CMOS影像感測器的第四方法。
圖53至圖59描繪一系列的剖面圖，其共同地描繪依據一些實施例之形成一CMOS影像感測器的第五方法。
圖60例示形成具有一BDTI結構與一PDTI結構之一CMOS影像感測器之方法的一些實施例的流程圖。
本申請案主張2021年5月5日申請之美國專利申請案序號63/184,423之優先權，該案揭露之全文特此以引用的方式併入。
本揭露內容提供用於實施所提供標的物之不同特徵之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且不旨在限制。例如，在下列描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成直接連接之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接連接之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複出於簡化及清楚之目的，且本身不指示所論述之各項實施例及/或組態之間之一關係。
此外，為便於描述，可在本揭露中使用諸如「在…下面」、「在…下方」、「下」、「在…上方」、「上」及類似者之空間相對術語來描述一個元件或構件與另一(些)元件或構件之關係，如圖中繪示。空間相對術語旨在涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其它方式定向(旋轉90度或按其它定向)且本揭露中使用之空間相對描述符同樣可相應地解釋。
許多可攜式電子裝置(例如相機、行動電話、電腦等)包括用於擷取影像之一影像感測器，這種影像感測器之其中一個範例是CMOS影像感測器(CIS)，包括對應於濾色器陣列之個別像素區域的陣列。因此，由於濾色器陣列，個別像素可以對應於不同的顏色，並且可以共同地提供包括這些顏色的數位影像。
本揭示關於一種包含設置於各個個別像素區域內之像素深溝槽隔離(PDTI)結構的CMOS影像感測器以及相關聯的形成方法。於一些實施例中，CMOS影像感測器具有複數個像素區域，其設置於基體上且分別地包含一光二極體，光二極體被配置成將由後側進入基體之輻射轉換成一電子信號。一邊界深溝槽隔離(BDTI)結構包括多個區段，其側向地環繞光二極體且從基體之後側延 伸至基體內之一第一深度，且其中光二極體被布置在區段之間的開口內。一像素深溝槽隔離(PDTI)結構係設置在個別像素區域內並從基體之後側延伸至基體內之一第二深度，並且覆蓋光二極體。BDTI結構包含金屬或多晶矽、或由金屬或多晶矽製成，且PDTI結構包含氧化物或介電材料、或由氧化物或介電材料製成。相對於其它CMOS影像感測器，BDTI結構與PDTI結構減少了相鄰像素之間的側向光子串擾並且增加像素之量子效率。
圖1例示具有一像素深溝槽隔離(PDTI)結構之一CMOS影像感測器之一些實施例的剖面圖100。CMOS影像感測器包含一基體102，具有一前側122與一後側124。於變化的實施例中，基體102可包含任何型式之半導體本體(例如矽/CMOS塊體(bulk)、SiGe等)，諸如半導體晶片或一或多個晶粒，以及任何其它型式之半導體及/或於其上形成之外延層及/或與其相關聯之其它者。基體102包含複數個像素區域，其可被布置在基體102內成一包含橫列及/或直行的陣列，諸如顯示於圖1之像素區域103a、103b、103c。像素區域103a、103b、103c包含個別之光二極體104，其被配置成將入射輻射120(例如光子)轉換成一電子信號。於一些實施例中，光二極體104包含在基體102內且具有一第一摻雜型式(例如n型摻雜)之一摻雜層108、及具有一第二摻雜型式(例如p型摻雜)之一基體102的鄰接區域，第二摻雜型式不同於第一摻雜型式。摻雜層108及基體102的鄰接區域在一P-N接面結構的介面區域之處形成一耗盡區域。當一足夠能量的光子閃擊光二極體104時，一電子電洞對(electron-hole pair)係被產生且之後藉由耗盡區域之內置電場從P-N接面掃掠。因此，產生一光電流。
於一些實施例中，複數個濾色器116係被布置在基體102之後側124上方。複數個濾色器116分別地被配置成傳輸特定波長的入射輻射120，例如，一第一濾色器116a(例如一紅色濾色器)可傳輸具有在一第一範圍內之波長的光線，同時一第二濾色器116b可傳輸具有在一第二範圍內之波長的光線，第二 範圍不同於第一範圍，且一第三濾色器116c可傳輸具有在一第三範圍內之波長的光線，第三範圍不同於第一範圍及第二範圍。做為一範例，複數個濾色器116可包含在拜爾圖樣(Bayer pattern)中各像素上之RGB晶載濾色器，其由一個2×2顏色單元晶胞所組成，其中在對角線位置具有二綠色濾光器且在非對角線位置具有藍色及紅色濾光器。於一些實施例中，複數個濾色器116可被布置在覆蓋基體102的一格柵結構內。於一些實施例中，格柵結構可覆蓋一介電層126且可包括藉由一介電材料130環繞之一金屬框架128。於一些實施例中，介電層126與介電材料130可為相同的介電材料(例如二氧化矽(SiO2))。
複數個微透鏡118係被布置在複數個濾色器116上方以增加感測器敏感度。個別微透鏡118係側向地對齊於濾色器116並且覆蓋像素區域103a、103b、103c。於一些實施例中，複數個微透鏡118具有與複數個濾色器116毗鄰之一大體上平坦的底部表面以及一彎曲的上表面。彎曲的上表面係被配置成聚焦於入射輻射120(例如朝向在下面的像素區域103a、103b、103c的光線)。在CMOS影像感測器的操作期間，入射光線120藉由微透鏡118被聚焦至在下面的像素區域103a、103b、103c。當足夠能量的入射光線閃擊光二極體104時，它產生一電子電洞對，電子電洞對產生一光電流。注意的是，雖然微透鏡118在圖1中係顯示為固定在影像感測器上，可以理解的是影像感測器可不包括晶載微透鏡，並且微透鏡可在之後分開的製造活動中附接到影像感測器。
一邊界深溝槽隔離(BDTI)結構111係設置在基體102中並且從後側124延伸至基體102內之一第一深度d1。BDTI結構111側向地環繞各個光二極體104且隔離彼此相鄰之像素區域。BDTI結構111包含一第一材料，諸如金屬或多晶矽，例如，於第一材料為一金屬之一些實施例中，金屬包含鋁、銅及/或鎢。BDTI結構111亦具有沿著對應於線A-A’之平面測量的一第一溝槽寬度w1。
一像素深溝槽隔離(PDTI)結構110係設置於個別像素區域103a、103b、103c內並且從基體102之後側124延伸至基體102內之一第二深度d2，且覆蓋光二極體104。PDTI結構110包含一第二材料，其不同於第一材料，且於一些實施例中，第二材料係為一介電材料或一氧化物材料。PDTI結構110包括一第一PDTI區段110a，其具有沿著對應於線A-A’之平面測量之一第二溝槽寬度w2。PDTI結構110的底部可以駐存在摻雜層108之一上表面之上(如所示)，或者替代地摻雜區域之上表面可以”提高”在PDTI結構之深度d2內(如藉由虛線108a所示)。
於一些實施例中，第二溝槽寬度w2係小於第一溝槽寬度w1，且第二溝槽寬度w2的範圍可以大約從第一溝槽寬度w1的10%至第一溝槽寬度w1的90%，且於一些案例中介於第一溝槽寬度w1的45%與第一溝槽寬度w1的55%之間。於其它案例中，第二溝槽寬度w2與第一溝槽寬度w1係彼此相等。於一些實施例中，第二溝槽寬度w2與第一溝槽寬度w1的比率在約1：1至約1：4的範圍。再者，於一些實施例中，第一深度d1係大於第二深度d2。第一深度d1與第二深度d2的比率可在約1：2至約1：6的範圍。BDTI結構111從基體102之一平坦的頂部表面延伸至一低於摻雜層108之一頂部表面的位置之處，同時PDTI結構110從基體102之平坦的頂部表面延伸至一高於摻雜層108之頂部表面的位置之處。摻雜層108與PDTI結構110可藉由基體102分開。
於本揭示已理解到相較於由氧化物製成之BDTI結構，由金屬或多晶矽製成之BDTI結構可減少串擾。然而，相較於由氧化物製成之BDTI結構，由金屬或多晶矽製成之BDTI結構亦可降解量子效率(QE)。因此，提供由金屬或多晶矽製成之BDTI結構同時PDTI結構110係為介電材料可以提供低串擾與高QE的良好混合。
例如，下面表1顯示了本揭示之一些實施例的一些發現，其比較了不同配置之紅/綠/藍峰值的QE和相鄰像素之間的串擾的百分比。
Figure 111108157-A0305-02-0012-1
 如上面表1所示，與皆由鋁製成的PDTI結構110與BDTI結構111相比，由氧化物形成之PDTI結構110與由諸如鋁之金屬形成之BDTI結構111提供一較高的量子效率。再者，與皆由氧化物製成的PDTI結構110與BDTI結構111相比，由氧化物形成之PDTI結構110與由諸如鋁之金屬形成之BDTI結構111提供一足夠低的串擾。因此，本揭示之一些實施例提供一CMOS影像感測器，其給出了改善的QE與減少的串擾之一好的平衡，其對於一些應用是好的解決方法。
圖2例示與圖1之CMOS影像感測器一致、沿線A-A’之俯視圖200。BDTI結構111側向地環繞個別像素區域103a至103i且側向地彼此隔離這些像素區域，使得介於像素區域之間的串擾可以被減少。因此，BDTI結構111係設置於像素區域103a至103i的邊界區域之處並且包括一第一組BDTI區段111a及一第二組BDTI區段111b，第一組BDTI區段111a於一第一方向202延伸，第二組BDTI區段111b於垂直於第一方向202之一第二方向204延伸以側向地環繞光二極體104。PDTI結構110係設置覆蓋個別像素區域並且限制及導引入射輻射120向下至對應之像素區域的光二極體104，使得影像感測器的量子效率可被改善。於各像素內，PDTI結構110包括一第一PDTI區段110a，其於第一方向202延伸，使得第一PDTI區段110a被BDTI結構111環繞。第一PDTI區段110a係為一線性區段，其沿著像素的中心線且與BDTI結構111之最內邊緣間隔開，使得第一PDTI區段如果延伸的話會平分像素成兩個相等的面積。
圖3例示與圖1之CMOS影像感測器一致、沿線A-A’之另一俯視圖300。於圖3中，BDTI結構111再一次設置於像素區域之邊界區域之處並且包括一第一組BDTI區段111a及一第二組BDTI區段111b，第一組BDTI區段111a於一第一方向202延伸，第二組BDTI區段111b於垂直於第一方向202之一第二方向204延伸以側向地環繞光二極體104。於各像素內，圖3的PDTI結構110包括於第一方向202延伸之一第一PDTI區段110a以及於第二方向延伸之一第二PDTI區段110b，使得第一PDTI區段110a與第二PDTI區段110b形成一”加”(“plus”)的形狀或”t”的形狀，其被BDTI結構111環繞。第一PDTI區段110a係沿著像素的中心線且於第一方向202延伸，並且第二PDTI區段係沿著像素的中心線且於第二方向204延伸，使得第一PDTI區段與第二PDTI區段如果延伸的話會剪切對應的像素成四個相等的象限(quadrants)。
圖4例示與圖1之CMOS影像感測器一致、沿線A-A’之又另一俯視圖400。於圖4中，BDTI結構111再一次設置於像素區域之邊界區域之處並且包括一第一組BDTI區段111a及一第二組BDTI區段111b，第一組BDTI區段111a於一第一方向延伸，第二組BDTI區段111b於垂直於第一方向之一第二方向延伸以側向地環繞光二極體104。此外，BDTI結構111包括多個凸起402，其對於各像素從BDTI結構111之一內側壁向內地延伸。於各像素內，圖4的PDTI結構110包括於第一方向延伸之一第一PDTI區段110a以及於第二方向延伸之一第二PDTI區段110b(例如形成”加”的形狀或”t”的形狀)，但是諸如圖2之線性PDTI結構的其它PDTI結構或這裡進一步例示之其它PDTI結構亦可插入至各像素。於圖4中，凸起402係與各像素之第一PDTI區段110a與第二PDTI區段110b對齊，使得各像素包括一頂部凸起、底部凸起、左凸起及右凸起，且凸起係於第一方向與第二方向彼此對齊。
圖5、圖6、圖7、圖8、圖9及圖10分別地顯示依據一些實施例之包括由不同材料製成之BDTI結構111與PDTI結構110的CMOS影像感測器之進一步的俯視圖500、600、700、800、900及1000。因此，在這些實施例中，PDTI結構110可以由介電材料製成，諸如二氧化矽，且BDTI結構111可以由金屬或多晶矽製成。
可以理解到除了圖1至圖4中所示的之外，圖5至圖10可以被認為是PDTI結構110與BDTI結構111之圖樣的進一步範例，並且可以針對其它變化進行改變。圖5至圖10中所顯示的圖樣以及其它變化可以被併入於圖1及圖2中所描述的影像感測器。如圖5及圖7所示，PDTI結構110可包含一第一區段及一第二區段，其在像素區域之一中心區域彼此交叉。再者，雖然於圖2至圖4及圖5中PDTI結構110的外邊緣係與BDTI結構111的內邊緣間隔開，圖7顯示一範例，其中PDTI結構110具有多個外邊緣，其直接地連接BDTI結構111之多個內邊緣。又再者，如圖6及圖8至圖10所示，PDTI結構110可包含多個區段，其彼此間隔開。這些區段可沿著像素區域之一中間線對稱。這些區段可在各像素內以相同圖樣分佈(例如圖8至圖10)或可從一像素旋轉至另一像素(例如圖6)。像素區域之基體102的一中央區域可被PDTI結構罩蓋(例如圖5、圖7、圖10)或可暴露於入射輻射(例如圖6、圖8、圖9)。
圖11至圖15例示CMOS影像感測器的剖面圖，其例示PDTI結構110與BDTI結構111之變化的相對深度。於各範例中，BDTI結構111具有一第一深度d1且PDTI結構110具有一第二深度d2。再者，相較於圖1至圖4例示一個微透鏡罩蓋一個對應的光二極體的範例，圖11至圖15的範例係為例示一單一微透鏡罩蓋陣列之兩個光二極體(例如由上面觀看之2×1矩形)或四個光二極體(例如由上面觀看之2×2正方形)的範例。於其它案例中，一個微透鏡亦可對應至其它數量的光二極體，且所有此類的實施例都被認為是落入本揭示的範圍內。
圖11例示一CMOS影像感測器1100，其中第一深度d1係等於第二深度d2。再者，第一深度與第二深度兩者係大於基體102之總厚度的50%且小於基體102之全部厚度的100%。
圖12例示一CMOS影像感測器1200，其中第一深度d1係大於第二深度d2，且第一深度d1與第二深度d2的比率可在約2：1至約6：1的範圍。因此，於圖12中，第二深度係小於第一深度的一半，且第一深度在一些案例中係多於基體102之總厚度的50%。
圖13例示一CMOS影像感測器1300，其中第一深度d1係大於第二深度d2，且第一深度d1與第二深度d2的比率可在約6：5至約2：1的範圍。因此，於圖13中，第二深度係多於第一深度的一半，且第一深度在一些案例中係多於基體102之總厚度的50%。
圖14例示一CMOS影像感測器1400，其中第一深度d1係等於基體的全部厚度，且第二深度係小於第一深度。於一些案例中，第二深度係小於基體102之全部厚度的25%，同時於其它案例中，第二深度係介於基體102之全部厚度的25%與50%之間，且於再其它案例中，第二深度係多於基體102之全部厚度的50%。
圖15例示一CMOS影像感測器1500，其中第一深度d1與第二深度d2係各等於基體102之全部厚度，此方式可在像素之間提供最好的隔離，但亦可能需要額外的處理時間，因為需要更長的蝕刻時間以蝕刻通過基體102的全部厚度。
圖16至圖19例示依據變化的實施例之CMOS影像感測器之剖面圖的更詳細範例。於圖16之實施例1600中，一連續的高k介電層1602排列在一BDTI溝槽1601的內側壁與一PDTI溝槽1603的內側壁上。一氧化物層1604填充PDTI溝槽的剩餘部分以形成PDTI結構，且在BDTI溝槽1601中排列在高k介電層1602的 內側壁上。一金屬或多晶矽層1606、諸如鋁、係填充BDTI溝槽1601的剩餘部分以形成BDTI結構。金屬或多晶矽層1606的一上表面係與氧化物層1604的一上表面齊平、水平或成平面。
圖17例示另一實施例1700，其中一連續的高k介電層1702排列在一BDTI溝槽1601的內側壁與一PDTI溝槽1603的內側壁上。一氧化物層1704填充PDTI溝槽1603的剩餘部分以形成PDTI結構，且在BDTI溝槽1601中排列在高k介電層1702的內側壁上。一金屬或多晶矽層1706、諸如鋁、係填充BDTI溝槽1601的剩餘部分以形成BDTI結構。相反於圖16之金屬或多晶矽層1606的上表面與氧化物層1604的上表面齊平、水平或成平面，於圖17中，金屬或多晶矽層1706具有一上表面，其延伸在氧化物層1704的上表面之上且駐存在濾色器116內之一高度之處。
圖18例示一實施例1800，其中一第一高k介電層1802排列在一PDTI溝槽1603的內側壁上且在像素區域中延伸在基體之上表面上方。一第一氧化物層1804填充PDTI溝槽1603的剩餘部分以形成PDTI結構，且延伸在基體之上表面上方但是停止在一第二高k介電層1806的外側壁之處，第二高k介電層1806被限制在一BDTI溝槽1601的內側壁且可以具有與第一高k介電層1802相同的組成分或不同的組成分。一第二氧化物層1808可以具有與第一氧化物層1804相同的組成分且例如可以為二氧化矽，或者可以具有與第一氧化物層1804不同的組成分，第二氧化物層1808在BDTI溝槽1601中排列在第二高k介電層1806的內側壁上，且在像素區域中延伸在基體之上表面上方的第一氧化物層1804上方。一金屬或多晶矽層1810、諸如鋁、係填充BDTI溝槽的剩餘部分以形成BDTI結構。在一些實施例中，金屬層的上表面係與第二氧化物層的上表面齊平、水平或成平面。
圖19例示一實施例1900，其中一第一高k介電層1902排列在一BDTI溝槽1601的內側壁上且延伸在基體之上表面上方。一第二高k介電層1904排列在一PDTI溝槽1603的內側壁上且向上延伸經過第一高k介電層1902並繼續經過基體之上表面上方。一第一氧化物層1906在BDTI溝槽1601中排列在第一高k介電層1902的內側壁上且延伸於基體之上表面上方之第一高k介電層1902上方，以終止於第二高k介電層1904之外側壁之處。一第二氧化物層1908可以具有與第一氧化物層1906相同的組成分且例如可以為二氧化矽，或者可以具有與第一氧化物層1906不同的組成分，第二氧化物層1908填充PDTI溝槽1603的剩餘部分以形成PDTI結構。一金屬或多晶矽層1910、諸如鋁、係填充BDTI溝槽1601的剩餘部分以形成BDTI結構。金屬或多晶矽層1910的一上表面在一些實施例中係與第一氧化物層1906的一上表面齊平、水平或成平面。
圖20例示一CMOS影像感測器2000的另一實施例，其中圖20的左側部分例示一剖面圖且右側部分例示一對應之沿著線B-B’斷面的俯視圖。於此實施例中，BDTI結構111係為一包含金屬或多晶矽的連續環，其側向地封閉複數像素。PDTI結構係為一類格柵結構，其包含一介電材料。PDTI結構包括一第一組區段及一第二組區段，第一組區段在一第一方向彼此平行延伸且依據第一區段之中心線之間的一第一間距間隔開，第二組區段在一第二方向彼此平行延伸且依據第一區段之中心線之間的一第二間距間隔開。第一方向係垂直於第二方向，且於一些實施例中，第一間距係等於第二間距。在一些實施例中，微透鏡1108的外邊緣在各個像素的外邊緣上方對齊，並且在PDTI結構及/或BDTI結構上方對齊。
注意的是此布置導致選擇像素(例如中央像素104e)在所有四個側邊上被PDTI結構環繞，同時一些邊緣像素(例如104b、104d、104f、104h)在三個側面上被PDTI結構環繞且剩餘的側面被BDTI結構環繞，並且角落像素(例如 104a、104c、104g及104i)在兩個側面上被PDTI結構環繞且其它兩個側面被BDTI結構環繞。因此，根據此預定配置，一些像素可以比其它像素獲得更好的串擾保護，其中一像素的串擾保護程度對應於此像素的PDTI區段與BDTI區段的邊緣數量。於一些實施例中，一給定之BDTI結構上方之所有濾色器係相同顏色。因此例如在圖20中，濾色器116a可以被配置成允許一第一波長的光線(例如藍光)通過同時通常地去除其它波長的光線通過；同時濾色器116b可以被配置成允許一第二波長的光線(例如紅光)通過同時通常地去除其它波長的光線通過。
圖21例示一CMOS影像感測器2100，其有點類似圖20，除了圖21之俯視圖所示者。CMOS影像感測器2100具有被各個BDTI結構111環繞之十六個像素(104a至104p)，而圖20之影像感測器2000僅具有被各個BDTI結構111環繞之九個像素(104a至104i)。
圖22、圖23、圖24、圖25、圖26、圖27、圖28及圖29分別地例示依據一些實施例之CMOS影像感測器之另外的實施例2200、2300、2400、2500、2600、2700、2800及2900，CMOS影像感測器包括由不同材料製成之BDTI結構及PDTI結構。圖22至圖29各包括一俯視圖及一對應的剖面圖，如所示。於這些圖式之各者中，一些像素具有全部地被金屬BDTI環繞之外周圍，而其它像素具有僅部分地被金屬BDTI環繞結構之外周圍且剩餘之外周圍被氧化物BDTI結構環繞。再者，於這些實施例中，BDTI結構111包含一介電材料(且例如可以由二氧化矽或高k介電質製成)，同時PDTI結構110包含一金屬或多晶矽。雖然圖22至圖29例示一小數量圖樣之PDTI結構110，可理解到此處對PDTI結構所描述及/或例示之其它圖樣亦可以由金屬或多晶矽製成，且此處對BDTI結構所描述及/或例示之其它圖樣亦可以由介電材料製成。
再者，圖22至圖29之實施例的各者亦分別地描繪一中性密度(ND)濾光器(2202、2302、2402、2502、2602、2702、2802及2902)，其布置在BDTI 結構111內之像素的其中至少一者上方。例如，於圖22中，兩個例示的BDTI結構之各者具有一中央像素，其包括在對應的光二極體之頂部上方的一ND濾光器2202，同時在BDTI結構內之其它像素在它們對應的光二極體之頂部上方並未包括ND濾光器。於一些實施例中，ND濾光器包含下列者或由下列者製成：Ti、TiN、W、或由金屬製成之薄膜。相較於僅允許一預定波長通過同時顯著地衰減其它波長之光線的濾色器，ND濾光器同等地減少光線的所有波長或顏色的強度。因此，BDTI結構內之中央像素包括濾色器及ND濾光器，同時BDTI結構內之其它像素僅僅包括濾色器。
圖30例示一積體晶片之一些另外的實施例的剖面圖3000，積體晶片包含一影像感測器，影像感測器具有一像素深溝槽隔離(PDTI)結構。除了上面顯示和描述的類似特徵之外，於一些實施例中，一浮動擴散井(floating diffusion well)3004係被設置於從基體102之前側122至基體102內之一位置之處的相鄰像素區域103a、103b之間。一轉移閘3002係被布置在基體102之前側122上之側向地介於光二極體104與浮動擴散井3004之間的位置之處。在操作期間，轉移閘3002控制從光二極體104至浮動擴散井3004的電荷傳輸。如果浮動擴散井3004內的電荷水平是足夠高的，根據使用於定址之橫列選擇電晶體(未顯示)的操作，一源極隨耦器電晶體(未顯示)係被致動且電荷係被選擇性地輸出。一重置電晶體(未顯示)可以被使用於重置介於暴露週期之間的光二極體104。於一些實施例中，一淺溝槽隔離(STI)結構3012係被設置於像素區域103a、103b之邊界區域、從基體102之前側122至基體102內之一位置之處，且環繞光二極體104。STI結構3012與BDTI結構111可垂直地對齊(例如共享一共同的中心線)。
於一些實施例中，一後段製程(BEOL)金屬化堆疊3010係被布置於基體102之前側122上。BEOL金屬化堆疊3010包含複數個金屬互連層，其被布置在一或多個層間介電(ILD)層3016內。ILD層3016可包含一或多個低k介電層(亦即 具有介電常數小於約3.9之介電質)、一超低k介電層或一氧化物(例如氧化矽)。一邏輯閘裝置3020可被設置在影像感測器之相同的積體晶片上且被一邏輯STI結構3014隔離。邏輯STI結構3014可具有與STI結構3012相同或不相同的尺寸。傳導連接件3006係被布置在ILD層3016內。傳導連接件3006從轉移閘3002及浮動擴散井3004延伸至一或多個金屬導線層3008。於變化的實施例中，傳導連接件3006可例如包含一傳導金屬，諸如銅或鎢。
現在參考圖31至圖60，可以見到形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構之一CMOS影像感測器之製造流程的變化實施例。更特定言之，圖31至圖35例示顯示一第一製造流程之剖面圖的一些實施例，圖36至圖40例示顯示一第二製造流程之剖面圖的一些實施例，圖41至圖45例示顯示一第三製造流程之剖面圖的一些實施例，圖46至圖52例示顯示一第四製造流程之剖面圖的一些實施例，圖53至圖59例示顯示一第五製造流程之剖面圖的一些實施例，且圖60例示顯示一製造流程之流程圖的一些實施例。雖然此處所例示及/或描述的這些方法及其它方法係例示為一系列的動作或事件，可理解到本揭示並不限制於所例示的順序或動作。因此，於一些實施例中，動作可以不同於所例示的順序來執行，及/或可同時地執行。再者，於一些實施例中，例示的動作或事件可再細分為多個動作或事件，其可與其它動作或子動作於分開的時間執行或同時地執行。於一些實施例中，一些例示的動作或事件可被省略，且其它未例示的動作或事件可被包括。
現在參考圖31至圖35，可見到一系列的剖面圖，其共同地描繪一第一方法，用於形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構的一CMOS影像感測器。如圖31之剖面圖3100所示，係提供一基體102。於變化的實施例中，基體102可包含任何型式之半導體本體(例如矽/CMOS塊體，SiGe等)，諸如半導體晶片或在晶片上之一或多個晶粒，以及任何其它型 式之半導體及/或於其上形成之外延層及/或與其相關聯之其它者。基體102可被製備成包括具有一第一摻雜型式(例如p型)之一離子植入(blanket implant)或一分段磊晶成長製程(grading epitaxial growth process)。藉由在基體102之前側122內形成具有一第二摻雜型式(例如n型摻雜劑(例如磷))之一摻雜層108，於基體102內形成一光二極體。
雖然於圖31未顯示，包含布置在一ILD層內之複數個金屬互連層的一BEOL金屬化堆疊(例如參考圖30之BEOL金屬化堆疊3010)可以形成於基體102之前側122上方。於一些實施例中，BEOL金屬化堆疊可藉由形成包含一或多個ILD材料層之ILD層來形成於基體102之前側122上方。ILD層隨後被蝕刻以形成通孔及/或金屬溝槽。之後以一傳導材料填充通孔及/或金屬溝槽以形成複數個金屬互連層。於一些實施例中，ILD層可藉由物理氣相沉積技術(例如PVD、CVD等)來沉積。複數個金屬互連層可利用一沉積製程及/或一電鍍處理(例如電鍍、無電電鍍等)來形成。於變化的實施例中，複數個金屬互連層可包含例如鎢、銅或鋁-銅。ILD層之後可以鍵結至一處理基體(handle substrate)(未顯示)。於一些實施例中，鍵結製程可使用布置在ILD層與處理基體之間的一中間鍵結氧化物層。於一些實施例中，鍵結製程可包含一熔合鍵結製程。
如圖31之剖面圖3100所示，基體102被翻轉以在相對於前側122之後側124上進一步處理。基體102係選擇性地蝕刻以在基體102之後側124內在相鄰像素區域103a、103b之間形成一BDTI溝槽1601。於一些實施例中，基體102可藉由形成一遮罩層3104於基體102之後側124上來蝕刻。基體102之後暴露於未被遮罩層3104遮蓋之區域中的蝕刻劑。蝕刻劑蝕刻基體102以形成延伸至基體102至一深度的BDTI溝槽1601，前述深度低於摻雜層108之頂部表面。於一些實施例中，BDTI溝槽1601可停止在摻雜層108之底部表面上面之基體102的一深度 之處。於未顯示於圖8之一些替代的實施例中，BDTI溝槽1601可到達低於摻雜層108之底部表面之基體102的一深度之處。
如圖32之剖面圖3200所示，實行一第二蝕刻製程以在個別像素區域103a、103b內之基體102的後側124內形成一PDTI溝槽1603。於一些實施例中，基體102可藉由形成一遮罩層3204於基體102之後側124上來蝕刻。基體102之後暴露於未被遮罩層3204遮蓋之區域中的蝕刻劑。蝕刻劑蝕刻基體102以形成延伸至基體102且覆蓋摻雜層108之PDTI溝槽1603。於一些實施例中，PDTI溝槽1603可停止在摻雜層108上面之基體102的一深度之處。於未顯示於圖32之一些替代的實施例中，PDTI溝槽1603可到達低於摻雜層108之頂部表面之基體102的一深度之處。
於變化的實施例中，圖31之遮罩層3104及圖32之遮罩層3204可包含使用光刻製程而圖樣化之光阻或氮化物(例如SiN)。於變化的實施例中，圖31及圖32之蝕刻劑可包含一乾蝕刻劑或一濕蝕刻劑(例如氟酸(HF)或四甲基氫氧化銨(TMAH))，乾蝕刻劑具有包含一氟物種(例如CF4、CHF3、C4F8等)之一蝕刻化學物質。在形成PDTI溝槽1603之前，基體102可被薄化以減少基體102的厚度並且允許輻射通過基體102的後側124至光二極體104。於一些實施例中，基體102可藉由蝕刻半導體基體的後側124而被薄化。於其它實施例中，基體102可藉由機械研磨半導體基體的後側124而被薄化。形成BDTI溝槽1601及PDTI溝槽1603的順序是可交換的，亦即BDTI溝槽1601可在形成PDTI溝槽1603之前或之後來形成。
如圖33之剖面圖3300所示，以介電材料填充PDTI溝槽1603與BDTI溝槽1601。於一些實施例中，沿著PDTI溝槽1603與BDTI溝槽1601的側壁共形地(conformally)沉積一抗反射塗佈(ARC)層(未顯示)，且沿著PDTI溝槽1603與BDTI溝槽1601的內側壁(及/或沿著ARC層的內側壁，如果存在的話)共形地沉積 一高k介電層1602。高k介電層1602可藉由沉積技術來形成且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或其它具有介電常數大於氧化矽之介電常數的介電材料。
如圖34之剖面圖3400所示，一氧化物層1604形成在高k介電層1602上並填充PDTI溝槽的剩餘部分，但是僅部分地填充BDTI溝槽。於一些實施例中，氧化物層1604及高k介電層1602可延伸在PDTI溝槽1603與BDTI溝槽1601之間之基體102的後側124上方。
如圖35之剖面圖3500所示，一金屬或多晶矽層1606係被形成以填充BDTI溝槽1601的剩餘部分。於一些實施例中，在形成金屬或多晶矽層1606之後實行一平坦化製程以形成沿著氧化物層1604之一上表面與金屬或多晶矽層1606延伸之一平坦表面。複數個濾色器與微透鏡結構可以隨後形成於基體102之後側124上方，以提供先前於圖16中所例示之結構。
現在參考圖36至圖40，可見到一系列的剖面圖，其共同地描繪一第二方法，用於形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構的一CMOS影像感測器。
如圖36之剖面圖3600所示，係提供一基體102。一光二極體藉由於基體102之前側122內形成具有一第二摻雜型式(例如n型摻雜劑(例如磷))之摻雜層108而形成於基體102內。雖然於圖36未顯示，包含布置在一ILD層內之複數個金屬互連層的一BEOL金屬化堆疊(例如參考圖30之BEOL金屬化堆疊3010)可以形成於基體102之前側122上方。在形成BEOL金屬化堆疊之後，基體102被翻轉以在相對於前側122之後側124上進一步處理。基體102係選擇性地蝕刻以在基體102之後側124內在相鄰像素區域103a、103b之間形成一BDTI溝槽1601，且係選擇性地蝕刻以在基體102之後側124內在個別像素區域103a、103b內形成一PDTI溝槽1603(例如見於先前之圖31至圖32及對應的敘述)。形成BDTI溝槽1601 及PDTI溝槽1603的順序是可交換的，亦即BDTI溝槽1601可在形成PDTI溝槽1603之前或之後來形成。
如圖37之剖面圖3700所示，以介電材料部分地填充PDTI溝槽1603與BDTI溝槽1601。於一些實施例中，沿著PDTI溝槽1603與BDTI溝槽1601的側壁共形地沉積一抗反射塗佈(ARC)層(未顯示)，且沿著PDTI溝槽1603與BDTI溝槽1601的內側壁(及/或沿著ARC層的內側壁，如果存在的話)共形地沉積一高k介電層1702。高k介電層1702可藉由沉積技術來形成且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或其它具有介電常數大於氧化矽之介電常數的介電材料。
如圖38之剖面圖3800所示，一氧化物層1704形成在高k介電層1702上並填充PDTI溝槽的剩餘部分，但是僅部分地填充BDTI溝槽。於一些實施例中，氧化物層1704及高k介電層1702可延伸在PDTI溝槽1603與BDTI溝槽1601之間之基體102的後側124上方。於一些實施例中，高k介電層1702、氧化物層1704可使用物理氣相沉積技術、原子層沉積技術或化學氣相沉積技術來沉積。
如圖39之剖面圖3900所示，一金屬或多晶矽層1706係被形成以填充BDTI溝槽1601的剩餘部分。於一些實施例中，在形成金屬或多晶矽層1706之後實行一平坦化製程以形成沿著氧化物層1704之一上表面與金屬或多晶矽層1706延伸之一平坦表面。
如圖40之剖面圖4000所示，一光刻遮罩係形成於金屬或多晶矽層1706上方，且執行一蝕刻以蝕刻金屬或多晶矽層1706，以提供圖40之結構。雖然於圖40中未顯示，複數個濾色器與微透鏡結構可以隨後形成於基體102之後側124上方，以提供先前於圖17中所例示之結構。
現在參考圖41至圖45，可見到一系列的剖面圖，其共同地描繪一第三方法，用於形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構的一CMOS影像感測器。如圖41之剖面圖4100所示，係提供一基體 102。一光二極體藉由於基體102之前側122內形成具有一第二摻雜型式(例如n型摻雜劑(例如磷))之摻雜層108而形成於基體102內。雖然於圖41未顯示，包含布置在一ILD層內之複數個金屬互連層的一BEOL金屬化堆疊(例如參考圖30之BEOL金屬化堆疊3010)可以形成於基體102之前側122上方。
如圖41之剖面圖4100所示，基體102被翻轉以在相對於前側122之後側124上進一步處理。基體102係選擇性地蝕刻以在基體102之後側124內在相鄰像素區域103a、103b內形成一PDTI溝槽1603。
如圖42之剖面圖4200所示，之後形成一光阻塞(photoresist plug)4202於PDTI溝槽1603中，且基體係選擇性地蝕刻以在基體中形成BDTI溝槽1601。
如圖43之剖面圖4300所示，以介電材料部分地填充PDTI溝槽1603與BDTI溝槽1601。於一些實施例中，沿著PDTI溝槽1603與BDTI溝槽1601的側壁共形地沉積一抗反射塗佈(ARC)層(未顯示)，且沿著PDTI溝槽1603與BDTI溝槽1601的內側壁(及/或沿著ARC層的內側壁，如果存在的話)共形地沉積一高k介電層1602。高k介電層1602可藉由沉積技術來形成且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或其它具有介電常數大於氧化矽之介電常數的介電材料。
如圖44之剖面圖4400所示，一氧化物層1604形成在高k介電層1602上並填充PDTI溝槽的剩餘部分，但是僅部分地填充BDTI溝槽。於一些實施例中，氧化物層1604及高k介電層1602可延伸在PDTI溝槽1603與BDTI溝槽1601之間之基體102的後側124上方。於一些實施例中，高k介電層1602、氧化物層1604可使用物理氣相沉積技術、原子層沉積技術或化學氣相沉積技術來沉積。
如圖45之剖面圖4500所示，一金屬或多晶矽層1606係被形成以填充BDTI溝槽1601的剩餘部分。於一些實施例中，在形成金屬或多晶矽層1606之後實行一平坦化製程以形成沿著氧化物層1604之一上表面與金屬或多晶矽層 1606延伸之一平坦表面。雖然於圖45中未例示，複數個濾色器與微透鏡結構可以隨後形成於基體102之後側124上方，以提供先前於圖16中所例示之結構。
現在參考圖46至圖52，可見到一系列的剖面圖，其共同地描繪一第四方法，用於形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構的一CMOS影像感測器。如圖46之剖面圖4600所示，係提供一基體102。一光二極體藉由於基體102之前側122內形成具有一第二摻雜型式(例如n型摻雜劑(例如磷))之摻雜層108而形成於基體102內。雖然於圖46未顯示，包含布置在一ILD層內之複數個金屬互連層的一BEOL金屬化堆疊(例如參考圖30之BEOL金屬化堆疊3010)可以形成於基體102之前側122上方。在形成BEOL金屬化堆疊之後，基體102被翻轉以在相對於前側122之後側124上進一步處理。基體102係選擇性地蝕刻以在基體102之後側124內在相鄰像素區域103a、103b內形成一PDTI溝槽1603。
如圖47之剖面圖4700所示，沿著PDTI溝槽1603的側壁共形地沉積一抗反射塗佈(ARC)層(未顯示)，且沿著PDTI溝槽1603的內側壁(及/或沿著ARC層的內側壁，如果存在的話)共形地沉積一第一高k介電層1802。第一高k介電層1802可藉由沉積技術來形成且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或其它具有介電常數大於氧化矽之介電常數的介電材料。
如圖48之剖面圖4800所示，一第一氧化物層1804形成在第一高k介電層1802上並填充PDTI溝槽的剩餘部分，且一化學機械平坦化(CMP)製程係選擇性地執行。於一些實施例中，第一氧化物層1804及第一高k介電層1802可延伸在基體102的後側124上方。於一些實施例中，第一高k介電層1802及第一氧化物層1804可使用物理氣相沉積技術、原子層沉積技術或化學氣相沉積技術來沉積。
如圖49之剖面圖4900所示，基體102係選擇性地蝕刻以在相鄰像素區域103a、103b的外邊界之處形成BDTI溝槽1601。
如圖50之剖面圖5000所示，一第二高k介電層1806沿著BDTI溝槽1601之內側壁形成且在第一氧化物層1804的上表面上方。
如圖51之剖面圖5100所示，一第二氧化物層1808形成於第二高k介電層1806上方。第二氧化物層1808部分地填充BDTI溝槽1601。
如圖52之剖面圖5200所示，一金屬或多晶矽層1810係被形成以填充BDTI溝槽1601的剩餘部分。於一些實施例中，在形成金屬或多晶矽層1810之後實行一平坦化製程以形成沿著第二氧化物層1808之一上表面與金屬或多晶矽層1810延伸之一平坦表面。雖然於圖52中未顯示，複數個濾色器與微透鏡結構可以隨後形成於基體102之後側124上方，以提供先前於圖18中所例示之結構。
現在參考圖53至圖59，可見到一系列的剖面圖，其共同地描繪一第五方法，用於形成具有一邊界深溝槽隔離(BDTI)結構與一像素深溝槽隔離(PDTI)結構的一CMOS影像感測器。如圖53之剖面圖5300所示，係提供一基體102。一光二極體藉由於基體102之前側122內形成具有一第二摻雜型式(例如n型摻雜劑(例如磷))之摻雜層108而形成於基體102內。雖然於圖53未顯示，包含布置在一ILD層內之複數個金屬互連層的一BEOL金屬化堆疊(例如參考圖30之BEOL金屬化堆疊3010)可以形成於基體102之前側122上方。
如圖53之剖面圖5300所示，基體102被翻轉以在相對於前側122之後側124上進一步處理。基體102係選擇性地蝕刻以在基體102之後側124內沿著像素區域103a、103b的外邊界形成一BDTI溝槽1601。
如圖54之剖面圖5400所示，沿著BDTI溝槽1601的側壁共形地沉積一抗反射塗佈(ARC)層(未顯示)，且沿著BDTI溝槽1601的內側壁(及/或沿著ARC層的內側壁，如果存在的話)共形地沉積一第一高k介電層1902。第一高k介電層 1902可藉由沉積技術來形成且可包含氧化鋁(AlO)、氧化鉿(HfO)、氧化鉭(TaO)或其它具有介電常數大於氧化矽之介電常數的介電材料。
如圖55之剖面圖5500所示，一第一氧化物層1906形成在第一高k介電層1902上並部分地填充BDTI溝槽，且一化學機械平坦化(CMP)製程係選擇性地執行。於一些實施例中，第一氧化物層1906及第一高k介電層1902可延伸在基體102的後側124上方。於一些實施例中，第一高k介電層1902及第一氧化物層1906可使用物理氣相沉積技術、原子層沉積技術或化學氣相沉積技術來沉積。
如圖56之剖面圖5600所示，一金屬或多晶矽層1910係被形成以填充BDTI溝槽1601的剩餘部分。於一些實施例中，在形成金屬或多晶矽層1910之後實行一平坦化製程以形成一平坦表面。
如圖57之剖面圖5700所示，基體102係選擇性地蝕刻以在像素區域103a、103b內形成PDTI溝槽1603。
如圖58之剖面圖5800所示，一第二高k介電層1904沿著PDTI溝槽1603之內側壁形成且在結構的上表面上方。
如圖59之剖面圖5900所示，一第二氧化物層1908形成在第二高k介電層1904上方。第二氧化物層1908填充PDTI溝槽1603的剩餘部分。於一些實施例中，在形成第二氧化物層1908之後實行一平坦化製程以形成沿著第二氧化物層1908之一上表面與金屬或多晶矽層1910延伸之一平坦表面。雖然於圖59中未顯示，複數個濾色器與微透鏡結構可以隨後形成於基體102之後側124上方，以提供先前於圖19中所例示之結構。
圖60例示形成一CMOS影像感測器之方法6000的一些實施例的流程圖，CMOS影像感測器具有在一光二極體上方之一像素深溝槽隔離(PDTI)結構及側向地環繞PDTI結構之一邊界深溝槽隔離(BDTI)結構。
於動作6002，製備一基體。一光二極體形成於基體之前側內且包括形成於基體之前側內之具有一第一摻雜型式(例如n型)的摻雜層及具有一第二摻雜型式(例如p型)之基體的鄰接區域。基體可被製備成包括具有第二摻雜型式(例如p型)之一離子植入或一分段磊晶成長製程。摻雜層可藉由具有第一摻雜型式(例如n型摻雜劑(例如磷))之植入摻雜劑物種(implanting dopant species)來形成。植入摻雜劑物種形成一摻雜區域，其對應於在半導體基體之前側的像素區域內之光二極體。
於動作6004，翻轉基體以進一步處理。基體之後側係選擇性地蝕刻以形成延伸至基體的一BDTI溝槽。BDTI溝槽係形成於相鄰像素區域之間且環繞像素區域之外周圍。
於動作6006，實行一第二蝕刻製程以在光二極體上方和像素區域的外周邊內形成延伸至基體的一PDTI溝槽。
於動作6008，以介電材料填充BDTI溝槽以形成一BDTI結構。
於動作6010，以諸如金屬或多晶矽之傳導材料填充PDTI溝槽以形成一PDTI結構。
於動作6012，形成濾色器及微透鏡於半導體基體之後側上方。
一些實施例係關於一種設置於一基體上之CMOS影像感測器。複數個像素區域，分別地包含複數個光二極體且被配置成接收進入基體之後側的輻射。一邊界深溝槽隔離(BDTI)結構，設置於像素區域之邊界區域並且包括一第一組BDTI區段及一第二組BDTI區段，第一組BDTI區段於一第一方向延伸，第二組BDTI區段於垂直於第一方向之一第二方向延伸以側向地環繞光二極體，且BDTI結構包含一第一材料。一像素深溝槽隔離(PDTI)結構，設置於BDTI結構內並且覆蓋光二極體，PDTI結構包含不同於第一材料之一第二材料並且包括一 第一PDTI區段，第一PDTI區段於第一方向延伸，使得第一PDTI區段被BDTI結構環繞。
一些其它實施例係關於一種方法。於方法中，接收一具有一前側及一後側之基體。形成複數個光二極體於基體之前側內，其中一光二極體對應於一像素區域。選擇性地蝕刻基體之後側以形成延伸至基體之後側之一邊界深溝槽隔離(BDTI)溝槽，BDTI溝槽側向地環繞像素區域之一外周圍並且側向地分隔像素區域與相鄰的像素區域。選擇性地蝕刻基體之後側以形成一像素深溝槽隔離(PDTI)溝槽，PDTI溝槽於光二極體上方和像素區域之外周圍內延伸至基體之後側。以一第一材料填充BDTI溝槽以形成一BDTI結構。以一第二材料填充PDTI溝槽以形成一PDTI結構，PDTI結構被BDTI結構側向地環繞並且覆蓋光二極體。
又再於一些實施例中，本揭示係關於一種CMOS影像感測器。CMOS影像感測器包括一基體，具有一前側及一後側，後側相對於前側。複數個像素區域，分別地包括複數個光二極體且分別地被配置成接收由後側進入基體之輻射。一邊界深溝槽隔離(BDTI)結構，由基體之後側延伸至基體之一第一深度且設置於複數個像素區域之一外周圍之處，BDTI結構包括一第一材料且具有一最內周圍，當由上面觀看時，最內周圍側向地環繞複數個像素區域。一像素深溝槽隔離(PDTI)結構，由基體之後側延伸至基體之一第二深度，PDTI結構包括一第一組區段及一第二組區段，第一組區段於一第一方向延伸，第二組區段垂直地橫貫第一組區段且被BDTI結構側向地環繞，PDTI結構包括不同於第一材料之一第二材料，且第一組區段及第二組區段將相鄰的像素區域彼此側向地分隔。
以上概述了數個實施方式的特徵，以便本領域具有通常知識者可較佳地瞭解本揭示內容的各方面。本領域具有通常知識者將瞭解，他們可能容 易地使用本揭示內容，作為其它製程與結構之設計或修改的基礎，以實現與在此介紹的實施方式之相同的目的，及/或達到相同的優點。本領域具有通常知識者亦會瞭解，與這些均等的建構不脫離本揭示內容的精神與範圍，並且他們可能在不脫離本揭示內容的精神與範圍的情況下，進行各種改變、替換、與變更。
100:剖面圖
102:基體
103a:像素區域
103b:像素區域
103c:像素區域
104:光二極體
108:摻雜層
108a:虛線
110:像素深溝槽隔離(PDTI)結構
111:邊界深溝槽隔離(BDTI)結構
116:濾色器
116a:(第一)濾色器
116b:(第二)濾色器
116c:第三濾色器
118:微透鏡
120:入射輻射
122:前側
124:後側
126:介電層
128:金屬框架
130:介電材料
d1:第一深度
d2:(第二)深度
w1:第一溝槽寬度
w2:第二溝槽寬度

Claims (10)

  1. 一種CMOS影像感測器，包含：一基體，具有一前側及一後側，該後側相對於該前側；複數個像素區域，分別地包含複數個光二極體且被配置成接收由該後側進入該基體之輻射；一邊界深溝槽隔離(BDTI)結構，設置於該等像素區域之邊界區域並且包括一第一組BDTI區段及一第二組BDTI區段，該第一組BDTI區段於一第一方向延伸，該第二組BDTI區段於垂直於該第一方向之一第二方向延伸以側向地環繞該光二極體，該BDTI結構包含一第一材料；以及一像素深溝槽隔離(PDTI)結構，設置於該BDTI結構內並且覆蓋該光二極體，其中該PDTI結構包含不同於該第一材料之一第二材料並且包括一第一PDTI區段，該第一PDTI區段於該第一方向延伸，使得該第一PDTI區段被該BDTI結構環繞，其中該第一組BDTI區段之一第一BDTI區段具有於該第一方向測量之一第一橫截面寬度，且該第一PDTI區段具有於該第一方向測量之一第二橫截面寬度，該第一橫截面寬度係大於該第二橫截面寬度，且該第一橫截面寬度與該第二橫截面寬度係於距該基體之該後側之一第一深度之處測量。
  2. 如請求項1所述之CMOS影像感測器，其中該BDTI結構之該第一材料包含一金屬或多晶矽，且該PDTI結構之該第二材料包含一氧化物。
  3. 如請求項1所述之CMOS影像感測器，進一步包含一第二PDTI區段，該第二PDTI區段於該第二方向延伸且平分該第一PDTI區段，使得該第一PDTI區段與該第二PDTI區段被該BDTI結構環繞。
  4. 如請求項1所述之CMOS影像感測器，其中該BDTI結構具有多個突起部，該等突起部由該BDTI結構之內側壁向內地延伸，且其中該等突起部係與該第一PDTI區段之外端對齊。
  5. 如請求項1所述之CMOS影像感測器，其中該BDTI結構由該基體之該後側延伸至該基體內一第一深度，且該PDTI結構由該基體之該後側延伸至該基體內一第二深度，該第二深度小於該第一深度。
  6. 如請求項1所述之CMOS影像感測器，進一步包含複數個濾色器，設置於該基體之該後側，對應於該複數個像素區域之該複數個光二極體，該複數個濾色器覆蓋該PDTI結構。
  7. 一種形成CMOS影像感測器之方法，包含：接收一基體，該基體具有一前側及一後側；形成複數個光二極體於該基體之該前側內，其中一光二極體對應於一像素區域；選擇性地蝕刻該基體之該後側以形成延伸至該基體之該後側之一邊界深溝槽隔離(BDTI)溝槽，該BDTI溝槽側向地環繞該像素區域之一外周圍並且側向地分隔該像素區域與相鄰的像素區域；選擇性地蝕刻該基體之該後側以形成一像素深溝槽隔離(PDTI)溝槽，該PDTI溝槽於該光二極體上方和該像素區域之該外周圍內延伸至該基體之該後側；以一第一材料填充該BDTI溝槽以形成一BDTI結構；以及以不同於該第一材料之一第二材料填充該PDTI溝槽以形成一PDTI結構，該PDTI結構被該BDTI結構側向地環繞並且覆蓋該光二極體，其中該BDTI結構之一BDTI區段具有於一第一方向測量之一第一橫截面寬度，且該PDTI結構具有於該第一方向測量之一第二橫截面寬度，該第一橫截面寬度係大於該第二橫截面寬 度，且該第一橫截面寬度與該第二橫截面寬度係於距該基體之該後側之一第一深度之處測量。
  8. 一種CMOS影像感測器，包含：一基體，具有一前側及一後側，該後側相對於該前側；複數個像素區域，分別地包含複數個光二極體且分別地被配置成接收由該後側進入該基體之輻射；一邊界深溝槽隔離(BDTI)結構，由該基體之該後側延伸至該基體之一第一深度且設置於該複數個像素區域之一外周圍之處，該BDTI結構包含一第一材料且具有一最內周圍，當由上面觀看時，該最內周圍側向地環繞該複數個像素區域；以及一像素深溝槽隔離(PDTI)結構，由該基體之該後側延伸至該基體之一第二深度，該PDTI結構包括一第一組區段及一第二組區段，該第一組區段於一第一方向延伸，該第二組區段垂直地橫貫該第一組區段且被該BDTI結構側向地環繞，其中該PDTI結構包含不同於該第一材料之一第二材料，且其中該第一組區段及該第二組區段將相鄰的像素區域彼此側向地分隔，其中布置於該BDTI結構內之一中央像素在所有側上係被該PDTI結構完全側向地環繞，且該BDTI結構內之一邊緣像素具有四個邊緣，該邊緣像素之其中三個邊緣對應於該PDTI結構，且該邊緣像素之其中一個邊緣對應於該BDTI結構。
  9. 如請求項8所述之CMOS影像感測器，其中該第一組區段之外端係與該BDTI結構之該最內周圍間隔開。
  10. 一種CMOS影像感測器，包含：一基體，具有一前側及一後側，該後側相對於該前側；複數個像素區域，分別地包含複數個光二極體且分別地被配置成接收由該後側進入該基體之輻射； 一邊界深溝槽隔離(BDTI)結構，由該基體之該後側延伸至該基體之一第一深度且設置於該複數個像素區域之一外周圍之處，該BDTI結構包含一第一材料且具有一最內周圍，當由上面觀看時，該最內周圍側向地環繞該複數個像素區域；以及一像素深溝槽隔離(PDTI)結構，由該基體之該後側延伸至該基體之一第二深度，該PDTI結構包括一第一組區段及一第二組區段，該第一組區段於一第一方向延伸，該第二組區段垂直地橫貫該第一組區段且被該BDTI結構側向地環繞，其中該PDTI結構包含不同於該第一材料之一第二材料，且其中該第一組區段及該第二組區段將相鄰的像素區域彼此側向地分隔；其中布置於該BDTI結構內之一中央像素在所有側上係被該PDTI結構完全側向地環繞，且該BDTI結構內之一角落像素具有四個邊緣，該角落像素之其中兩個邊緣對應於該PDTI結構，且該角落像素之其中兩個邊緣對應於該BDTI結構。
TW111108157A 2021-05-05 2022-03-07 Ｃｍｏｓ影像感測器及其形成方法 TWI812045B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163184423P 2021-05-05 2021-05-05
US63/184,423 2021-05-05
US17/411,526 2021-08-25
US17/411,526 US20220359583A1 (en) 2021-05-05 2021-08-25 Deep trench isolation for cross-talk reduction

Publications (2)

Publication Number Publication Date
TW202245148A TW202245148A (zh) 2022-11-16
TWI812045B true TWI812045B (zh) 2023-08-11

Family

ID=83024165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111108157A TWI812045B (zh) 2021-05-05 2022-03-07 Ｃｍｏｓ影像感測器及其形成方法

Country Status (5)

Country Link
US (1) US20220359583A1 (zh)
KR (1) KR20220151103A (zh)
CN (1) CN115000100A (zh)
DE (1) DE102022100792A1 (zh)
TW (1) TWI812045B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841574A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 Cmos图像传感器及其形成方法
US20200098798A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pixel device on deep trench isolation (dti) structure for image sensor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768218B2 (en) * 2015-08-26 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned back side deep trench isolation structure
US9754993B2 (en) * 2015-08-31 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Deep trench isolations and methods of forming the same
US10073239B1 (en) * 2017-05-15 2018-09-11 Omnivision Technologies, Inc. Dual photodiode for phase detection autofocus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109841574A (zh) * 2017-11-27 2019-06-04 台湾积体电路制造股份有限公司 Cmos图像传感器及其形成方法
US20200098798A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pixel device on deep trench isolation (dti) structure for image sensor

Also Published As

Publication number Publication date
TW202245148A (zh) 2022-11-16
CN115000100A (zh) 2022-09-02
US20220359583A1 (en) 2022-11-10
KR20220151103A (ko) 2022-11-14
DE102022100792A1 (de) 2022-11-10

Similar Documents

Publication Publication Date Title
US11984465B2 (en) Multiple deep trench isolation (MDTI) structure for CMOS image sensor
US11996431B2 (en) Pixel device on deep trench isolation (DTI) structure for image sensor
US20230335572A1 (en) Extra doped region for back-side deep trench isolation
US10304886B2 (en) Back-side deep trench isolation (BDTI) structure for pinned photodiode image sensor
TWI785120B (zh) 互補式金屬氧化物半導體影像感測器及形成影像感測器的方法
US11670661B2 (en) Image sensor and method of fabricating same
KR20220147503A (ko) 이미지 센서를 위한 후면 구조체
CN112490255A (zh) Cmos图像传感器及形成图像传感器的方法
US8951826B2 (en) Method for increasing photodiode full well capacity
TWI790719B (zh) 影像感測器及形成影像感測器的方法
TWI812045B (zh) Ｃｍｏｓ影像感測器及其形成方法
JP2012099743A (ja) 固体撮像装置及びその製造方法
US11923392B2 (en) Enhanced design for image sensing technology