TWI808737B

TWI808737B - 記憶體裝置及其操作方法以及記憶體系統

Info

Publication number: TWI808737B
Application number: TW111116024A
Authority: TW
Inventors: 陳建源; 李哲安; 謝豪泰; 李政宏
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2022-03-02
Filing date: 2022-04-27
Publication date: 2023-07-11
Also published as: US20230282274A1; CN116486873A; TW202336757A

Abstract

揭示一種記憶體裝置及操作記憶體裝置的方法。在一個態樣中，記憶體裝置包括連接至記憶體陣列的複數個記憶體單元的位元線，位元線具有第一長度。記憶體裝置包括具有基於記憶體陣列的大小決定的第二長度的第一可程式位元線，及連接至位元線及第一可程式位元線的電荷共享電路。電荷共享電路用以將電荷自位元線轉移至第一可程式位元線。記憶體裝置包括連接至第一可程式位元線的放電電路，放電電路用以對第一可程式位元線中的儲存電荷放電。

Description

記憶體裝置及其操作方法以及記憶體系統

本案係關於一種記憶體裝置，特別係關於一種包含位元線、第一可程式位元線、電荷共享電路以及放電電路的記憶體裝置。

靜態隨機存取記憶體(static random access memory，SRAM)裝置係一種揮發性半導體記憶體，使用不需要更新的雙穩電路系統儲存資料位元。SRAM裝置通常包括一或多個記憶體陣列，其中各個陣列包括複數個SRAM單元。SRAM單元通常稱為位元格，因為其儲存資訊的一個位元，由兩個交叉耦合反向器的邏輯狀態表示。各個記憶體陣列包括配置成列與行的多個位元格。記憶體陣列中之各個位元格通常包括與電力供應電壓及參考電壓的連接。位元線上的邏輯訊號控制自位元格讀取及寫入至位元格，而字元線控制位元線與反向器的連接，否則反向器會浮動。字元線可沿記憶體陣列的一列耦合至複數個位元格，為不同的列提供不同的字元線。

本案的一實施例提供一種記憶體裝置，包含位元線、第一可程式位元線、電荷共享電路以及放電電路。位元線連接至記憶體陣列的多個記憶體單元，其中位元線具有第一長度。第一可程式位元線具有第二長度，第二長度是基於記憶體陣列的大小決定。電荷共享電路連接至位元線及第一可程式位元線，其中電荷共享電路用以將電荷自位元線轉移至第一可程式位元線。放電電路連接至第一可程式位元線，其中放電電路用以對第一可程式位元線中的儲存電荷放電。

本案的另一實施例提供一種記憶體系統，包含記憶體陣列、控制器以及可程式電荷共享電路。記憶體陣列包括具有第一長度的位元線。控制器用以提供控制訊號至記憶體陣列。可程式電荷共享電路連接至控制器及位元線。可程式電荷共享電路包含具有基於記憶體陣列的大小決定的第二長度的第一可程式位元線、連接至位元線及第一可程式位元線的電荷共享電路以及連接至第一可程式位元線的放電電路。電荷共享電路用以將電荷自位元線轉移至第一可程式位元線。放電電路用以對第一可程式位元線中的儲存電荷放電。

本案的另一實施例提供一種操作記憶體裝置的方法，方法包含以下步驟：在記憶體單元的讀取操作期間，將第一電壓提供至連接至放電電路及電荷共享電路的控制訊號線；基於控制訊號線上的第一電壓，用放電電路對可程式位元線放電；將不同於第一電壓的第二電壓提供至控制訊號線；及基於控制訊號線上的第二電壓將位元線連接至可程式位元線。

100:記憶體裝置

101:第一參考電壓

102:控制器

103:記憶體單元

104:記憶體陣列

105:WL

107:BL

109:BLB

110:節點

112:字元線驅動器

114:時脈產生器

116:位元線驅動器

118:SA

122~126:節點

128:第二參考電壓

200:可程式CS電路

202:寄生電容器

204:PBLC

206:CS電晶體

208:放電電晶體

210:控制訊號線

250:圖形

252~258:波形

260:圖形

300:CS瓦片矩陣

310~340:瓦片

400:記憶體裝置

402:記憶體陣列

404:記憶體陣列

410:主控制器

412:WL驅動器

422a~422d:CS電晶體

432a~432d:放電電晶體

440:追蹤陣列

450:時序圖

452:I/O電路

454:I/O電路

500:可程式CS電路

502:寄生電容器

504:PBLC

506:CS電晶體

508:放電電晶體

510:控制訊號

512:延遲鏈

512a~512b:反向器

600:可程式CS電路

602:寄生電容器

604:PBLC

606a:NMOS電晶體

606b:PMOS電晶體

608:放電電晶體

610a~610b:互補控制訊號

700:可程式CS電路

702:寄生電容器

704:PBLC

706a:NMOS電晶體

706b:PMOS電晶體

708:放電電晶體

710:控制訊號

712:延遲鏈

712a~712b:反向器

800:方法

802~808:操作

本揭示案的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。

第1A圖圖示根據一些實施例的記憶體裝置的示意方塊圖。

第1B圖圖示根據一些實施例的記憶體單元的實例電路圖。

第2A圖圖示根據一些實施例的實例可程式電荷共享電路。

第2B圖圖示根據一些實施例的呈現讀取操作期間使用第2A圖的可程式電荷共享電路的效果的實例波形。

第3圖圖示根據一些實施例的電荷共享比的實例電荷共享瓦片矩陣。

第4A圖圖示根據一些實施例的記憶體裝置的實例方塊圖。

第4B圖圖示根據一些實施例的第4A圖的記憶體裝置的實例操作的時序圖。

第5圖圖示根據一些實施例的實例可程式電荷共享電路。

第6圖圖示根據一些實施例的實例可程式電荷共享電路。

第7圖圖示根據一些實施例的實例可程式電荷共享電路。

第8圖圖示根據一些實施例的操作記憶體裝置的實例方法的流程圖。

以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施例、或實例。下文描述組件及配置的特定實例以簡化本揭示案。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一特徵與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭示案在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身且不指明所論述之各種實施例及/或組態之間的關係。

此外，為了便於描述，在本文中可使用空間相對術語，諸如「在......下方」、「在......之下」、「下部」、「在......之上」、「上部」、「頂部」、「底部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一(多個)元件或特徵之關係。空間相對術語意欲涵蓋除了諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。器件可另外定向(旋轉90度或處於其他定向)，且本文中所使用之空間相對描述符可類似地加以相應解釋。

隨著積體電路(integrated circuit，IC)技術的進步，IC特性(例如，電晶體閘極長度)不斷減少，從而允許在IC中實施更多電路系統。不斷進步的一個挑戰係，在矽製程變異度、操作電壓、及溫度(process variation,operation voltage,and temperature，PVT)角處，記憶體單元的製造不一致，這可影響記憶體晶片的品質及產量。標準靜態隨機存取記憶體(static random access memory，SRAM)記憶體單元包括兩個交叉耦合的反向器，其經由兩個存取電晶體連接至位元線(bit line，BL)及位元線棒(bit line bar，BLB)。藉由透過字元線(word line，WL)訊號接通存取電晶體來啟動記憶體單元(例如，存取記憶體單元)。然而，若下拉n型金屬氧化物半導體(n-type metal-oxide-semiconductor，NMOS)或上拉p型金屬氧化物半導體(p-type metal-oxide-semiconductor，PMOS)不平衡(例如，適當分粒級或具有不平衡電阻)，則在讀取操作期間，記憶體單元的儲存資料可受到干擾。這一現象稱為讀取靜態雜訊容限(read static noise margin，RSNM)違反。發生這一情況時，電流可自BL/BLB經由下拉電晶體流動至地，這可干擾BL/BLB上的電壓位準，並導致記憶體單元的資料無意翻轉，從而導致記憶體單元損壞。

解決此問題的典型方法包括幾種方法。第一方法係將WL的金屬方案自雙金屬改為單金屬，這可使WL在高壓下的迴轉率惡化，從而降低存取電晶體的強度。然而，這可導致高電壓下的訊號完整性問題。第二方法包括減小WL驅動器的大小，這亦可使WL迴轉率惡化以至存取電晶體的強度。然而，這可導致讀取/寫入容限進一步微調，並加入裁切行用於支援電壓範圍。第三方法包括抑制WL電壓，這可導致WL電壓降低，從而降低存取電晶體強度。然而，類似於第二方法，這可導致讀取/寫入容限進一步微調，並加入裁切行用於支援電壓範圍。第四方法包括WL驅動器的頭座，這可惡化WL迴轉率。然而，字元線中的電壓降可導致定時及電力輸送問題。因此，希望能可靠地保持高RSNM。

在本揭示案中，可形成一可程式電荷共享(charge sharing，CS)電容器，以提供比現有技術多的優勢。舉例而言，電荷共享電路可用於將位元線及位元線棒連接至可程式位元線及可程式位元線棒。可程式位元線及可程式位元線棒可自相應位元線或位元線棒接收電荷，以降低位元線及/或位元線棒上的電壓。這可顯著減少存取電晶體啟動時提供至下拉電晶體的電流的突然流入。可程式線可形成為與相應的位元線/位元線棒平行的金屬結構，且可程式線亦可具有不同的長度。根據位元線及/或位元線棒需要多少電荷共享，相應的程式化位元線或位元線棒的長度可充分幫助電荷共享，從而相應位元線及/或位元線棒可具有低於電源電壓VDD的電壓。這可有利地導致下拉電阻器的汲極處的電壓彈跳降低，從而增加RSNM並降低記憶體單元中無意位元翻轉的概率。

第1A圖圖示根據一些實施例的記憶體裝置100的示意方塊圖。記憶體裝置係一種類型之IC裝置。在至少一個實施例中，記憶體裝置係單獨IC裝置。在一些實施例中，記憶體裝置包括為更大IC裝置的一部分，IC裝置包含除記憶體裝置之外的用於其他功能性的電路系統。

記憶體裝置100包含至少一個記憶體單元103及一控制器(亦稱為「控制電路」)102，經耦合以控制記憶體單元103的操作。在第1A圖中的實例組態中，記憶體裝置100包含在記憶體陣列104中配置成複數個行與列的複數個記憶體單元103。記憶體裝置100進一步包含沿列延伸的複數個字元線WL[0]至WL[m]及沿記憶體單元103的行延伸的複數個位元線(亦稱為「資料線」)BL[0]至BL[k]。儘管第1A圖中未顯示，但可存在互補的位元線棒BLB[0]至BLB[k]，其實質上平行於複數個位元線BL[0]至BL[k]延伸。記憶體單元103中之各者藉由字元線中之至少一者、及/或位元線及/或位元線棒中之至少一者耦合至控制器102。字元線的實例包括但不限於用於傳輸待讀取的記憶體單元103的位址的讀取字元線、用於傳輸待寫入的記憶體單元103的位址的寫入字元線、或類似者。在至少一個實施例中，一組字元線用以執行為讀取字元線及寫入字元線兩者。位元線的實例包括用於傳輸自由相應字元線指示的記憶體單元103讀取的資料的讀取位元線、用於傳輸待寫入由相應字元線指示的記憶體單元103 的資料的寫入位元線、或類似者。在至少一個實施例中，一組位元線用以執行為讀取位元線及寫入位元線兩者。在一或多個實施例中，各個記憶體單元103耦合至稱為位元線及位元線棒的一對位線。字元線在本文中通常稱為WL，而位元線在本文中通常稱為BL。記憶體裝置100中的各種數目的字元線及/或位元線在各種實施例的範疇內。

在第1A圖中的實例組態中，控制器102包含字元線驅動器112、時脈產生器114、位元線驅動器116、及感測放大器(sense amplifier，SA)118，用以執行讀取操作或寫入操作中之至少一者。在至少一個實施例中，控制器102進一步包括一或多個時脈產生器，用於為記憶體裝置100的各種組件提供時脈訊號；一或多個輸入/輸出(input/output，I/O)電路，用於與外部裝置進行資料交換；及/或一或多個控制器，用於控制記憶體裝置100中的各種操作。在至少一個實施例中，省略時脈產生器114。在一些實施例中，SA 118的輸入可包括多工器(multiplexor，mux)，其可接收複數個輸入，舉例而言，複數個位元線(及位元線棒)。控制器可提供控制訊號至mux，以便mux可在感測的位元線上提供訊號至SA 118，SA 118可提供輸出訊號至包括I/O襯墊的I/O電路。此外，記憶體裝置中可有複數個SA 118。舉例而言，在具有1064個行的記憶體裝置中，可有256個SA 118，各個SA 118具有4個位元線，這些位元線連接至提供被選位元線訊號至SA 118的mux。

字元線驅動器112透過字元線WL耦合至記憶體陣列104。字元線驅動器112用以解碼被選記憶體單元103的列位址，以便在讀取操作或寫入操作中存取。字元線驅動器112用以將電壓供應至對應於解碼列位址的被選字元線WL，並供應不同的電壓至其他、未被選字元線WL。在一些實施例中，字元線驅動器112可包括複數個字元線驅動器，這些字元線驅動器連接至字元線群組，並提供一字元線訊號至這些字元線。舉例而言，記憶體裝置中的列數目可對應於字元線驅動器的數目除以多工器的數目。

位元線驅動器116(亦稱為「寫入驅動器」)透過位元線BL耦合至記憶體陣列104。位元線驅動器116用以解碼被選記憶體單元103的行位址，以便在讀取操作或寫入操作中存取。位元線驅動器116用以將電壓供應至對應於解碼列位址的被選位元線BL，並供應不同的電壓至其他、未被選位元線BL。在寫入操作中，位元線驅動器116用以供應寫入電壓(亦稱為「程式化電壓」)至被選位元線BL。在讀取操作中，位元線驅動器116用以供應讀取電壓至被選位元線BL。

SA 11透過位元線BL耦合至記憶體陣列104。在讀取操作中，SA 118用以感測自所存取記憶體單元103讀取並經由相應位元線BL擷取的資料。所描述的記憶體裝置組態係一實例，其他記憶體裝置組態在各種實施例的範疇內。在至少一個實施例中，記憶體裝置100係揮發性記憶體，且記憶體單元103係SRAM記憶體單元。其他類型之記憶體在各種實施例的範疇內。記憶體裝置100的實例記憶體類型包括但不限於SRAM、動態隨機存取記憶體(dynamic random access memory，DRAM)、或類似者。

本揭示案中的電晶體顯示為具有特定類型(n型或p型)，但實施例不限於此。電晶體可係任何適合類型之電晶體，包括但不限於金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor，MOSFET)、互補金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)電晶體、P通道金屬氧化物半導體(P-channel metal-oxide semiconductor，PMOS)、N通道金屬氧化物半導體(N-channel metal-oxide semiconductor，NMOS)、雙極接面電晶體(bipolar junction transistor，BJT)、高壓電晶體、高頻電晶體、P通道及/或N通道場效電晶體(P-channel and/or N-channel field effect transistor，PFET/NFET)、鰭式場效電晶體(FinFET)、具有抬升式源極/汲極的平面MOS電晶體、奈米片FET、奈米線FET、或類似者。

在一些實施例中，控制器102包括字元線驅動器112、時脈產生器114、位元線驅動器116、及感測放大器118，以及複數個其他電路，諸如一或多個多工器、一或多個通路閘電晶體(或通路電晶體)及/或一或多個位準移位器，其中這些其他電路中之各者可包括p型或n型電晶體。多工器、通路閘電晶體、感測放大器118、及位準移位器通常可設置於字元線驅動器112、時脈產生器114、及/或位元線驅動器118的相對側上。控制器102可設置於基板上，並經由設置於一或多個金屬化層及/或一或多個通孔結構中的一或多個位元線BL、及/或一或多個字元線WL連接至記憶體陣列104。

在一些實施例中，列可定義為字元線驅動器的數目除以mux至感測放大器118的輸入的數目，而行的數目可定義為I/O襯墊的數目乘以mux輸入的數目。然而，實施例不限於此。

第1B圖圖示根據一些實施例的記憶體單元103的實例電路圖。記憶體單元103包括形成六電晶體(six-transistor，6T)SRAM記憶體單元的六個電晶體。在一些實施例中，記憶體單元103可實施為各種其他SRAM單元中之任意一者，諸如舉例而言，二電晶體二電阻(two-transistor-two-resistor，2T-2R)SRAM單元、四電晶體(four-transistor，4T)SRAM單元、八電晶體(eight-transistor，8T)SRAM單元、十電晶體(ten-transistor，10T)SRAM單元等。儘管本揭示案的討論係針對SRAM單元，但應理解，本揭示案的其他實施例亦可用於任何其他記憶體單元中，諸如舉例而言，動態隨機存取記憶體(dynamic random access memory，DRAM)單元。

如第1B圖中所示，記憶體單元103包括6個電晶體：電晶體M1、M2、M3、M4、M5、及M6。電晶體M1及M2形成為第一反向器，而電晶體M3及M4形成為第二反向器，其中第一反向器及第二反向器彼此交叉耦合。具體而言，第一反向器及第二反向器各個耦合於第一參考電壓101與第二參考電壓128之間。在一些實施例中，第一參考電壓101係施加於記憶體單元100的供應電壓的電壓位準，其通常稱為「VDD」。第二參考電壓128通常稱為「地」(ground)。第一反向器(由電晶體M1及M2形成)耦合至電晶體M5，而第二反向器(由電晶體M3及M4形成)耦合至電晶體M6。除了耦合至第一反向器及第二反向器以外，電晶體M5及M6各個耦合至字元線(word line，WL)105，並分別耦合至位元線(bit line，BL)107及位元線棒109(bit line bar，BLB)。

在一些實施例中，電晶體M1及M3稱為記憶體單元103的上拉電晶體(以下分別稱為「上拉電晶體M1」及「上拉電晶體M3」)；電晶體M2及M4稱為記憶體單元103的下拉電晶體(以下分別稱為「下拉電晶體M2」及「下拉電晶體M4」)；且電晶體M5及M6稱為記憶體單元103的存取電晶體(以下分別稱為「存取電晶體M5」及「存取電晶體M6」)。在一些實施例中，電晶體M2、M4、M5、及M6各個包括n型金屬氧化物半導體(n-type metal-oxide-semiconductor，NMOS)電晶體，而電晶體M1及M3各個包括p型金屬氧化物半導體(p-type metal-oxide-semiconductor，PMOS)電晶體。儘管圖示的第1B圖的實施例顯示電晶體M1~M6係NMOS或PMOS電晶體，但適合在記憶體裝置中使用的多種電晶體或裝置中之任意者可實施為電晶體M1~M6中之至少一者，諸如舉例而言，雙極接面電晶體(bipolar junction transistor，BJT)、高電子遷移率電晶體(high-electron-mobility transistor，HEMT)等。

存取電晶體M5及M6各個具有耦合至WL 105的閘極。電晶體M5及M6的閘極用以經由WL 105接收脈衝訊號，以相應地允許或阻止記憶體單元103的存取，這將在下文中進一步詳細討論。電晶體M2與M5在節點110處用電晶體M2的汲極及電晶體M5的源極彼此耦合。節點110進一步耦合至電晶體M1的汲極及節點122。電晶體M4及M6在節點124處用電晶體M4的汲極及電晶體M6的源極彼此耦合。節點124進一步耦合至電晶體M3的汲極及節點126。

當記憶體單元(例如，記憶體單元103)儲存資料位元時，位元格的第一節點組態為處於第一邏輯狀態(邏輯1或邏輯0)，且位元格的第二節點組態為處於第二邏輯狀態(邏輯0或邏輯1)。第一邏輯狀態及第二邏輯狀態彼此互補。在一些實施例中，第一節點處的第一邏輯狀態可表示儲存於記憶體單元中的資料位元的邏輯狀態。舉例而言，在第1B圖中所示的實施例中，當記憶體單元103以邏輯1狀態儲存資料位元時，節點110組態為處於邏輯1狀態，而節點124組態為處於邏輯0狀態。

為了讀取儲存於記憶體單元103中的資料位元的邏輯狀態，BL 107及BLB 109預充電至VDD(例如，邏輯高)。接著WL 105藉由確定訊號確定或啟動為邏輯高，從而接通存取電晶體M5及M6。具體地，分別在存取電晶體M5及M6的閘極處接收確定訊號的上升沿，以便接通存取電晶體M5及M6。一旦存取電晶體M5及M6接通，基於資料位元的邏輯狀態，預充電的BL 107或BLB 109可開始放電。舉例而言，當記憶體單元103儲存邏輯0時，節點110可呈現與邏輯0對應的電壓，而節點124可呈現與互補邏輯1對應的電壓。回應於存取電晶體M5及M6接通，可提供一放電路徑，放電路徑自預充電的BL 107開始、經由存取電晶體M5及下拉電晶體M2、並至地128。沿放電路徑，存取電晶體M5及下拉電晶體M2可分別傳導電流I5及電流I2。當BL 107上的電壓位準由此類放電路徑下拉時，下拉電晶體M4可保持關斷。因此，BL 107及BLB 109可分別呈現一電壓位準，以在BL 107與BLB 109之間產生足夠大的電壓差。因此，耦合至BL 107及BLB 109的感測放大器118可使用電壓差的極性來判定資料位元的邏輯狀態係邏輯1或邏輯0。

RSNM係在讀取操作期間將WL及BL/BLB連接至VDD時存在的SNM。當WL接通(或經啟動)時，儲存邏輯0的節點可位於分壓器的中間(例如，在電晶體M5與M2之間或電晶體M6與M4之間)。因此，這一「讀取干擾」缺陷可自BL經由電晶體M5及M2吸取電流至參考128或自BLB經由電晶體M6及M4吸取電流至參考128。在讀取或寫入操作期間，沿被選WL 105的半選記憶體單元103經歷虛擬讀取操作。且由於讀取干擾，若由讀取干擾引起的沿BL及BLB的電壓變化高於RSNM，則半選記憶體單元103中的儲存資料存在經歷無意位元翻轉的風險。在預先處理中，位元格(或記憶體單元103)失配變得更大，這有助於節點110或124處的雜訊電壓。當在快速NMOS慢速PMOS或快速NMOS快速PMOS(fast NMOS with slow PMOS or fast NMOS with fast PMOS，FS/FF)下用高溫及高壓處理時，讀取干擾可導致具有強下拉電晶體M2或M4的單元翻轉。舉例而言，在高溫及更高的失配情況下，RSNM降低，這會增加無意位元翻轉的風險。

舉例而言，在記憶體單元103的讀取操作開始時，節點110可具有邏輯0(例如，0V)，而節點124可具有邏輯1(例如，VDD)。且BL及BLB可能已預充電，例如，VDD。當電晶體M5接通時，儲存於BL上的電荷流動穿過電晶體M5並流向節點110。電荷的流入導致節點110處的電壓自0V彈跳至大於0V的一些電壓。若節點110處的彈跳足夠高，則其可導致包括電晶體M3及M4的反向器將節點124處的輸出自VDD過渡至0V，從而導致無意位元翻轉。因此，需要保持節點110處的電壓彈跳低。

解決這一問題的各種現存方法係不充分的。舉例而言，藉由增加升壓帽來提升SRAM單元的供應電壓係不充分的，因為上拉PMOS電晶體亦加強，這可導致在寫入操作期間將資料寫入SRAM單元中的能力。另一實例係，藉由減小WL驅動器的尺寸來降低WL上電壓位準的上升沿可導致性能下降，以及在低電壓及低溫下寫入記憶體單元中的能力。此外，WL末端處的單元可遭受額外的性能下降及讀取容限影響。此外，為WL驅動器設計不同尺寸會導致更大的設計工作量，並導致更高的性能、功率、及/或面積(performance,power,and/or area，PPA)退化。因此，需要在不受PPA影響的情況下降低由於RSNM違反而導致的無意位元翻轉的風險。

第2A圖圖示根據一些實施例的實例可程式CS電路200。可程式CS電路200包括可程式位元線(programmable bit line，PBL)(或電荷共享位元線或CSBL)、CS電晶體(或CS子電路)206、及放電電晶體(或放電電路)208。PBL可示意性地表示為PBL電容器(PBL capacitor，PBLC)204，其可包括寄生電容器。CS電晶體206及放電電晶體208兩者均可由控制訊號線210上提供的控制訊號控制，儘管實施例不限於此。可程式CS電路200連接至具有寄生電容器202的位元線BL。儘管某些電路組件如第2A圖中所示，但實施例並不限於此，可為可程式CS電路200提供更多、更少、或不同的組件。應理解，在本揭示案的精神範疇內，可對可程式CS電路200進行各種修改。此外，儘管未分開圖示或描述，但所揭示的技術亦可應用於BLB，而不僅係BL。舉例而言，可程式CS電路200亦可相鄰於BLB設置，以便減少或消除由BLB電壓彈跳(voltage bounce)引起的無意位元翻轉的發生。因此，為了簡單明瞭，省略類似的描述。

通常，在包括記憶體裝置的積體電路晶片中，金屬層ML0、ML2、ML4、及ML6(以及潛在的其他層)(偶數編號金屬層)內的金屬結構可例如實質上彼此平行，且金屬層ML1、ML3、ML5、及ML7(以及可能的其他層)(奇數編號金屬層)內的金屬結構可實質上彼此平行。偶數編號金屬層中形成的金屬結構可形成為實質上垂直於奇數編號金屬層中形成的金屬結構。因此，藉由在偶數編號金屬層與奇數編號金屬層重疊的位置處形成填充有導電材料的通路孔，電子組件可彼此電連接，即使其彼此分開設置。

PBL(及PBLC 204)可形成為記憶體裝置中金屬層中的金屬結構。若記憶體裝置的位元線BL形成為金屬層ML0中的金屬結構，則PBL可形成為偶數編號金屬層(例如，金屬層ML2、ML4、或ML6)中的金屬結構。若位元線BL形成為金屬層ML1中的金屬結構，則PBL可形成為奇數編號的金屬層(例如，金屬層ML3、ML5、或ML7)中的金屬結構。

當製造記憶體裝置(例如，記憶體裝置100)時，記憶體裝置可包括具有相同長度且平行於BL設置的一組PBL。然而，不同的記憶體裝置大小可導致不同的PBL長度。舉例而言，對於具有大量WL驅動器及少量I/O襯墊的第一記憶體裝置，可能存在長度與BL相同或實質上相同的PBL。若第二記憶體裝置具有少於第一記憶體裝置的WL驅動器數目但I/O襯墊的數目相同，則第二記憶體裝置可具有約為BL長度的1/2的PBL。此外，對於具有與第一記憶體裝置相同數目的WL驅動器及比第一記憶體裝置及第二記憶體裝置兩者更多數目的I/O襯墊的第三記憶體裝置，PBL的長度可更小(例如，BL長度的1/8)。仍然進一步，對於具有比第一記憶體裝置及第三記憶體裝置更少的WL驅動器但比第二記憶體裝置更多的I/O襯墊的第四記憶體裝置，PBL長度可更小(例如，BL長度的1/32)。因此，隨著WL驅動器的減少及I/O襯墊的增加，PBL的長度可減少。類似地，可存在為BL長度的約1/4、約1/8、約1/16、或約1/32的PBL。取決於PBL相對於BL的長度，PBLC 204的電容可變化。舉例而言，PBL越長，PBLC 204的電容可越大。儘管描述PBL相對於BL的某些長度及比，但實施例不限於此，且PBL的長度可係小於、等於、或大於BL的任何長度。

CS電晶體206具有可連接至BL及PBLC的源極及汲極(source and drain，S/D)端子。當CS電晶體206接通時，儲存於BL(及寄生電容器202)上的電荷可與PBL共用並對PBLC 204充電。CS電晶體206 可由控制訊號線210上的控制訊號控制。CS電晶體206可基於CS電晶體206接通時長來程式化。舉例而言，若CS電晶體206接通較短的電荷共享期，則在BL與PBLC 204之間可發生較少的CS，且若CS電晶體206接通較長的CS期，則在BL與PBLC 204之間可發生更多的CS，使得儲存於BL及PBLC 204上的電荷相似。因此，藉由考慮PBL的電荷率，CS電晶體206可提供來自BL的所需電荷量。

放電電晶體208可接通以將PBLC 204上的電荷放電至地。舉例而言，可在PBL透過CS電晶體206自BL接收電荷之前執行放電。

在一些實施例中，CS電晶體206包括PMOS電晶體，而放電電晶體包括NMOS電晶體。因此，當放電電晶體208接通時，CS電晶體206可關斷。且當放電電晶體208關斷時，CS電晶體206可接通。然而，實施例不限於此，且CS電晶體206可包括NMOS電晶體或可共同分享自BL至PBLC 204的電荷的電路組件之任何組合。類似地，放電電晶體208可包括PMOS電晶體或可共同將PBLC 204上的電荷放電至地的電路組件之任何組合。

控制器(例如，控制器102)可為控制訊號線210提供控制訊號。控制器可計算電荷共享期，包括接通/關斷CS電晶體206及放電電晶體208的時長。電荷共享量可取決於例如記憶體裝置上有多少個WL驅動器及/或有多少個輸入/輸出(input/output，I/O)襯墊。CS量可取決於WL驅動器及I/O襯墊的數目，因為不同分粒級的記憶體裝置(例如，記憶體裝置100)可比其他裝置更易於發生更強及/或更高的電壓彈跳。

舉例而言，若記憶體裝置上有1024個WL驅動器及8個I/O襯墊，則記憶體裝置可易於發生更多電壓彈跳。因此，可將PBL長度設定為類似於記憶體裝置的BL的長度。另一方面，若記憶體裝置中有240個WL驅動器及72個I/O襯墊，則與具有1024個WL驅動器及8個I/O襯墊的記憶體裝置相比，該記憶體裝置可較不易於發生電壓彈跳。因此，240×72記憶體裝置可包括具有較小比的PBL(例如，PBL長度係BL長度的1/4)。另一實例係，若記憶體裝置有1024個WL驅動器及144個I/O襯墊，則這一記憶體裝置可比240×72記憶體裝置更不易於發生電壓彈跳。這一記憶體裝置可有具有較小比的PBL(例如，PBL長度可係BL長度的1/8)。作為進一步實例，若記憶體裝置具有240個WL驅動器及144個I/O襯墊，則PBL長度可係BL長度的1/32，因為這一記憶體裝置更不易於發生電壓彈跳。因此，控制器可使BL與PBL電荷共享，PBL的長度取決於控制器自哪個WL驅動器及I/O襯墊讀取記憶體單元。因此，記憶體裝置可設計為具有一PBL長度，其取決於記憶體裝置的大小，其可在讀取操作期間最大化記憶體裝置的性能。因此，儲存於BL上的電荷可減少，使得(第1B圖的)節點110處發生的電壓彈跳可減少，這可增加RSNM並消除無意位元翻轉。

第2B圖圖示根據一些實施例的實例波形，這些波形有助於顯示在讀取操作期間使用第2A圖的可程式電荷共享電路的效果。圖形250包括記憶體單元(例如，記憶體單元103)的不同節點處的若干波形252、254、256、及258，而圖形260係圖形250的一部分的詳細視圖。圖形250及260的x軸對應於時間，而y軸對應於電壓。波形252與254彼此插入以顯示差異。類似地，波形256與258彼此插入。此外，波形252及254置放於波形256及258之上以顯示讀取操作中在同一時間點(例如，在預充電完成之後)處發生的不同節點處的電壓。一般技藝人士將認識到，波形係作為實例顯示的，且實施例不限於此。

波形252係在沒有可程式電荷共享電路的情況下，在BL(例如，記憶體單元103的BL)處量測的。波形254係用例如可程式電荷共享電路200在BL(例如，記憶體單元103的BL)處量測的。波形256係在沒有可程式電荷共享電路的情況下在存取電晶體(例如，電晶體M5)與下拉電晶體(例如，電晶體M2)之間的分壓器節點(例如，節點110)處量測的。且波形258係用可程式電荷共享電路200在存取電晶體(例如，電晶體M5)與下拉電晶體(例如，電晶體M2)之間的分壓器節點(例如，節點110)處量測的。

在讀取操作的同一時間點處，波形252的電壓量測值大於波形254的電壓量測值。因此，如波形256中所示，分壓器節點處的電壓量測值大於波形258的分壓器節點處的電壓量測值。

如詳細圖形260中所示，包括可程式電荷共享電路(顯示於波形258中)的記憶體裝置的電壓量測值比沒有可程式電荷共享電路(顯示於波形256中)的記憶體裝置的電壓量測值低約37mV。由於分壓器節點處的電壓降低，記憶體單元具有增加的RSNM，這可減少及/或消除發生無意位元翻轉的可能性。

第3圖圖示根據一些實施例的CS比的實例CS瓦片(tile)矩陣300。x軸對應於記憶體裝置(例如，記憶體裝置100)上的I/O襯墊數目，而y軸對應於記憶體裝置的WL驅動器數目。如上所述，PBL的長度(可決定發生多少電荷共享)可取決於記憶體裝置的WL驅動器數目及I/O襯墊數目。在本揭示案中，術語「記憶體陣列」及「記憶體裝置」可互換地用於表示配置於WL驅動器及I/O襯墊中的記憶體單元矩陣。

CS瓦片矩陣300可包括具有不同邊界的複數個瓦片，取決於WL驅動器的數目及I/O襯墊的數目。舉例而言，瓦片310可指示對於具有Y2至Y3數目的WL驅動器及X0至X1數目的I/O襯墊的所有記憶體陣列，CS比可係1：1，這意謂PBL可與BL一樣長。瓦片320可指示對於具有Y2至Y3數目的WL驅動器及X2至X3數目的I/O襯墊的所有記憶體陣列，CS比可係1：8，這意謂PBL長度可係BL長度的1/8。瓦片330可指示，對於具有Y0至Y1數目的WL驅動器及X0至X1數目的I/O 襯墊的所有記憶體陣列，CS比可係1：4，這意謂PBL長度可係BL長度的1/4。瓦片340可指示，對於具有Y0至Y1數目的WL驅動器及X2至X3數目的I/O襯墊的所有記憶體陣列，CS比可係1：32，這意謂PBL長度可係BL長度的1/32。

儘管CS瓦片矩陣300包括四個瓦片，但實施例不限於此，且可考慮任意數目的瓦片及組態。舉例而言，在x方向或y方向上可有更多或更少的瓦片。此外，瓦片可具有非四邊形形狀。舉例而言，晶片設計師可決定一瓦片可包括多種形狀，諸如矩形、六邊形、圓形等，取決於晶片設計師選擇如何設計記憶體陣列以及該記憶體陣列可發生多少電荷共享。

第4A圖圖示根據一些實施例的記憶體裝置400的實例方塊圖。記憶體裝置400包括記憶體陣列402及404、WL驅動器412(例如，WL驅動器112)、追蹤陣列440、主控制器410、以及輸入/輸出(input/output，I/O)電路452及454。WL驅動器412、主控制器410、及/或追蹤陣列440在本揭示案中可統稱為控制器(例如，控制器102)。一般技藝人士將認識到，第4A圖中的實例方塊圖不包括可實施為記憶體裝置400的一部分的若干訊號線及/或電路，且為了清晰及簡單起見，省略這些訊號線及/或電路。

記憶體陣列402及404可包括配置於WL驅動器及I/O襯墊中的SRAM記憶體單元(例如，記憶體單元 103)的陣列。記憶體陣列402及404可設置於字元線驅動器412的相對側上。

可使用各種電路及訊號線來塑模及/或追蹤記憶體陣列，以便主控制器410能夠準確、及時地產生用於記憶體裝置400的操作的訊號。舉例而言，追蹤陣列440可包括SRAM記憶體單元(或I/O襯墊)的陣列，其用於透過輸出至主控制器410的TRKBL訊號來定時追蹤記憶體裝置400，以便主控制器410可知道何時觸發某些時脈及/或控制訊號邊緣。舉例而言，TRKBL訊號線可模擬SRAM記憶體陣列402及404中的位元線，使得TRKBL訊號可基於SRAM記憶體陣列402及404的條件上升及下降。舉例而言，當CKPB訊號可上升及下降時TRKBL訊號可觸發，這將在下文進一步詳細描述。

主控制器410可連接至WL驅動器412。主控制器410可接收延遲為TRKBLD訊號的TRKBL訊號以產生電荷共享致能CSENB訊號，CSENB訊號可用於為例如第2A圖的控制訊號線210提供控制訊號。舉例而言，電荷共享致能訊號CSENB可由反向器緩衝器延遲，以產生用於SRAM陣列402的GLB_CSENB_L訊號及用於SRAM陣列404的GLB_CSENB_R訊號。CSENB訊號可用接收TRKBLD訊號及BLEQB訊號作為輸入的反及閘產生，其係控制/致能BL/BLB預充電的訊號。BLEQB訊號可輸入至反向器中，該反向器可用於產生全域BLEQB訊號(例如，用於SRAM陣列402的 GLB_BLEQ_L及用於SRAM陣列404的GLB_BLEQ_R)，全域BLEQB訊號路由至全部I/O電路。在各個I/O電路內，可產生區域BLEQB訊號LOC_BLEQB訊號，用於I/O電路內的預充電電路。如第4A圖中所示，可使用緩衝器(例如，複數個串聯連接的反向器)來延遲CSENB訊號。儘管某些電路組件顯示為用於產生某些訊號，但實施例並不限於此，且可使用多種其他電路組件或電路組件之組合來產生相同或類似的訊號。舉例而言，可使用兩個以上的反向器(例如，4個、6個等)作為緩衝器來延遲CSENB訊號。

除其他事項外，I/O電路452及454中之各者均可包括感測放大器(例如，感測放大器118)。I/O電路452及454可接收包括例如輸入資料及寫入致能訊號作為輸入，並自SRAM陣列402及404中的記憶體單元讀取資料作為輸出。儘管未顯示，但一般技藝人士將認識到，複數個I/O電路可相鄰於SRAM陣列402及SRAM陣列404設置，以便可將資料寫入記憶體單元中或自記憶體單元讀取資料。此外，I/O襯墊相對於主控制器410的位置號可增加並對應於第3圖的矩陣300的x軸。舉例而言，最靠近主控制器410的I/O電路452可係矩陣300的x軸上的X0，而設置於最左邊的I/O電路(未顯示)可表示x軸上的X3。類似地，最靠近主控制器410的I/O電路454可係矩陣300的X軸上的X0，而設置於最右邊的I/O電路(未顯示)可表示X軸上的X3。

I/O電路452可包括CS電晶體422a及422b(例如，CS電晶體206)以及放電電晶體432a及432b(例如，放電電晶體208)。CS電晶體422a可連接至位元線BL0(例如，第2A圖的BL)及可程式位元線PBL0(例如，第2A圖的PBL)，且CS電晶體422b可連接至位元線棒BLB0(例如，與第2A圖的BL相對的BLB)及可程式位元線棒PBLB0(例如，與第2A圖的PBL相對的可程式BLB)。I/O電路454可包括CS電晶體422c及422d(例如，CS電晶體206)以及放電電晶體432c及432d(例如，放電電晶體208)。CS電晶體422c可連接至位元線BL1(例如，第2A圖的BL)及可程式位元線PBL1(例如，第2A圖的PBL)，而CS電晶體422d可連接至位元線棒BLB1(例如，與第2A圖的BL相對的BLB)及可程式位元線棒PBLB1(例如，與第2A圖的PBL相對的可程式BLB)。為了簡單明瞭，不重複類似的描述。

第4B圖圖示根據一些實施例的記憶體裝置400的實例操作的時序圖450。時脈訊號CKPB可包括由SRAM陣列用於儲存、讀取、及留存資料的時脈訊號。BLEQB訊號可類似於第4A圖的BLEQB訊號，TRKBL訊號可類似於第4A圖的TRKBL訊號，TRKBLD訊號可類似於第4A圖的TRKBLD訊號，且CSENB訊號可類似於第4A圖的CSENB訊號。GLB_CSENB_L及GLB_CSENB_R訊號可分別類似於提供控制訊號至放電電晶體及電荷共享電晶體的GLB_CSENB_L及GLB_CSENB_R訊號。

時序圖450顯示各種訊號的正緣及負緣，這亦顯示如何判定電荷共享期。如第4A圖中所示，預充電控制訊號BLEQB及延遲BL追蹤訊號TRKBLD可輸入反及電路中，以產生電荷共享致能訊號CSENB。CSENB可藉由緩衝器延遲以產生GLB_CSENB_L及GLB_CSENB_R訊號。

因此，當BL的預充電停止(例如，BLEQB上升)時，電荷共享可開始(例如，CSENB上升)，且當BL追蹤訊號TRKBL足夠低以使電壓彈跳不會導致無意位元翻轉時，電荷共享可停止。在一些實施例中，LOC_BLEQB上升可早於GLB_CSENB_L/R下降。在一些實施例中，GLB_CSENB_L/R上升可早於LOC_BLEQB下降。在一些實施例中，BLEQB下降可早於TRKBLD上升。因此，電荷共享期可由預充電停止及TRKBL訊號的電壓下降的時間判定。

在一些實施例中，對於較高的電壓，電荷共享可製成較低的電壓。舉例而言，若VDD為1.5V，與若VDD為1.1V相比，發生電荷共享的量可增加。此外，預充電電路可包括與待由p型電晶體預充電的BL及BLB交叉耦合的p型電晶體。若在讀取記憶體單元中的邏輯0時BLB由於電荷共享而下降過多，則BLB的電壓下降可導致交叉耦合的p型電晶體接通，從而由於BLB中電壓降大於p 型電晶體的臨界電壓(例如，對於3nm節點，交叉耦合p型MOS電晶體的臨界電壓為約350mV至約400mV)，BL中的電壓增加至邏輯0。因此，在記憶體單元中邏輯0的讀取期間，BLB及PBLB的電荷共享可較少。

第5圖圖示根據一些實施例的實例可程式CS電路500。除可程式CS電路500包括延遲鏈512(包括反向器512a及512b)以外，可程式CS電路500類似於可程式CS電路200。舉例而言，寄生電容器502類似於寄生電容器202，PBLC 504類似於PBLC 204，CS電晶體506類似於CS電晶體206，放電電晶體508類似於放電電晶體208，且控制訊號類似於控制訊號510。因此，省略類似的描述。

延遲鏈512可添加延遲至發送至電荷共享電晶體506的控制訊號。這可允許放電電晶體508對PBL(及PBLC 504)放電更長時間。這可能有利於均衡CS電晶體506的訊號路徑與放電電晶體508的訊號路徑之間的閘極延遲。儘管延遲鏈512顯示兩個反向器512a及512b，但實施例並不限於此，可考慮兩個以上的反向器，這取決於需要添加多少延遲來匹配兩個訊號路徑之間的閘極延遲。類似地，可將延遲鏈添加至其他訊號路徑(例如，放電電晶體508的訊號路徑)。

第6圖圖示根據一些實施例的實例可程式CS電路600。可程式CS電路600類似於可程式CS電路200，不同之處在於可程式CS電路600包括CMOS電晶體，以使用互補控制訊號610a及610b(而非可程式CS電路200中僅一個控制訊號210)在BL與PBL(而非可程式CS電路200中僅一個PMOS電晶體)之間進行電荷共享。舉例而言，寄生電容器602類似於寄生電容器202，PBLC 604類似於PBLC 204，且放電電晶體608類似於放電電晶體208。因此，省略類似的描述。

當NMOS電晶體606a及PMOS電晶體606b用於BL與PBL之間的電荷共享時，電荷共享可更快地發生。控制訊號610a可與控制訊號610b互補。舉例而言，可添加反向器，使得兩個訊號彼此相反，以控制NMOS電晶體606a及PMOS電晶體606b。

第7圖圖示根據一些實施例的實例可程式CS電路700。可程式CS電路700類似於可程式CS電路200，不同之處在於可程式CS電路700包括延遲鏈712(包括反向器712a及712b)，且可程式CS電路700包括作為電荷共享電晶體的NMOS電晶體706a及PMOS電晶體706b(而非可程式CS電路200中的一個PMOS電荷共享電晶體206)。舉例而言，寄生電容器702類似於寄生電容器202，PBLC 704類似於PBLC 204，CS電晶體706類似於CS電晶體206，放電電晶體708類似於放電電晶體208，且控制訊號類似於控制訊號710。因此，省略類似的描述。

延遲鏈712可添加延遲至發送至電荷共享電晶體706的控制訊號。這可允許放電電晶體708對PBL(及 PBLC 704)放電更長時間。這可能有利於均衡CS電晶體706的訊號路徑與放電電晶體708的訊號路徑之間的閘極延遲。儘管延遲鏈712顯示兩個反向器712a及712b，但實施例不限於此，且可考慮兩個以上的反向器，這取決於需要添加多少延遲來匹配兩個訊號路徑之間的閘極延遲。類似地，可將延遲鏈添加至其他訊號路徑(例如，放電電晶體708的訊號路徑)。

當NMOS電晶體706a及PMOS電晶體706b用於BL與PBL之間的電荷共享時，電荷共享可更快地發生。控制訊號710a可與控制訊號710b互補。舉例而言，可添加反向器，使得兩個訊號彼此相反，以控制NMOS電晶體706a及PMOS電晶體706b。此外，NMOS電晶體706a可藉由自反向器712a輸出的控制訊號710a閘控。因此，藉由將延遲鏈712及CMOS電荷共享電晶體與控制訊號710a組合，可減小記憶體裝置的面積。

參考第2A圖及第5圖至第7圖，本揭示案中描述的實施例中之各者可包括一PBL或多個PBL，其可在金屬層M0~M7中之任意者中形成為金屬結構。類似地，可程式CS電路200、500、600、或700與其連接的PBL可取決於使用者選擇的CS比，這可取決於記憶體單元設置於哪個WL驅動器及I/O襯墊。

第8圖圖示根據一些實施例的操作記憶體裝置的實例方法800的流程圖。方法800可用於減少記憶體單元內的電壓彈跳，以增加RSNM並減少記憶體單元內的無意位元翻轉的概率。注意，方法800僅係一實例，並不意欲為限制本揭示案。因此，可理解，可在第8圖的方法800之前、期間、及之後提供額外的操作，且一些其他操作可僅在本文中簡要描述。

簡而言之，方法800自操作802開始，在記憶體單元的讀取操作期間，將第一電壓提供至連接至放電電路及電荷共享電路的控制訊號線。方法800進行至操作804，基於控制訊號線上的第一電壓，用放電電路對可程式位元線放電。方法800進行至操作806，將不同於第一電壓的第二電壓提供至控制訊號線。方法800進行至操作808，基於控制訊號線上的第二電壓將位元線連接至可程式位元線。

參考操作802，在記憶體單元(例如，記憶體單元103)的讀取操作期間，控制器(例如，控制器102)可將第一電壓(例如，接通電壓，諸如邏輯高或電力供應電壓VDD)提供至連接至放電電路(例如，放電電晶體208)及電荷共享電路(例如，電荷共享電晶體206)的控制訊號線(例如，控制訊號線210)。在提供第一電壓至控制訊號線之前，可將位元線預充電至特定的預充電電壓(例如，VDD、VDD/2等)。

參考操作804，基於將第一電壓提供至控制訊號線，放電電路可在可程式位元線(例如，PBL)上放電電荷。PBL可具有類似於位元線的長度或不同於位元線的長度。

參考操作806，控制器可將不同於第一電壓的第二電壓(例如，關斷電壓、0V等)提供至控制訊號線。

參考操作808，基於控制訊號線上的第二電壓，電荷共享電路可接通，將位元線電連接至PBL。當位元線連接至PBL時，在預充電期間BL上的電荷的一部分可轉移至PBL。一旦電荷共享期完成，則可關斷電荷共享電路，使得不再有電荷自位元線傳輸至PBL。

因此，在電荷共享期結束時，位元線可具有小於預充電量的電荷量(及電壓)。由於位元線上的電荷減少，當記憶體單元的存取電晶體接通時，自位元線至下拉電晶體的電荷衝擊減少，且電壓彈跳減少。因此，可防止記憶體單元中的無意位元翻轉。

在本揭示案的一個態樣中，揭示一種記憶體裝置。記憶體裝置包括連接至記憶體陣列的複數個記憶體單元的位元線，位元線具有第一長度。記憶體裝置包括具有基於記憶體陣列的大小決定的第二長度的第一可程式位元線，及連接至位元線及第一可程式位元線的電荷共享電路。電荷共享電路用以將電荷自位元線轉移至第一可程式位元線。記憶體裝置包括連接至第一可程式位元線的放電電路，放電電路用以放電第一可程式位元線中的儲存電荷。

在一些實施例中，電荷共享電路包括p型電晶體，p型電晶體包括連接至控制線的閘極端子。

在一些實施例中，放電電路包括n型電晶體，n型電晶體包括連接至控制線的閘極端子。

在一些實施例中，位元線形成為第一金屬結構，且其中第一可程式位元線形成為實質上平行於第一金屬結構的第二金屬結構。

在一些實施例中，第一長度與第二長度相同。

在一些實施例中，第一長度與第二長度不同。

在一些實施例中，對於具有大於第二列數的第一列數的記憶體陣列，第二長度更長，且其中對於具有大於第二行數的第一行數的記憶體陣列，第二長度更長。

在一些實施例中，電荷共享電路包括並聯連接的p型電晶體及n型電晶體，其中第一控制訊號連接至p型電晶體，且其中自第一控制訊號反向的第二控制訊號連接至n型電晶體。

在一些實施例中，記憶體裝置進一步包含連接至電荷共享電路的閘極端子的多個反向器，其中控制訊號連接至反向器的輸入及放電電路的閘極端子。

在一些實施例中，電荷共享電路包括並聯連接的p型電晶體及n型電晶體，且其中n型電晶體的閘極端子連接至第一反向器的輸出及第二反向器的輸入。

在本揭示案的另一態樣中，揭示一種記憶體系統。記憶體系統包括記憶體陣列，記憶體陣列包括具有第一長度的位元線、用以提供控制訊號至記憶體陣列的控制器、及連接至控制器及位元線的可程式電荷共享電路。可程式電荷共享電路包括具有基於記憶體陣列的大小決定的第二長度的第一可程式位元線以及連接至位元線及第一可程式位元線的電荷共享電路。電荷共享電路用以將電荷自位元線轉移至第一可程式位元線。可程式電荷共享電路亦包括連接至第一可程式位元線的放電電路，放電電路用以放電第一可程式位元線中的儲存電荷。

在一些實施例中，記憶體系統進一步包含用以追蹤位元線的行為並提供追蹤訊號至控制器的追蹤電路，其中控制器用以基於追蹤訊號產生控制訊號。

在一些實施例中，記憶體系統進一步包含預充電電路，用以基於來自控制器的預充電控制訊號對位元線預充電，其中控制器包括反及閘，用以接收追蹤訊號及預充電控制訊號作為輸入並輸出控制訊號。

在一些實施例中，可程式位元線平行於位元線設置。

在一些實施例中，第一可程式位元線設置於記憶體陣列的第一區域中，其中記憶體系統進一步包含第二可程式位元線，且其中第一可程式位元線比第二可程式位元線長。

在一些實施例中，記憶體陣列包括多個靜態隨機存取記憶體單元。

在本揭示案的又一態樣中，揭示一種操作記憶體裝置的方法。方法包括在記憶體單元的讀取操作期間，將第一電壓提供至連接至放電電路及電荷共享電路的控制訊號線，基於控制訊號線上的第一電壓用放電電路對可程式位元線放電，將不同於第一電壓的第二電壓提供至控制訊號線，以及基於控制訊號線上的第二電壓將位元線連接至可程式位元線。

在一些實施例中，方法進一步包含以下步驟：在啟動電荷共享控制訊號線之前對位元線預充電。

在一些實施例中，方法進一步包含以下步驟：追蹤位元線以輸出追蹤訊號，其中基於預充電控制訊號啟動位元線的預充電，且其中基於追蹤訊號及預充電控制訊號產生電荷共享控制訊號。

如本文所用，術語「約」及「大約」通常指所述值的正負10%。舉例而言，約0.5將包括0.45及0.55，約10將包括9至11，約1000將包括900至1100。

前述內容概述若干實施例的特徵，使得熟習此項技術者可更佳地理解本揭示案的態樣。熟習此項技術者應瞭解，其可易於使用本揭示案作為用於設計或修改用於實施本文中引入之實施例之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭示案的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭示案的精神及範疇。

200:可程式CS電路

202:寄生電容器

204:PBLC

206:CS電晶體

208:放電電晶體

210:控制訊號線

BL:位元線

PBL:可程式位元線

Claims

一種記憶體裝置，其包含：一位元線，該位元線連接至一記憶體陣列的複數個記憶體單元，其中該位元線具有一第一長度；一第一可程式位元線，該第一可程式位元線具有一第二長度，該第二長度是基於該記憶體陣列的一大小決定；一電荷共享電路，該電荷共享電路連接至該位元線及該第一可程式位元線，其中該電荷共享電路用以將一電荷自該位元線轉移至該第一可程式位元線；及一放電電路，該放電電路連接至該第一可程式位元線，其中該放電電路用以對該第一可程式位元線中的一儲存電荷放電，其中該電荷共享電路包括並聯連接的一p型電晶體及一n型電晶體。
如請求項1所述之記憶體裝置，其中該位元線形成為一第一金屬結構，且其中該第一可程式位元線形成為實質上平行於該第一金屬結構的一第二金屬結構。
如請求項1所述之記憶體裝置，其中一第一控制訊號連接至該p型電晶體，且其中自該第一控制訊號反向的一第二控制訊號連接至該n型電晶體。
如請求項1所述之記憶體裝置，進一步包含連接至該電荷共享電路的一閘極端子的複數個反向器，其中一控制訊號連接至該些反向器的一輸入及該放電電路的一閘極端子。
如請求項4所述之記憶體裝置，其中該n型電晶體的一閘極端子連接至一第一反向器的一輸出及一第二反向器的一輸入。
一種記憶體系統，其包含：一記憶體陣列，該記憶體陣列包括具有一第一長度的一位元線；一控制器，該控制器用以提供一控制訊號至該記憶體陣列；及一可程式電荷共享電路，連接至該控制器及該位元線，該可程式電荷共享電路包含：具有基於該記憶體陣列的一大小決定的一第二長度的一第一可程式位元線；連接至該位元線及該第一可程式位元線的一電荷共享電路，其中該電荷共享電路用以將一電荷自該位元線轉移至該第一可程式位元線；及連接至該第一可程式位元線的一放電電路，其中該放電電路用以對該第一可程式位元線中的一儲存電荷放電，其中該可程式電荷共享電路包括並聯連接的一p型電晶體及一n型電晶體。
如請求項6所述之記憶體系統，進一步包含用以追蹤該位元線的一行為並提供一追蹤訊號至該控制器的一追蹤電路，其中該控制器用以基於該追蹤訊號產生該控制訊號。
如請求項7所述之記憶體系統，進一步包含一預充電電路，用以基於來自該控制器的一預充電控制訊號對該位元線預充電，其中該控制器包括一反及閘，用以接收該追蹤訊號及該預充電控制訊號作為輸入並輸出該控制訊號。
一種操作一記憶體裝置的方法，該方法包含以下步驟：在一記憶體單元的一讀取操作期間，將一第一電壓提供至連接至一放電電路及一電荷共享電路的一控制訊號線；基於該控制訊號線上的該第一電壓，用該放電電路對該可程式位元線放電；將不同於該第一電壓的一第二電壓提供至該控制訊號線；及基於該控制訊號線上的該第二電壓將一位元線連接至該可程式位元線，其中該電荷共享電路包括並聯連接的一p型電晶體及一 n型電晶體。
如請求項9所述的方法，進一步包含以下步驟：在啟動該電荷共享控制訊號線之前對該位元線預充電；以及追蹤該位元線以輸出一追蹤訊號，其中基於一預充電控制訊號啟動該位元線的該預充電，且其中基於該追蹤訊號及該預充電控制訊號產生該電荷共享控制訊號。