TWI806555B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI806555B
TWI806555B TW111114704A TW111114704A TWI806555B TW I806555 B TWI806555 B TW I806555B TW 111114704 A TW111114704 A TW 111114704A TW 111114704 A TW111114704 A TW 111114704A TW I806555 B TWI806555 B TW I806555B
Authority
TW
Taiwan
Prior art keywords
ion beam
isotope
implanting
isotopes
etch stop
Prior art date
Application number
TW111114704A
Other languages
English (en)
Other versions
TW202314861A (zh
Inventor
陳國儒
邱士翔
周孟翰
劉書豪
陳亮吟
張惠政
育佳 楊
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202314861A publication Critical patent/TW202314861A/zh
Application granted granted Critical
Publication of TWI806555B publication Critical patent/TWI806555B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/04—Means for controlling the discharge
    • H01J2237/045—Diaphragms
    • H01J2237/0455—Diaphragms with variable aperture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/05—Arrangements for energy or mass analysis
    • H01J2237/057—Energy or mass filtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公開提供製造半導體裝置的方法。方法包括將中性元素佈植進介電層、蝕刻停止層和金屬特徵，其中介電層設置在蝕刻停止層上方，且金屬特徵設置穿過介電層和蝕刻停止層。方法進一步包括使用鍺氣體作為中性元素的來源，且使用高於6.75mA的射束電流佈植中性元素。

Description

製造半導體裝置的方法
本公開是關於製造半導體裝置的方法，且特別是關於佈植半導體裝置的方法。
半導體裝置用於多種電子應用中，例如個人電腦、手機、數位相機和其他電子設備。製造半導體裝置通常是在半導體基板上方依序沉積絕緣或介電層、導電層和半導體層的材料，且使用微影和蝕刻製程圖案化多個材料層以形成電路組件和其上的元件。
半導體工業藉由不斷縮小最小特徵尺寸來持續改善多個電子組件(例如電晶體、二極體、電阻器、電容器等)的積體密度，因此允許在給定區域中整合更多組件。然而，當最小特徵尺寸減少時，所使用的各個製程中可能發生額外的問題，而這些額外的問題有待解決。
根據本公開的一些實施例，一種製造半導體裝置的 方法包括從第一前驅物產生第一離子束，以及使第一離子束穿過閥門間隙以產生第一佈植離子束，第一佈植離子束具有同位素的第一比例，閥門間隙具有第一距離。方法還包括將閥門間隙的第一距離調整至第二距離，第二距離不同於第一距離。方法還包括從第一前驅物產生第二離子束，以及使第二離子束穿過具有第二距離的閥門間隙以產生第二佈植離子束，第二佈植離子束具有同位素的第二比例，第二比例不同於第一比例。
根據本公開的一些實施例，一種製造半導體裝置的方法包括從鍺的天然氣體源形成離子束，以及使離子束穿過閥門中的開口，開口的寬度介於0.35英吋和1.5英吋之間。方法還包括在離子束穿過之後，使用介於6.75mA和12.5mA之間的射束電流將離子束引導至半導體晶圓。
根據本公開的一些實施例，一種製造半導體裝置的方法包括在電晶體的源極/汲極區域和閘極上方沉積蝕刻停止層、在蝕刻停止層上方形成層間介電質、形成穿過層間介電質和蝕刻停止層而暴露電晶體的導電區域的開口、在開口中沉積導電填充材料，以及將鍺離子佈植進層間介電質，其中佈植鍺離子所使用的離子束具有同位素74Ge的濃度大於同位素72Ge的濃度，且其中離子束穿過介於0.35英吋和1.1英吋之間的閥門孔徑。
101:半導體基板
103:鰭片
105:隔離區域
107:第一界面介電質
109:虛擬閘極
111:遮罩
301:閘極間隔物
303:源極/汲極區域
305:接觸蝕刻停止層
307:第一層間介電質
401:第二界面介電質
403:閘極介電層
405:共形層
407:閘極導電填充材料
501:蝕刻停止層
503:第二層間介電質
505:第一開口
601:導電特徵
603:過填充部分
701:第一佈植製程
703:濃度輪廓
705:線
800:離子佈植器
801:離子源頭站
803:分析磁鐵單元
809:同位素控制閥門
811:末端站
813:晶圓固持單元
817:離子束
819:同調離子束
820:佈植離子束
831:孔徑
833:可移動板
837:校正磁鐵
901,903:參考數字
1001:阻障層
1003:毯覆導電層
A-A:截面
B-B:截線
D1:第一距離
70Ge,72Ge,73Ge,74Ge,76Ge:同位素
Th1:第一厚度
Th2:第二厚度
Th3:第三厚度
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。
第1圖是根據一些實施例在形成導電特徵的示例方法期間的一階段的中間結構的立體圖。
第2圖至第7圖根據一些實施例繪示在形成導電特徵的示例方法期間的個別階段的個別中間結構的截面圖。
第8圖根據一些實施例繪示離子佈植器。
第9A圖至第9D圖根據一些實施例繪示在離子佈植期間使用的一或多個濃度輪廓、射束電流和圖譜。
第10圖和第11圖根據一些實施例繪示在形成導電特徵的示例方法期間的個別階段的個別中間結構的截面圖。
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸 的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
總體而言，本公開提供可以用於形成半導體裝置中的導電特徵的高產量佈植製程方法。一些實施例在預非晶化離子佈植(pre-amorphization implantation，PAI)及/或後矽化物佈植(post silicide implantation，PSI)方法中使用低成本氣體源和高離子束電流，從而形成層間介電質中的導電插塞以連接層間介電質下方的導電結構。方法包括以導電填充材料填充穿過層間介電質的開口，以及在佈植進層間介電質期間使用高離子束電流。因此，可以減除導電填充材料和層間介電質之間的間隙和破裂，從而減少所形成裝置的寄生電阻(parasitic resistance)。佈植可以造成導電填充材料和層間介電質之間的壓縮應力(compression stress)以封閉材料之間的間隙和破裂，從而避免在隨後的平坦化製程(例如化學機械研磨(chemical mechanical polishing，CMP)製程)期間 損失導電填充材料下方的導電結構。實施例可以用於任何移除兩材料之間的間隙的適合情況。
本文所述的示範性實施例的背景是關於在後段製程(back end of the line，BEOL)及/或中段製程(middle end of the line，MEOL)中形成導電特徵。本文所述實施例的背景是關於形成鰭式場效應電晶體(fin field effect transistor，FinFET)的導電特徵(例如，鰭式場效應電晶體的閘極結構)。其他背景中可以實現其他實施例，舉例而言可以是不同的裝置，例如平面場效應電晶體(planar field effect transistor)、奈米結構場效應電晶體(nanostructure field effect transistor，NanoFET)、雙極性接面電晶體(bipolar junction transistor，BJT)、二極體、電容器、電感器、電阻器等。在一些實施例中，導電特徵可以在BEOL製程中的金屬間介電質內。本公開的一些態樣的實施方式可以用於其他製程及/或其他裝置中。
本文描述示例方法和結構的一些變化形態。本領域技術人員應可以理解進行其他修改也在其他實施例的考量範圍內。儘管可以用特定的順序描述方法實施例，多種其他方法實施例可以依照任何邏輯順序執行步驟，並且可以比本文所述包括更少或更多的步驟。為了清楚繪示圖式，在一些圖式中可以省略所繪示的一些組件或特徵的參考數字，以避免遮擋其他組件或特徵。
在形成導電特徵的示例方法期間，第1圖是形成 導電特徵的示例方法期間在某一階段的中間結構的立體圖。根據一些實施例，第2圖至第7圖繪示形成導電特徵的示例方法期間在個別階段的個別中間結構的截面圖。
如下所述，第1圖的中間結構是用於鰭式場效應電晶體的實施方式中。在其他示例實施例中也可以實施其他結構。中間結構包括形成在半導體基板101上的第一鰭片103和第二鰭片103，個別的隔離區域105則位於相鄰的鰭片103之間的半導體基板101上。半導體基板101可以是或可以包括塊材半導體基板、絕緣體上半導體(semiconductor-on-insulator，SOI)基板或類似者，其可以是摻雜的(例如摻雜p型或n型摻雜劑)或未摻雜的。在一些實施例中，半導體基板101的半導體材料可以包括例如矽(Si)或鍺(Ge)的元素半導體、化合物半導體、合金半導體或上述的組合。
鰭片103形成在半導體基板101上，例如藉由蝕刻半導體基板101中的溝槽以形成鰭片103。可以藉由任何適合的方法在半導體基板101中圖案化鰭片103。舉例而言，可以使用一或多個光刻製程圖案化鰭片103，包括雙圖案化或多圖案化製程。一般而言，雙圖案化或多圖案化製程合併光刻和自對準製程，從而允許所製的圖案具有間距，例如小於使用單一、直接光刻製程所得的間距。舉例而言，在一些實施例中，在基板上方形成犧牲層且使用光刻製程進行圖案化。使用自對準製程沿著經圖案化犧牲層的側邊形成間隔物。接著移除犧牲層，且剩餘的間隔物 可以接著用於圖案化鰭片103。
隔離區域105形成在各個對應的溝槽中。隔離區域105可以包括或可以是絕緣材料，例如氧化物(例如氧化矽)、氮化物、類似者或上述的組合，且可以使用適當的沉積製程沉積絕緣材料。在沉積之後可以凹陷絕緣材料以形成隔離區域105。凹陷絕緣材料使得鰭片103凸出於相鄰的隔離區域105之間，因此可以將鰭片103至少部分劃分成半導體基板101上的主動區。此外，隔離區域105的頂表面可以具有如所示的平坦表面、凸表面、凹表面(例如碟形凹陷)或上述的組合，表面可以源於蝕刻製程。本領域技術人員應可以理解上述的製程僅作為如何形成鰭片103的示例。在其他示例中，可以藉由其他製程形成鰭片103，且鰭片103可以包括異質磊晶(heteroepitaxial)及/或同質磊晶(homoepitaxial)結構。
在第1圖所示的實施例中，沿著鰭片103的個別側壁和在鰭片103上方形成虛擬閘極堆疊。如本文所述，虛擬閘極堆疊是用於替代閘極製程。虛擬閘極堆疊延伸的縱向垂直於鰭片103個別的縱向。虛擬閘極堆疊包括沿著鰭片103且在鰭片103上的第一界面介電質107、第一界面介電質107上方的虛擬閘極109和虛擬閘極109上方的遮罩111。
第一界面介電質107可以包括或可以是氧化矽、氮化矽、類似者或上述的多層。虛擬閘極109可以包括或可以是矽(例如多晶矽)或其他材料。遮罩111可以包括或 可以是氮化矽、氮氧化矽、碳氮化矽、類似者或上述的組合。可以藉由例如任何可接受的沉積技術依序沉積或形成虛擬閘極堆疊的第一界面介電質107、虛擬閘極109和遮罩111的材料層，且接著使用例如光刻和一或多個蝕刻製程將材料層圖案化成虛擬閘極堆疊。
第1圖進一步繪示後續圖式中使用的參考截面。截面A-A是沿著例如相對的源極/汲極區域之間的鰭片103的通道的平面。第2圖至第7圖繪示在示例方法製程中的多個階段對應於截面A-A的截面圖。第2圖繪示第1圖的中間結構在截面A-A的截面圖。
第3圖繪示形成閘極間隔物301、源極/汲極區域303、接觸蝕刻停止層(contact etch stop layer，CESL)305和第一層間介電質(interlayer dielectric，ILD)307。沿著虛擬閘極堆疊的側壁(例如第一界面介電質107、虛擬閘極109和遮罩111的側壁)和在鰭片103上方形成閘極間隔物301。形成閘極間隔物301可以例如是藉由共形沉積且各向異性蝕刻閘極間隔物301的一或多個層。閘極間隔物301的一或多個層可以包括或可以是氮化矽、氮氧化矽、氮化碳、類似者、上述的多層或上述的組合。
在形成閘極間隔物301之後，藉由蝕刻製程在虛擬閘極堆疊的相對側上的鰭片103中形成凹槽(例如，使用虛擬閘極堆疊和閘極間隔物301作為遮罩)。藉由適當的磊晶的生長或沉積製程在凹槽中形成源極/汲極區域 303。源極/汲極區域303可以包括或可以是矽鍺、碳化矽、矽磷、矽碳磷、純鍺或實質上純鍺、III-V族化合物半導體、II-VI族化合物半導體或類似者。在其他實施例中，可以省略凹陷和磊晶的生長，且可以藉由在鰭片103中佈植摻雜劑以及使用虛擬閘極堆疊和閘極間隔物301作為遮罩來形成源極/汲極區域303。
在形成源極/汲極區域303之後，藉由適當的沉積製程共形沉積接觸蝕刻停止層305在源極/汲極區域303的表面、閘極間隔物301的側壁和頂表面、遮罩111的頂表面和隔離區域105的頂表面上。一般而言，蝕刻停止層(etch stop layer，ESL)可以在形成例如接觸或通孔時提供停止蝕刻製程的機制。蝕刻停止層可以由介電質材料所形成，此介電質材料與鄰近的層或組件具有不同的蝕刻選擇性。接觸蝕刻停止層305可以包括或可以是氮化矽、碳氮化矽、碳氧化矽、碳氮化物、類似者或上述的組合。
接著藉由適當的沉積製程在接觸蝕刻停止層305上沉積第一層間介電質307。第一層間介電質307可以包括或可以是二氧化矽、低介電常數介電質材料(例如具有介電常數低於二氧化矽的材料)、氮氧化矽、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、硼矽酸鹽玻璃(borosilicate glass，BSG)、硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、未摻雜的矽酸鹽玻璃(undoped silicate glass，USG)、氟矽酸鹽玻璃(fluorinated silicate glass，FSG)、有機矽酸 鹽玻璃(organosilicate glass，OSG)、SiOxCy、矽碳材料、上述的化合物、上述的複合物、類似者或上述的組合。
在第4圖中，可以執行例如CMP的平坦化製程，以齊平第一層間介電質307和接觸蝕刻停止層305的頂表面與虛擬閘極109的頂表面。藉由一或多個蝕刻製程移除虛擬閘極109和第一界面介電質107。替代閘極結構形成在移除虛擬閘極堆疊所形成的凹槽中。如所繪示，替代閘極結構包括第二界面介電質401、閘極介電層403、一或多個可選的共形層405和閘極導電填充材料407。第二界面介電質401形成在沿著通道區域的鰭片103的側壁和頂表面上。第二界面介電質401可以例如是第一界面介電質107(如果未移除)、熱氧化或化學氧化鰭片103所形成的氧化物(例如氧化矽)，及/或氧化物(例如氧化矽)、氮化物(例如氮化矽)及/或其他介電層。
可以共形沉積閘極介電層403在移除虛擬閘極堆疊所形成的凹槽中(例如，在隔離區域105和第二界面介電質401的頂表面及閘極間隔物301的側壁上)，以及共形沉積在第一層間介電質307、接觸蝕刻停止層305和閘極間隔物301的頂表面上。閘極介電層403可以是或可以包括氧化矽、氮化矽、高介電常數介電質材料、上述的多層或其他介電質材料。高介電常數介電質材料可以包括鉿(Hf)、鋁(Al)、鋯(Zr)、鑭(La)、鎂(Mg)、鋇(Ba)、鈦(Ti)、鉛(Pb)的金屬氧化物或金屬矽酸鹽、上述的多層 或上述的組合。
接著，可以在閘極介電層403上共形(如果多於一層，則可以依序)沉積一或多個可選的共形層405。一或多個可選的共形層405可以包括一或多個阻障層及/或覆蓋層和一或多個功函數調整層。一或多個阻障層及/或覆蓋層可以包括鉭及/或鈦的氮化物、氮化矽、碳氮化物及/或鋁氮化物，或者鎢的氮化物、碳氮化物及/或碳化物，或者類似者或上述的組合。一或多個功函數調整層可以包括或可以是鈦及/或鉭的氮化物、氮矽化物、碳氮化物、鋁氮化物、鋁氧化物及/或鋁碳化物，或者鎢的氮化物、碳氮化物及/或碳化物，或者鈷、鉑、類似者或上述的組合。
閘極導電填充材料407形成在一或多個可選的共形層405(如果實施的話，例如一或多個功函數調整層)及/或閘極介電層403上方。閘極導電填充材料407可以填充移除虛擬閘極堆疊所形成的剩餘凹槽。閘極導電填充材料407可以是或可以包括含金屬材料，例如鎢、鈷、鋁、釕、銅、上述的多層、上述的組合或類似者。藉由例如CMP移除第一層間介電質307、接觸蝕刻停止層305和閘極間隔物301的頂表面上方的部分閘極導電填充材料407、一或多個可選的共形層405和閘極介電層403。因此可以形成第4圖中所繪示的替代閘極結構，包括閘極導電填充材料407、一或多個可選的共形層405、閘極介電層403和第二界面介電質401。
在第5圖中，沉積蝕刻停止層501在第一層間介 電質307、接觸蝕刻停止層305、閘極間隔物301和替代閘極結構上方。蝕刻停止層501可以包括或可以是氮化矽、碳氮化矽、碳氮化物、類似者或上述的組合。在一些實施例中，蝕刻停止層501具有在約20Å至約500Å的範圍中的第一厚度Th1，例如約200Å。
第二層間介電質503沉積在蝕刻停止層501上方。第二層間介電質503可以包括或可以是二氧化矽、低介電常數介電質材料、氮氧化矽、PSG、BSG、BPSG、USG、FSG、OSG、SiOxCy、矽碳材料、上述的化合物、上述的複合物、類似者或上述的組合。在一些實施例中，第二層間介電質503具有在約20Å至約500Å的範圍中的第二厚度Th2。在一些實施例中，可以不實施蝕刻停止層501，而第二層間介電質503可以直接沉積在第一層間介電質307、接觸蝕刻停止層305、閘極間隔物301和替代閘極結構上。
接著穿過第二層間介電質503和蝕刻停止層501形成第一開口505，以暴露至少一部分的替代閘極結構。可以使用例如光刻和一或多個蝕刻製程來圖案化第二層間介電質503和蝕刻停止層501的第一開口505。
在第6圖中，導電特徵601形成在第一開口505中。在一些實施例中，導電特徵601直接形成在第一開口505中，從而在未使用任何黏附層及/或阻障層介於導電特徵601與替代閘極結構之間的情況下連接替代閘極結構。導電特徵601生長在閘極導電填充材料407的頂表面上， 逐漸從的底部自下而上(bottom-up)填充第一開口505。在填充第一開口505之後，導電特徵601過填充第一開口505而形成過填充部分603。過填充部分603位於第二層間介電質503的頂表面上方。過填充部分603一般而言具有直徑大於第一開口505的直徑。自下而上的形成使得導電特徵601和閘極導電填充材料407之間直接連接，因此可以減少連接電阻。自下而上的填充也可以減少不期望的缺陷，例如空洞(void)或接縫(seam)。舉例而言，自下而上的形成可以減少第一開口505過早封閉的可能性，從而可以避免空洞或接縫。
在一些實施例中，在第一開口505中沉積導電特徵601可以藉由化學氣相沉積(chemical vapor deposition，CVD)、選擇性原子層沉積(atomic layer deposition，ALD)、化學鍍(electroless deposition，ELD)、電鍍、物理氣相沉積(physical vapor deposition，PVD)或其他沉積技術。在一些實施例中，藉由PVD濺鍍實現自下而上的形成導電特徵601。在其他實施例中，當在導電表面上方執行化學氣相沉積生長時，使用介電質表面上的自對準單層(self-alignment monolayer，SAM)抑制物質來實現自下而上的形成導電特徵601。在一些實施例中，導電特徵601可以是或可以包括鎢(W)、鈷(Co)、銅(Cu)、釕(Ru)、鋁(Al)、金(Au)、銀(Ag)、上述的合金、類似者或上述的組合。
第7圖繪示一旦沉積導電特徵601(例如，未使用 任何黏附層或阻障層)之後，可以執行第一佈植製程701以造成導電特徵601和第二層間介電質503之間的壓縮，從而封閉缺乏黏附層或阻障層可能造成的任何間隙。特定而言，第7圖根據一些實施例示意性展示第一佈植製程701的結果。第一佈植製程701可以用於例如刪減或減少位於導電特徵601和環繞的介電質材料(例如第二層間介電質503和蝕刻停止層501)之間的任何間隙。在一些實施例中，在形成導電特徵601之後，藉由第一佈植製程701朝向介電質材料(例如第二層間介電質503和蝕刻停止層501)投射一或多個種類的中性元素(neutral element)的離子束。在一些實施例中，將中性元素佈植進第二層間介電質503和蝕刻停止層501，以修改第二層間介電質503和蝕刻停止層501的物理特性(例如體積和應力)，但不會顯著改變佈植在期望深度和期望濃度的一或多個種類的中性元素，從而封閉從多層的頂表面到導電特徵601下方層的路徑。在一些實施例中，一或多個種類的中性元素包括鍺(Ge)、氬(Ar)、矽(Si)或其他元素，此元素具有原子體積大於中性元素佈植進的材料。
為了獲得一或多個中性元素，首先選擇中性元素前驅物。在使用鍺(Ge)作為中性元素的實施例中，可以使用含鍺離子前驅物作為來源。例如，在一些實施例中，含鍺前驅物可以是四氟化鍺(GeF4)。然而，可以使用任何適合的離子前驅物。
另外，更仔細參考使用四氟化鍺的實施例，四氟化 鍺可以是天然狀態(natural state)(例如天然氣體(natural gas))或濃縮狀態(concentrated state)兩者任一。舉例而言，當使用天然氣體時，天然氣體可包括具有不同同位素(例如70Ge、72Ge、73Ge、74Ge、76Ge或類似者)範圍的濃度輪廓(concentration profile)703。在這樣的實施例中，天然氣體包括同位素74Ge的濃度大於同位素72Ge的濃度。例如，天然氣體可以具有鍺同位素比例是約20.52%的同位素70Ge(例如約21%)、約27.45%的同位素72Ge(例如約27%)、約7.76%的同位素73Ge(例如約8%)、約36.52%的同位素74Ge(例如約36%)和約7.75%的同位素76Ge(約8%)。
然而，當使用越濃縮的狀態時(由於砷化物質量體積非常接近同位素74Ge，通常是避免砷化物汙染)，可以相對於其他同位素而增加同位素72Ge濃度，因此形成更濃縮、強化(enriched)的氣體。可選的強化氣體萃取同位素72Ge，造成比天然氣體中的同位素72Ge更高濃度的同位素72Ge。例如，Ge中的同位素72Ge的比例是約51%。
當然，儘管上述使用鍺前驅物作為前驅物氣體，這僅是作為示例而非試圖限制本公開。相對地，當期望其他適合的離子源(例如Ar、Si或類似者)時，可以使用其他適合的前驅物以獲得期望的離子。任何適合的前驅物都可以被使用。
根據一些實施例，佈植進第二層間介電質503和蝕刻停止層501的物質導致第二層間介電質503和蝕刻停 止層501膨脹。這樣的膨脹可能發生在所有方向，從而引發導電特徵601和第二層間介電質503及/或蝕刻停止層501之間的界面的壓縮以封閉介於上述之間的任何間隙。膨脹可以沿著深度方向發生。在一些實施例中，可以測量沿著深度方向的膨脹以標明膨脹總量，從而判斷導電特徵601與第二層間介電質503和蝕刻停止層501之間的壓縮。
第7圖進一步繪示濃度輪廓703(只在鄰近導電特徵601的位置)，其中濃度輪廓703是鍺(Ge)佈植示例中沿著第二層間介電質503和蝕刻停止層501的深度的離子佈植物質濃度輪廓。根據一些實施例，濃度輪廓703代表離子物質佈植的百分比。根據一些實施例，藉由調整離子佈植器的閥門(valve)開口(參考例如下方關於第8圖所述的離子佈植)和增加佈植到第一射束電流(beam current)等級的離子的射束電流，可以將所佈植的同位素的百分比調整至期望第一佈植製程701執行佈植的濃度輪廓。離子佈植器和佈植製程在下文將提供進一步的細節。
第8圖繪示可以用於佈植中性離子的離子佈植器800和第一佈植製程701。在特定的實施例中，為了執行第一佈植製程701，半導體基板101放置在離子佈植器800中。在一實施例中，離子佈植器800包括離子源頭站(source and head station)801、分析磁鐵單元(analyzer magnet unit，AMU)803、同位素控制閥門809中的孔徑831、校正磁鐵(corrector magnet)837、 末端站811和晶圓固持單元813。離子佈植器800可以進一步包括可選加的單元(例如直線加速器、聚斂元件(convergence elements)或類似者)和控制器以控制離子佈植器800的操作。根據一些實施例，第8圖進一步繪示穿過孔徑831的截線B-B和孔徑831的截面圖。
離子源頭站801從期望的離子前驅物(例如，天然氣體狀態或濃縮狀態兩者任一的四氟化鍺)生成離子束817。然而，離子源頭站801生成的離子具有一系列的電荷質量(charge-to-mass)比且只有特定範圍內的離子適合進行佈植，離子束817被導向分析磁鐵單元803以獲得同調離子束(coherent ion beam)819。分析磁鐵單元803電磁性分離具有期望電荷質量比而可用於佈植的離子以及具有非期望電荷質量比的離子。一旦獲得具有適合電荷質量比的同調離子束819，將同調離子束819送至同位素控制閥門809。
為了進一步增強和控制同調離子束819的分散度以形成佈植離子束820，同調離子束819穿過同位素控制閥門809。在一實施例中，同位素控制閥門809包括孔徑831，且孔徑831具有可調整的寬度而可用於調整同調離子束819的強度。例如，孔徑831可以包括可移動板833(例如，掃描器、能量解析縫(energy resolving slit)、質量分析縫(mass analysis slits)或類似者)，使得可移動板833之間的空隙可以被調整，從而允許調整射束電流強度。根據一些實施例，可移動板833之間的空 隙可以是在約0英吋和約10英吋的範圍中的第一距離D1。然而，可以使用任何適合的距離。例如，在特定的實施例中，可以使用介於約0英吋和約2.5英吋之間的第一距離D1執行第一佈植製程701。然而，可以使用任何適合的距離。
根據一些實施例，一旦同調離子束819穿過同位素控制閥門809，佈植離子束820移動至可用於同位素控制閥門809和末端站811之間的校正磁鐵837。校正磁鐵837用於將佈植離子束820的路徑重新引導和彎曲至期望的最終位置(例如半導體基板101)。然而，可以使用其他適合的組件。
一旦佈植離子束820經過同位素控制閥門809的修飾及/或校正磁鐵837的重新導向，佈植離子束820被導向末端站811。末端站811容納晶圓固持單元813，而晶圓固持單元813固持將佈植來自佈植離子束820的離子的半導體基板101。晶圓固持單元813用於移動半導體基板101相對於佈植離子束820的位置，從而可以使用佈植離子束820照射半導體基板101的不同區域。舉例而言，晶圓固持單元813可以包括兩個馬達(未示出)，其中馬達可以用於在至少兩個方向上控制半導體基板101相對於佈植離子束820的位置，例如x方向和y方向。
然而，本領域技術人員應理解，相對於佈植離子束820移動半導體基板101僅是使用佈植離子束820照射半導體基板101的不同區域的一種方法。也可以使用其他適 合的方法，例如沿著佈植離子束820的路徑使用偏轉電極(deflection electrode)以轉變佈植離子束820相對於半導體基板101的方向而非相對於佈植離子束820移動半導體基板101、使用多晶圓轉動系統以依序照射多個晶圓，或者使用角度佈植方法。這些方法和使用佈植離子束820照射半導體基板101的不同部分的任何其他適合方法也包含在本公開的範圍內。
另外，儘管詳細描述了離子佈植器800的數個部件，這些部件的描述僅是示例性且非意圖限制本公開，應可以使用任何適合的部件。例如，在一些實施例中，可選加的直線加速器可以配置於分析磁鐵單元803和同位素控制閥門809之間。當同調離子束819穿過可選加的直線加速器時，可選加的直線加速器用於給予額外的能量至同調離子束819。可選加的直線加速器使用產生電磁場的一系列電極(未示出)給予額外的能量，當同調離子束819穿過電磁場時，電磁場加速同調離子束819。可選加的直線加速器可以時間週期性變化電磁場，或者可以調整電磁場相位以調節具有不同的原子序和不同初速的離子。
在其他實施例中，可選加的聚斂單元也可以配置於分析磁鐵單元803和同位素控制閥門809之間。在使用可選加的直線加速器的實施例中，聚斂單元可以配置於可選加的直線加速器和同位素控制閥門809之間。可選加的聚斂單元用於修改同調離子束819的收斂性和發散性。到達可選加的聚斂單元的同調離子束819是實質上平行的離子 束。在一實施例中，可選加的聚斂單元包括一或多個(例如三個)多極透鏡(multipole lens)以修改同調離子束819的收斂性和發散性，例如均勻度多極透鏡和準直(collimator)多極透鏡。然而，可以使用任何適合數量和類型的透鏡。
控制器(第8圖中未特別繪示)用於在操作期間控制離子佈植器800的操作參數。可以使用硬體或軟體任一來實施控制器，且參數可以寫死(hardcoded)或透過輸入端輸進控制器。控制器可以用於儲存和控制有關操作離子佈植器800的參數，例如期望的離子束電流、供應至分析磁鐵單元803的電流、對同位素控制閥門809的控制、供應至校正磁鐵837的電流和類似者。另外，控制器也可以用於控制晶圓固持單元813，且更具體是晶圓固持單元813的馬達速度，因此可以控制半導體基板101相對於佈植離子束820的速度。
在第一佈植製程701期間，離子源頭站801使用前驅物材料產生離子束817。在天然氣體(例如具有同位素74Ge的天然分佈的四氟化鍺)作為前驅物的一實施例中，可以在約2keV至約50keV的範圍中的能量等級執行第一佈植製程701，且劑量等級在約每平方公分1×1014原子數量(counts/cm2)至約1×1016 counts/cm2的範圍中。另外，可以在介於約0°和約80°之間的傾斜角度執行第一佈植製程701，且可以在介於約-100℃和約500℃之間的溫度執行。然而，可以使用任何適合的製程參數。
另外，藉由增加和減少第一距離D1(例如，打開和關閉閥門)，可以良好地控制期望同位素(例如鍺同位素)佈植進結構中的精確分佈。在一些應用中，可以針對第一佈植製程701調整閥門開口，允許同位素72Ge濃度百分比的輪廓調整至介於約48.5%和約98.7%之間。在特定的實施例中，可以針對第一佈植製程701將閥門開口調整成介於約0英吋和約2.5英吋之間，以達到Ge的同位素(70Ge/72Ge/73Ge/74Ge/76Ge)之間的不同比例。藉由調整Ge的同位素的比例，也可以調整(例如增加)射束電流(例如總佈植電荷除以佈植時間)，例如將射束電流調整至介於約6.75mA和約12.5mA之間(例如約9mA)。
例如，在特定的實施例中，使用天然氣體作為離子源且具有約0.35英吋的第一距離D1，第一同位素輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約0.09%的同位素70Ge、98.69%的同位素72Ge(同位素72Ge的不純度大於90%)、1.1%的同位素73Ge、0.11%的同位素74Ge和檢測不到數量的同位素76Ge。在使用天然鍺氣作為離子源且具有約0.5英吋的第一距離D1的一實施例中，第二輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約0.13%的同位素70Ge、83.7%的同位素72Ge、16.04%的同位素73Ge、0.13%的同位素74Ge和檢測不到數量的同位素76Ge。在使用天然鍺氣作為離子源且具有約0.7英吋的第一距離D1的一實施例中，第三輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約0.21%的同位素70Ge、 81.72%的同位素72Ge、17.84%的同位素73Ge、0.22%的同位素74Ge和檢測不到數量的同位素76Ge。在使用天然鍺氣作為離子源且具有約0.9英吋的第一距離D1的一實施例中，第四輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約0.33%的同位素70Ge、81.23%的同位素72Ge、17.97%的同位素73Ge、0.47%的同位素74Ge和檢測不到數量的同位素76Ge。在使用天然鍺氣作為離子源且具有約1.1英吋的第一距離D1的一實施例中，第五輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約0.69%的同位素70Ge、68.83%的同位素72Ge、14.63%的同位素73Ge、15.84%的同位素74Ge和0.01%的同位素76Ge。在使用天然鍺氣作為離子源且具有約1.3英吋的第一距離D1的一實施例中，第六輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約19.7%的同位素70Ge、54.21%的同位素72Ge、11.77%的同位素73Ge、14.31%的同位素74Ge和檢測不到數量的同位素76Ge。在使用天然鍺氣作為離子源且具有約1.5英吋的第一距離D1的一實施例中，第七濃度輪廓可以包括鍺劑量(atom/cm2)分佈的比例是約28.22%的同位素70Ge、48.47%的同位素72Ge、10.48%的同位素73Ge、12.82%的同位素74Ge和檢測不到數量的同位素76Ge。然而，可以使用任何適合的離子源且可以佈植任何適合的輪廓。
另外，在一些實施例中，佈植中性離子以外的活性離子可以帶來益處。在這樣的實施例中，可以在佈植中性 元素(例如鍺)的同時，使用例如GeF4的活性離子源氣體佈植例如砷化物的活性離子。然而，可以使用任何適合的離子和其任何的組合。
第9A圖繪示在使用天然氣體和使用強化氣體兩者佈植鍺離子的期間，可用於分析磁鐵單元803的不同鍺同位素的峰值與射束電流(mA為單位)的關係圖表。例如，在此圖表中，使用強化氣體作為第一佈植製程701的離子源的實施例在第9A圖中標示為參考數字901。使用天然氣體作為第一佈植製程701的離子源的實施例在第9A圖中標示為參考數字903。
另外，從第9A圖中可得知，無論使用何種鍺氣體源都是相同量的砷化物。因此，在砷化物汙染不是嚴重問題時(例如，如本文所述的介電質特性修飾製程中)的實施例中，藉由修改閥門開口可以使用天然氣體前驅物(具有較少量的同位素72Ge和較大量的同位素74Ge)，而無須使用強化氣體。這樣的使用方式允許整體上更高的射束電流，從而允許使用較低成本的前驅物(例如天然氣體前驅物)達成整體上更高的產量。第9B圖繪示在使用天然氣體前驅物佈植期間，不同鍺同位素的鍺圖譜峰濃度(peak concentration)佈植與射束電流(以mA/cm為單位)的關係圖表。
第9C圖繪示在佈植製程期間的射束電流與閥門開口的關係圖表。在使用約0.35英吋的第一閥門開口的實施例中，可以使用約6.5mA的第一射束電流。在使用約 0.5英吋的第二閥門開口的實施例中，可以使用約7.25mA的第二射束電流。在使用約0.7英吋的第三閥門開口的實施例中，可以使用約8.0mA的第三射束電流。在使用約0.9英吋的第四閥門開口的實施例中，可以使用約8.5mA的第四射束電流。在使用約1.1英吋的第五閥門開口的實施例中，可以使用約9.5mA的第五射束電流。在使用約1.3英吋的第六閥門開口的實施例中，可以使用約11。.25mA的第六射束電流。在使用約1.5英吋的第七閥門開口的實施例中，可以使用約12.5mA的第七射束電流。
根據一些實施例，第9D圖繪示在使用約1.1英吋的閥門開口的佈植製程中，鍺佈植濃度輪廓與Si基板中佈植深度的關係圖表。在一實施例中，同位素70Ge的第一濃度輪廓可以介於約每立方公分1.5E18原子數量(atoms/cm3)和約1.5E17 atoms/cm3之間，同位素72Ge的第二濃度輪廓可以介於約1.5E20 atoms/cm3和約1.5E18 atoms/cm3之間，同位素73Ge的第三濃度輪廓可以介於約1.75E19 atoms/cm3和約1.75E18 atoms/cm3之間，同位素74Ge的第四濃度輪廓可以介於約1.75E19 atoms/cm3和約1.75E18 atoms/cm3之間，且同位素76Ge的第五濃度輪廓可以介於檢測不到的數量和約1.0E17 atoms/cm3之間。
參考回第7圖，一旦完成佈植，第7圖進一步繪示線705，其中線705標示隨後的CMP製程(下文進一步 描述)停止的深度層級。在平坦化製程期間，線705以下的部分第二層間介電質503保持在裝置中，而移除線705以上的部分第二層間介電質503。在一些實施例中，第一佈植製程701經設計，使得峰濃度位置在線705以上的深度層級。這樣的配置可以確保與CMP漿料(slurry)反應的部分第二層間介電質503具有朝向導電特徵601的高壓縮應力，用以隔斷漿料進入下方層的路徑，從而避免非期望的損壞。
導電特徵601比第二層間介電質503具有更密的結晶結構，使佈植物質更難穿透導電特徵601。因此，和第二層間介電質503相比，佈植物質集中在導電特徵601中較淺的深度。在一些實施例中，導電特徵601中的大部分佈植物質位於線705以上，因此可以被平坦化製程移除。
另外，一旦執行第一佈植製程701，可選擇執行熱退火。為了調整在佈植層中的結晶結構和減少第一佈植製程701導致的損壞，可以選擇執行熱退火。
在第10圖中，形成阻障層1001在導電特徵601和未被導電特徵601覆蓋的第二層間介電質503的剩餘部分上方。阻障層1001可以是或可以包括氮化鈦、氧化鈦、氮化鉭、氧化鉭、類似者或上述的組合，且可以藉由ALD、CVD或其他適合的沉積技術沉積而成。接著形成毯覆導電層1003在阻障層1001上方。毯覆導電層1003可以填充第二層間介電質503中未繪示於圖式的其他凹槽或開口。 在一些實施例中，可以藉由CVD、ALD、ELD、PVD、電鍍或其他適合的沉積技術來沉積毯覆導電層1003。在一些實施例中，毯覆導電層1003可以是或可以包括鎢(W)、鈷(Co)、銅(Cu)、釕(Ru)、鋁(Al)、金(Au)、銀(Ag)、上述的合金、類似者或上述的組合。在一些實施例中，毯覆導電層1003和導電特徵601可以包括相同的材料。毯覆導電層1003在CMP製程的條件下也可以呈現基板表面。
在第11圖中，執行例如CMP的平坦化製程，以移除毯覆導電層1003、阻障層1001、第二層間介電質503和導電特徵601的多餘部分直到線705的位置。在一些實施例中，在平坦化製程之後，第二層間介電質503的剩餘部分具有在約2nm至約50nm的範圍中的第三厚度Th3，例如約15nm。由於第二層間介電質503和蝕刻停止層501壓向導電特徵601，可以避免CMP漿料穿透至導電特徵601周圍的間隙而造成下方層損壞。
根據一些實施例，第11圖進一步繪示濃度輪廓703在平坦化製程之後鄰近導電特徵601的剩餘部分。在一些實施例中，第二層間介電質503和蝕刻停止層501具有隨深度下降的佈植物質濃度輪廓。具體而言，在平坦化製程之後，從第二層間介電質503和蝕刻停止層501的剩餘部分中的佈植物質峰濃度朝向半導體基板101中的下層逐漸減少佈植物質濃度輪廓，其中佈植物質峰濃度接近第二層間介電質503的剩餘部分的頂表面。在一些實施例中， 第二層間介電質503在第二層間介電質503的頂表面具有佈植物質濃度(例如Ge濃度)在約1E19 atoms/cm3至約1E20 atoms/cm3的範圍中，而蝕刻停止層501具有佈植物質濃度(例如Ge濃度)在約1E20 atoms/cm3至約1E21 atoms/cm3的範圍中。然而，可以使用任何適合的濃度。
儘管本文所述的實施例是關於在形成導電特徵601期間佈植進第二層間介電質503和蝕刻停止層501(例如，使用離子進行介電質處理)，本文所述的第一佈植製程701可以用於任何適合的材料修飾應用中的使用中性元素(例如Ge、Ar、Si或類似者)的離子佈植。例如，第一佈植製程701可以用於其他介電質處理、金屬處理、預非晶化離子佈植、後矽化物佈植或類似者。可以使用任何適合的方法。
本公開提供使用第一佈植製程701在介電層中形成導電特徵的方法。實施本文揭示的第一佈植製程701可以使用增大的閥門開口允許以增加的射束電流執行佈植，而增加的射束電流進一步允許使用天然氣體離子前驅物作為離子前驅物的另一種選擇。透過使用較大的解析孔徑(resolving aperture)來修改鍺同位素比例，從而可以增強離子束的整體射束電流。因此，可以移除先前使用天然氣體前驅物的限制(以往使用強化前驅物來改善)，從而可以使用天然氣體前驅物而達到降低成本。此外，透過增加射束電流，可以在短時間內執行佈植至期望的深度，因 此可以進一步節省成本和縮短製造時間。
根據本公開的一實施例，一種製造半導體裝置的方法包括以下步驟。從第一前驅物產生第一離子束。使第一離子束穿過閥門間隙以產生第一佈植離子束，第一佈植離子束具有第一比例的同位素，閥門間隙具有第一距離。將閥門間隙的第一距離調整成不同於第一距離的第二距離。從第一前驅物產生第二離子束。使第二離子束穿過具有第二距離的閥門間隙以產生第二佈植離子束，第二佈植離子束具有第二比例的同位素，第二比例不同於第一比例。在一實施例中，第一前驅物具有同位素74Ge的濃度大於同位素72Ge的濃度。在一實施例中，在第一離子束穿過閥門間隙之後，第一佈植離子束具有同位素72Ge的濃度輪廓介於且包含48.5%和98.7%之間。在一實施例中，方法進一步包括佈植同位素，其中佈植同位素的劑量介於約每平方公分1×1014原子數量(atoms per cm2)和每平方公分1×1016原子數量之間。在一實施例中，方法進一步包括佈植同位素，其中佈植同位素的能量介於約2keV和約50keV之間。在一實施例中，方法進一步包括使用在大於0度至約80度的範圍中的傾斜角度佈植同位素。在一實施例中，方法進一步包括在介於約-100℃和約500℃之間的溫度下佈植同位素。
根據本公開的另一個實施例，一種製造半導體裝置的方法包括以下步驟。從鍺的天然氣體源形成離子束。使離子束穿過閥門中的開口，開口的寬度介於約0.35英吋和 1.5英吋之間。在離子束穿過之後，使用介於約6.75mA和約12.5mA之間的射束電流將離子束引導至半導體晶圓。在一實施例中，在離子束穿過之後，離子束包括同位素72Ge的濃度輪廓介於且包含48.5%和98.7%之間。在一實施例中，離子束進一步包括砷化物。在一實施例中，引導離子束使離子佈植的劑量介於約每平方公分1×1014原子數量和每平方公分1×1016原子數量之間。在一實施例中，引導離子束使離子佈植的能量介於約2keV和約50keV之間。在一實施例中，引導離子束使離子佈植的傾斜角度在大於0度至約80度的範圍中。在一實施例中，引導離子束使離子佈植的溫度介於約-100℃和約500℃之間。
根據又另一個實施例，一種製造半導體裝置的方法包括以下步驟。在電晶體的源極/汲極區域和閘極上方沉積蝕刻停止層。在蝕刻停止層上方形成層間介電質。形成穿過層間介電質和蝕刻停止層的開口，開口暴露電晶體的導電區域。在開口中沉積導電填充材料。將鍺離子佈植進層間介電質，其中佈植鍺離子所使用的離子束具有同位素74Ge的濃度大於同位素72Ge的濃度，且其中離子束穿過介於0.35英吋和約1.1英吋之間的閥門孔徑。在一實施例中，方法進一步包括在佈植鍺離子之後執行熱退火。在一實施例中，佈植鍺離子的溫度介於約-100℃和約500℃之間。在一實施例中，佈植鍺離子包括佈植具有濃度輪廓介於且包含68.8%和98.7%之間的同位素72Ge。在一實 施例中，佈植鍺離子的劑量介於約每平方公分1×1014原子數量和每平方公分1×1016原子數量之間。在一實施例中，佈植鍺離子的能量介於約2keV和約50keV之間。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
101:半導體基板
103:鰭片
301:閘極間隔物
303:源極/汲極區域
305:接觸蝕刻停止層
307:第一層間介電質
401:第二界面介電質
403:閘極介電層
405:共形層
407:閘極導電填充材料
501:蝕刻停止層
503:第二層間介電質
601:導電特徵
703:濃度輪廓
705:線
72Ge,73Ge,74Ge,76Ge:同位素
Th1:第一厚度
Th3:第三厚度

Claims (10)

  1. 一種製造半導體裝置的方法，包括：從一第一前驅物產生一第一離子束；使該第一離子束穿過一閥門間隙以產生一第一佈植離子束，該第一佈植離子束具有多個同位素的一第一比例，該閥門間隙具有一第一距離；將該閥門間隙的該第一距離調整至一第二距離，該第二距離不同於該第一距離；從該第一前驅物產生一第二離子束；以及使該第二離子束穿過具有該第二距離的該閥門間隙以產生一第二佈植離子束，該第二佈植離子束具有該些同位素的一第二比例，該第二比例不同於該第一比例。
  2. 如請求項1所述之方法，其中該第一前驅物具有同位素74Ge的一濃度大於同位素72Ge的一濃度。
  3. 如請求項1所述之方法，其中該第一離子束穿過該閥門間隙之後，該第一佈植離子束具有同位素72Ge的一濃度輪廓介於且包含48.5%和98.7%之間。
  4. 如請求項1所述之方法，進一步包括佈植該些同位素，其中佈植該些同位素的一劑量介於每平方公分1×1014原子數量和每平方公分1×1016原子數量之間。
  5. 如請求項1所述之方法，進一步包括佈植該些同位素，其中佈植該些同位素的一能量介於2keV和50keV之間。
  6. 如請求項1所述之方法，進一步包括使用在大於0度至約80度的範圍中的一傾斜角度佈植該些同位素。
  7. 如請求項1所述之方法，進一步包括在介於-100℃和約500℃之間的溫度下佈植該些同位素。
  8. 一種製造半導體裝置的方法，包括：從鍺的一天然氣體源形成一離子束；使該離子束穿過一閥門中的一開口，該開口的一寬度介於0.35英吋和1.5英吋之間；以及在該離子束穿過之後，使用介於6.75mA和12.5mA之間的一射束電流將該離子束引導至一半導體晶圓。
  9. 一種製造半導體裝置的方法，包括：在一電晶體的一源極/汲極區域和一閘極上方沉積一蝕刻停止層；在該蝕刻停止層上方形成一層間介電質；形成穿過該層間介電質和該蝕刻停止層的一開口，該開口暴露該電晶體的一導電區域； 在該開口中沉積一導電填充材料；以及將多個鍺離子佈植進該層間介電質，其中佈植該些鍺離子所使用的一離子束具有同位素74Ge的一濃度大於同位素72Ge的一濃度，且其中該離子束穿過介於0.35英吋和1.1英吋之間的一閥門孔徑。
  10. 如請求項9所述之方法，其中佈植該些鍺離子包括佈植具有一濃度輪廓介於且包含68.8%和98.7%之間的同位素72Ge。
TW111114704A 2021-06-18 2022-04-18 製造半導體裝置的方法 TWI806555B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163212193P 2021-06-18 2021-06-18
US63/212,193 2021-06-18
US17/675,462 2022-02-18
US17/675,462 US20220406655A1 (en) 2021-06-18 2022-02-18 Semiconductor Devices and Methods of Manufacture

Publications (2)

Publication Number Publication Date
TW202314861A TW202314861A (zh) 2023-04-01
TWI806555B true TWI806555B (zh) 2023-06-21

Family

ID=83575162

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111114704A TWI806555B (zh) 2021-06-18 2022-04-18 製造半導體裝置的方法

Country Status (3)

Country Link
US (1) US20220406655A1 (zh)
CN (1) CN115206787A (zh)
TW (1) TWI806555B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558664B (zh) * 2010-08-18 2016-11-21 恩特葛瑞斯股份有限公司 富含同位素的含硼化合物及其製造和使用方法
TW201822262A (zh) * 2016-09-30 2018-06-16 美商艾克塞利斯科技公司 用過氧化氫作為主要摻雜物或吹洗氣體之共伴氣體的原位清潔，以最少化離子源中的碳沉積物
TWI685878B (zh) * 2015-10-29 2020-02-21 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013312B2 (en) * 2006-11-22 2011-09-06 Semequip, Inc. Vapor delivery system useful with ion sources and vaporizer for use in such system
US10600615B2 (en) * 2017-01-27 2020-03-24 Howard Hughes Medical Institute Enhanced FIB-SEM systems for large-volume 3D imaging
WO2019221812A1 (en) * 2018-05-17 2019-11-21 Entegris, Inc. Germanium tetraflouride and hydrogen mixtures for an ion implantation system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI558664B (zh) * 2010-08-18 2016-11-21 恩特葛瑞斯股份有限公司 富含同位素的含硼化合物及其製造和使用方法
TWI685878B (zh) * 2015-10-29 2020-02-21 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TW201822262A (zh) * 2016-09-30 2018-06-16 美商艾克塞利斯科技公司 用過氧化氫作為主要摻雜物或吹洗氣體之共伴氣體的原位清潔，以最少化離子源中的碳沉積物

Also Published As

Publication number Publication date
US20220406655A1 (en) 2022-12-22
TW202314861A (zh) 2023-04-01
CN115206787A (zh) 2022-10-18

Similar Documents

Publication Publication Date Title
TWI713152B (zh) 半導體裝置及其製造方法
TWI706451B (zh) 半導體製程方法及半導體結構
US20150255557A1 (en) Semiconductor device and method for manufacturing the same
TWI693634B (zh) 半導體裝置之製造方法
TW201901852A (zh) 半導體裝置之形成方法
US11990510B2 (en) Semiconductor device and manufacturing method thereof
TWI748173B (zh) 半導體結構及半導體結構的製造方法
TWI580042B (zh) 包含鰭片結構的半導體裝置及其製造方法
US11830947B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US11908695B2 (en) Replacement gate methods that include treating spacers to widen gate
TW201727908A (zh) 鰭式場效電晶體元件及其形成方法
US20150008537A1 (en) N-type mosfet and method for manufacturing the same
TWI834903B (zh) 半導體裝置與其形成方法與鰭狀場效電晶體的形成方法
TWI806555B (zh) 製造半導體裝置的方法
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
TWI764255B (zh) 半導體元件及其製造方法
US11257911B2 (en) Sacrificial layer for semiconductor process
US20240282820A1 (en) Semiconductor device and manufacturing method thereof