TWI805173B - 具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器 - Google Patents

具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器 Download PDF

Info

Publication number
TWI805173B
TWI805173B TW111100659A TW111100659A TWI805173B TW I805173 B TWI805173 B TW I805173B TW 111100659 A TW111100659 A TW 111100659A TW 111100659 A TW111100659 A TW 111100659A TW I805173 B TWI805173 B TW I805173B
Authority
TW
Taiwan
Prior art keywords
source
drain
contact
drain region
drain contact
Prior art date
Application number
TW111100659A
Other languages
English (en)
Other versions
TW202240839A (zh
Inventor
凱爾 博斯
郭佳
傑瑞米 菲舍
史考特 夏柏德
Original Assignee
美商沃孚半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商沃孚半導體有限公司 filed Critical 美商沃孚半導體有限公司
Publication of TW202240839A publication Critical patent/TW202240839A/zh
Application granted granted Critical
Publication of TWI805173B publication Critical patent/TWI805173B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

一種基於氮化鎵之RF電晶體放大器包括：一半導體層結構，其包括一通道層上之一障壁層；第一源極/汲極區域及第二源極/汲極區域，其等位於該半導體層結構中；第一源極/汲極接點及第二源極/汲極接點，其等位於該各自第一源極/汲極區域及第二源極/汲極區域上；及一縱向延伸閘極指，其位於該第一源極/汲極接點與該第二源極/汲極接點之間。該第一源極/汲極接點及該第二源極/汲極接點各具有面向該閘極指之一內側壁及一對置外側壁。該第一源極/汲極區域自該第一源極/汲極接點之該內側壁之一下邊緣沿平行於由該半導體層結構之上表面界定之一平面延伸之一橫向軸線朝向該第二源極/汲極區域延伸一第一距離，且自該第一源極/汲極接點之該外側壁之一下邊緣遠離該第二源極/汲極區域延伸一第二較小距離。

Description

具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器
本文中描述之發明概念係關於微電子裝置，且更特定言之，係關於基於氮化鎵之射頻(「RF」)電晶體放大器。
需要高功率處置能力同時依高頻率(諸如傳統蜂巢式通信頻帶(0.5 GHz至2.7 GHz)、S頻帶(3 GHz)、X頻帶(10 GHz)、Ku頻帶(12 GHz至18 GHz)、K頻帶(18 GHz至27 GHz)、Ka頻帶(27 GHz至40 GHz)及V頻帶(40 GHz至75 GHz))操作之電路變得更加普遍。特定言之，現對用於放大(例如) 500 MHz及更高頻率(包含微波頻率)之RF信號之RF電晶體放大器之需求旺盛。此等RF電晶體放大器通常需要展現高可靠性、良好線性度及處置高輸出功率位準。
RF電晶體放大器可在矽或寬帶隙半導體材料中實施，諸如碳化矽(「SiC」)及III族氮化物材料。在本文中，術語「寬帶隙」係指具有大於1.40 eV之一帶隙之半導體材料。如本文中使用，術語「III族氮化物」係指在氮與元素週期表之III族元素(通常為鋁(Al)、鎵(Ga)及/或銦(In))之間形成之半導體化合物。術語亦係指三元及四元化合物，諸如AlGaN及AlInGaN。此等化合物具有其中1莫耳氮與總共1莫耳III族元素組合之經驗式。
基於矽之RF電晶體放大器通常使用橫向擴散金屬氧化物半導體(「LDMOS」)電晶體實施。矽LDMOS RF電晶體放大器可展現高線性度位凖且可相對製造便宜。基於III族氮化物之RF電晶體放大器通常實施為高電子遷移率電晶體(「HEMT」)且主要用於需要高功率及/或高頻率操作之應用中，其中LDMOS RF電晶體放大器可具有固有性能限制。
RF電晶體放大器可包含一或多個放大級，其中各級通常實施為一電晶體放大器。為增加輸出功率及電流處置能力，RF電晶體放大器通常以一「單位單元」組態實施，其中大量個別「單位單元」電晶體電並聯配置。一RF電晶體放大器可實施為一單一積體電路晶片或「晶粒」或可包含複數個晶粒。當使用多個RF電晶體放大器晶粒時，其等可串聯及/或並聯連接。
一基於III族氮化物之RF電晶體放大器之一個重要性能參數係導通操作期間之汲極至源極電阻(R ds-on)，其通常亦指稱「導通電阻」。導通電阻可影響RF電晶體放大器之各種性能參數，包含其功率附加效率。基於III族氮化物之RF電晶體放大器在裝置內亦具有包含汲極至源極電容(「C ds」)及閘極至汲極電容(「C gd」)之各種寄生本質電容。此等寄生本質電容亦影響RF電晶體放大器之性能。
圖1係一習知基於III族氮化物之RF電晶體放大器之一單位單元電晶體2之一示意性橫截面圖。如圖1中展示，單位單元2包含各形成於一半導體層結構50之一上表面上之一閘極接點22、一汲極接點24及一源極接點26，其中閘極接點22定位於汲極接點24與源極接點26之間。一第一層間絕緣層30使閘極接點22、汲極接點24及源極接點26彼此電隔離。一第二層間絕緣層32覆蓋閘極接點22，且一場板28形成於第二層間絕緣層32上。場板28可定位於閘極接點22與汲極接點24之間的區域中之半導體層結構50上方，且可與閘極接點22垂直重疊。在本文中，若垂直於一RF電晶體放大器之半導體層結構之頂面之一軸線與兩個元件相交，則RF電晶體放大器之一元件與另一元件「垂直重疊」。場板28可藉由在圖1之橫截面圖外部之一電連接來電連接至源極接點26。一鈍化層34覆蓋場板28。
半導體層結構50包含一基板52及在基板52上生長之複數個磊晶層。磊晶層至少包含一通道層54及一障壁層56。障壁層56可包括一適度摻雜n型半導體層且可包括一或多個層。一重摻雜汲極區域64形成於汲極接點24下方，且一重摻雜源極區域66形成於源極接點26下方。重摻雜汲極區域64及重摻雜源極區域66各形成於障壁層56中，且可視情況延伸至通道層54中。當閘極接點22、汲極接點24及源極接點26連接至適合直流偏壓電壓且一RF信號施加至閘極接點22時，二維電子氣(2DEG)在通道層54與障壁層56之間的一接面處誘發於通道層54中。2DEG充當允許源極區域66與汲極區域64之間導電之一高導電通道62。
根據本發明之實施例，提供RF電晶體放大器，其等包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一第二源極/汲極區域，其位於該半導體層結構中；一閘極指，其位於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線；一第一源極/汲極接點，其位於該第一源極/汲極區域上，該第一源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁；及一第二源極/汲極接點，其位於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。該第一源極/汲極區域自該第一源極/汲極接點之該內側壁之一下邊緣沿平行於由該半導體層結構之該上表面界定之一平面延伸之一橫向軸線朝向該第二源極/汲極區域延伸一第一距離，且自該第一源極/汲極接點之該外側壁之一下邊緣遠離該第二源極/汲極區域延伸一第二距離，其中該第一距離超過該第二距離。
在實例實施例中，該第一距離可超過該第二距離至少50%、至少100%、至少150%或至少200%。
在一些實施例中，該第二源極/汲極區域可沿該橫向軸線自該第二源極/汲極接點之該內側壁之一下邊緣朝向該第一源極/汲極接點延伸一第三距離，其中該第一距離超過該第三距離至少100%。
在一些實施例中，該第一源極/汲極區域可具有沿該橫向軸線之一第一寬度且該第二源極/汲極區域可具有沿該橫向軸線之一第二寬度，其中該第一寬度超過該第二寬度。
在一些實施例中，該第一距離與該第一源極/汲極接點之該內側壁之該下邊緣與沿該橫向軸線面向該第一源極/汲極接點之該閘極指之一側壁之一下邊緣之間的一距離之一比率至少為0.1。
在一些實施例中，該第一距離為至少0.3微米，且其中該第一源極/汲極區域之一摻雜密度為至少3×10 19個摻雜劑/cm 3。
在一些實施例中，其中該第一源極/汲極區域具有一最大深度之一位置更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。在此等實施例中，該第一源極/汲極區域之一峰值摻雜密度之一位置更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。
在一些實施例中，該第一源極/汲極區域係一汲極區域且該第一源極/汲極接點係一汲極接點。
在一些實施例中，該RF電晶體放大器可進一步包括在該閘極指之一上表面上方延伸之一場板，該場板電連接至該第一源極/汲極接點及該第二源極/汲極接點之一者。該第一源極/汲極區域可不與中介於該場板與該第一源極/汲極接點之一下表面之間的一第一平面相交，其中該第一平面垂直於該半導體層結構之一上表面且垂直於該橫向軸線。
根據本發明之進一步實施例，提供RF電晶體放大器，其等包含一半導體層結構，該半導體層結構包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙。第一源極/汲極區域及第二源極/汲極區域形成於該半導體層結構中。一閘極指提供於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線。一第一源極/汲極接點提供於該第一源極/汲極區域上，該第一源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。一第二源極/汲極接點提供於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。沿該第一源極/汲極區域之一上表面之一中心延伸之一第一縱向軸線比沿該第一源極/汲極接點之一下表面之一中心延伸之一第二縱向軸線更靠近該閘極指之一第一側壁。
在一些實施例中，沿該第二源極/汲極區域之一上表面之一中心延伸之一第三縱向軸線可與沿該第二源極/汲極接點之一下表面之一中心延伸之一第四縱向軸線橫向對準。
在一些實施例中，沿該第二源極/汲極區域之一上表面之一中心延伸之一第三縱向軸線可比沿該第二源極/汲極接點之一下表面之一中心延伸之一第四縱向軸線更靠近該閘極指之一第二側壁。
在一些實施例中，該第一源極/汲極區域可為一汲極區域且該第一源極/汲極接點可為一汲極接點。在此等實施例中，該第一源極/汲極區域可自該第一源極/汲極接點之該內側壁之一下邊緣朝向該閘極指延伸一第一距離且該第二源極/汲極區域可自該第二源極/汲極接點之該內側壁之一下邊緣朝向該閘極指延伸一第三距離，其中該第一距離超過該第三距離。
在一些實施例中，該第一源極/汲極區域之一峰值摻雜密度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。
在一些實施例中，該第一源極/汲極區域之一峰值摻雜密度之一位置可為至少3×10 19個摻雜劑/cm 3。
在一些實施例中，其中該第一源極/汲極區域具有一最大深度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。
根據本發明之進一步實施例，提供RF電晶體放大器，其等包含一半導體層結構，該半導體層結構包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙。第一源極/汲極區域及第二源極/汲極區域形成於該半導體層結構中。一閘極指提供於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線。一第一源極/汲極接點提供於該第一源極/汲極區域上，該第一源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。一第二源極/汲極接點提供於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。該第一源極/汲極區域之一上表面之一中心在一橫向方向上自該第一源極/汲極接點之一下表面之一中心偏移一第一量且該第二源極/汲極區域之一上表面之一中心在一橫向方向上自該第二源極/汲極接點之一下表面之一中心偏移不同於該第一量之一第二量。
在一些實施例中，該第二量可為零或接近為零。
在一些實施例中，該RF電晶體放大器可進一步包括該閘極指與該第一源極/汲極接點之間的該半導體層結構之該上表面上之一金屬間絕緣層，其中該第一源極/汲極區域之該上表面之該中心直接接觸該金屬間絕緣層。
在一些實施例中，該第一源極/汲極接點可為一汲極接點且該第一源極/汲極區域可為一汲極區域。在其他實施例中，該第一源極/汲極接點可為一源極接點且該第一源極/汲極區域可為一源極區域。
在一些實施例中，該第一源極/汲極區域沿一橫向軸線之一寬度可超過該第二源極/汲極區域沿該橫向軸線之一寬度。
在一些實施例中，該第一源極/汲極區域之一峰值摻雜密度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。
在一些實施例中，該第一源極/汲極區域之一上表面之一內邊緣可與該第一源極/汲極接點之該內側壁之一下邊緣相距0.3微米至0.7微米之間。在此等實施例中，該第一源極/汲極區域之一上表面之一外邊緣可與該第一源極/汲極接點之一外側壁之該下邊緣相距小於0.2微米。
在一些實施例中，其中該第一源極/汲極區域具有一最大深度之一位置可更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。
根據本發明之進一步實施例，提供RF電晶體放大器，其等包含一半導體層結構，該半導體層結構包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙。第一源極/汲極區域及第二源極/汲極區域形成於該半導體層結構中。一閘極指提供於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線。一第一源極/汲極接點提供於該第一源極/汲極區域上，該第一源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。一第二源極/汲極接點提供於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。提供直接接觸該半導體層結構之一絕緣層，其包含在該第一源極/汲極接點與該閘極指之間的一第一部分及在該第二源極/汲極接點與該閘極指之間的一第二部分。其中該絕緣層之該第一部分與該第一源極/汲極區域垂直重疊之一第一面積大於其中該絕緣層之該第二部分與該第二源極/汲極區域垂直重疊之一第二面積。
在一些實施例中，該第一面積比該第二面積大至少50%或至少100%。
在一些實施例中，該絕緣層之該第一部分可與其中該第一源極/汲極區域具有一最大深度之一位置垂直重疊。
在一些實施例中，該絕緣層之該第一部分可與其中該第一源極/汲極區域具有一峰值摻雜密度之一位置垂直重疊。
在一些實施例中，該第一源極/汲極接點可為一汲極接點，該第一源極/汲極區域可為一汲極區域，該第二源極/汲極接點可為一源極接點，且該第二源極/汲極區域可為一源極區域。在此等實施例中，該RF電晶體放大器可進一步包括在該閘極指之一上表面上方延伸之一場板，該場板電連接至該源極接點。該場板可不與該汲極區域垂直重疊。
再次參考圖1，汲極接點24具有面向閘極接點22之一內側壁25-1及面向一第一相鄰單位單元(未展示)之一外側壁25-2。類似地，源極接點26具有面向閘極接點22之一內側壁27-1及面向一第二相鄰單位單元(未展示)之一外側壁27-2。亦如圖1中展示，源極區域66與汲極區域64之間的一傳導路徑包含三個主區域(或區段，當在橫截面中觀看時)及兩個額外區域/區段。單位單元電晶體2之導通電阻可界定為此等五個區域/區段之電阻。
三個主區域/區段各沿形成於通道層54與障壁層56之間的接面處之通道62定位。在圖1中標記為L GS之第一主區域/區段係指自源極接點26之內側壁27-1之下邊緣下方延伸至面向源極接點26之閘極接點22之側壁之下邊緣下方之通道之部分。在圖1中標記為L G之第二主區域/區段係指自面向源極接點26之閘極接點22之側壁之下邊緣下方延伸至面向汲極接點24之閘極接點22之側壁之下邊緣下方之通道62之部分。在圖1中標記為L GD之第三主區域/區段係指自面向汲極接點24之閘極接點22之側壁之下邊緣下方延伸至汲極接點24之內側壁25-1之下邊緣下方之通道62之部分。
在圖1中標記為L S之第一額外區域/區段係指自源極接點26之底部至通道層54與障壁層56之間的接面之垂直距離。在圖1中標記為L D之第二額外區域/區段係指自汲極接點24之底部至通道層54與障壁層56之間的接面之垂直距離。通常，源極區域66與汲極區域64之間的障壁層56之部分比源極區域66及汲極區域64更輕摻雜。因此，主區段L GS、L G、L GD通常具有高於額外區段L S、L D之一片電阻，且主區段L GS、L G、L GD通常顯著長於額外區段L S、L D。因而，導通電阻可主要由三個主區域/區段L GS、L G、L GD之電阻判定。
導通電阻可藉由(例如)減小區段L GS及/或L GD之長度以減小單位單元電晶體2之大小來減小。然而，減小區段L GS及/或L GD之長度會增大本質寄生電容C gd及/或C ds。特定言之，本質閘極至汲極電容C gd主要依據閘極接點22與汲極接點24之間的電容耦合而變化。因而，減小區段L GD之長度會增大本質寄生電容C gd及C ds兩者。本質汲極至源極電容C ds主要依據以下而變化：(1)汲極接點24與源極接點26之間的電容耦合及(2)汲極接點24與場板28之間的電容耦合(因為場板28電連接至源極接點26)。因而，減小區段L GS之長度會增大本質寄生電容C ds。因此，基於III族氮化物之RF電晶體放大器中導通電阻與寄生本質電容C gd、C ds之間存在一固有權衡。特定言之，導通電阻可藉由縮小單位單元之大小來減小，但此導致本質寄生電容C gd、C ds增大。反之亦然，即，寄生本質電容C gd、C ds可藉由增大各單位單元電晶體之大小來減小，但此增大導通電阻。
在非常高頻率(例如高於10 GHz之頻率)處，可能難以阻抗匹配多級RF電晶體放大器之內級，尤其是在一單一晶粒上實施為一單片微波積體電路或「MMIC」裝置之多級RF電晶體放大器。難以阻抗匹配此等放大器之內級可至少部分歸因於個別RF電晶體放大器級內之本質寄生電容。降級阻抗匹配會降低RF電晶體放大器之增益、汲極效率及功率附加效率。
根據本發明之實施例，提供基於III族氮化物之RF電晶體放大器，其等可展現較低導通電阻值且寄生本質電容C gd及C ds無任何明顯增大。如上文提及，寄生本質電容C gd及C ds之值幾乎完全由閘極接點22、汲極接點24、源極接點26及場板28 (其等之各者係一大金屬結構)之間的各種電容耦合導致。另一方面，汲極區域64與閘極接點22之間的電容耦合幾乎不影響C gd，且源極區域66與閘極接點22之間的電容耦合同樣幾乎不影響C ds。此外，歸因於汲極區域及源極區域64、66之摻雜位準高於其等之間的通道區域62，汲極區域64及源極區域66之電阻可顯著小於通道區域62之電阻。因而，導通電阻可藉由加寬汲極區域64及/或源極區域66以彼此更靠近延伸來減小，因為此實際上用較低電阻汲極區域64及/或源極區域66替換較高電阻通道區域62之(若干)部分。此外，由於閘極接點22與汲極區域64及源極區域66之間的電容耦合可忽略(只要汲極區域64及源極區域66不非常靠近閘極接點22)，所以可達成導通電阻減小且寄生本質電容C gd或C ds無任何明顯增大。換言之，用汲極區域64或源極區域66之一延伸部替換通道區域62之一部分降低導通電阻且不改變單位單元2之大小(即，不改變閘極接點22、汲極接點24、源極接點26及場板28之相對位置)，且因此不會明顯增大本質寄生電容。
根據本發明之一些實施例之基於III族氮化物之RF電晶體放大器可具有不對稱汲極區域，其等朝向源極區域延伸超過汲極接點之內側壁之一下邊緣之程度大於其等遠離源極區域延伸超過汲極接點之外側壁之一下邊緣。此等RF電晶體放大器可另外或替代地具有不對稱源極區域，其等朝向汲極區域延伸超過源極接點之內側壁之一下邊緣之程度大於其等遠離汲極區域延伸超過源極接點之外側壁之一下邊緣。在實例實施例中，此等不對稱性之量級可為至少25%、至少50%、至少100%、至少200%、至少300%或至少400%。例如，汲極區域可朝向源極區域延伸超過汲極接點之內側壁之一下邊緣之程度係其遠離源極區域延伸超過汲極接點之外側壁之下邊緣之兩倍以導致100%之一不對稱性。
根據本發明之實施例之基於III族氮化物之RF電晶體放大器亦可具有關於汲極區域及源極區域朝向彼此延伸超過各自汲極接點及源極接點之內側壁之下邊緣之程度之不對稱性。例如，汲極區域可朝向源極區域延伸超過汲極接點之內側壁之一下邊緣之程度大於源極區域朝向汲極區域延伸超過源極接點之內側壁之一下邊緣之程度。
在一些實施例中，汲極區域朝向源極區域延伸之程度可能不足以超過汲極接點之內側壁之下邊緣，使得場板與汲極區域垂直重疊。
根據本發明之實施例之基於III族氮化物之RF電晶體放大器可展現減小導通電阻值且因此可在導通狀態操作期間展現較高汲極電流。此外，可在閘極至汲極或汲極至源極寄生本質電容無明顯增大之情況下達成此導通電阻改良，因為閘極接點、汲極接點及源極接點之間的距離可不改變。因而，可在RF電晶體放大器之增益、汲極效率或功率附加效率無任何顯著降低之情況下獲得導通電阻減小。
根據本發明之實施例，提供RF電晶體放大器，其等包括一半導體層結構，半導體層結構包括一基於氮化鎵之通道層及基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，基於氮化鎵之障壁層具有高於基於氮化鎵之通道層之一帶隙。間隔開之第一源極/汲極區域及第二源極/汲極區域提供於半導體層結構中。一閘極指提供於半導體層結構之一上表面上，閘極指具有平行於半導體層結構之上表面延伸之一縱向軸線。第一源極/汲極區域及第二源極/汲極區域在半導體層結構之一上表面上在一縱向方向上延伸。第一源極/汲極接點位於第一源極/汲極區域上且具有面向閘極指之一內側壁及與內側壁對置之一外側壁，且第二源極/汲極接點位於第二源極/汲極區域上且具有面向閘極指之一內側壁及與內側壁對置之一外側壁。閘極指定位於第一源極/汲極接點與第二源極/汲極接點之間。
在一些實施例中，第一源極/汲極區域自第一源極/汲極接點之內側壁之一下邊緣沿平行於由半導體層結構之上表面界定之平面延伸之一橫向軸線朝向第二源極/汲極區域延伸一第一距離，且自第一源極/汲極接點之外側壁之一下邊緣遠離第二源極/汲極區域延伸一第二距離，其中第一距離超過第二距離。在本發明之各種實施例中，第一距離可超過第二距離至少25%、至少50%、至少100%、至少200%、至少300%及至少400%。
在一些實施例中，沿第一源極/汲極區域之一上表面之一中心延伸之一第一縱向軸線比沿第一源極/汲極接點之一下表面之一中心延伸之一第二縱向軸線更靠近閘極指之一第一側壁。
在一些實施例中，第一源極/汲極區域之一上表面之一中心在一橫向方向上自第一源極/汲極接點之一下表面之一中心偏移一第一量，且第二源極/汲極區域之一上表面之一中心在橫向方向上自第二源極/汲極接點之一下表面之一中心偏移不同於第一量之一第二量。
在一些實施例中，第二源極/汲極區域之一上表面之一中心在橫向方向上與第二源極/汲極接點之一下表面之一中心對準。在其他實施例中，第二源極/汲極區域之一上表面之一中心在橫向方向上自第二源極/汲極接點之一下表面之一中心偏移。其中第一源極/汲極區域具有一最大深度之一位置可更靠近第一源極/汲極接點之內側壁之下邊緣而非第一源極/汲極接點之外側壁之下邊緣。
在一些實施例中，第一源極/汲極區域係一汲極區域且第二源極/汲極區域係一源極區域。在其他實施例中，第一源極/汲極區域係一源極區域且第二源極/汲極區域係一汲極區域。
在一些實施例中，第一距離與第一源極/汲極接點之內側壁之下邊緣與沿橫向軸線面向第一源極/汲極接點之閘極指之一側壁部分之一下邊緣之間的一距離之一比率至少為0.1。
在一些實施例中，第二源極/汲極區域自第二源極/汲極接點之內側壁之一下邊緣沿橫向軸線朝向第一源極/汲極接點延伸一第三距離。在本發明之各種實施例中，第一距離可超過第三距離至少25%、至少50%、至少100%、至少200%及至少300%。
在一些實施例中，第一源極/汲極區域具有沿橫向軸線之一第一寬度且第二源極/汲極區域具有沿橫向軸線之一第二寬度，其中第一寬度超過第二寬度。
在一些實施例中，第一距離可為至少0.3微米。其中第一源極/汲極區域具有一最大深度之一位置可更靠近第一源極/汲極接點之內側壁之下邊緣而非第一源極/汲極接點之外側壁之下邊緣。第一源極/汲極區域之一峰值摻雜密度可更靠近第一源極/汲極接點之內側壁之下邊緣而非第一源極/汲極接點之外側壁之下邊緣。
在一些實施例中，RF電晶體放大器可包含半導體層結構之一上表面上之一絕緣層。此絕緣層可直接接觸半導體層結構且可包含在第一源極/汲極接點與閘極指之間的一第一部分及在第二源極/汲極接點與閘極指之間的一第二部分。其中絕緣層之第一部分與第一源極/汲極區域垂直重疊之一第一面積可大於其中絕緣層之第二部分與第二源極/汲極區域垂直重疊之一第二面積。例如，第一面積可比第二面積大至少50%或至少100%。絕緣層之第一部分可與其中第一源極/汲極區域具有一最大深度之一位置垂直重疊及/或可與其中第一源極/汲極區域具有一峰值摻雜密度之一位置垂直重疊。若垂直於半導體層結構之一底面之一軸線延伸穿過兩個元件，則認為兩個元件「垂直重疊」。
下文將參考圖2A至圖9B更詳細描述本發明之實施例。
圖2A係根據本發明之實施例之一基於III族氮化物之RF電晶體放大器之一單位單元102之一示意性透視圖。如圖2A中展示，單位單元102包含各形成於一半導體層結構150之一上表面上之一閘極接點122、一汲極接點124及一源極接點126。各自閘極接點122、汲極接點124及源極接點126之縱向軸線在縱向方向L上彼此平行延伸，其中閘極接點122沿橫向方向T定位於汲極接點124與源極接點126之間。在本文中，閘極接點122亦可指稱一「閘極指」122。在本文中，汲極接點124及源極接點126可統稱為「源極/汲極接點」。應瞭解，術語「源極/汲極接點」可係指一源極接點或一汲極接點。一第一金屬間絕緣層130使閘極接點122、汲極接點124及源極接點126彼此電隔離。一第二金屬間絕緣層132覆蓋閘極接點122，且一場板128形成於第二金屬間絕緣層132上。場板128可定位於閘極接點122與汲極接點124之間的區域中之半導體層結構150上方，且可與閘極接點122重疊。場板128可藉由在圖2A之橫截面圖外部之一電連接來電連接至源極接點126。
半導體層結構150包含一基板152及生長於基板152上之複數個磊晶層。磊晶層至少包含一通道層154及一障壁層156。障壁層156可為一適度摻雜n型半導體層(或多層結構)。一重摻雜汲極區域164形成於汲極接點124下方，且一重摻雜源極區域166形成於源極接點126下方。重摻雜汲極區域164及重摻雜源極區域166可形成於障壁層156中，且可視情況延伸至通道層154中。汲極區域164及源極區域166可各具有(例如)至少1×10 19個摻雜劑/cm 3之一最大摻雜密度。在一些實施例中，汲極區域164及源極區域166之最大摻雜密度可各為至少3×10 19個摻雜劑/cm 3、至少5×10 19個摻雜劑/cm 3或至少1×10 20個摻雜劑/cm 3。汲極區域164及源極區域166可(例如)具有一均勻摻雜密度，除其周邊處之外。汲極區域164及源極區域166之邊緣係其中摻雜密度下降至低於峰值摻雜密度2.5個數量級之區域。在本文中，汲極區域164及源極區域166可統稱為一「源極/汲極區域」。應瞭解，術語「源極/汲極區域」可係指一源極區域或一汲極區域。
當閘極接點122、汲極接點124及源極接點126連接至適合直流偏壓電壓且一RF信號施加至閘極接點122時，在通道層154與障壁層156之間的一接面處的通道層154中誘發二維電子氣(2DEG)。2DEG充當允許源極區域166與汲極區域164之間導電之一高導電通道162 (在本文中亦指稱一「通道區域162」)。
如藉由比較圖1與圖2A可見，圖2A之單位單元102與圖1之習知單位單元2的不同之處在於：汲極區域164朝向源極區域166延伸之程度顯著大於汲極區域64朝向源極區域66延伸。此外，在一些實施例中，可僅擴大汲極區域164之一側，即，最靠近單位單元102之對應源極區域166之側。因此，當自上方觀看單元單元102時，汲極區域164可相對於汲極接點124不對稱。
圖2B係沿圖2A之線2B-2B截取之一示意圖橫截面圖。圖2B之橫截面係沿由半導體層結構150之頂面界定之平面截取。為清楚起見，圖2B中展示閘極接點122、汲極接點124及源極接點126之底面之位置，即使此等接點實際上恰好在圖2B之橫截面上方。圖2C係以圖2B中標記為2C之虛線框框定之圖2B之部分之一放大圖。
如圖2B中所展示，基於III族氮化物之RF電晶體放大器100之單位單元102在源極區域166與汲極區域164之間具有當適當偏壓電壓施加至裝置時載子通過之一傳導路徑。此傳導路徑展示於圖2B中且包含總共六個區域(或區段，當在橫截面中觀看時)，即，四個主區域/區段L GS、L G、L GD1、L GD2及兩個額外區域/區段L S、L D。區域/區段L GS、L G、L S及L D可相同於上文參考圖1描述之習知單位單元2之對應區域/區段，且因此將省略其進一步描述。如圖2B中進一步展示，習知單位單元2之區域/區段L GD在單位單元102中由兩個區域/區段L GD1、L GD2替換。區域/區段L GD1大體上對應於習知單位單元2之區域/區段L GD，只是區域/區段L GD1比習知單位單元2之區域/區段L GD窄。區域/區段L GD2對應於汲極區域164延伸超過汲極接點124之內側壁125-1之一下邊緣之距離。在一習知裝置中，此距離通常非常小(例如0.1微米或更小)且因此在圖1之習知單位單元2中不單獨標記。然而，在根據本發明之實施例之RF電晶體放大器中，距離L GD2增大以減小單位單元102之導通電阻。
參考圖2C，當自上方觀看時(即，當沿垂直於半導體層結構150之上表面之一軸線觀看時)，根據本發明之實施例之RF電晶體放大器之單位單元102中之汲極區域164朝向閘極指122超過汲極接點124之內側壁125-1之下邊緣延伸一第一距離D 1。在一些實施例中，第一距離D 1可為至少0.25微米、至少0.3微米、至少0.4微米、至少0.5微米或至少0.6微米。當自上方觀看時，汲極區域164可遠離閘極指122超過汲極接點124之外側壁125-2之下邊緣延伸一第二距離D 2。在一些實施例中，第二距離D 2可小於0.2微米、小於0.1微米或小於0.05微米，且在一些實施例中，汲極區域164可不延伸超過汲極接點124之外側壁125-2之下邊緣。若汲極區域164沒有一直延伸至汲極接點124之外側壁125-2之下邊緣，則其可被視為遠離閘極指122超過汲極接點124之外側壁125-2之下邊緣延伸一負距離(即，距離D 2係一負數)。在此等實施例中，第一距離D 1將超過第二距離D 2，只要第一距離D 1係一正數(即，只要汲極區域164朝向閘極指122延伸超過汲極接點124之內側壁125-1之下邊緣)。
一般而言，第二距離D 2不顯著影響裝置之性能，因為延伸超過汲極接點124之外側壁125-2之下邊緣之汲極區域164之任何部分在裝置操作期間不會是導電路徑之部分。通常，第二距離D 2保持較小(例如0.1微米或更小)以提高裝置之擊穿性能及/或允許增加裝置整合(即，將單位單元102更緊密堆積在一起)。
如圖2B中可見，第一距離D 1可顯著大於第二距離D 2。由於使第一距離D 1大於習知裝置之對應第一距離，所以根據本發明之實施例之RF電晶體放大器之導通電阻可低於習知RF電晶體放大器之導通電阻。然而，若第一距離D 1增大太多(即，汲極區域164開始變得太靠近閘極接點122)，則RF電晶體放大器100之擊穿電壓可開始明顯減小。因此，在一些實施例中，第一距離D 1可(例如)在一些實施例中在0.25微米至0.8微米之間，在其他實施例中在0.3微米至0.7微米之間，在其他實施例中在0.4微米至0.6微米之間，且在進一步實施例中在0.3微米至0.5微米之間。在實例實施例中，汲極區域164延伸超過汲極接點124之內側壁125-1 (即，面向單元單元102之源極接點126之側壁)之下邊緣之程度比汲極區域164延伸超過汲極接點124之外側壁125-2之下邊緣大至少25%。在其他實施例中，汲極區域164延伸超過汲極接點124之內側壁125-1之下邊緣之程度比汲極區域164延伸超過汲極接點124之外側壁125-2之下邊緣大至少50%、至少100%、至少200%、至少300%或至少400%。
如圖2B中展示，當自上方觀看時(即，當沿垂直於半導體層結構150之上表面之一軸線觀看時)，源極區域166朝向閘極指122超過源極接點126之內側壁127-1之下邊緣延伸一第三距離D 3。在實例實施例中，第一距離D 1可超過第三距離D 3至少100%、至少200%、至少300%或至少400%。
如圖2B中展示，一橫向軸線A 1沿半導體層結構150之上表面延伸。閘極接點122、汲極接點124及源極接點126各在半導體層結構150之上表面上在一縱向方向(方向L)上延伸。橫向軸線A 1在垂直於閘極接點122、汲極接點124及源極接點126之縱向軸線之橫向方向T上延伸。第一距離D 1包括沿橫向軸線A 1之一距離。第二距離D 2同樣包括沿橫向軸線A 1之一距離。
如圖2C中展示，汲極區域164具有一最大寬度(其通常發生於半導體層結構150之上表面處或恰好發生於半導體層結構150之上表面下方) W 1。如圖2B中展示，源極區域166具有一最大寬度(其通常亦發生於半導體層結構150之上表面處或恰好發生於半導體層結構150之上表面下方) W 2。汲極區域164之最大寬度W 1超過源極區域166之最大寬度W 2。
距離L GD1及L GD2之總和可在一些實施例中在2.0微米至5.0微米之間，且在其他實施例中在3.0微米至4.0微米之間。在一些實施例中，L GD2/L GD1之比率可為至少0.1。在其他實施例中，L GD2/L GD1之比率可為至少0.13、或至少0.15或至少0.17。
如圖2C中展示，汲極區域164在垂直方向V上可具有在橫向方向T上大致在汲極區域164中間之一最大深度D M。其中汲極區域164達到最大深度D M之位置可更靠近汲極接點124之內側壁125-1之下邊緣而非汲極接點124之外側壁125-2之下邊緣。此位置可與第一金屬間絕緣層130垂直重疊。相比而言，其中習知單位單元之汲極區域64達到其最大深度之位置與汲極接點24之底面垂直重疊且不在第一金屬間絕緣層30下方。
汲極區域164之峰值摻雜密度之位置可更靠近第一汲極接點124之內側壁125-1之下邊緣而非汲極接點124之外側壁125-2之下邊緣。
沿汲極區域164之一上表面之一中心延伸之一第一縱向軸線A L1比沿汲極接點124之一下表面之一中心延伸之一第二縱向軸線A L2更靠近閘極指122之一對向側壁之一下邊緣。相比而言，沿源極區域166之一上表面之一中心延伸之一第三縱向軸線A L3與閘極指122之一對向側壁之一下邊緣之距離相同於沿源極接點126之一下表面之一中心延伸之一第四縱向軸線A L4。
再次參考圖2A，第一金屬間絕緣層130直接形成於半導體層結構150之一頂面上。第一金屬間絕緣層130包含位於汲極接點124與閘極指122之間的一第一部分及位於源極接點126與閘極指122之間的一第二部分。其中第一金屬間絕緣層130之第一部分與汲極區域164垂直重疊之一第一面積大於其中第一金屬間絕緣層130之第二部分與源極區域166垂直重疊之一第二面積。第一面積可比第二面積大至少50%，但通常將比第二面積大得多(例如2倍、5倍或甚至10倍大)。第一金屬間絕緣層130之第一部分可與其中汲極區域164具有一最大深度之一位置及/或其中汲極區域164具有一峰值摻雜密度之一位置垂直重疊。
如上文討論，汲極至源極寄生電容C ds之任何明顯增大可負面影響RF電晶體放大器100之性能。儘管汲極接點124及源極接點126遠遠間隔開且因此不趨向於彼此明顯電容耦合，但場板128電連接至源極且因此汲極接點124與場板128之間的任何耦合促成C ds。儘管汲極區域164在裝置結構中位於不同於場板128之一層級處，但汲極區域164與場板128之間可發生電容耦合，尤其在場板128與汲極區域164垂直重疊時。因此，在本發明之一些實施例中，汲極區域164沿橫向軸線A 1延伸小於沿橫向軸線A 1自汲極接點124之內側壁125-1之下邊緣至一第一縱向延伸平面P 1之距離之一距離，第一縱向延伸平面P 1垂直於半導體層結構150之上表面延伸且接觸最靠近汲極區域164之場板128之邊緣。第一縱向延伸平面P 1在圖2A中圖形展示。此確保場板128不與汲極區域164垂直重疊，且因此幫助確保本質寄生電容C ds不因汲極區域164加寬而明顯增大。
加寬汲極區域164可使用習知製造技術形成，只是用於執行形成一習知裝置之汲極區域64之離子植入步驟之一離子植入遮罩可經加寬以形成加寬汲極區域164。在習知RF電晶體放大器之單位單元2中，離子植入遮罩可具有一開口，其具有實質上等於汲極接點24之底面之一寬度之一寬度。因此，汲極區域64具有僅略大於汲極接點24之下表面之寬度之一寬度，且汲極區域64之最大摻雜密度在汲極接點24之下表面之中心下方(在橫向方向T上)。相比而言，用於形成RF電晶體放大器100之單位單元102之離子植入遮罩具有一開口，其可(例如)更靠近閘極接點122延伸，使得汲極區域164之中心在金屬間絕緣層130下方而非在汲極接點124之下表面下方。
延伸超過源極/汲極接點之內側壁之下邊緣之源極/汲極區域之使用在本技術中已知。特定言之，具有超短通道區域之MOSFET通常經形成為具有汲極接點下方之一正常汲極區域及具有自正常汲極區域朝向閘極接點向內延伸之所謂「輕摻雜汲極區域」。此等輕摻雜汲極區域通常(1)比正常汲極區域摻雜更輕且(2)具有比正常汲極區域更淺之一深度。輕摻雜汲極區域之提供降低正常汲極區域附近通道中之電場，其可減少熱載子注入效應，其中載子獲得足夠動能，使得其等可注入至MOSFET之閘極介電層中，其中載子可使閘極介電層降級，其可導致不利效應，諸如增大洩漏電流及/或閘極介電層過早擊穿。在此等裝置中，通常亦提供一輕摻雜源極區域以便於製造。
包含於根據本發明之實施例之RF電晶體放大器中之加寬源極/汲極區域可經提供用於一完全不同目的，即，在不明顯增大裝置之寄生本質電容之情況下減小RF電晶體放大器之導通電阻。另外，包含於根據本發明之實施例之RF電晶體放大器中之加寬源極/汲極區域可具有不同於習知MOSFET中使用之輕摻雜汲極區域(其比正常汲極區域更淺)之一形狀，且可具有不同於習知MOSFET中使用之輕摻雜汲極區域之一摻雜密度(即，本文中揭示之加寬汲極區域可具有更高摻雜密度且可在汲極接點之下表面下方及金屬間絕緣層下方具有大體均勻摻雜密度)。
圖3A至圖3C係示意性繪示包含上文參考圖2討論之單位單元102之基於III族氮化物之RF電晶體放大器晶粒100的各種視圖。特定言之，圖3A係RF電晶體放大器晶粒100之一示意性平面圖。在圖3A中，僅展示形成於半導體層結構150之上表面上之鍍金屬之最下部分。圖3B及圖3C係分別沿圖3A之線3B-3B及3C-3C截取之RF電晶體放大器晶粒100之示意性橫截面圖。應瞭解，圖3A至圖3C (及本申請案之諸多其他圖)係高度簡化圖，且實際RF電晶體放大器可包含更多單位單元及本文簡化圖中未展示之各種電路系統及元件。
如圖3A中展示，RF電晶體放大器晶粒100包含形成於一半導體層結構150上之一頂側金屬化結構110。頂側金屬化結構110包含一閘極匯流排112及一汲極匯流排114、複數個閘極指122、複數個汲極接點124及複數個源極接點126，其等所有形成於半導體層結構150之一上表面上。閘極指122、汲極接點124及源極接點126可彼此平行延伸，其中閘極指122自閘極匯流排112在一第一方向上延伸且汲極接點124自汲極匯流排114在與第一方向相反之一方向上延伸。各閘極指122可定位於一汲極接點124與一源極接點126之間。
閘極匯流排112及閘極指122可實施為一第一單片金屬圖案。閘極指122可由能夠與一基於III族氮化物之半導體材料形成一肖特基(Schottky)接觸之材料形成，諸如Ni、Pt、Cu、Pd、Cr、W及/或WSiN。閘極匯流排112及閘極指122係RF電晶體放大器晶粒100之一閘極電極結構之部分。閘極電極之上部分(未展示)可充當RF電晶體放大器晶粒100之閘極端子。一第一電路元件(未展示)可藉由(例如)接合線(未展示)連接至閘極端子。第一電路元件可將待放大之一輸入RF信號傳遞至RF電晶體放大器晶粒100。
汲極匯流排114及汲極接點124可實施為一第二單片金屬圖案。汲極接點124可包含可與基於III族氮化物之材料形成一歐姆接觸之一金屬，諸如TiAlN。汲極匯流排114及汲極接點124係RF電晶體放大器晶粒100之一汲極電極之部分。汲極電極之上部分(未展示)可充當RF電晶體放大器晶粒100之一汲極端子。一第二電路元件(未展示)可藉由(例如)接合線(未展示)連接至汲極端子。第二電路元件可接收由RF電晶體放大器晶粒100輸出之一經放大RF信號。閘極及汲極端子未展示於圖3A中。
源極接點126可包含可與基於III族氮化物之材料形成一歐姆接觸之一金屬，諸如TiAlN。源極接點126藉由複數個鍍金屬源極通路146實體及電連接至RF電晶體放大器晶粒100之一源極端子(未展示)，源極端子可位於半導體層結構150之底側上。各鍍金屬源極通路146可自頂部金屬化結構110延伸穿過半導體層結構150。各鍍金屬源極通路146可各藉由形成穿過半導體層結構150之開口(例如，藉由各向異性蝕刻)且藉由接著沈積塗覆開口之側壁之金屬鍍層來實施。在一些應用中，金屬可完全填充開口，使得鍍金屬通路係金屬填充通路。然而，在諸多應用中，RF電晶體放大器晶粒100可在一寬溫度範圍內操作(歸因於室外應用及/或可在裝置操作期間在RF電晶體放大器晶粒100內產生之高熱階)，其可歸因於金屬及半導體材料具有顯著不同熱膨脹係數而導致裝置中之高應力位準。在此等情況中，鍍金屬源極通路146之中心可留空(即，填充空氣)以減少歸因於熱循環而發生之應力量。亦應瞭解，在一些情況中，源極端子可形成於半導體層結構150之上表面上，在該情況中可省略通路146。
如上文參考圖2A至圖2B描述，可形成使閘極鍍金屬112、122、汲極鍍金屬114、124及源極鍍金屬126彼此隔離之各種金屬間絕緣層及/或鈍化層130、132、134。金屬間絕緣層及/或鈍化層130、132、134可包含一介電材料，諸如SiN、SiO 2等等。
RF電晶體放大器晶粒100包含複數個單位單元電晶體102，其等之一者在上文參考圖2A至圖2C討論。圖2A至圖2C之單位單元102之位置在圖3A中以虛線框指示。單位單元電晶體102包含一閘極指122、一汲極接點124之一部分及一源極接點126之一部分以及下伏於所識別之閘極指122、汲極接點124及源極接點126之半導體層結構150之部分。由於所有閘極指122電連接至一共同閘極匯流排112，所有汲極接點124電連接至一共同汲極匯流排114，且所有源極接點126電連接至一共同源極端子，所以可見單位單元電晶體102全部並聯電連接在一起。
RF電晶體放大器晶粒100可包括一基於III族氮化物之HEMT RF電晶體放大器。可利用本發明之實施例之適合於基於III族氮化物之HEMT裝置之結構描述於(例如)以下中：共同讓與之2002年6月6日公開之名稱為「Aluminum Gallium Nitride/Gallium Nitride High Electron Mobility Transistors Having A Gate Contact On A Gallium Nitride-based Cap Segment And Methods Of Fabricating Same」之美國公開專利第2002/0066908A1號、2002年11月14日公開之名稱為「Group-III Nitride-based High Electron Mobility Transistor (HEMT) With Barrier/Spacer Layer」之美國公開專利第2002/0167023A1號、2004年4月1日公開之名稱為「Nitride-Based Transistors And Methods Of Fabrication Thereof Using Non-Etched Contact Recesses」之美國公開專利第2004/0061129號、2011年3月15日發佈之名稱為「Nitride-Based Transistors With A Protective Layer And A Low-Damage Recess」之美國專利第7,906,799號及2001年11月13日發佈之名稱為「Nitride-based Transistors On Semi-Insulating Silicon Carbide Substrates」之美國專利第6,316,793號，其等之全部揭示內容以引用方式併入本文中。
圖3B及圖3C更詳細繪示半導體層結構150。如圖3B及圖3C中展示，半導體層結構150包含複數個半導體層。在所描繪之實施例中，展示總共兩個半導體層，即，一通道層154及位於通道層154之頂側上之一障壁層156。半導體層結構150可(且通常將)包含額外半導體及/或非半導體層。例如，半導體層結構150可包含其他半導體層生長於其上之一生長基板152。生長基板152可包括(例如)一4H-SiC或6H-SiC基板。在其他實施例中，生長基板152可包括一不同半導體材料(例如矽或一基於III族氮化物之材料、GaAs、ZnO、InP)或一非半導體材料(例如藍寶石)。生長基板152即使由一非半導體材料形成，但亦被視為半導體層結構150之部分。
選用緩衝、成核及/或過渡層(未展示)可提供於通道層154下方之生長基板152上。例如，可包含一AlN緩衝層以在一SiC生長基板152與半導體層結構150之剩餘者之間提供一適當晶體結構過渡。另外，亦可提供(若干)應變平衡過渡層，例如2003年6月5日公開且名稱為「Strain Balanced Nitride Heterojunction Transistors And Methods Of Fabricating Strain Balanced Nitride Heterojunction Transistors」之共同讓與之美國公開專利2003/0102482A1中描述，該專利之揭示內容以宛如全文闡述之引用方式併入本文中。
在一些實施例中，通道層154係一III族氮化物材料，諸如Al xGa 1-xN，其中0≦x＜1，只要通道層154之導帶邊緣之能量小於通道層154與障壁層156之間的界面處之障壁層156之導帶邊緣之能量。在本發明之特定實施例中，x=0，其指示通道層154係氮化鎵(「GaN」)。通道層154亦可為其他III族氮化物，諸如InGaN、AlInGaN或其類似者。通道層154可未摻雜或未有意摻雜且可生長至(例如)大於約20 Å之一厚度。通道層154亦可為一多層結構，諸如一超晶格或GaN、AlGaN或其類似者之組合。
通道層154可具有小於障壁層156之至少一部分之帶隙之一帶隙，且通道層154亦可具有大於障壁層156之一電子親和力。在特定實施例中，障壁層156係具有約0.1 nm至約10 nm或更大之間的一厚度之AlN、AlInN、AlGaN或AlInGaN。在特定實施例中，障壁層156足夠厚且具有一足夠高Al組成及摻雜以在通道層154與障壁層156之間的界面處誘發一顯著載子濃度。
障壁層156可為一III族氮化物且可具有大於通道層154之帶隙之一帶隙及小於通道層154之一電子親和力。因此，在本發明之特定實施例中，障壁層156可包含AlGaN、AlInGaN及/或AlN或其等之層組合。障壁層156可(例如)自約0.1 nm至約30 nm厚。在特定實施例中，障壁層156未摻雜或摻雜有一n型摻雜劑至小於約10 19cm -3之一濃度。在本發明之一些實施例中，障壁層156係Al xGa 1-xN，其中0＜x＜1。在特定實施例中，鋁濃度為約25%。然而，在本發明之其他實施例中，障壁層156包括具有約5%至約100%之間的鋁濃度之AlGaN。在本發明之具體實施例中，鋁濃度大於約10%。
歸因於障壁層156與通道層154之間的帶隙差及障壁層156與通道層154之間的界面處之壓電效應，在通道層154與障壁層156之間的一接面處之通道層154中誘發二維電子氣(2DEG)。2DEG充當允許各單位單元電晶體102之源極區域與其相關聯汲極區域之間導電之一高導電層。
圖4係根據本發明之進一步實施例之一基於III族氮化物之RF電晶體放大器晶粒之一單位單元202之一示意性透視圖。單位單元202非常類似於圖2A至圖2C之單位單元102，只是單位單元202具有(1)具有單位單元2 (圖1)之習知設計之一汲極區域64及(2)一加寬源極區域266。下文討論將聚焦於單位單元202與單位單元102之間的差異。
如圖4中展示，當自上方觀看時，源極區域266朝向閘極指122超過源極接點126之內側壁127-1之下邊緣延伸一第三距離D 3。在一些實施例中，第三距離D 3可為至少0.25微米、至少0.3微米或至少0.4微米。當自上方觀看時，源極區域266可遠離閘極指122超過源極接點126之外側壁127-2之下邊緣延伸一第四距離D 4。在一些實施例中，第四距離D 4可小於0.2微米、小於0.1微米或小於0.05微米，且在一些實施例中，源極區域266可不延伸超過源極接點126之外側壁127-2之下邊緣。一般而言，第四距離D 4不顯著影響裝置之性能，因為延伸超過源極接點126之外側壁127-2之下邊緣之源極區域266之任何部分在裝置操作期間不會是導電路徑之部分。通常，第四距離D 4保持較小(例如0.1微米或更小)。
亦如圖4中展示，第三距離D 3可超過第四距離D 4。由於使第三距離D 3大於圖1之習知單位單元2之對應第三距離，所以可減小單位單元202之導通電阻。然而，若第三距離D 3增大太多(即，源極區域266開始變得太靠近閘極接點122)，則裝置之擊穿電壓可開始明顯減小。因此，在一些實施例中，第三距離D 3可(例如)在一些實施例中在0.25微米至0.5微米之間，在其他實施例中在0.3微米至0.5微米之間。在實例實施例中，源極區域266延伸超過源極接點126之內側壁127-1之下邊緣之程度比源極區域266延伸超過源極接點126之外側壁127-2之下邊緣大至少25%、至少50%、至少100%或至少200%。
亦如圖4中展示，當自上方觀看時，汲極區域64朝向閘極指122超過汲極接點124之內側壁125-1之下邊緣延伸一第一距離D 1。在實例實施例中，第三距離D 3可超過第一距離D 1至少50%、至少100%或至少200%。
源極區域266具有一最大寬度W 2，而汲極區域64具有一最大寬度W 1。源極區域266之最大寬度W 2超過汲極區域64之最大寬度W 1。源極區域266之峰值摻雜密度之位置可更靠近源極接點126之內側壁127-1之下邊緣而非源極接點126之外側壁127-2之下邊緣。
源極區域266在垂直方向V上可具有在橫向方向T上大致在源極區域266中間之一最大深度D M。其中源極區域266達到最大深度D M之位置可更靠近源極接點126之內側壁127-1之下邊緣而非源極接點126之外側壁127-2之下邊緣。此位置可與第一金屬間絕緣層130垂直重疊。
圖5係根據本發明之進一步實施例之一基於III族氮化物之RF電晶體放大器晶粒之一單位單元302之一示意性透視圖。單位單元302非常類似於圖2A至圖2C之單位單元102，只是單位單元302包含單位單元202之加寬源極區域266，使得單位單元302具有一加寬汲極區域164及一加寬源極區域266兩者。由於上文已相對於單位單元102或單位單元202討論單位單元302之所有態樣，所以將省略其進一步描述。
上文所揭示之技術在其中RF電晶體放大器經實施為一單片微波積體電路(MMIC)之實施方案中可特別有利。一MMIC係指在無線電及/或微波頻率信號上操作之一積體電路，其中用於一特定功能之所有電路系統整合至一單一半導體晶片中。一實例MMIC裝置係包含全部實施於一共同基板上之相關聯匹配電路、饋送網路及其類似者之一電晶體放大器。MMIC RF電晶體放大器通常包含並聯連接之複數個單位單元HEMT電晶體。
圖6係根據本發明之實施例之一MMIC RF電晶體放大器400之一平面圖。如圖6中展示，MMIC RF電晶體放大器400包含含於一封裝410內之一積體電路晶片430。封裝410可包括包圍及保護積體電路晶片430之一保護外殼。封裝410可由(例如)一陶瓷材料形成。封裝410包含一輸入引線412及一輸出引線418。輸入引線412可藉由(例如)焊接來安裝至一輸入引線墊414。一或多個輸入接合線420可將輸入引線墊414電連接至積體電路晶片430上之一輸入接合墊。
積體電路晶片430包含一輸入饋送網路438、一輸入阻抗匹配網路450、一第一RF電晶體放大器級460、一中間阻抗匹配網路440、一第二RF電晶體放大器級462、一輸出阻抗匹配級470及一輸出饋送網路482。封裝410進一步包含藉由(例如)焊接來連接至一輸出引線墊416之一輸出引線418。一或多個輸出接合線490可將輸出引線墊416電連接至積體電路晶片430上之一輸出接合墊。第一RF電晶體放大器級460及/或第二RF電晶體放大器級462可使用根據本發明之實施例之RF電晶體放大器之任何者實施。
根據本發明之實施例之RF電晶體放大器可經設計以在各種不同頻帶中操作。在一些實施例中，此等RF電晶體放大器晶粒可經組態以在以下之至少一者中操作：0.6 GHz至2.7 GHz、3.4 GHz至4.2 GHz、5.1 GHz至5.8 GHz、12 GHz至18 GHz、18 GHz至27 GHz、27 GHz至40 GHz或40 GHz至75 GHz頻帶或其子部分。根據本發明之實施例之技術對依10 GHz或更高頻率操作之RF電晶體放大器可特別有利。
圖7A及圖7B係繪示圖2A至圖3C之RF電晶體放大器之模擬性能之圖形。特定言之，圖7A係相較於圖1之習知RF電晶體放大器之圖2A至圖3C之RF電晶體放大器之依據汲極電壓V d(其有效展示裝置之導通電阻)而變化之導通狀態操作期間之汲極電流I d之一圖形，且圖7B係用於產生圖7A之兩個RF電晶體放大器之汲極至源極電容C ds回應之一圖形。如圖7A中可見，根據本發明之實施例之RF電晶體放大器(其性能由小方塊展示)相較於習知RF電晶體放大器(其性能由小圓圈展示)展現相同汲極電壓之增大汲極電流。自圖7A可見，藉由加寬汲極區域以更靠近閘極指延伸一額外0.4微米來達成導通電阻減小約5%。圖7B展示用於產生圖7A之兩個RF電晶體放大器之汲極至源極電容回應。如展示，根據本發明之實施例之RF電晶體放大器(實線曲線)相較於習知RF電晶體放大器僅展現汲極至源極電容之一微量增大。
如上文提及，根據本發明之實施例之RF電晶體放大器在包含多個放大器級之MMIC裝置中可特別有用。圖8A至圖8C繪示其中可使用根據本發明之實施例之技術之多級MMIC裝置之若干實例。
首先參考圖8A，示意性繪示一RF電晶體放大器500A，其包含串聯電連接之一前置放大器510及一主放大器530。如圖8A中展示，RF電晶體放大器500A包含一RF輸入501、前置放大器510、一級間阻抗匹配網路520、主放大器530及一RF輸出502。級間阻抗匹配網路520可包含(例如)依任何適當組態配置以形成改良前置放大器510之輸出與主放大器530之輸入之間的阻抗匹配之一電路的電感器及/或電容器。儘管圖8A中未展示，但RF電晶體放大器500A可進一步包含中介於RF輸入501與前置放大器510之間的一輸入匹配網路及/或中介於主放大器530與RF輸出502之間的一輸出匹配網路。根據本發明之實施例之RF電晶體放大器可用於實施前置放大器510及主放大器530之任一者或兩者。
參考圖8B，示意性繪示一RF電晶體放大器500B，其包含一RF輸入501、一對前置放大器510-1、510-2、一對級間阻抗匹配網路520-1、520-2、一對主放大器530-1、530-2及一RF輸出502。亦提供一分割器503及一組合器504。前置放大器510-1及主放大器530-1 (其等串聯電連接)與前置放大器510-2及主放大器530-2 (其等串聯電連接)電並聯配置。如同圖8A之RF電晶體放大器500A，RF電晶體放大器500B可進一步包含中介於RF輸入501與前置放大器510-1、510-2之間的一輸入匹配網路及/或中介於主放大器530-1、530-2與RF輸出502之間的一輸出匹配網路。
如圖8C中展示，根據本發明之實施例之RF電晶體放大器亦可用於實施杜赫(Doherty)放大器。如本技術中已知，一杜赫放大器電路包含第一及第二(或更多)功率組合放大器。第一放大器指稱「主」或「載波」放大器且第二放大器指稱「峰值」放大器。兩個放大器可不同偏壓。例如，在一個常見杜赫放大器實施方案中，主放大器可包括一AB類或B類放大器，而峰值放大器可為一C類放大器。杜赫放大器在依自飽和回退之功率位準操作時可比平衡放大器更高效操作。輸入至一杜赫放大器之一RF信號經分割(例如，使用一正交耦合器)，且兩個放大器之輸出經組合。主放大器經組態以首先接通(即，在較低輸入功率位準處)且因此僅主放大器將依較低功率位準操作。隨著輸入功率位準朝向飽和增大，峰值放大器接通且輸入RF信號分割於主放大器與峰值放大器之間。
如圖8C中展示，杜赫RF電晶體放大器500C包含一RF輸入501、一輸入分割器503、一主放大器540、一峰值放大器550、一輸出組合器504及一RF輸出502。杜赫RF電晶體放大器500C可視情況包含輸入匹配網路及/或輸出匹配網路(未展示)。主放大器540及/或峰值放大器550可使用根據本發明之實施例之上述RF電晶體放大器之任何者實施。
圖9A及圖9B係繪示可封裝根據本發明之實施例之RF電晶體放大器晶粒以分別提供經封裝RF電晶體放大器600A及600B之若干實例方式之示意性橫截面圖。
圖9A係一經封裝基於III族氮化物之RF電晶體放大器600A之一示意性側視圖。如圖9A中展示，經封裝RF電晶體放大器600A包含封裝於一開放腔封裝610A中之RF電晶體放大器晶粒100。封裝610A包含金屬閘極引線622A、金屬汲極引線624A、一金屬基台630、側壁640及一蓋642。
基台630可包含經組態以輔助封裝600A之熱管理之材料。例如，基台630可包含銅及/或鉬。在一些實施例中，基台630可由多個層組成及/或含有通路/互連件。在一實例實施例中，基台630可為包括一核心鉬層及其兩個主表面上之銅包覆層之一多層銅/鉬/銅金屬凸緣。在一些實施例中，基台630可包含作為一引線框或金屬塊之部分之一金屬散熱器。在一些實施例中，側壁640及/或蓋642可由一絕緣材料形成或包含一絕緣材料。例如，側壁640及/或蓋642可由陶瓷材料形成或包含陶瓷材料。在一些實施例中，側壁640及/或蓋642可由(例如) Al 2O 3形成。蓋642可使用環氧樹脂膠來膠合至側壁640。側壁640可經由(例如)燉煮來附接至基台630。閘極引線622A及汲極引線624A可經組態以延伸穿過側壁640，但本發明之實施例不限於此。
RF電晶體放大器晶粒100在由金屬基台630、陶瓷側壁640及陶瓷蓋642界定之一充氣腔612中安裝於金屬基台630之上表面上。RF電晶體放大器晶粒100之閘極及汲極端子可在半導體層結構150之頂側上，而源極端子在半導體層結構150之底側上。閘極引線622A可藉由一或多個接合線654連接至RF電晶體放大器晶粒100之閘極端子。類似地，汲極引線624A可藉由一或多個接合線654連接至RF電晶體放大器晶粒100之汲極端子。源極端子可使用(例如)一導電晶粒附接材料(未展示)安裝於金屬基台630上。金屬基台630可提供至源極端子136之電連接且亦可用作耗散在RF電晶體放大器晶粒100中產生之熱之一散熱結構。熱主要產生於RF電晶體放大器晶粒100之上部分中，其中相對較高電流密度產生於(例如)單位單元電晶體102之通道區域中。此熱可透過源極通路146及半導體層結構150傳遞至源極端子且接著傳遞至金屬基台630。
圖9B係另一經封裝基於III族氮化物之RF電晶體放大器600B之一示意性側視圖。RF電晶體放大器600B與RF電晶體放大器600A之不同之處在於：其包含一不同封裝610B。封裝610B包含一金屬基台630及金屬閘極及汲極引線622B、624B。RF電晶體放大器600B亦包含至少部分包圍RF電晶體放大器晶粒100、引線622B、624B及金屬基座630之一塑膠包覆成型件660。RF電晶體放大器600B之其他組件可相同於RF電晶體放大器600A之相同編號組件且因此將省略其進一步描述。
儘管上文關於基於氮化鎵之RF電晶體放大器描述本發明之實施例，但應瞭解，本發明之實施例不限於此。例如，上述電晶體亦可用作切換及其他應用中之功率電晶體。
根據本發明之一第一實例實施例，提供一種電晶體，其包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一第二源極/汲極區域，其位於該半導體層結構中；及一第一源極/汲極接點，其位於該第一源極/汲極區域上，其中沿該第一源極/汲極區域之一上表面之一中心延伸之一第一縱向軸線在一橫向方向上自沿該第一源極/汲極接點之一下表面之一中心延伸之一第二縱向軸線偏移。在一些實施例中，該第一源極/汲極區域係一汲極區域且該第一源極/汲極接點係一汲極接點。該電晶體可為一射頻電晶體放大器。
該電晶體可進一步包括：一第二源極/汲極接點，其位於該第二源極/汲極區域上，該第二源極/汲極接點具有面向閘極指之一內側壁及與該內側壁對置之一外側壁；及/或一閘極指，其定位於該第一源極/汲極接點與該第二源極/汲極接點之間。在任一情況中，該第一縱向軸線可比該第二縱向軸線更靠近該閘極指之一第一側壁。該第一源極/汲極接點可具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁，且該第二源極/汲極接點可具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。
一第三縱向軸線可沿該第二源極/汲極區域之一上表面之一中心延伸且可與沿該第二源極/汲極接點之一下表面之一中心延伸之一第四縱向軸線橫向對準，或可比該第四縱向軸線更靠近該閘極指之一第二側壁。
該第一源極/汲極區域可自該第一源極/汲極接點之該內側壁之一下邊緣朝向該閘極指延伸一第一距離且該第二源極/汲極區域可自該第二源極/汲極接點之該內側壁之一下邊緣朝向該閘極指延伸一第三距離，其中該第一距離超過該第三距離。
該第一源極/汲極區域之一峰值摻雜密度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。該第一源極/汲極區域之該峰值摻雜密度可為至少3×10 19個摻雜劑/cm 3。其中該第一源極/汲極區域具有一最大深度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。
根據本發明之一第二實例實施例，提供一種電晶體，其包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一第二源極/汲極區域，其位於該半導體層結構中；及該第一源極/汲極區域上之一第一源極/汲極接點及該第二源極/汲極區域上之一第二源極/汲極接點，該第一源極/汲極接點具有面向該第二源極/汲極接點之一內側壁及與該內側壁對置之一外側壁，且該第二源極/汲極接點具有面向該第一源極/汲極接點之一內側壁及與該內側壁對置之一外側壁，其中該第一源極/汲極區域之一上表面之一中心在一橫向方向上自該第一源極/汲極接點之一下表面之一中心偏移一第一量且該第二源極/汲極區域之一上表面之一中心在一橫向方向上自該第二源極/汲極接點之一下表面之一中心偏移不同於該第一量之一第二量。在一些實施例中，該第二量可約為零。
該電晶體可進一步包括定位於該第一源極/汲極接點與該第二源極/汲極接點之間的一閘極指，且亦可包括該閘極指與該第一源極/汲極接點之間的該半導體層結構之該上表面上之一金屬間絕緣層，其中該第一源極/汲極區域之該上表面之該中心直接接觸該金屬間絕緣層。
該第一源極/汲極區域沿一橫向軸線之一寬度可超過該第二源極/汲極區域沿該橫向軸線之一寬度。該第一源極/汲極區域之一峰值摻雜密度之一位置可更靠近該第一源極/汲極接點之該內側壁之一下邊緣而非該第一源極/汲極接點之該外側壁之一下邊緣。
該第一源極/汲極區域之一上表面之一內邊緣可與該第一源極/汲極接點之該內側壁之一下邊緣相距0.3微米至0.7微米之間。該第一源極/汲極區域之一上表面之一外邊緣可與該第一源極/汲極接點之一外側壁之該下邊緣相距小於0.2微米。
其中該第一源極/汲極區域具有一最大深度之一位置可更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。該電晶體可為一射頻電晶體放大器。
根據本發明之一第三實例實施例，提供一種電晶體，其包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一第二源極/汲極區域，其位於該半導體層結構中；一第一源極/汲極接點，其位於該第一源極/汲極區域上，該第一源極/汲極接點具有面向閘極指之一內側壁及與該內側壁對置之一外側壁；一第二源極/汲極接點，其位於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁；及一絕緣層，其直接接觸該半導體層結構，該絕緣層包含在該第一源極/汲極接點與該閘極指之間的一第一部分及在該第二源極/汲極接點與該閘極指之間的一第二部分，其中該絕緣層之該第一部分與該第一源極/汲極區域垂直重疊之一第一面積大於其中該絕緣層之該第二部分與該第二源極/汲極區域垂直重疊之一第二面積。
該電晶體可進一步包括定位於該第一源極/汲極接點與該第二源極/汲極接點之間的一閘極指，該閘極指具有平行於該半導體層結構之上表面延伸之一縱向軸線。在一些實施例中，一場板可在該閘極指之一上表面上方延伸，該場板電連接至該源極接點。該場板可不與該汲極區域垂直重疊。
該第一面積比該第二面積大至少50%或可為該第二面積之至少兩倍。該絕緣層之該第一部分可與其中該第一源極/汲極區域具有一最大深度之一位置垂直重疊及/或可與其中該第一源極/汲極區域具有一峰值摻雜密度之一位置垂直重疊。在一些實施例中，該第一源極/汲極接點係一汲極接點，該第一源極/汲極區域係一汲極區域，該第二源極/汲極接點係一源極接點，且該第二源極/汲極區域係一源極區域。該電晶體可為一射頻電晶體放大器。
根據本發明之一第四實例實施例，提供一種電晶體，其包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一閘極指，其位於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線；一第一源極/汲極接點，其位於該第一源極/汲極區域上，該第一源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。該第一源極/汲極區域自該第一源極/汲極接點之該內側壁之一下邊緣沿平行於由該半導體層結構之該上表面界定之一平面延伸之一橫向軸線朝向該閘極指延伸一第一距離，且自該第一源極/汲極接點之該外側壁之一下邊緣遠離該閘極指延伸一第二距離，其中該第一距離超過該第二距離。
該電晶體可進一步包括：一第二源極/汲極區域，其位於該半導體層結構中；及一第二源極/汲極接點，其位於該第二源極/汲極區域上，該第二源極/汲極接點具有面向該閘極指之一內側壁及與該內側壁對置之一外側壁。
該第一距離可超過該第二距離至少50%或至少200%。該第二源極/汲極區域可沿該橫向軸線自該第二源極/汲極接點之該內側壁之一下邊緣朝向該第一源極/汲極接點延伸一第三距離，其中該第一距離超過該第三距離至少100%。
該第一源極/汲極區域可具有沿該橫向軸線之一第一寬度且該第二源極/汲極區域可具有沿該橫向軸線之一第二寬度，其中該第一寬度超過該第二寬度。該第一距離與該第一源極/汲極接點之該內側壁之該下邊緣與沿該橫向軸線面向該第一源極/汲極接點之該閘極指之一側壁之一下邊緣之間的一距離之一比率可至少為0.1。該第一距離可為至少0.3微米，且該第一源極/汲極區域之一摻雜密度可為至少3×10 19個摻雜劑/cm 3。
其中該第一源極/汲極區域具有一最大深度之一位置可更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。該第一源極/汲極區域之一峰值摻雜密度之一位置可更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。該第一源極/汲極區域可為一汲極區域且該第一源極/汲極接點可為一汲極接點。
上文已參考其中展示本發明之實施例之附圖描述本發明之實施例。然而，本發明可以諸多不同形式體現且不應被解釋為限於本文中闡述之實施例。確切而言，此等實施例經提供使得本發明將透徹及完整且將向熟習技術者完全傳達發明概念之範疇。相同元件符號指代所有相同元件。
在說明書及圖中，兩部分元件符號(即，由一短劃線分離之兩個數字，諸如100-1)可用於識別相似元件。當採用此等兩部分元件符號時，整個元件符號可用於指代元件之一特定例項，而元件符號之第一部分可用於指代全體元件。
應瞭解，儘管本文中可使用術語「第一」、「第二」等等描述各種元件，但此等元件不應受此等術語限制。此等術語僅用於使元件彼此區分。例如，在不背離本發明之範疇之情況下，一第一元件可稱為一第二元件，且類似地，一第二元件可稱為一第一元件。如本文中使用，術語「及/或」包含相關聯列項之一或多者之任何及所有組合。
本文中使用之術語僅用於描述特定實施例且不意欲限制本發明。如本文中使用，術語「包括」及/或「包含」特指存在所述特徵、整數、步驟、操作、元件及/或組件，但不排除存在或添加一或多個其他特徵、整數、步驟、操作、元件、組件及/或其等之群組。
應瞭解，當諸如一層、區域或基板之一元件指稱「在另一元件上」或延伸「至另一元件上」時，其可直接在另一元件上或直接延伸至另一元件上或亦可存在介入元件。相比而言，當一元件指稱「直接在另一元件上」或「直接延伸至另一元件上」時，不存在介入元件。亦應瞭解，當一元件指稱「連接」或「耦合」至另一元件時，其可直接連接或耦合至另一元件或可存在介入元件。相比而言，當一元件指稱「直接連接」或「直接耦合」至另一元件時，不存在介入元件。
諸如「下方」或「上方」或「上」或「下」或「水平」或「橫向」或「垂直」之相對術語可在本文中用於描述一個元件、層或區域與另一元件、層或區域之一關係，如圖中繪示。應瞭解，此等術語意欲涵蓋除圖中描繪之定向之外的裝置之不同定向。
在圖式及說明書中，已揭示本發明之典型實施例，且儘管採用特定術語，但其等僅在一般及描述性意義上使用且不用於限制目的，本發明之範疇在以下申請專利範圍中闡述。
2:單位單元/單位單元電晶體 2C:虛線框 22:閘極接點 24:汲極接點 25-1:內側壁 25-2:外側壁 26:源極接點 27-1:內側壁 27-2:外側壁 28:場板 30:第一層間絕緣層 32:第二層間絕緣層 34:鈍化層 50:半導體層結構 52:基板 54:通道層 56:障壁層 62:通道區域 64:汲極區域 66:源極區域 100:射頻(RF)電晶體放大器晶粒 102:單位單元/單位單元電晶體 110:頂側金屬化結構 112:閘極匯流排 114:汲極匯流排 122:閘極接點/閘極指 124:汲極接點 125-1:內側壁 125-2:外側壁 126:源極接點 127-1:內側壁 127-2:外側壁 128:場板 130:第一金屬間絕緣層 132:第二金屬間絕緣層 134:鈍化層 136:源極端子 146:鍍金屬源極通路 150:半導體層結構 152:基板 154:通道層 156:障壁層 162:通道區域 164:汲極區域 166:源極區域 202:單位單元 266:源極區域 302:單位單元 400:單片微波積體電路(MMIC) RF電晶體放大器 410:封裝 412:輸入引線 414:輸入引線墊 416:輸出引線墊 418:輸出引線 420:輸入接合線 430:積體電路晶片 438:輸入饋送網路 440:中間阻抗匹配網路 450:輸入阻抗匹配網路 460:第一RF電晶體放大器級 462:第二RF電晶體放大器級 470:輸出阻抗匹配級 482:輸出饋送網路 490:輸出接合線 500A:RF電晶體放大器 500B:RF電晶體放大器 500C:杜赫RF電晶體放大器 501:RF輸入 502:RF輸出 503:分割器 504:組合器 510:前置放大器 510-1:前置放大器 510-2:前置放大器 520:級間阻抗匹配網路 520-1:級間阻抗匹配網路 520-2:級間阻抗匹配網路 530:主放大器 530-1:主放大器 530-2:主放大器 540:主放大器 550:峰值放大器 600A:經封裝RF電晶體放大器 600B:經封裝RF電晶體放大器 610A:封裝 610B:封裝 612:充氣腔 622A:閘極引線 622B:閘極引線 624A:汲極引線 624B:汲極引線 630:金屬基台 640:側壁 642:蓋 654:接合線 660:塑膠包覆成型件 A 1:橫向軸線 A L1:第一縱向軸線 A L2:第二縱向軸線 A L3:第三縱向軸線 A L4:第四縱向軸線 D 1:第一距離 D 2:第二距離 D 3:第三距離 D 4:第四距離 D M:最大深度 L:縱向方向 L D:額外區域/區段 L G:主區域/區段 L GD:主區域/區段 L GD1:主區域/區段 L GD2:主區域/區段 L GS:主區域/區段 L S:額外區域/區段 P 1:第一縱向延伸平面 T:橫向方向 V:垂直方向 W 1:最大寬度 W 2:最大寬度
圖1係一習知基於III族氮化物之RF電晶體放大器之一單位單元之一示意性橫截面圖。
圖2A係根據本發明之實施例之一基於III族氮化物之RF電晶體放大器晶粒之一單位單元之一示意性透視圖。
圖2B係沿圖2A之線2B-2B截取之一示意性橫截面圖。
圖2C係以圖2B中標記為2C之虛線框框定之圖2B之部分之一放大圖。
圖3A係根據本發明之實施例之一基於III族氮化物之RF電晶體放大器晶粒之一示意性平面圖，其包含具有圖2A至圖2B之設計之單位單元。圖3A之視圖在半導體層結構之頂面正上方截取以繪示接觸鍍金屬之最低層級。
圖3B係沿圖3A之線3B-3B截取之一示意性橫截面圖。
圖3C係沿圖3A之線3C-3C截取之一示意性橫截面圖。
圖4係根據本發明之進一步實施例之一基於III族氮化物之RF電晶體放大器晶粒之一單位單元之一示意性透視圖。
圖5係根據本發明之進一步實施例之一基於III族氮化物之RF電晶體放大器晶粒之一單位單元之一示意性透視圖。
圖6係根據本發明之實施例之一單片微波積體電路RF電晶體放大器之一示意性平面圖。
圖7A係根據本發明之實施例之一RF電晶體放大器相較於一習知RF電晶體放大器之在導通狀態操作期間依據汲極電壓而變化之汲極電流之一圖形。
圖7B係用於產生圖7A之兩個RF電晶體放大器之汲極至源極電容回應之一圖形。
圖8A至圖8C係其中可使用根據本發明之實施例之RF電晶體放大器之多放大器電路之示意性方塊圖。
圖9A及圖9B係繪示可封裝根據本發明之實施例之RF電晶體放大器晶粒以提供經封裝RF電晶體放大器之兩種實例方式之示意性橫截面圖。
102:單位單元/單位單元電晶體
122:閘極接點/閘極指
124:汲極接點
125-1:內側壁
125-2:外側壁
126:源極接點
127-1:內側壁
127-2:外側壁
128:場板
130:第一金屬間絕緣層
132:第二金屬間絕緣層
134:鈍化層
150:半導體層結構
152:基板
154:通道層
156:障壁層
162:通道區域
164:汲極區域
166:源極區域
P1:第一縱向延伸平面

Claims (10)

  1. 一種電晶體，其包括：一半導體層結構，其包括一基於氮化鎵之通道層及該基於氮化鎵之通道層之一上表面上之一基於氮化鎵之障壁層，該基於氮化鎵之障壁層具有高於該基於氮化鎵之通道層之一帶隙；一第一源極/汲極區域，其位於該半導體層結構中；一第二源極/汲極區域，其位於該半導體層結構中；一閘極指，其位於該半導體層結構之一上表面上，該閘極指具有平行於該半導體層結構之該上表面延伸之一縱向軸線；該第一源極/汲極區域上之一第一源極/汲極接點及該第二源極/汲極區域上之一第二源極/汲極接點，該第一源極/汲極接點具有面向該第二源極/汲極接點之一內側壁及與該內側壁對置之一外側壁，且該第二源極/汲極接點具有面向該第一源極/汲極接點之一內側壁及與該內側壁對置之一外側壁，定位於該第一源極/汲極接點與該第二源極/汲極接點之間的一閘極指，且其中該電晶體係一射頻電晶體放大器；及在該閘極指之一上表面上方延伸之一場板，該場板電連接至該第二源極/汲極接點，其中該第一源極/汲極區域不與中介於該場板與該第一源極/汲極接點之一下表面之間的一第一平面相交；其中該第一源極/汲極區域自該第一源極/汲極接點之該內側壁之一下邊緣沿平行於由該半導體層結構之該上表面界定之一平面延伸之一橫向軸線朝向該第二源極/汲極區域延伸一第一距離，且自該第一源極/汲極接點 之該外側壁之一下邊緣遠離該第二源極/汲極區域延伸一第二距離，其中該第一距離超過該第二距離；且其中該第一平面垂直於該半導體層結構之一上表面且垂直於該橫向軸線。
  2. 如請求項1之電晶體，其中該第一距離超過該第二距離至少50%。
  3. 如請求項1之電晶體，其中該第二源極/汲極區域自該第二源極/汲極接點之該內側壁之一下邊緣沿該橫向軸線朝向該第一源極/汲極接點延伸一第三距離，其中該第一距離超過該第三距離至少100%。
  4. 如請求項1之電晶體，其中該第一距離與該第一源極/汲極接點之該內側壁之該下邊緣與沿該橫向軸線面向該第一源極/汲極接點之該閘極指之一側壁之一下邊緣之間的一距離之一比率至少為0.1。
  5. 如請求項1之電晶體，其中該第一距離為至少0.3微米，且其中該第一源極/汲極區域之一摻雜密度為至少3×1019個摻雜劑/cm3。
  6. 如請求項1之電晶體，其中該第一源極/汲極區域具有一最大深度之一位置更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。
  7. 如請求項5之電晶體，其中該第一源極/汲極區域之一峰值摻雜密度之 一位置更靠近該第一源極/汲極接點之該內側壁之該下邊緣而非該第一源極/汲極接點之該外側壁之該下邊緣。
  8. 如請求項1之電晶體，其中該第一源極/汲極區域係一汲極區域且該第一源極/汲極接點係一汲極接點。
  9. 如請求項8之電晶體，其中該第二源極/汲極區域係一源極區域，而該第二源極/汲極接點係一源極接點，且其中該汲極區域的一最大寬度超過該源極區域的一最大寬度，而該源極區域及該汲極區域均不在一閘極電極下方延伸。
  10. 如請求項8之電晶體，其中該第二源極/汲極區域係一源極區域，而該第二源極/汲極接點係一源極接點，且其中該汲極區域並未一直延伸到該汲極接點之該外側壁的該下邊緣。
TW111100659A 2021-01-08 2022-01-07 具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器 TWI805173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/144,346 US11791389B2 (en) 2021-01-08 2021-01-08 Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
US17/144,346 2021-01-08

Publications (2)

Publication Number Publication Date
TW202240839A TW202240839A (zh) 2022-10-16
TWI805173B true TWI805173B (zh) 2023-06-11

Family

ID=80119111

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111100659A TWI805173B (zh) 2021-01-08 2022-01-07 具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器

Country Status (5)

Country Link
US (1) US11791389B2 (zh)
EP (1) EP4275233A1 (zh)
JP (1) JP2024502328A (zh)
TW (1) TWI805173B (zh)
WO (1) WO2022150264A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804527B2 (en) * 2021-07-14 2023-10-31 Nxp Usa, Inc. Transistor with center fed gate
WO2024103252A1 (en) * 2022-11-15 2024-05-23 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor ic chip and method for manufacturing the same
TWI812559B (zh) * 2022-12-07 2023-08-11 尼克森微電子股份有限公司 功率元件及其製作方法
WO2024205301A1 (ko) * 2023-03-29 2024-10-03 루시드마이크로시스템즈 주식회사 높은 전자 이동성 트랜지스터 및 그 구동장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110092057A1 (en) * 2009-10-16 2011-04-21 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US20150279722A1 (en) * 2014-03-31 2015-10-01 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
US20200135908A1 (en) * 2017-05-31 2020-04-30 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7045404B2 (en) 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7419892B2 (en) 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US20100117155A1 (en) * 2007-05-21 2010-05-13 Hidehito Kitakado Semiconductor device and production method thereof
US7875537B2 (en) 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
US9711633B2 (en) 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
US20130020632A1 (en) * 2011-07-18 2013-01-24 Disney Donald R Lateral transistor with capacitively depleted drift region

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110092057A1 (en) * 2009-10-16 2011-04-21 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US20150279722A1 (en) * 2014-03-31 2015-10-01 Sumitomo Electric Device Innovations, Inc. Semiconductor device and method of manufacturing the same
US20200135908A1 (en) * 2017-05-31 2020-04-30 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20220223700A1 (en) 2022-07-14
EP4275233A1 (en) 2023-11-15
TW202333339A (zh) 2023-08-16
TW202240839A (zh) 2022-10-16
WO2022150264A1 (en) 2022-07-14
JP2024502328A (ja) 2024-01-18
US11791389B2 (en) 2023-10-17

Similar Documents

Publication Publication Date Title
TWI805173B (zh) 具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器
US11749726B2 (en) Field effect transistor with source-connected field plate
US10861963B2 (en) Monolithic microwave integrated circuits having both enhancement-mode and depletion mode transistors
US11588448B2 (en) Radio frequency transistor amplifiers having leadframes with integrated shunt inductors and/or direct current voltage source inputs
US11658234B2 (en) Field effect transistor with enhanced reliability
US20220376105A1 (en) Field effect transistor with selective channel layer doping
JP2011040597A (ja) 半導体装置およびその製造方法
US20240162304A1 (en) Field effect transistor including field plates
US20230261054A1 (en) Radio frequency transistor amplifiers having self-aligned double implanted source/drain regions for improved on-resistance performance and related methods
TWI852541B (zh) 具有用於改良導通電阻性能之加寬及/或不對稱源極/汲極區域之射頻電晶體放大器
US12113114B2 (en) Transistor with ohmic contacts
US20230352424A1 (en) Transistor including a discontinuous barrier layer
US20230078017A1 (en) Semiconductor device incorporating a substrate recess
JP2024537365A (ja) オーミックコンタクトを備えるトランジスタ
JP2024519369A (ja) ソース接続されたフィールド板を備えた電界効果トランジスタ
WO2024081401A1 (en) Methods of forming semiconductor structures and resulting semiconductor structures
EP4352790A1 (en) Field effect transistor with modified access regions