TWI795969B - 用於電容耦合等離子處理器阻抗特性測量的測量裝置和方法、電容耦合等離子處理器 - Google Patents

Abstract

一種用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，   所述阻抗特性測量裝置包括：上接觸板和下接觸板，其中上接觸板用於與電容耦合等離子處理器的氣體噴淋頭的下表面接觸，下接觸板用於與所述電容耦合等離子處理器中的靜電夾盤的上表面接觸；至少一個彈性導電部位於所述上接觸板和下接觸板之間，所述彈性導電部提供彈力，使得阻抗特性測量裝置在進行電容耦合等離子處理器阻抗特性曲線測量時，上、下接觸板的間距被壓縮後分別與氣體噴淋頭和靜電夾盤緊密接觸。實現不點燃等離子精確測量等離子處理器阻抗特性曲線。

Description

用於電容耦合等離子處理器阻抗特性測量的測量裝置和方法、電容耦合等離子處理器

本發明涉及半導體的領域，尤其涉及一種應用於電容耦合等離子處理器阻抗特性測量的的測量裝置和測量方法、電容耦合等離子處理器。

等離子體處理器廣泛應用於積體電路的製造製程中，如沉積、蝕刻等。其中，電容耦合型等離子體(Capacitive Coupled Plasma，CCP)裝置是等離子體處理器中的主流技術之一。

電容耦合等離子體處理器在設計製造和調試過程中需要掌握處理器的頻率特性，比如對不同頻率的阻抗特性，不同頻率下的射頻功率流動路徑，即射頻功率在反應腔內部的分配情況。但是獲取上述頻率特性成為難題，在等離子處理過程中，上下電極之間的等離子體是導電的，而且其阻抗特性受等離子體中氣體濃度，氣壓、輸入的射頻功率大小等影響，需要進行大量測試才能獲得足夠資料構建等離子處理器的射頻阻抗模型。而且每次等離子處理器內部硬體變動都會對阻抗產生影響，也就需要再次進行大量測試，所以這種大量測試來保證精度的方法不適合用於需要頻繁改進的等離子處理器開發過程。而且進行這些測試需要反應腔完成組裝才可以，在設計開發過程中無法預期測試結果，組裝完成才發現相關參數需要調整會導致開發週期延長，成本大幅增加。另一種方法是不點燃等離子體，直接輸入射頻功率到反應腔中，掃描各個頻率下的反應腔阻抗特性。但是不點燃等離子情況下，反應腔的阻抗和實際進行等離子處理時反應腔的阻抗差別很大。

所以業內需要開發一種新的方法或裝置，實現不需要大量實驗測試就能實現對等離子處理器全頻段阻抗的精確測量。

本發明提出了一種用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，所述阻抗特性測量裝置包括：接觸板和下接觸板，其中上接觸板用於與電容耦合等離子處理器的氣體噴淋頭的下表面接觸，下接觸板用於與所述電容耦合等離子處理器中的靜電夾盤的上表面接觸；至少一個彈性導電部位於所述上接觸板和下接觸板之間，所述彈性導電部提供彈力和低阻抗導電路徑，使得阻抗特性測量裝置在進行電容耦合等離子處理器阻抗特性曲線測量時，接觸板和下接觸板的間距被壓縮後分別與氣體噴淋頭和靜電夾盤緊密接觸。

其中所述接觸板和下接觸板由絕緣材料製成，且厚度為0.1-1mm，或者由半導體材料製成，且厚度為0.6-3mm，通過這樣的材料和厚度選擇可以模擬等離子體處理過程中出現的鞘層的阻抗，使得不點燃等離子狀態下檢測到的處理器的阻抗特性曲線的精度更高。

其中所述彈性導電部包括提供彈力的彈性支撐件和提供導電通路的導電接觸裝置。兩者共同組合實現提供垂直方向彈力和導電通路的設計目標，而且電感較小，不影響對高頻訊號的阻抗測量。

進一步的，所述導電接觸裝置包括安裝在接觸板或下接觸板的接觸頭和位於相對位置接觸板的導電夾頭，在所述接觸板和下接觸板被壓縮時，所述接觸頭被插入所述導電夾頭中形成穩定的電連接。

其中所述接觸板和下接觸板為圓盤形，包括多個彈性導電部，所述多個彈性導電部在所述上接觸板和下接觸板的不同方位角上間隔設置，使得射頻電流在多個彈性導電部之間均勻分佈。進一步的，可以在多個彈性導電部上設置有電流檢測裝置，分別測量不同方位角上的阻抗 分佈，並根據阻抗分佈資料對反應腔體結構或者等離子處理製程參數進行優化。

其中下接觸板覆蓋靜電夾盤的上表面超過1/2區域，更大的覆蓋面積可以更接近實際等離子體的阻抗空間分佈。

其中所述阻抗特性測量裝置還包括一個接觸環圍繞在所述下接觸板的周邊，所述接觸環與電容耦合等離子處理器中的聚焦環的位置對應，且所述接觸環通過彈性導電部與所述上接觸板連接。

本發明還提出了一種電容耦合等離子處理器，處理器中其中包括至少兩個零部件暴露於所述等離子體，一個阻抗特性測量裝置設置於所述兩個零部件之間的間隙中，所述阻抗特性測量裝置包括第一接觸板和第二接觸板，所述第一接觸板和第二接觸板之間包括至少一個彈性導電部，使得所述第一接觸板和第二接觸板分別貼合到所述兩個零部件的表面，並提供導電路徑。

進一步地，本發明還提供了一種電容耦合等離子處理器阻抗特性檢測方法，其中，包括檢測步驟：打開電容耦合等離子處理器頂蓋；放入如上所描述的阻抗特性測量裝置；關閉所述電容耦合等離子處理器的頂蓋，使得所述阻抗特性測量裝置中的上接觸板與氣體噴淋頭緊貼，下接觸板與靜電夾盤的上表面緊貼；抽出所述電容耦合等離子處理器中的空氣；輸入多個具有不同頻率的射頻訊號到所述電容耦合等離子處理器內的基座或者氣體噴淋頭，在電容耦合等離子處理器的檢測端檢測回饋的射頻訊號，根據所述回饋的射頻訊號獲取電容耦合等離子處理器在所述多個頻率下的阻抗特性。

10:等離子體

100:真空反應腔

101:反應腔側壁

102:開口

110:基座

112:靜電夾盤

113:靜電電極

114:加熱裝置

120:氣體噴淋頭

122:安裝座

124:頂蓋

125:氣體供應裝置

132:聚焦環

134:邊緣環

135:等離子體約束環

136:中接地環

137:下接地環

138:遮罩環

140:排氣泵

150:射頻電源

152:匹配網路

200:阻抗特性測量裝置

201:上接觸板

202:下接觸板

202R:接觸環

210:導電接觸裝置

211:接觸頭

212:導電夾頭

213:彈性支撐件

W:基片

圖1是一種等離子體處理器的結構示意圖；圖2是不點燃等離子體檢測到的頻率特性曲線與精確測量後的特性曲線示意圖； 圖3a、圖3b是本發明阻抗特性測量裝置的初始形狀和測試過程中壓縮後的形狀結構；圖4是本發明等離子處理器中包括阻抗特性測量裝置後的結構示意圖；以及圖5是本發明另一改進實施例的阻抗特性測量裝置的結構示意圖。

圖1示出一種電容耦合等離子體(CCP)處理器結構示意圖，電容耦合等離子體蝕刻設備是一種由施加在極板上的射頻電源通過電容耦合的方式在反應腔內產生等離子體並用於蝕刻的設備。其包括真空反應腔100，真空反應腔100包括由金屬材料製成的大致為圓柱形的反應腔側壁101，反應腔側壁101上設置一開口102用於容納基片進出。真空反應腔100頂部包括頂蓋124，頂蓋124下方設置有一氣體噴淋頭120和一與所述氣體噴淋頭124相對設置的基座110，所述氣體噴淋頭120與一氣體供應裝置125相連，用於向真空反應腔100輸送反應氣體，同時作為真空反應腔100的上電極。所述氣體噴淋頭120通過一安裝座122與頂蓋124的下側固定。所述基座110同時作為下電極，其上方設置一靜電夾盤112，所述上電極和所述下電極之間形成一反應區域。至少一射頻電源150通過匹配網路152施加到所述上電極或下電極之一，在所述上電極和所述下電極之間產生射頻電場，用以將反應氣體解離為等離子體10，等離子體10中含有大量的電子、離子、激發態的原子、分子和自由基等活性粒子，上述活性粒子可以和待處理基片的表面發生多種物理和化學反應，使得基片表面的形貌發生改變，即完成蝕刻過程。真空反應腔100的下方還設置一排氣泵140，用於將反應副產物排出反應腔，維持真空反應腔100的真空環境。

靜電夾盤112內部設置一靜電電極113，用於產生靜電吸力，以實現在製程過程中對待處理基片W的支撐固定。靜電夾盤112下方設置加 熱裝置114，用於對製程過程中的基片W溫度進行控制。環繞所述基座110設置聚焦環132及邊緣環134，所述聚焦環132和邊緣環134用於調節基片W周圍的電場或溫度分佈，提高基片W處理的均勻性。環繞所述邊緣環134設置等離子體約束環135，等離子體約束環135上設有排氣通道，通過合理設置排氣通道的深寬比例，在實現將反應氣體排出的同時，將等離子體約束在上下電極之間的反應區域，避免等離子體洩露到非反應區域，造成非反應區域的部件損傷。等離子體約束環135下方設置一中接地環136，中接地環136用於為等離子體約束環135提供電場遮罩；中接地環136下方設置一下接地環137，中接地環136和下接地環137保持電連接，以在真空反應腔100內形成一射頻接地回路。下接地環137與基座110之間設置一遮罩環138，用於將施加到基座110上的射頻訊號遮罩在基座110內，實現基座110與下接地環137的電隔離。

上述電容耦合等離子體處理器在設計製造和調試過程中需要掌握處理器的頻率特性，比如對不同頻率的阻抗特性，不同頻率下的射頻功率流動路徑，即射頻功率在反應腔內部的分配情況。但是獲取上述頻率特性成為難題，在等離子處理過程中，上下電極之間的等離子體是導電的，而且其阻抗特性受等離子體中氣體濃度，氣壓、輸入的射頻功率大小等影響，需要進行大量測試才能獲得足夠資料構建等離子處理器的射頻阻抗模型。而且每次等離子處理器內部硬體變動都會對阻抗產生影響，也就需要再次進行大量測試，所以這種大量測試來保證精度的方法不適合用於需要頻繁改進的等離子處理器開發過程。而且進行這些測試需要反應腔完成組裝才可以，在設計開發過程中無法預期測試結果，組裝完成才發現相關參數需要調整會會導致開發週期延長，成本大幅增加。另一種方法是不點燃等離子體，直接輸入射頻功率到反應腔中，掃描各個頻率下的反應腔阻抗特性。但是不點燃等離子情況下，反應腔的阻抗和實際進行等離子處理時反應腔的阻抗差別很大。如圖2所示，其中 圖形20為不點等離子情況下直接獲得的等離子處理器的阻抗特性曲線，圖形21是經過大量測試後獲得的較精確的等離子處理器的阻抗特性曲線。從兩張圖中可以明顯看出兩者波形雖然類似，但是直接檢測的阻抗峰值與精確的阻抗峰值相差了約2MHz。除此之外，直接檢測的方法還無法檢測到低頻和直流的訊號，因為上下電極之間存在釐米級的間隙，低頻的耦合能力弱，無法跨越這個距離耦合到對面電極。所以這種直接檢測方法不僅測量精度很差，而且低頻訊號完全無法獲取。

發明人研究發現，目前測量等離子體反應腔內阻抗特性的方法包括在點燃等離子體的條件下多次測量和不點燃等離子體，直接輸入射頻功率到反應腔中，掃描各個頻率下的反應腔阻抗特性。如圖2所示，其中圖形20為不點等離子情況下直接獲得的等離子處理器的阻抗特性曲線，圖形21是經過大量測試後獲得的較精確的等離子處理器的阻抗特性曲線。從兩張圖中可以明顯看出兩者波形雖然類似，但是直接檢測的阻抗峰值與精確的阻抗峰值相差了約2MHz。除此之外，直接檢測的方法還無法檢測到低頻和直流的訊號，因為上下電極之間存在釐米級的間隙，低頻的耦合能力弱，無法跨越這個距離耦合到對面電極。所以這種直接檢測方法不僅測量精度很差，而且低頻訊號完全無法獲取。

根據習知技術檢測方法出現的問題，發明人提出了一種新的阻抗特性測量裝置，放置於電容耦合等離子處理腔中的靜電夾盤上，實現上電極與下電極之間的射頻連接，同時能夠類比不同頻率下等離子體的阻抗，實現不點等離子情況下的頻率特性曲線精確測量。本發明提出的阻抗特性測量裝置200的具體結構如圖3a和3b所示，包括一下接觸板202和一上接觸板201，兩個接觸板之間包括彈性支撐件213，彈性支撐件213典型的可以是彈簧或者其它金屬彈性片提供上下方向的彈力。其中彈性支撐件213最佳的是由導體製造，實現兩個支撐板之間的導電連接。由於在點燃等離子體進行製程處理過程中，等離子體10與基片W之間和氣體 噴淋頭120之間均包括一層鞘層，在鞘層內電子被排斥，所以實際真空反應腔100內的等離子體是由上下兩層的絕緣鞘層和兩個鞘層之間的等離子體導體組成。為了類比這樣的阻抗結構，上接觸板201、下接觸板202可以選擇絕緣材料如特氟龍等，但是厚度最佳需要較小，典型的需要小於0.1mm~1mm，這樣才能保證來自基座110或者靜電電極113的低頻或者直流訊號能夠耦合到氣體噴淋頭120。或者上接觸板201、下接觸板202也可以是矽或者碳化矽等半導體材料製成，但是由半導體材料製成的接觸板厚度需要達到1-3mm才能模擬鞘層的阻抗。

由於等離子體中還包括電感值，所以本發明中阻抗特性測量裝置200需要一定數量的電感值。但是如前述實施例描述的，利用多個彈簧同時實現導電和彈性支撐的功能需要彈簧具有較大截面積才能實現高導電性，但是彈簧截面積越大則電感就會越大，過大的電感會影響高頻段的阻抗特性曲線檢測精度。無法通過一個導電的彈簧同時滿足導電特性、電感特性和彈性支撐三個設計要求。所以發明人提出了另一種變形實施例，彈性支撐件213的尺寸和材料只被設計用於提供彈力和電感值，導電能力由導電接觸裝置提供，其中導電接觸裝置包括接觸頭211，接觸頭211包括向外鼓出的側壁。與導電的接觸頭211相對的為導電夾頭212，導電夾頭212包括至少兩片夾片，使得接觸頭211被壓入兩個夾片時能實現良好導電性能。其中導電夾頭212和接觸頭211可以選擇銅或銀等高導電材料製成，以保證足夠的導電性能。

如圖3a和3b所示分別為本發明導電接觸裝置210在未放入等離子處理腔前的狀態和放入等離子處理腔，彈性支撐件213被壓縮後的狀態。其中在對等離子處理器進行測量過程中，首先打開真空反應腔100的頂蓋124，放入本發明的阻抗特性測量裝置200，然後將真空反應腔100的頂蓋124蓋住真空反應腔100頂部實現真空反應腔100內氣密，然後將真空反應腔100內空氣抽走形成與反應過程中類似的低壓環境。由於本發明提 供了良好的垂直方向推力，可以使得上接觸板201、下接觸板202能夠很好的貼合上方的氣體噴淋頭120下表面和下方的靜電夾盤112上表面，即使氣體噴淋頭120和靜電夾盤112出現少量的傾斜或者間隙調整也能實現緊密接觸，保證氣體噴淋頭120和靜電夾盤112之間穩定的電連接。在完成阻抗特性測量裝置200的安裝後，就可以將射頻功率輸入反應腔中，如基座110。為了測試等離子處理器的阻抗，輸入的射頻功率需要進行頻率掃描，在很大頻率範圍內持續變化，可以採用網路分析儀等測量儀器來進行資料掃描。同時在流過等離子處理器後在接地端或者其它合適的位置檢測流過的電流和幅值訊號，最後通過輸入訊號和檢測到的訊號進行比較計算獲得等離子處理腔在不同頻率下的阻抗特性曲線。如圖4為等離子處理器中安裝有阻抗特性測量裝置200後的結構示意圖，其中至少一個彈性支撐件213和導電接觸裝置210共同構成一個彈性導電部，上接觸板201、下接觸板202之間沿接觸板的圓周間隔設置多個彈性導電部，使得流過的電流在多個彈性導電部之間均勻分佈。其中上接觸板201、下接觸板202的尺寸需要足夠大，需要覆蓋靜電夾盤112大部分面積(>1/2)，以模擬等離子體的阻抗，較佳的需要覆蓋整個靜電夾盤112的上表面或者向外延伸到靠近聚焦環132。由於實際等離子處理過程中聚焦環132上方也存在等離子體，所以最佳的需要下接觸板202能夠延伸到覆蓋聚焦環132上表面。由於聚焦環132與靜電夾盤112上表面高度不同，所以需要使用獨立高度的接觸環202R，如圖5所示為適用於同時覆蓋靜電夾盤112和聚焦環132的下接觸板202和接觸環202R，更大的覆蓋面積可以獲得更精確的等離子處理器阻抗分佈曲線。其中多個彈性導電部中可以設置獨立的電流檢測裝置，用於分別檢測等離子處理器在不同方位角上的電流大小分佈，也就檢測到了不同方位角上不同的阻抗分佈。上下電極的表面由於安裝精度問題會出現平行度不夠，或者反應腔體側壁開設的用於傳片的開口102均會導致射頻電流在整個腔體上電流分佈不均。通過本發 明設置在各個彈性導電部中的電流檢測裝置，就可以根據檢測到的電流資料量化這種射頻電流不均勻情況，相應的採取各種手段精確抵消由於射頻阻抗圓周方向上分佈不均導致的等離子處理效果不均勻。

在進行阻抗特性曲線檢測過程中也可以在靜電夾盤112上設置一個實驗晶圓(dummy wafer)，其材料組成與待處理晶圓相同，只是實驗晶圓上沒有加工形成的半導體元件。然後再將本發明提出的阻抗特性測量裝置放置在實驗晶圓上，後續進行不點燃等離子體的阻抗檢測過程時，檢測到的資料與等離子處理器在等離子製程執行過程中的實際阻抗更接近，也就是資料更精確。由於實驗晶圓的添加，本發明中的下接觸板202厚度可以進一步減少，比如採用半導體材料的製成的下接觸板202厚度可以降低到0.6-2mm，這樣實驗晶圓和下接觸板202的組合形成的阻抗仍然與實際進行製程處理時的阻抗接近。

本發明中的彈性導電部除了可以是多個沿圓周方向均勻排布的實施例，也可以是一個圓環形的結構覆蓋整個上接觸板201/下接觸板202上靠邊緣的環形區域，圓環形的接觸頭211與位於下接觸板202上的圓環形的導電夾頭212相匹配。在進行阻抗特性檢測過程中，接觸頭211與導電夾頭212構成在圓周上均勻分佈的導電通路，使得射頻電流能夠在整個圓周上均勻分佈。

本發明等離子類比裝置200除了可以應用於基座110和氣體噴淋頭120之間，也可以應用於其它存在等離子體的狹縫中，比如靜電夾盤112與聚焦環132之間的狹縫或者等離子體約束環135上的狹縫等，只是為了適應各種形狀的狹縫，本發明等離子類比裝置的尺寸和形狀需要相應修改，但是其工作原理和結構與本發明揭露的實施例相同，也屬於本發明保護範圍。

本發明中的彈性導電部可以是如本發明一個實施例所述，由高導電的彈性金屬直接構成，或者是本發明另一實施例的彈簧和導電接觸裝 置組合而成，只要能夠實現同時提高彈性壓力和低導電阻抗的裝置均能實現本發明目的。較低的阻抗可以模擬實際等離子體中鞘層和等離子體的綜合阻抗。考慮到電感參數的準確性，彈性支撐件除了可以是彈簧也可以由電感值較低的其它材料構成，如有機材料如橡膠等組成，電感和導電特性由導電接觸裝置提供。

雖然本發明披露如上，但本發明並非限定於此。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以請求項所限定的範圍為原則。

100:真空反應腔

101:反應腔側壁

102:開口

110:基座

112:靜電夾盤

113:靜電電極

114:加熱裝置

120:氣體噴淋頭

122:安裝座

124:頂蓋

125:氣體供應裝置

132:聚焦環

134:邊緣環

135:等離子體約束環

136:中接地環

137:下接地環

138:遮罩環

140:排氣泵

150:射頻電源

152:匹配網路

200:阻抗特性測量裝置

Claims (11)

1. 一種用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該阻抗特性測量裝置包括： 一上接觸板和一下接觸板，其中該上接觸板用於與一電容耦合等離子處理器的一氣體噴淋頭的下表面接觸，該下接觸板用於與該電容耦合等離子處理器中的一靜電夾盤的上表面接觸；以及 至少一個彈性導電部位於該上接觸板和該下接觸板之間，該彈性導電部提供彈力和低阻抗導電路徑，使得該阻抗特性測量裝置在進行該電容耦合等離子處理器阻抗特性曲線測量時，該上接觸板、該下接觸板的間距被壓縮後分別與該氣體噴淋頭和該靜電夾盤緊密接觸。
2. 如請求項1所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該上接觸板、該下接觸板由絕緣材料製成，且厚度為0.1-1mm，或者由半導體材料製成，且厚度為0.6-3mm。
3. 如請求項1所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該彈性導電部包括提供彈力的一彈性支撐件和提供導電通路的一導電接觸裝置。
4. 如請求項3所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該導電接觸裝置包括安裝在該上接觸板或該下接觸板的一接觸頭和位於相對位置該接觸板的一導電夾頭，在該上接觸板或該下接觸板被壓縮時，該接觸頭被插入該導電夾頭中形成穩定的電連接。
5. 如請求項3所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該上接觸板、該下接觸板為圓盤形，包括多個該彈性導電部，該多個彈性導電部在該上接觸板和該下接觸板的不同方位角上間隔設置。
6. 如請求項5所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該多個彈性導電部上設置有一電流檢測裝置。
7. 如請求項1所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該下接觸板覆蓋該靜電夾盤的上表面超過1/2區域。
8. 如請求項1所述的用於電容耦合等離子體處理器的阻抗特性測量裝置，其中，該阻抗特性測量裝置還包括一個接觸環圍繞在該下接觸板周邊，該接觸環與該電容耦合等離子處理器中的一聚焦環的位置對應，且該接觸環通過該彈性導電部與該上接觸板連接。
9. 一種電容耦合等離子處理器，該電容耦合等離子處理器包括： 一腔體，該腔體內包括一基座，該基座上設置有一靜電夾盤用於固定待處理的一基片； 一頂蓋，該頂蓋的下方設置有一氣體噴淋頭；以及 至少一射頻電源連接到該基座或者該氣體噴淋頭，在該氣體噴淋頭的下方和該基座的上方形成一等離子體用於對該基片進行處理； 其中包括至少兩個零部件暴露於該等離子體，一個阻抗特性測量裝置設置於該兩個零部件之間的間隙中，該阻抗特性測量裝置包括一第一接觸板和一第二接觸板，該第一接觸板和該第二接觸板之間包括至少一個彈性導電部，使得該第一接觸板和該第二接觸板分別貼合到該兩個零部件的表面，並提供導電路徑。
10. 一種電容耦合等離子處理器阻抗特性檢測方法，其中，包括檢測步驟： 打開一電容耦合等離子處理器的頂蓋； 放入一如請求項1所述的阻抗特性測量裝置； 關閉該電容耦合等離子處理器的頂蓋，使得該阻抗特性測量裝置中的一上接觸板與一氣體噴淋頭緊貼，一下接觸板與一靜電夾盤的上表面緊貼； 抽出該電容耦合等離子處理器中的空氣； 輸入多個具有不同頻率的射頻訊號到該電容耦合等離子處理器內的一基座或者一氣體噴淋頭，在該電容耦合等離子處理器的一檢測端檢測回饋的一射頻訊號，根據回饋的該射頻訊號獲取該電容耦合等離子處理器在所述多個頻率下的阻抗特性。
11. 如請求項10所述的電容耦合等離子處理器阻抗特性檢測方法，其中，該電容耦合等離子處理器阻抗特性檢測方法還包括在放入一阻抗特性測量裝置前放置一實驗晶圓到一靜電夾盤的上表面，再將該阻抗特性測量裝置放置在該實驗晶圓上。

Images