TWI795803B - 影像感測器 - Google Patents

Abstract

一種影像感測器，包含畫素單元及畫素讀取電路。畫素單元包含影像畫素陣列及偏壓電路。影像畫素陣列包含複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行。偏壓電路耦接於影像畫素陣列，用以依據偏壓電壓於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號。畫素讀取電路耦接至畫素單元中之影像畫素陣列及偏壓電路，用以依據該複數個行感測訊號來產生複數個第一取樣值及依據該複數個行感測訊號的相鄰行感測訊號來產生複數個第二取樣值。其中，該複數個影像畫素係由該複數個第一取樣值與第二取樣值的差值所產生。

Description

影像感測器

本發明與影像感測有關，尤其是關於一種包含置於屏下或嵌入於屏內的光學式指紋感測模組的影像感測器。

如圖1所示，習知的光學式影像感測器10包含畫素單元100、畫素讀取電路102、控制電路104、列控制電路106、欄解碼器108、差動放大器110、類比數位轉換器(Analog to digital converter，ADC)112及影像訊號處理器(Image signal processor)114，其中，畫素單元100還包含影像畫素陣列116及遮光區畫素陣列118，並選擇性包含參考畫素陣列120，其設置於影像畫素陣列116的每一列末端(或前端)。

習知的光學式影像感測器10通常是同時取樣遮光區或非感光型畫素的參考取樣電壓以及正常畫素的取樣電壓，以消除共模雜訊(Common mode noise)。然而，由於此種方法需要額外的遮光區或非感光型畫素(例如圖1中之遮光區畫素陣列118)，將會導致實際曝光區的區域或影像感測的區域明顯變小，亟待改善。

有鑑於此，本發明提出一種影像感測器，其畫素單元僅需影像畫素陣列即可，不需另外包含遮光區畫素陣列作為參考畫素陣列。在進行影像感測時，其畫素讀取電路可同時取樣兩相鄰影像畫素行的取樣值之差值(例如電壓差值)，使得畫素讀取電路可以類比形式消除暗電流及隨機雜訊，藉以達到消除共模雜訊及增加輸入電壓的動態區間之功效，故能有效解決先前技術所遭遇到之上述問題。

依據本發明之一具體實施例為一種影像感測器。於此實施例中，影像感測器包含畫素單元及畫素讀取電路。畫素單元包含影像畫素陣列及偏壓電路。影像畫素陣列包含複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行。偏壓電路耦接於影像畫素陣列。偏壓電路依據偏壓電壓於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號。畫素讀取電路耦接至畫素單元中之影像畫素陣列及偏壓電路。畫素讀取電路依據該複數個行感測訊號來產生複數個第一取樣值及依據該複數個行感測訊號的相鄰行感測訊號來產生複數個第二取樣值。其中，該複數個影像畫素係由該複數個第一取樣值與第二取樣值的差值所產生。

於一實施例中，畫素讀取電路包含有複數個取樣保存電路，分別對應於該複數個行感測訊號，該複數個取樣保存電路分別對該複數個行感測訊號及其相鄰的複數個行感測訊號進行取樣與保存，以產生該複數個第一取樣值中之一者及該複數個第二取樣值中之一者。

於一實施例中，該複數個取樣保存電路中之一者包含：第一取樣開關，其具有第一端及第二端，第一端耦接該複數個行感測訊號當中之一對應者；第一取樣電容，其具有第三端及第四端，第三端耦接第一取樣開關之第二端；第二取樣開關，其具有第五端及第六端，第五端耦接臨近於該複數個行感測訊號中之一對應者；第二取樣電容，其具有第七端及第八端，第七端耦接第二取樣開關之第六端；切換開關，耦接於第一取樣電容之第三端與第二取樣電容之第七端之間；以及參考電壓訊號切換開關組，包括：第一開關，耦接於參考電壓訊號與第一取樣電容之第四端之間；以及第二開關，耦接於參考電壓訊號與第二取樣電容之第八端之間，其中第一取樣電容之第四端與第二取樣電容之第八端係提供以產生該複數個第一取樣值中之一者與該複數個第二取樣值中之一者。

於一實施例中，該複數個取樣保存電路中之一者包含：第一取樣開關，其具有第九端及第十端，第九端耦接該複數個行感測訊號當中之一對應者；第一取樣電容，其具有第十一端及第十二端，第十一端耦接第一取樣開關之第十端且第十二端耦接至參考電壓訊號；第二取樣開關，其具有第十三端及第十四端，第十三端耦接臨近於該複數個行感測訊號中之一對應者；以及第二取樣電容，其具有第十五端及第十六端，第十五端耦接第二取樣開關之第十四端且第十六端耦接參考電壓訊號；其中，第一取樣電容之第十一端與第二取樣電容之第十五端係提供以產生該複數個第一取樣值中之一者與該複數個第二取樣值中之一者。

於一實施例中，影像感測器還包含：差動放大器，用以根據該複數個第一取樣值與該複數個第二取樣值之差相對應產生複數個類比畫素值；以及類比數位轉換器(Analog-to-digital converter，ADC)，耦接差動放大器，用以將該複數個類比畫素值轉換為該複數個數位畫素值。

於一實施例中，影像感測器係為光學式影像感測裝置。

於一實施例中，影像感測器係包含光學式指紋感測模組。

於一實施例中，光學式指紋感測模組係置於屏下。

於一實施例中，光學式指紋感測模組係嵌入於屏內。

於一實施例中，影像感測器係利用同時取樣相鄰畫素行的電壓差值來消除共模雜訊(Common mode noise)及增加輸入電壓的動態區間(Dynamic range)。

相較於先前技術，本發明之影像感測器係利用同時取樣相鄰畫素行的電壓差值來消除共模雜訊及增加輸入電壓的動態區間，故不需額外的遮光區或非感光型畫素，使得實際曝光區的區域或影像感測的區域不需縮小，有助於提升影像感測器之感測效能。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

在本發明之說明書全文(包括申請專利範圍)中所使用的「耦接」一 詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接第二裝置，則應該被解釋成第一裝置可直接連接第二裝置，或第一裝置可透過其他裝置或某種連接手段而間接地連接至第二裝置。

依據本發明之一具體實施例為一種影像感測器。請參照圖2，圖2為影像感測器之示意圖。如圖2所示，影像感測器10包含有畫素讀取電路102、控制電路104、列控制電路106、差動放大器110、類比數位轉換器(Analog to digital converter，ADC)112及影像畫素陣列116。控制電路104分別耦接畫素讀取電路102及列控制電路106。畫素讀取電路102耦接差動放大器110及影像畫素陣列116。列控制電路106耦接影像畫素陣列116。差動放大器110耦接類比數位轉換器112。

簡言之，在影像感測器10進行影像感測時，影像畫素陣列116中之各畫素的感光二極體感光後產生電荷儲存於相對應的感測電容中，接著，控制電路104控制列控制電路106及畫素讀取電路102，使得畫素讀取電路102對影像畫素陣列116逐列取樣而產生各畫素之取樣值後，再由差動放大器110將取樣值之差進行放大後由類比數位轉換器112進行類比數位轉換。

需說明的是，本發明之畫素單元僅需影像畫素陣列116即可，不需另外包含遮光區畫素陣列作為參考畫素陣列。在進行影像感測時，畫素讀取電路102可同時取樣兩相鄰影像畫素行的取樣值之差(例如電壓差值)，使得畫素讀取電路102可以類比形式消除暗電流及隨機雜訊，藉以達到消除共模雜訊及增加輸入電壓的動態區間之功效。

請參照圖3至圖5。圖3為畫素之一實施例。圖5繪示影像感測器之一實施例。圖4為圖3與圖5中之各訊號的時序圖。如圖3至圖5所示，影像畫素陣列116包含有影像畫素列R1~Rn、影像畫素行C1~Cm，畫素202可為影像畫素陣列116中之任一畫素(如位在影像畫素列R1~Rn、影像畫素行C1~Cm任一交點之畫素)，畫素讀取電路200包含(m-1)個取樣保存電路221~22(m-1)，其分別對應於(m-1)個影像畫素行C1~C(m-1)及(m-1)個影像畫素行C2~Cm，其中m為大於1的正整數。

每一個取樣保存電路221~22(m-1)包含開關SWS、SWR及SWC、電容CS和CR。開關SWS耦接電容CS且開關SWR耦接電容CR。開關SWC的一端耦接至開關SWS與電容CS之間且開關SWC的另一端耦接至開關SWR與電容CR之間。在開關SWS及SWR導通時，同時取樣相鄰畫素行的電壓值儲存於電容CS及CR；在開關SWC導通時，將相鄰畫素行的電壓值的差Vout輸出至差動放大器110，以達到消除共模雜訊及增加輸入電壓的動態區間。

在此結構下進行影像感測時，感光二極體204感光後產生電荷儲存於感測電容206中作為感測訊號。當偏壓電路230的偏壓參考電壓BIAS為高準位且選擇畫素202所在之影像畫素列而導通一列開關RS後，畫素重置開關RST先開啟，以重置節點N1電壓至參考電壓VREF。列選擇訊號213再依序拉升及取樣開關SWS再依序開啟以根據感測電容206所儲存感測訊號導通電晶體208，以儲存電荷於第一取樣電容CS作為第一取樣值，同時選擇畫素202所在之影像畫素行的相鄰行的畫素儲存電荷於第二取樣電容CR作為第二取樣值。其中，在讀取第一取樣值及第二取樣值時，參考電壓訊號切換開關組AVS可分別透過開關SW1及SW2控制第一取樣電容CS及第二取樣電容CR之一端耦接參考電壓VR，以消除非理想因素(如暗電流等)。最後，切換開關SWC導通且相對應行選取電路CSC控制相對應欄位之開關導通，以將相對應第一取樣電容CS及第二取樣電容CR所儲存之第一取樣值及第二取樣值之差值輸出至差動放大器110進行後續處理。

需說明的是，由於第一取樣電容CS及第二取樣電容CR所儲存之第一取樣值及第二取樣值為相鄰行的畫素的儲存電荷，其具有相同的隨機雜訊擾動，故此實施例可直接以類比形式消除隨機雜訊擾動的影響。

接下來，將分別就影像感測器10進行感光畫素電壓重置、感光畫素電壓取樣、進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減以及進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減等操作進行詳細說明。

請參照圖6及圖7。圖6繪示進行感光畫素電壓重置時之各訊號的時序圖。圖7繪示進行感光畫素電壓重置時之畫素的示意圖。

如圖6及圖7所示，在時間t0時，畫素重置開關RST的控制訊號會從低位準的公共接地電壓VSS變為高位準的工作電壓VDD且在時間t0~t1期間均維持於高位準的工作電壓VDD。因此，畫素重置開關RST會在時間t0時導通且在時間t0~t1期間均維持於導通狀態，使得節點N1在時間t0~t1期間具有參考電壓VREF。

請參照圖8至圖10。圖8繪示進行感光畫素電壓取樣時之各訊號的時序圖。圖9繪示進行感光畫素電壓取樣時之畫素的示意圖。圖10繪示進行感光畫素電壓取樣時之影像感測器的示意圖。

如圖8至圖10所示，在時間t2時，列選擇訊號213會從低位準的公共接地電壓VSS變為參考電壓VREF且在時間t2~t3期間均維持於參考電壓VREF。畫素重置開關RST的控制訊號在時間t2~t3期間均維持於低位準的公共接地電壓VSS。在時間t2時，開關SWS、SWR、SW1及SW2的開關控制訊號均從低位準變為高位準且在時間t2~t3期間均維持於高位準。開關SWC的開關控制訊號則在時間t2~t3期間均維持於低位準。因此，在時間t2~t3期間，開關SWS、SWR、SW1及SW2均會導通，但開關SWC則未導通，使得節點N1在時間t2~t3期間具有電壓VA而節點N2在時間t2~t3期間具有電壓(VA-Vth)，其中Vth為電晶體208的臨界電壓值。

請參照圖11至圖13。圖11繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之各訊號的時序圖。圖12繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之畫素的示意圖。圖13繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之影像感測器的示意圖。

如圖11至圖13所示，在時間t3時，畫素重置開關RST的控制訊號維持於低位準的公共接地電壓VSS且列選擇訊號213會從參考電壓VREF變為低位準的公共接地電壓VSS，開關SWC的開關控制訊號會從低位準變為高位準，而開關SWS、SWR、SW1及SW2的開關控制訊號則均從高位準變為低位準。因此，在時間t3時，開關SWC導通，而開關SWS、SWR、SW1及SW2均未導通，使得節點N1的電壓在時間t3時從電壓VA降至低位準而節點N2的電壓在時間t3時從電壓(VA-Vth)降至低位準。

同理，至於進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之各訊號時序圖、畫素及影像感測器之示意圖則請參照圖14至圖16，於此不另行贅述。

請參照圖17至圖19。圖17為畫素之另一實施例。圖19繪示影像感測器之另一實施例。圖18為圖17與圖19中之各訊號的時序圖。

比較圖19與圖5可知，圖19與圖5的影像感測器20不同處在於：圖19的取樣保存電路221~22(m-1)不包含切換開關SWC，且第一取樣電容CS之第一端分別耦接取樣開關SWS與行選取電路CSC，第二取樣電容CR之第一端分別耦接取樣開關SWR與行選取電路CSC。因此，在此電路架構下，可由第一取樣電容CS與第二取樣電容CR之第一端直接提供第一取樣值與第二取樣值之差值。

接下來，將分別就影像感測器20進行感光畫素電壓重置、感光畫素電壓取樣、進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減以及進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減等操作進行詳細說明。

請參照圖20至圖21。圖20繪示進行感光畫素電壓重置時之各訊號的時序圖。圖21繪示進行感光畫素電壓重置時之畫素的示意圖。

如圖20及圖21所示，在時間t0時，畫素重置開關RST的控制訊號會從低位準的公共接地電壓VSS變為高位準的工作電壓VDD且在時間t0~t1期間均維持於高位準的工作電壓VDD。因此，畫素重置開關RST會在時間t0時導通且在時間t0~t1期間均維持於導通狀態，使得節點N1在時間t0~t1期間具有參考電壓VREF。

請參照圖22至圖24。圖22繪示進行感光畫素電壓取樣時之各訊號的時序圖。圖23繪示進行感光畫素電壓取樣時之畫素的示意圖。圖24繪示進行感光畫素電壓取樣時之影像感測器的示意圖。

如圖22至圖24所示，在時間t2時，列選擇訊號213會從低位準的公共接地電壓VSS變為參考電壓VREF且在時間t2~t3期間均維持於參考電壓VREF。畫素重置開關RST的控制訊號在時間t2~t3期間均維持於低位準的公共接地電壓VSS。在時間t2時，開關SWS及SWR的開關控制訊號均從低位準變為高位準且在時間t2~t3期間均維持於高位準。行選取電路CSC的開關控制訊號則在時間t2~t3期間均維持於低位準。因此，在時間t2~t3期間，開關SWS及SWR均會導通，但行選取電路CSC中的一對開關則未導通，使得節點N1在時間t2~t3期間具有電壓VA而節點N2在時間t2~t3期間具有電壓(VA-Vth)，其中Vth為電晶體208的臨界電壓值。

請參照圖25至圖27。圖25繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之各訊號的時序圖。圖26繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之畫素的示意圖。圖27繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之影像感測器的示意圖。

如圖25至圖27所示，在時間t3時，畫素重置開關RST的控制訊號維持於低位準的公共接地電壓VSS且列選擇訊號213會從參考電壓VREF變為低位準的公共接地電壓VSS，行選取電路CSC的開關控制訊號會從低位準變為高位準，而開關SWS及SWR的開關控制訊號則均從高位準變為低位準。因此，在時間t3時，行選取電路CSC中的一對開關導通，而開關SWS及SWR均未導通，使得節點N1的電壓在時間t3時從電壓VA降至低位準而節點N2的電壓在時間t3時從電壓(VA-Vth)降至低位準。

同理，至於進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之各訊號時序圖、畫素及影像感測器之示意圖則請參照圖28至圖30，於此不另行贅述。

相較於先前技術，本發明之影像感測器係利用同時取樣相鄰畫素行的電壓差值來消除共模雜訊及增加輸入電壓的動態區間，故不需額外的遮光區或非感光型畫素，使得實際曝光區的區域或影像感測的區域不需縮小，有助於提升影像感測器之感測效能。

10:光學式影像感測器 100:畫素單元 102:畫素讀取電路 104:控制電路 106:列控制電路 108:欄解碼器 110:差動放大器 112:類比數位轉換器 114:影像訊號處理器 116:影像畫素陣列 118:遮光區畫素陣列 120:參考畫素陣列 200:畫素讀取電路 202:畫素 R1~Rn:影像畫素列 C1~Cm:影像畫素行 221~22(m-1):取樣保存電路 230:偏壓電路 BIAS:偏壓參考電壓 VR:參考電壓 SWS:開關 SWR:開關 SWC:開關 CS:電容 CR:電容 AVS:參考電壓訊號切換開關組 SW1:開關 SW2:開關 CSC:行選取電路 Vout:輸出電壓 V12、V23、V34、…、V(m-2)(m-1)、V(m-1)m:電壓 204:感光二極體 206:感測電容 208:電晶體 213:列選擇訊號 N1:節點 N2:節點 N3:節點 N4:節點 RST:畫素重置開關 VREF:參考電壓 VDD:工作電壓 VSS:公共接地電壓 VA:電壓 Vth:電晶體的臨界電壓 t0~t3:時間

本發明所附圖式說明如下： 圖1繪示先前技術之影像感測器的示意圖。 圖2繪示本發明之影像感測器的示意圖。 圖3為畫素之一實施例。 圖4為圖3與圖5中之各訊號的時序圖。 圖5繪示影像感測器之一實施例。 圖6繪示進行感光畫素電壓重置時之各訊號的時序圖。 圖7繪示進行感光畫素電壓重置時之畫素的示意圖。 圖8繪示進行感光畫素電壓取樣時之各訊號的時序圖。 圖9繪示進行感光畫素電壓取樣時之畫素的示意圖。 圖10繪示進行感光畫素電壓取樣時之影像感測器的示意圖。 圖11繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之各訊號的時序圖。 圖12繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之畫素的示意圖。 圖13繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之影像感測器的示意圖。 圖14繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之各訊號的時序圖。 圖15繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之畫素的示意圖。 圖16繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之影像感測器的示意圖。 圖17為畫素之另一實施例。 圖18為圖17與圖19中之各訊號的時序圖。 圖19繪示影像感測器之另一實施例。 圖20繪示進行感光畫素電壓重置時之各訊號的時序圖。 圖21繪示進行感光畫素電壓重置時之畫素的示意圖。 圖22繪示進行感光畫素電壓取樣時之各訊號的時序圖。 圖23繪示進行感光畫素電壓取樣時之畫素的示意圖。 圖24繪示進行感光畫素電壓取樣時之影像感測器的示意圖。 圖25繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之各訊號的時序圖。 圖26繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之畫素的示意圖。 圖27繪示進行位在鄰近影像畫素行C1和C2之感光畫素的取樣電壓相減之影像感測器的示意圖。 圖28繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之各訊號的時序圖。 圖29繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之畫素的示意圖。 圖30繪示進行位在鄰近影像畫素行C2和C3之感光畫素的取樣電壓相減之影像感測器的示意圖。

10:光學式影像感測器

102:畫素讀取電路

104:控制電路

106:列控制電路

110:差動放大器

112:類比數位轉換器

116:影像畫素陣列

Claims (9)

1. 一種影像感測器，包含：一畫素單元，包含：一影像畫素陣列，包含複數個影像畫素，排列為複數個影像畫素列與複數個影像畫素行；以及一偏壓電路，耦接於該影像畫素陣列，該偏壓電路依據一偏壓電壓於與該複數個影像畫素行相耦接之複數個節點產生複數個行感測訊號；以及一畫素讀取電路，耦接至該畫素單元中之該影像畫素陣列及該偏壓電路，該畫素讀取電路依據該複數個行感測訊號來產生複數個第一取樣值以及依據該複數個行感測訊號的相鄰行感測訊號來產生複數個第二取樣值，並由該複數個第一取樣值與該複數個第二取樣值的差值產生複數個影像畫素值；其中，該影像感測器係利用同時取樣相鄰畫素行的電壓差值來消除共模雜訊及增加輸入電壓的動態區間。
2. 如請求項1所述之影像感測器，其中該畫素讀取電路包含有複數個取樣保存電路，分別對應於該複數個行感測訊號，該複數個取樣保存電路分別對該複數個行感測訊號及其相鄰的複數個行感測訊號進行取樣與保存，以產生該複數個第一取樣值中之一者及該複數個第二取樣值中之一者。
3. 如請求項2所述之影像感測器，其中該複數個取樣保存電路中之一者包含： 一第一取樣開關，其具有一第一端及一第二端，該第一端耦接該複數個行感測訊號當中之一對應者；一第一取樣電容，其具有一第三端及一第四端，該第三端耦接該第一取樣開關之該第二端；一第二取樣開關，其具有一第五端及一第六端，該第五端耦接於該複數個行感測訊號中之一對應者，且該第五端耦接之該複數個行感測訊號中之一對應者鄰近於該第一取樣開關之該第一端耦接之該複數個行感測訊號中之一對應者；一第二取樣電容，其具有一第七端及一第八端，該第七端耦接該第二取樣開關之該第六端；一切換開關，耦接於該第一取樣電容之該第三端與該第二取樣電容之該第七端之間；以及一參考電壓訊號切換開關組，包括：一第一開關，耦接於一參考電壓訊號與該第一取樣電容之該第四端之間；以及一第二開關，耦接於該參考電壓訊號與該第二取樣電容之該第八端之間，其中該第一取樣電容之該第四端與該第二取樣電容之該第八端係提供以產生該複數個第一取樣值中之一者與該複數個第二取樣值中之一者。
4. 如請求項2所述之影像感測器，其中該複數個取樣保存電路中之一者包含：一第一取樣開關，其具有一第九端及一第十端，該第九端耦接該複數個行感測訊號當中之一對應者； 一第一取樣電容，其具有一第十一端及一第十二端，該第十一端耦接該第一取樣開關之該第十端，且該第十二端耦接至一參考電壓訊號；一第二取樣開關，其具有一第十三端及一第十四端，該第十三端耦接於該複數個行感測訊號中之一對應者，且該第十三端耦接之該複數個行感測訊號中之一對應者鄰近於該第一取樣開關之該第九端耦接之該複數個行感測訊號中之一對應者；以及一第二取樣電容，其具有一第十五端及一第十六端，該第十五端耦接該第二取樣開關之該第十四端，且該第十六端耦接該參考電壓訊號；其中，該第一取樣電容之該第十一端與該第二取樣電容之該第十五端係提供以產生該複數個第一取樣值中之一者與該複數個第二取樣值中之一者。
5. 如請求項2所述之影像感測器，還包含：一差動放大器，用以根據複數個第一取樣值與該複數個第二取樣值之差相對應產生複數個類比畫素值；以及一類比數位轉換器，耦接該差動放大器，用以將該複數個類比畫素值轉換為複數個數位畫素值。
6. 如請求項1所述之影像感測器，其係為光學式影像感測裝置。
7. 如請求項6所述之影像感測器，其係包含光學式指紋感測模組。
8. 如請求項7所述之影像感測器，其中該光學式指紋感測模組係置於屏下。
9. 如請求項7所述之影像感測器，其中該光學式指紋感測模組係嵌入於屏內。

Images