TWI795670B - 用於上位機與cpld之間資料處理之系統及方法 - Google Patents

用於上位機與cpld之間資料處理之系統及方法 Download PDF

Info

Publication number
TWI795670B
TWI795670B TW109129675A TW109129675A TWI795670B TW I795670 B TWI795670 B TW I795670B TW 109129675 A TW109129675 A TW 109129675A TW 109129675 A TW109129675 A TW 109129675A TW I795670 B TWI795670 B TW I795670B
Authority
TW
Taiwan
Prior art keywords
cpld
data
module
host computer
type
Prior art date
Application number
TW109129675A
Other languages
English (en)
Other versions
TW202209128A (zh
Inventor
周小龍
Original Assignee
新加坡商鴻運科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商鴻運科股份有限公司 filed Critical 新加坡商鴻運科股份有限公司
Publication of TW202209128A publication Critical patent/TW202209128A/zh
Application granted granted Critical
Publication of TWI795670B publication Critical patent/TWI795670B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/321—Display for diagnostics, e.g. diagnostic result display, self-test user interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
    • G06F11/324—Display of status information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3652—Software debugging using additional hardware in-circuit-emulation [ICE] arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Automation & Control Theory (AREA)
  • Debugging And Monitoring (AREA)
  • Hardware Redundancy (AREA)

Abstract

一種系統包括：上位機；電路板，所述電路板包括：UART介面與所述上位機藉由UART方式通信；待調試硬體；CPLD與所述UART介面及所述待調試硬體連接，所述CPLD包括：資料接收分析模組，所述資料接收分析模組用於接收所述上位機藉由所述UART介面傳送之資訊，並對所述資訊進行解析；調試模組，所述調試模組用於根據解析之所述資訊對所述待調試硬體進行調試，並獲取調試結果；輸出模組，所述輸出模組用於輸出所述調試結果；資料發送模組，所述資料發送模組用於藉由所述UART介面發送所述調試結果至所述上位機。

Description

用於上位機與CPLD之間資料處理之系統及方法
本發明涉及通信領域，具體涉及一種用於上位機與CPLD之間資料處理之系統及方法。
目前，很多晶片可藉由固定之通用非同步收發器(Universal Asynchronous Receiver/Transmitter, UART)介面與上位機通信。但是，有些CPLD(Complex Programmable Logic Device，複雜可程式設計邏輯器件)中沒有UART介面，為了直接調試CPLD內之暫存器及CPLD之週邊元件，往往需要人工手動控制系統預留之調試裝置，例如：跳帽，調試開關等。為了避免人工手動操作調試裝置，可藉由遠端調試硬體。但是遠端調試硬體往往需要利用上層軟體及其對應之驅動程式。
鑒於此，有必要提供一種用於上位機與CPLD之間資料處理之系統及方法，可無需上層軟體及其對應之驅動程式。
本申請之第一方面提供一種用於上位機與CPLD之間資料處理之系統，所述系統包括：
上位機；
電路板，所述電路板包括：
UART介面，所述UART介面與所述上位機藉由UART方式通信；
待調試硬體；
CPLD，所述CPLD與所述UART介面及所述待調試硬體連接，所述CPLD包括：
資料接收分析模組，所述資料接收分析模組用於接收所述上位機藉由所述UART介面傳送之資訊，並對所述資訊進行解析；
調試模組，所述調試模組用於根據解析之所述資訊對所述待調試硬體進行調試，並獲取調試結果；
輸出模組，所述輸出模組用於輸出所述調試結果；
資料發送模組，所述資料發送模組用於藉由所述UART介面發送所述調試結果至所述上位機。
較佳地，所述輸出模組還用於輸出解析之所述資訊；
所述資料發送模組還用於藉由所述UART介面發送解析之所述資訊至所述上位機。
較佳地，所述調試模組包括移位模組，所述移位模組用於確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
較佳地，所述調試模組包括鎖存模組，所述鎖存模組用於若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD之暫存器中之資料。
較佳地，所述調試模組還包括指令匹配模組及硬體交互模組；其中：
所述指令匹配模組用於根據鎖存之所述CPLD之暫存器中之資料及預存之指令庫來確定所述指令之類型；其中，所述指令之類型包括讀數據指令及硬體控制指令；
所述硬體交互模組用於根據所述指令之類型對所述待調試硬體進行調試，並獲取所述調試結果。
本申請之第二方面提供一種用於上位機與CPLD之間資料處理之方法，所述方法應用於上述之用於上位機與CPLD之間資料處理之系統，所述方法包括：
接收所述上位機藉由UART介面傳送之資訊，並對所述資訊進行解析；
根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果；
輸出所述調試結果；
藉由所述UART介面發送所述調試結果至所述上位機。
較佳地，所述方法還包括：
輸出解析之所述資訊；
藉由所述UART介面發送解析之所述資訊至所述上位機。
較佳地，所述方法還包括：
確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
較佳地，所述方法還包括：
若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD之暫存器中之資料。
較佳地，所述方法還包括：
根據鎖存之所述CPLD之暫存器中之資料及預存之指令庫來確定所述指令之類型；其中，所述指令之類型包括讀數據指令及硬體控制指令；
根據所述指令之類型對所述待調試硬體進行調試，並獲取所述調試結果。
本案為所述CPLD藉由所述電路板上之UART介面與所述上位機藉由UART方式通信，藉由接收所述上位機藉由所述UART介面傳送之資訊，並對所述資訊進行解析，根據解析之所述資訊對所述待調試硬體進行調試，並獲取調試結果，輸出所述調試結果，並藉由所述UART介面發送所述調試結果至所述上位機。從而，無需CPLD包括固定之UART介面，可利用電路板上之UART介面來對所述待調試硬體進行調試，且無需上層軟體及其對應之驅動程式。
為了能夠更清楚地理解本發明之上述目的、特徵和優點，下面結合附圖和具體實施例對本發明進行詳細描述。需要說明之是，在不衝突之情況下，本申請之實施例及實施例中之特徵可以相互組合。
在下面之描述中闡述了很多具體細節以便於充分理解本發明，所描述之實施例僅是本發明一部分實施例，而不是全部之實施例。基於本發明中之實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得之所有其他實施例，都屬於本發明保護之範圍。
除非另有定義，本文所使用之所有之技術和科學術語與屬於本發明之技術領域之技術人員通常理解之含義相同。本文中在本發明之說明書中所使用之術語只是為了描述具體之實施例之目的，不是旨在於限制本發明。
請參閱圖1，圖1是本發明之用於上位機與CPLD之間資料處理之系統之方框示意圖。所述用於上位機與CPLD之間資料處理之系統（以下簡稱系統1）包括上位機10及電路板20。所述上位機10用於產生資訊，並傳送所述資訊至所述電路板20。所述資訊為ASCII格式之資訊，例如符號“A”、符號“o”等。所述電路板20包括UART介面21、待調試硬體22及CPLD23。所述UART介面21與所述上位機10藉由UART方式通信。在本實施例中，所述UART介面21與所述上位機10之間連接有兩根資料線。所述上位機10藉由兩根所述資料線中之一資料線發送信號，即執行TX操作，並藉由兩根所述資料線中之另一資料線接收信號，即執行RX操作。所述UART介面21藉由所述一資料線接收信號，即執行RX操作，並藉由所述另一資料線發送信號，即執行TX操作。
所述CPLD23與所述UART介面21及所述待調試硬體22連接。在本實施例中，所述CPLD23與所述UART介面21可藉由兩根信號線連接。所述UART介面21還藉由電源線、地線連接在電路板20上。所述CPLD23包括資料接收分析模組231、調試模組232、輸出模組233及資料發送模組234。所述資料接收分析模組231用於接收所述上位機10藉由所述UART介面21傳送之資訊，並對所述資訊進行解析。在本實施例中，所述資料接收分析模組231藉由兩根所述信號線中之一信號線接收所述上位機10藉由所述UART介面21傳送之資訊，並對所述資訊進行解析。在本實施例中，所述對所述資訊進行解析為將所述ASCII格式之資訊解析為十六進位格式之資訊，例如0X10。所述調試模組232用於根據解析之所述資訊對所述待調試硬體22進行調試，並獲取調試結果。所述輸出模組233用於輸出所述調試結果。所述資料發送模組234用於藉由所述UART介面21發送所述調試結果至所述上位機10。在本實施例中，所述資料發送模組234藉由兩根所述信號線中之另一信號線及所述UART介面21發送所述調試結果至所述上位機10。
在本實施例中，所述輸出模組233還用於輸出解析之所述資訊。所述資料發送模組234還用於藉由所述UART介面21發送解析之所述資訊至所述上位機10。從而，在操作員操作所述上位機10傳送符號“A”至所述CPLD23時，所述CPLD23返回資料至所述上位機10使得所述上位機10顯示所述符號“A”，方便所述操作員瞭解自己在所述上位機10上之操作。
在本實施例中，所述調試模組232包括移位模組235，所述移位模組235用於確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD23之暫存器中寫入資料、在所述CPLD23之暫存器中刪除資料、不在所述CPLD23之暫存器中存儲資料及對所述CPLD23之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
具體地，所述移位模組235還用於確定解析之所述資訊之類型。若解析之所述資訊之類型為通用字符，所述移位模組235還用於將所述CPLD23之暫存器中之資料全部向左移動一位，並將解析之所述資訊寫入所述CPLD23之暫存器之最低位。
若解析之所述資訊之類型為空白字符，所述移位模組235還用於判斷前一資訊之類型是否為空白字符。若所述前一資訊之類型為空白字符，所述移位模組235還用於不在所述CPLD23之暫存器中存儲資料。若所述前一資訊之類型不為空白字符，所述移位模組235還用於將所述CPLD23之暫存器中之資料全部向左移動一位，並將解析之所述資訊寫入所述CPLD23之暫存器之最低位。
若解析之所述資訊之類型為後退字符，所述移位模組235還用於不在所述CPLD23之暫存器中存儲資料，刪除所述CPLD23之暫存器中最低位之資料，及將所述CPLD23之暫存器中之資料全部向右移動一位。
在本實施例中，所述移位模組235還用於判斷解析之所述資訊之類型是否為通用字符。若解析之所述資訊之類型不為通用字符，所述移位模組235還用於判斷解析之所述資訊之類型是否為空白字符。若解析之所述資訊之類型不為空白字符，所述移位模組235還用於判斷解析之所述資訊之類型是否為後退字符。若解析之所述資訊之類型不為空白字符，所述移位模組235還用於判斷解析之所述資訊之類型為回車鍵。顯然，所述移位模組235判斷通用字符、空白字符及後退字符之順序可以變形，例如變形為順序為判斷通用字符、判斷後退字符及判斷空白字符，或者判斷後退字符、判斷通用字符及判斷空白字符等。
在本實施例中，所述調試模組232還包括鎖存模組236，所述鎖存模組236還用於若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD23之暫存器中之資料。在本實施例中，所述鎖存模組236還用於將鎖存在所述CPLD23之暫存器中之資料全部向左移動直至所述CPLD23之暫存器中最高位之資料不為空。
在本實施例中，所述調試模組232還包括指令匹配模組237及硬體交互模組238。所述指令匹配模組237用於根據鎖存之所述CPLD23之暫存器中之資料及預存之指令庫來確定所述指令之類型。具體地，所述指令匹配模組237用於判斷移位後之鎖存之所述CPLD23之暫存器中之資料是否與預存之指令庫中之一指令匹配來確定所述指令之類型。若所述移位後之鎖存之所述CPLD23之暫存器中之資料與預存之指令庫中之一指令匹配，所述指令匹配模組237確定所述指令之類型為所述指令。例如，若所述移位後之鎖存之所述CPLD23之暫存器中之資料與讀暫存器1~10之資料指令匹配，所述指令匹配模組237確定所述指令之類型為讀暫存器1~10之資料指令。其中，所述指令之類型包括讀數據指令及硬體控制指令。所述硬體控制指令包括控制E元件指令及控制F元件指令等。所述硬體交互模組238用於根據所述指令之類型對所述待調試硬體22進行調試，並獲取所述調試結果。
在本實施例中，所述調試模組232還用於若解析之所述資訊對應之指令之類型為空，產生提示錯誤之提示。具體地，所述指令匹配模組237還用於若所述移位後之鎖存之所述CPLD23之暫存器中之資料與預存之指令庫中之任意指令不匹配，所述指令匹配模組237確定所述指令之類型為空。所述硬體交互模組238還用於根據所述指令之類型為空產生提示錯誤之提示。所述輸出模組233還用於輸出所述提示錯誤之提示。所述資料發送模組234用於藉由所述UART介面21發送所述提示錯誤之提示至所述上位機10。
請參閱圖2，圖2是本發明之用於上位機與CPLD之間資料處理之方法之流程圖。所述用於上位機與CPLD之間資料處理之方法（以下簡稱方法）應用於所述用於上位機與CPLD之間資料處理之系統。所述方法可包括：
S21：接收所述上位機藉由UART介面傳送之資訊，並對所述資訊進行解析。
S22：根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果。
S23：輸出所述調試結果。
S24：藉由所述UART介面發送所述調試結果至所述上位機。
在本實施例中，所述方法還可包括：輸出解析之所述資訊；藉由所述UART介面發送解析之所述資訊至所述上位機。
請參閱圖3，圖3是圖2中根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果之流程圖。所述根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果可包括：
S31：確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
S32：若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD之暫存器中之資料。
S33：根據鎖存之所述CPLD之暫存器中之資料及預存之指令庫來確定所述指令之類型；其中，所述指令之類型包括讀數據指令及硬體控制指令。
S34：根據所述指令之類型對所述待調試硬體進行調試，並獲取所述調試結果。
請參閱圖4，圖4是圖3中確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵之流程圖。所述確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵可包括：
S41：確定解析之所述資訊之類型。
S42：若解析之所述資訊之類型為通用字符，將所述CPLD之暫存器中之資料全部向左移動一位，並將解析之所述資訊寫入所述CPLD之暫存器之最低位。
S43：若解析之所述資訊之類型為空白字符，判斷前一資訊之類型是否為空白字符。
S44：若所述前一資訊之類型為空白字符，不在所述CPLD之暫存器中存儲資料。
S45：若所述前一資訊之類型不為空白字符，將所述CPLD之暫存器中之資料全部向左移動一位，並將解析之所述資訊寫入所述CPLD之暫存器之最低位。
S46：若解析之所述資訊之類型為後退字符，不在所述CPLD之暫存器中存儲資料，刪除所述CPLD之暫存器中最低位之資料，及將所述CPLD之暫存器中之資料全部向右移動一位。
顯然，所述方法還可有其他變形，具體請參考對所述用於上位機與CPLD之間資料處理之系統之描述，在此不進行贅述。
本案為所述CPLD藉由所述電路板上之UART介面與所述上位機藉由UART方式通信，藉由接收所述上位機藉由所述UART介面傳送之資訊，並對所述資訊進行解析，根據解析之所述資訊對所述待調試硬體進行調試，並獲取調試結果，輸出所述調試結果，及藉由所述UART介面發送所述調試結果至所述上位機。從而，無需CPLD包括固定之UART介面，可利用電路板上之UART介面來對所述待調試硬體進行調試，且無需上層軟體及其對應之驅動程式。
最後應說明之是，以上實施例僅用以說明本發明之技術方案而非限制，儘管參照較佳實施例對本發明進行了詳細說明，本領域之普通技術人員應當理解，可以對本發明之技術方案進行修改或等同替換，而不脫離本發明技術方案之精神範圍。
1:系統 10:上位機 20:電路板 21:UART介面 22:待調試硬體 23:CPLD 231:資料接收分析模組 232:調試模組 233:輸出模組 234:資料發送模組 235:移位模組 236:鎖存模組 237:指令匹配模組 238:硬體交互模組
圖1係本發明之用於上位機與CPLD之間資料處理之系統之方框示意圖。 圖2係本發明之用於上位機與CPLD之間資料處理之方法之流程圖。 圖3係圖2中根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果之流程圖。 圖4係圖3中確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵之流程圖。
無
1:系統
10:上位機
20:電路板
21:UART介面
22:待調試硬體
23:CPLD
231:資料接收分析模組
232:調試模組
233:輸出模組
234:資料發送模組
235:移位模組
236:鎖存模組
237:指令匹配模組
238:硬體交互模組

Claims (10)

  1. 一種用於上位機與CPLD之間資料處理之系統，其中，所述系統包括： 上位機； 電路板，所述電路板包括： UART介面，所述UART介面與所述上位機藉由UART方式通信； 待調試硬體； CPLD，所述CPLD與所述UART介面及所述待調試硬體連接，所述CPLD包括： 資料接收分析模組，所述資料接收分析模組用於接收所述上位機藉由所述UART介面傳送之資訊，並對所述資訊進行解析； 調試模組，所述調試模組用於根據解析之所述資訊對所述待調試硬體進行調試，並獲取調試結果； 輸出模組，所述輸出模組用於輸出所述調試結果； 資料發送模組，所述資料發送模組用於藉由所述UART介面發送所述調試結果至所述上位機。
  2. 如請求項1所述之用於上位機與CPLD之間資料處理之系統，其中： 所述輸出模組還用於輸出解析之所述資訊； 所述資料發送模組還用於藉由所述UART介面發送解析之所述資訊至所述上位機。
  3. 如請求項1所述之用於上位機與CPLD之間資料處理之系統，其中： 所述調試模組包括移位模組，所述移位模組用於確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
  4. 如請求項1所述之用於上位機與CPLD之間資料處理之系統，其中： 所述調試模組包括鎖存模組，所述鎖存模組用於若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD之暫存器中之資料。
  5. 如請求項4所述之用於上位機與CPLD之間資料處理之系統，其中： 所述調試模組還包括指令匹配模組及硬體交互模組；其中： 所述指令匹配模組用於根據鎖存之所述CPLD之暫存器中之資料及預存之指令庫來確定所述指令之類型；其中，所述指令之類型包括讀數據指令及硬體控制指令； 所述硬體交互模組用於根據所述指令之類型對所述待調試硬體進行調試，並獲取所述調試結果。
  6. 一種用於上位機與CPLD之間資料處理之方法，所述方法應用於如請求項1所述之用於上位機與CPLD之間資料處理之系統，其中，所述方法包括： 接收所述上位機藉由UART介面傳送之資訊，並對所述資訊進行解析； 根據解析之所述資訊對待調試硬體進行調試，並獲取調試結果； 輸出所述調試結果； 藉由所述UART介面發送所述調試結果至所述上位機。
  7. 如請求項6所述之用於上位機與CPLD之間資料處理之方法，其中，所述方法還包括： 輸出解析之所述資訊； 藉由所述UART介面發送解析之所述資訊至所述上位機。
  8. 如請求項6所述之用於上位機與CPLD之間資料處理之方法，其中，所述方法還包括： 確定解析之所述資訊之類型，並根據解析之所述資訊之類型在所述CPLD之暫存器中寫入資料、在所述CPLD之暫存器中刪除資料、不在所述CPLD之暫存器中存儲資料及對所述CPLD之暫存器中之資料進行移位中之至少一種直至解析之所述資訊之類型為回車鍵。
  9. 如請求項6所述之用於上位機與CPLD之間資料處理之方法，其中，所述方法還包括： 若解析之所述資訊之類型為回車鍵，鎖存在所述CPLD之暫存器中之資料。
  10. 如請求項9所述之用於上位機與CPLD之間資料處理之方法，其中，所述方法還包括： 根據鎖存之所述CPLD之暫存器中之資料及預存之指令庫來確定所述指令之類型；其中，所述指令之類型包括讀數據指令及硬體控制指令； 根據所述指令之類型對所述待調試硬體進行調試，並獲取所述調試結果。
TW109129675A 2020-08-20 2020-08-28 用於上位機與cpld之間資料處理之系統及方法 TWI795670B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010845892.0A CN114077566B (zh) 2020-08-20 2020-08-20 用于上位机与cpld之间数据处理的系统及方法
CN202010845892.0 2020-08-20

Publications (2)

Publication Number Publication Date
TW202209128A TW202209128A (zh) 2022-03-01
TWI795670B true TWI795670B (zh) 2023-03-11

Family

ID=80270737

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129675A TWI795670B (zh) 2020-08-20 2020-08-28 用於上位機與cpld之間資料處理之系統及方法

Country Status (3)

Country Link
US (1) US11604721B2 (zh)
CN (1) CN114077566B (zh)
TW (1) TWI795670B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
US5884023A (en) * 1995-12-14 1999-03-16 Texas Instruments Incorporated Method for testing an integrated circuit with user definable trace function
US20080144706A1 (en) * 1999-01-13 2008-06-19 Tadanori Ryu At-command analyzing device
TW201324134A (zh) * 2011-12-12 2013-06-16 Hon Hai Prec Ind Co Ltd 調試系統及方法
CN107656856A (zh) * 2017-09-25 2018-02-02 郑州云海信息技术有限公司 一种基于cpld的系统状态显示方法及装置
TWI700581B (zh) * 2018-08-22 2020-08-01 神雲科技股份有限公司 伺服器及其偵錯方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7245632B2 (en) * 2001-08-10 2007-07-17 Sun Microsystems, Inc. External storage for modular computer systems
US8261143B2 (en) * 2007-05-07 2012-09-04 Texas Instruments Incorporated Select signal and component override signal controlling multiplexing TDI/TDO
CN102625939B (zh) * 2009-07-10 2017-02-22 塞尔蒂卡姆公司 用于管理电子资产的系统和方法
CN101989219B (zh) * 2009-08-07 2013-01-02 华为技术有限公司 硬件侦错调试码信息输出方法、装置及系统
CN102693200A (zh) * 2012-01-12 2012-09-26 河南科技大学 一种基于cpld的spi通信端口
CN103675653A (zh) * 2012-09-21 2014-03-26 成都林海电子有限责任公司 一种卫星移动终端机中cpld的测试方法
CN102931988B (zh) * 2012-11-08 2015-07-15 中国兵器工业集团第二一四研究所苏州研发中心 一种基于cpld编程的高精度ad转换器的测试系统
CN104021050B (zh) * 2014-05-07 2017-02-15 英业达科技有限公司 服务器
US9404970B2 (en) * 2014-11-14 2016-08-02 Cavium, Inc. Debug interface for multiple CPU cores
US10922150B2 (en) * 2017-11-03 2021-02-16 Dell Products L.P. Deep hardware access and policy engine
CN111104269B (zh) * 2019-10-25 2023-07-07 芯创智(上海)微电子有限公司 一种基于uart接口的处理器调试方法及系统
CN114385544A (zh) * 2020-10-20 2022-04-22 Oppo广东移动通信有限公司 Uart芯片及fpga芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
US5884023A (en) * 1995-12-14 1999-03-16 Texas Instruments Incorporated Method for testing an integrated circuit with user definable trace function
US20080144706A1 (en) * 1999-01-13 2008-06-19 Tadanori Ryu At-command analyzing device
TW201324134A (zh) * 2011-12-12 2013-06-16 Hon Hai Prec Ind Co Ltd 調試系統及方法
CN107656856A (zh) * 2017-09-25 2018-02-02 郑州云海信息技术有限公司 一种基于cpld的系统状态显示方法及装置
TWI700581B (zh) * 2018-08-22 2020-08-01 神雲科技股份有限公司 伺服器及其偵錯方法

Also Published As

Publication number Publication date
US20220058111A1 (en) 2022-02-24
CN114077566B (zh) 2023-10-13
CN114077566A (zh) 2022-02-22
TW202209128A (zh) 2022-03-01
US11604721B2 (en) 2023-03-14

Similar Documents

Publication Publication Date Title
US8898638B1 (en) Method and system for remote software debugging
US7945899B2 (en) Method and system for remote software testing
US20170041139A1 (en) Burning method and burning system
US6064368A (en) User interface device for PC system
US7480905B2 (en) Interface device, and method and computer readable product for updating firmware in the interface device
US7412625B2 (en) Method and system for remote software debugging
US6708289B1 (en) Microcomputer, electronic equipment and debugging system
US20120124066A1 (en) Secs communication device and secs communication method thereof
US8819458B2 (en) Information processing apparatus, program execution method, and computer program
TWI795670B (zh) 用於上位機與cpld之間資料處理之系統及方法
US20040030855A1 (en) Method for setting up disk-array device, computer-readable storage medium, and information processing device
US8291270B2 (en) Request processing device, request processing system, and access testing method
US4689751A (en) Numerical control device
KR20070070680A (ko) 슬레이브의 디버깅 방법 및 시스템
US6711735B1 (en) Method of automatic production of specifications
US7451240B2 (en) Method and related circuit for increasing network transmission efficiency by increasing a data updating rate of a memory
CN100362461C (zh) 当应用程序缺少管理员权限时写入驱动器的系统
KR200304457Y1 (ko) 데이터 입출력이 가능한 레이저 포인팅 장치
KR100462895B1 (ko) 엑스 엠 엘 데이터 파일을 이용한 명령어 선택적 처리장치 및 그 방법
JPH11232036A (ja) ディスク制御装置
JP2005086334A (ja) 制御システム及び方法
JP4716929B2 (ja) プログラムデバッグ支援処理装置及び通信用アダプタ並びにプログラムデバッグ支援処理プログラム
JP2670645B2 (ja) 入出力装置
KR100678098B1 (ko) 전송장비의 메모리 엑세스방법
CN113515300A (zh) 代码查看方法、装置、电子设备和存储介质