TWI792815B - 電源時序控制方法及裝置 - Google Patents

電源時序控制方法及裝置 Download PDF

Info

Publication number
TWI792815B
TWI792815B TW110149261A TW110149261A TWI792815B TW I792815 B TWI792815 B TW I792815B TW 110149261 A TW110149261 A TW 110149261A TW 110149261 A TW110149261 A TW 110149261A TW I792815 B TWI792815 B TW I792815B
Authority
TW
Taiwan
Prior art keywords
delay time
voltage conversion
conversion element
voltage
controller
Prior art date
Application number
TW110149261A
Other languages
English (en)
Other versions
TW202326429A (zh
Inventor
高金圳
Original Assignee
技嘉科技股份有限公司
技宸股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 技嘉科技股份有限公司, 技宸股份有限公司 filed Critical 技嘉科技股份有限公司
Priority to TW110149261A priority Critical patent/TWI792815B/zh
Priority to US18/070,320 priority patent/US20230205546A1/en
Application granted granted Critical
Publication of TWI792815B publication Critical patent/TWI792815B/zh
Publication of TW202326429A publication Critical patent/TW202326429A/zh

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4403Processor initialisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Dc-Dc Converters (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Steering Control In Accordance With Driving Conditions (AREA)
  • Remote Monitoring And Control Of Power-Distribution Networks (AREA)

Abstract

一種電源時序控制方法,包含藉由控制器執行:受延遲時間調控指令觸發以執行延遲時間調控程序,其中延遲時間調控程序包含:等待延遲時間後,判斷多個電壓轉換元件的多個輸出電壓值是否分別達對應的目標準位,其中該些目標準位分別對應於該些輸出電壓值。若該些輸出電壓值中的任一者未達該些目標準位中的對應者,依據第一預定時間間隔加長延遲時間,並更新延遲時間,待再次受延遲時間調控指令觸發時執行延遲時間調控程序。若該些輸出電壓值已達目標準位,輸出電力良好訊號至中央處理器以使中央處理器執行開機程序。

Description

電源時序控制方法及裝置
本發明係關於一種電源時序控制方法及裝置。
電腦開機時序為電路設計的重要機制,其決定了電腦的開機時機,但電腦可能因電源供應不穩定而造成開機失敗,使用者可能需要多次嘗試開機,才能成功開機。
此外,在現有的技術中,多是透過供電電壓監控(VCC monitor)裝置監控電腦中的電壓轉換元件的電力狀態。當電力輸入至電壓轉換元件後,供電電壓監控裝置中的金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)或其他開關元件開啟,供電電壓監控裝置發送電力良好訊號(power good,PG)至中央處理器,以進行開機程序。然而,供電電壓監控裝置係於判斷電壓轉換元件有電時即發送電力良好訊號,此時電壓轉換元件的電壓可能還不穩定,導致電腦開機失敗。此外,在開機失敗後,使用者只能自行推測可能是電壓轉換元件有問題,更換新的電壓轉換元件後才能開機。
鑒於上述,本發明提供一種以滿足上述需求的電源時序控制方法及裝置。
依據本發明一實施例的一種電源時序控制方法,包含藉由一控制器執行:受一延遲時間調控指令觸發以執行一延遲時間調控程序,其中該延遲時間調控程序包含:等待一延遲時間後,判斷多個電壓轉換元件的多個輸出電壓值是否分別達多個目標準位,其中該些目標準位分別對應於該些輸出電壓值;若該些輸出電壓值中的任一者未達該些目標準位中的對應者,依據一第一預定時間間隔加長該延遲時間,並更新該延遲時間,待再次受該延遲時間調控指令觸發時執行該延遲時間調控程序;以及若該些輸出電壓值分別達該些目標準位,輸出一電力良好訊號至一中央處理器以使該中央處理器執行一開機程序。
依據本發明一實施例的一種電源時序控制裝置,包含:一中央處理器,電性連接於多個電壓轉換元件,該中央處理器於收到一電力良好訊號後執行一開機程序;一控制器,電性連接於該中央處理器及該些電壓轉換元件;其中,該控制器受一延遲時間調控指令觸發以執行一延遲時間調控程序,其中該延遲時間調控程序包含:等待一延遲時間後,判斷該些電壓轉換元件的多個輸出電壓值是否分別達多個目標準位,其中該些目標準位分別對應於該些輸出電壓值,若該些輸出電壓值中的任一者未達該些目標準位中的對應者,該控制器依據一第一預定時間間隔加長該延遲時間,並更新該延遲時間,待再次受該延遲時間調控指令觸發時執行該延遲時間調控程序,若該些輸出電壓值分別達該些目標準位,該控制器輸出該電力良好訊號。
綜上所述,依據本發明一或多個實施例所示的電源時序控制方法及裝置,即使電腦中有元件老化而需較長的開機時間,仍可透過調整延遲時間讓電腦能正常開機運作,且不需更換硬體元件。此外,依據本發明一或多個實施例所示的電源時序控制方法及裝置,還可確保每個電壓轉換元件的輸出電壓值達目標準位,且是在每個電壓轉換元件的輸出電壓值皆達目標準位時才進行開機程序。並且,若發生電壓轉換元件故障的狀況,使用者亦可迅速判知哪個電壓轉換元件有問題,以進行相應的處理。
以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理,並且提供本發明之專利申請範圍更進一步之解釋。
以下在實施方式中詳細敘述本發明之詳細特徵以及優點,其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施,且根據本說明書所揭露之內容、申請專利範圍及圖式,任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點,但非以任何觀點限制本發明之範疇。
請參考圖1,圖1係繪示依據本發明一實施例的電源時序控制裝置與電壓轉換元件之間的連接關係的示意圖。圖1示出了本發明的電源時序控制裝置10,電源時序控制裝置10電性連接於第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3。第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3更電性連接於供電元件PS,及分別電性連接於第一元件A、第二元件B及第三元件C。第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3從供電元件PS接收電力,及分別用於輸出電力至第一元件A、第二元件B及第三元件C。第一元件A、第二元件B及第三元件C可為電腦主機板上的電子元件,例如記憶體、網路晶片、南僑晶片、北橋晶片等,本發明不對第一元件A、第二元件B及第三元件C的類型予以限制。
進一步而言,本發明的控制裝置10可包括彼此連接的一控制器101及一中央處理器102,其中控制器101與中央處理器102可透過I2C或系統管理匯流排(system management bus,SMBus)等傳輸介面彼此連接,但本發明不對控制器101與中央處理器102之間的連接方式予以限制。控制器101可為微控制器(micro-controller,MCU),控制器101包括一控制器核心(MCU core)1011以及電性連接於控制器核心1011的第一類比數位轉換器(analog-to-digital converter,ADC)ADC1、第二類比數位轉換器ADC2及第三類比數位轉換器ADC3。控制器101預存有一延遲時間,延遲時間為受延遲時間調控指令(例如,開機訊號)觸發到輸出電力良好(power good,PG)訊號之間的時間間隔。
第一類比數位轉換器ADC1、第二類比數位轉換器ADC2及第三類比數位轉換器ADC3分別電性連接於第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3,其中第一類比數位轉換器ADC1、第二類比數位轉換器ADC2及第三類比數位轉換器ADC3為選擇性設置的元件。中央處理器102及主機板上的電子元件可電性連接於第一電壓轉換元件VCC1、第二電壓轉換元件VCC2或第三電壓轉換元件VCC3接收待機電壓。
在使用者按下開機鍵後,供電元件PS輸出待機電壓至第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3再輸出電力至中央處理器102及第一元件A、第二元件B及第三元件C,而控制器101可以對第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的電力狀態進行監控,據以驅使中央處理器102執行開機程序或控制器101調整本身預存的延遲時間,詳細內容將於後描述。
第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3可為設置在工業電腦(industrial computer,IPC)或筆記型電腦中的電壓轉換元件,而本發明的電源時序控制裝置10可用於監控在所述工業電腦或筆記型電腦中電壓轉換元件VCC1到VCC3的電力狀態,以在確認供應電力穩定後,再進行開機程序。
為了更詳細說明本發明的電源時序控制方法及電源時序控制裝置10(下稱「控制裝置10」),請一併參考圖1及圖2,其中圖2係依據本發明一實施例所繪示的電源時序控制方法的流程圖。
於步驟S11,控制裝置10的控制器101受一延遲時間調控指令觸發,以執行一延遲時間調控程序DP,其中延遲時間調控指令可以是一開機訊號。
延遲時間調控程序DP包括步驟S13及步驟S15。於步驟S13及S15,控制裝置10的控制器101等待第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3已被啟動一延遲時間後,控制器101的第一類比數位轉換器ADC1、第二類比數位轉換器ADC2及第三類比數位轉換器ADC3可將第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3輸出的多個類比電壓分別轉換為多個數位電壓,控制器101的控制器核心1011取得經類比數位轉換的輸出電壓值,並判斷該些輸出電壓值是否分別達多個目標準位。
具體地,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3各具有對應的額定電壓(目標準位),而於第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3被啟動後,控制裝置10的控制器101可能需等待一段時間(延遲時間),讓第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的輸出電壓值達各自對應的目標準位。因此,於步驟S13,控制器核心1011可先等待延遲時間,控制裝置10的第一類比數位轉換器ADC1、第二類比數位轉換器ADC2及第三類比數位轉換器ADC3再於步驟S15將第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的類比電壓轉換為數位形式的輸出電壓值,以由控制器101的控制器核心1011判斷經過延遲時間後,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3各個的輸出電壓值是否已達各自對應的目標準位。
若第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3於經過延遲時間後皆達對應的目標準位,表示此延遲時間是足夠的。因此,於步驟S17,控制器核心1011可輸出電力良好訊號至中央處理器102,以使中央處理器102執行開機程序。
若第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的輸出電壓值中有任一者於經過延遲時間後仍未達對應的目標準位,表示此延遲時間過短。因此,若控制器101判斷在經過延遲時間後第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3中有任一者的輸出電壓值未達對應的目標準位可執行步驟S19。於步驟S19,控制器101依據第一預定時間間隔加長延遲時間,並以加長後的延遲時間更新控制器101所儲存的延遲時間。另外,控制器101更可以記錄有任一輸出電壓值未達對應目標準為之狀況所對應的延遲時間,並依據第一預定時間間隔加長所記錄的延遲時間。之後,若控制器101再次受到延遲時間調控指令(例如,開機訊號)觸發,控制器101可再次執行延遲時間調控程序DP。第一預定時間間隔例如為20毫秒(millisecond),本發明不對第一預定時間間隔的實際數值予以限制。舉例而言,預存延遲時間為210毫秒,若第一電壓轉換元件VCC1於經過210毫秒延遲時間後未達對應的目標準位,則於步驟S19,控制器101可依據20毫秒的第一預定時間間隔將延遲時間加長為230毫秒,以更新控制器101所儲存的延遲時間。
又或者,控制器101可透過基本輸入輸出(Basic Input/Output System,BIOS)介面接收使用者輸入的延遲時間數值,將延遲時間調整為使用者期望的時間,並儲存使用者調整的延遲時間。
於一實施樣態中,若第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3於經過延遲時間後皆達對應的目標準位,表示此延遲時間不會造成開機失敗,故控制器101可維持原延遲時間而不對延遲時間進行調整。
於另一實施樣態中,若第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3於經過延遲時間後皆達對應的目標準位,控制器101可以進一步執行延遲時間優化程序,以取得更精準的延遲時間。所述延遲時間優化程序包含依據一第二預定時間間隔縮短該延遲時間,直到該些輸出電壓值的任一者未達該些目標準位中的對應者,儲存前一次的該延遲時間為一最佳延遲時間。需先說明的是,控制器核心1011可模擬開機鍵被使用者觸發的動作。因此,在控制器核心1011依據第二預定時間間隔縮短延遲時間並更新其所儲存的延遲時間後,控制器核心1011模擬開機鍵被使用者觸發的動作,直到第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的輸出電壓值中有任一者未達對應的目標準位時,控制器核心1011可將前一次的延遲時間作為最佳延遲時間以更新原先儲存的延遲時間。第二預定時間間隔例如為20毫秒(millisecond),其中第一預定時間間隔可與第二預定時間間隔相同,亦可彼此不同,本發明不對第一預定時間間隔及第二預定時間間隔的實際數值予以限制。
舉例而言,預存延遲時間為330毫秒,若第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3於經過330毫秒延遲時間後皆達對應的目標準位,則控制器核心1011可依據20毫秒的第二預定時間間隔將延遲時間縮短從330毫秒縮短為310毫秒,並模擬開機鍵被使用者觸發的動作以重新開機電腦。在電腦重新開機後,若經過310毫秒的延遲時間,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3仍皆達對應的目標準位,則控制器核心1011可再次以預定時間間隔縮短延遲時間。假設直到延遲時間被縮短為210毫秒時,第一電壓轉換元件VCC1的輸出電壓值未達目標準位,則控制器核心1011可根據前一次的延遲時間更新延遲時間,而更新的延遲時間(所述前一次的延遲時間)為230毫秒。
請一併參閱延遲時間調控程序DP及步驟S19。具體而言,控制裝置10可反覆執行時間調控程序DP及步驟S19,以逐步調控延遲時間。亦即,在控制器101於步驟S19加長延遲時間並更新加長的延長時間後,若在下一次的開機時,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3皆在經過延遲時間後達對應的目標準位,則於步驟S19加長的延遲時間為最佳延遲時間。又或者,在控制器101縮短延遲時間並更新控制器101預存的延長時間後,若在下一次的開機時,第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3中有一者在經過延遲時間後未達對應的目標準位,表示被縮短前的延遲時間為最佳延遲時間。換言之,在第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3中,輸出電壓值達目標準位所需時間最長的一者為控制器101的控制器核心1011儲存的被更新後的延遲時間。
簡言之,控制裝置10可透過於延遲時間過短時加長延遲時間,及於延遲時間過長時縮短延遲時間的方式取得最佳的延遲時間,而最佳的延遲時間例如為從第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3被啟動到其輸出電壓值正好達目標準位之間的時間。
在更新預存的延遲時間後,若控制器101再次受延遲時間調控指令(例如,開機訊號)觸發,控制器核心1011可待經過延遲時間後輸出電力良好訊號至中央處理器102,由中央處理器102執行開機程序,而此時第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的輸出電壓皆達對應的目標準位。據此,當第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3中有任一者因元件老化等原因而需要花費更多時間才能達目標準位時,可透過調整延遲時間,讓電腦仍能開機運作,且不需更換硬體元件。
於另一實施例中,電源時序控制方法除了步驟S13、S15、S17及S19之外,更包含以控制器101執行一監控程序。請接著一併參考圖1及圖3,其中圖3係依據本發明另一實施例所繪示的電源時序控制方法中的監控程序的流程圖,監控程序包含步驟S21、S23 S25、S27及S29。圖3的實施例亦包含圖2的步驟S13、S15、S17及S19,其中步驟S13、S15、S17及S19可執行在圖2的步驟S21之後,且圖2的步驟S13可與圖3的步驟S23並行,而對於圖2的步驟S15、S17及S19與圖3的步驟S25、S27及S29的執行順序,本發明不予以限制。
於步驟S21,控制器101受延遲時間調控指令(例如,開機訊號)觸發,於步驟S23,控制器核心1011可記錄第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的多個當前電壓變化資料。當前電壓變化資料可指示第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3分別輸出電力至第一元件A、第二元件B及第三元件C的多個當前輸出電壓值分別達對應的目標準位的多個當前延遲時間。控制器核心1011可以電壓變化曲線的方式記錄每個電壓轉換元件的當前輸出電壓值隨時間的變化,以記錄當前輸出電壓值達目標準位所需的當前延遲時間,或直接記錄每個電壓轉換元件的當前輸出電壓值達目標準位所需的當前延遲時間。
接著,於步驟S25,控制器核心1011分別比較第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的該些當前電壓變化資料與對應的多個歷史電壓變化資料,以分別取得該些當前電壓變化資料與該些歷史電壓變化資料之間的多個差異資料。具體地,於步驟S25,控制器核心1011可將該些電壓變化資料定義為第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的該些當前輸出電壓值分別達該些目標準位的該些當前延遲時間,及將該些歷史電壓資料定義為第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的多個歷史輸出電壓值分別達對應的目標準位的多個歷史延遲時間,並以該些當前延遲時間與對應的該些歷史延遲時間之間的差作為該些差異資料。
以第一電壓轉換元件VCC1為例,控制器核心1011可記錄第一電壓轉換元件VCC1的當前輸出電壓值達目標準位所需的時間與第一電壓轉換元件VCC1的歷史輸出電壓值達目標準位所需的時間之間的差,而此時間差可作為控制器核心1011所記錄的第一電壓轉換元件VCC1的差異資料。
在取得第一電壓轉換元件VCC1、第二電壓轉換元件VCC2及第三電壓轉換元件VCC3的該些差異資料後,於步驟S27,控制器核心1011判斷該些差異資料中的任一者是否達一差異上限,其中差異上限係當前輸出電壓值達目標準位所需的當前延遲時間與對應的歷史延遲時間之間的最大容許時間差。因此,若控制器核心1011判斷該些差異資料皆未達差異上限,控制器核心1011可結束監控程序;若控制器核心1011判斷該些差異資料中有任一者達差異上限,則控制器核心1011於步驟S29輸出警告通知。
舉例而言,假設差異上限為50毫秒,而第一電壓轉換元件VCC1的當前延遲時間是500毫秒,歷史延遲時間是200毫秒,差異資料為300毫秒。此時,控制器核心1011判斷300毫秒的差異資料大於50毫秒的差異上限,控制器核心1011可輸出關聯於第一電壓轉換元件VCC1的警告通知至一使用者介面(例如LED指示燈、顯示器或蜂鳴器),以通知使用者第一電壓轉換元件VCC1可能有問題。
據此,可確保每個電壓轉換元件的輸出電壓值會達目標準位,且是在每個電壓轉換元件的輸出電壓值皆達目標準位時才進行開機程序。此外,若發生電壓轉換元件故障的狀況,使用者亦可迅速判知哪個電壓轉換元件有問題,以進行對應的處理。
綜上所述,依據本發明一或多個實施例所示的電源時序控制方法及裝置,即使電腦中有元件老化而需較長的開機時間,仍可透過調整延遲時間讓電腦能正常開機運作,且不需更換硬體元件。此外,依據本發明一或多個實施例所示的電源時序控制方法及裝置,還可確保每個電壓轉換元件的輸出電壓值達目標準位,且是在每個電壓轉換元件的輸出電壓值皆達目標準位時才進行開機程序。並且,若發生電壓轉換元件故障的狀況,使用者亦可迅速判知哪個電壓轉換元件有問題,以進行相應的處理。
雖然本發明以前述之實施例揭露如上,然其並非用以限定本發明。在不脫離本發明之精神和範圍內,所為之更動與潤飾,均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。
10:電源時序控制裝置
101:控制器
1011:控制器核心
102:中央處理器
PS:供電元件
VCC1:第一電壓轉換元件
VCC2:第二電壓轉換元件
VCC3:第三電壓轉換元件
A:第一元件
B:第二元件
C:第三元件
ADC1:第一類比數位轉換器
ADC2:第二類比數位轉換器
ADC3:第三類比數位轉換器
S11,S13,S15,S17,S19,S21,S23,S25,S27,S29:步驟
DP:延遲時間調控程序
圖1係繪示依據本發明一實施例的電源時序控制裝置與電壓轉換元件之間的連接關係的示意圖。 圖2係依據本發明一實施例所繪示的電源時序控制方法的流程圖。 圖3係依據本發明另一實施例所繪示的電源時序控制方法的流程圖。
10:電源時序控制裝置
101:控制器
1011:控制器核心
102:中央處理器
PS:供電元件
VCC1:第一電壓轉換元件
VCC2:第二電壓轉換元件
VCC3:第三電壓轉換元件
ADC1:第一類比數位轉換器
ADC2:第二類比數位轉換器
ADC3:第三類比數位轉換器

Claims (8)

  1. 一種電源時序控制方法,包含藉由一控制器執行:受一延遲時間調控指令觸發以執行一延遲時間調控程序,其中該延遲時間調控程序包含:等待一延遲時間後,判斷多個電壓轉換元件的多個輸出電壓值是否分別達多個目標準位,其中該些目標準位分別對應於該些輸出電壓值;若該些輸出電壓值中的任一者未達該些目標準位中的對應者,依據一第一預定時間間隔加長該延遲時間,並更新該延遲時間,待再次受該延遲時間調控指令觸發時執行該延遲時間調控程序;以及若該些輸出電壓值分別達該些目標準位,輸出一電力良好訊號至一中央處理器以使該中央處理器執行一開機程序,以及依據一第二預定時間間隔縮短該延遲時間,直到該些輸出電壓值的任一者未達該些目標準位中的對應者,儲存前一次的該延遲時間為一最佳延遲時間。
  2. 如請求項1所述的電源時序控制方法,其中判斷該些電壓轉換元件的該些輸出電壓值是否分別達該些目標準位包含:將該些電壓轉換元件輸出的多個類比電壓分別轉換為多個數位電壓,並以該些數位電壓的電壓值作為該些輸出電壓值。
  3. 如請求項1所述的電源時序控制方法,更包含在受該延遲時間調控指令觸發後,執行:記錄該些電壓轉換元件的多個當前電壓變化資料; 分別比較該些當前電壓變化資料與對應的多個歷史電壓變化資料,以分別取得該些當前電壓變化資料與該些歷史電壓變化資料之間的多個差異資料;判斷該些差異資料中的任一者是否達一差異上限;以及當該些差異資料中的任一者達該差異上限時,輸出一警告通知。
  4. 如請求項3所述的電源時序控制方法,其中取得該些當前電壓變化資料與該些歷史電壓變化資料之間的該些差異資料包含:定義該些電壓變化資料為該些電壓轉換元件的多個當前輸出電壓值分別達該些目標準位的多個當前延遲時間;定義該些歷史電壓資料指示該些電壓轉換元件的多個歷史輸出電壓值分別達該些目標準位的多個歷史延遲時間;以及將該些當前延遲時間與對應的該些歷史延遲時間之間的差作為該些差異資料。
  5. 一種電源時序控制裝置,包含:一中央處理器,電性連接於多個電壓轉換元件,該中央處理器於收到一電力良好訊號後執行一開機程序;一控制器,電性連接於該中央處理器及該些電壓轉換元件;其中,該控制器受一延遲時間調控指令觸發以執行一延遲時間調控程序,其中該延遲時間調控程序包含:等待一延遲時間後,判斷該些電壓轉換元件的多個輸出電壓值是否分別達多個目標準位,其中該些目標準位分別對應於該些輸出電壓值, 若該些輸出電壓值中的任一者未達該些目標準位中的對應者,該控制器依據一第一預定時間間隔加長該延遲時間,並更新該延遲時間,待再次受該延遲時間調控指令觸發時執行該延遲時間調控程序,若該些輸出電壓值分別達該些目標準位,該控制器輸出該電力良好訊號,及依據一第二預定時間間隔縮短該延遲時間,直到該些輸出電壓值的任一者未達該些目標準位中的對應者,儲存前一次的該延遲時間為一最佳延遲時間。
  6. 如請求項5所述的電源時序控制裝置,其中該控制器包含至少一類比數位轉換器,連接於該些電壓轉換元件,該類比數位轉換器用於接收該些電壓轉換元件輸出的多個類比電壓,該類比數位轉換器將該些類比電壓分別轉換為多個數位電壓,並以該些數位電壓的電壓值作為該些輸出電壓值。
  7. 如請求項5所述的電源時序控制裝置,其中在該控制器受該延遲時間調控指令觸發後,該控制器更記錄該些電壓轉換元件的多個當前電壓變化資料,及分別比較該些當前電壓變化資料與對應的多個歷史電壓變化資料,以分別取得該些當前電壓變化資料與該些歷史電壓變化資料之間的多個差異資料,該控制器更判斷該些差異資料中的任一者是否達一差異上限,及於判斷該些差異資料中的任一者達該差異上限時,輸出一警告通知。
  8. 如請求項7所述的電源時序控制裝置,其中該些電壓變化資料指示該些電壓轉換元件的多個當前輸出電壓值分別達該些目標 準位的多個當前延遲時間,該些歷史電壓資料指示該些電壓轉換元件的多個歷史輸出電壓值分別達該些目標準位的多個歷史延遲時間,且該些差異資料係該些當前延遲時間與對應的該些歷史延遲時間之間的差。
TW110149261A 2021-12-29 2021-12-29 電源時序控制方法及裝置 TWI792815B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110149261A TWI792815B (zh) 2021-12-29 2021-12-29 電源時序控制方法及裝置
US18/070,320 US20230205546A1 (en) 2021-12-29 2022-11-28 Control method and device for powering timing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110149261A TWI792815B (zh) 2021-12-29 2021-12-29 電源時序控制方法及裝置

Publications (2)

Publication Number Publication Date
TWI792815B true TWI792815B (zh) 2023-02-11
TW202326429A TW202326429A (zh) 2023-07-01

Family

ID=86689070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110149261A TWI792815B (zh) 2021-12-29 2021-12-29 電源時序控制方法及裝置

Country Status (2)

Country Link
US (1) US20230205546A1 (zh)
TW (1) TWI792815B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200918906A (en) * 2007-10-22 2009-05-01 Inventec Corp A multi-voltage level testing circuit
TW201036328A (en) * 2009-03-26 2010-10-01 Green Solution Technology Inc Controller and voltage detection enabling circuit
TWM401159U (en) * 2010-10-11 2011-04-01 Sure Star Computer Co Ltd Adjustable delay power supply of a computer system and adjustable delay power output device
TW201321947A (zh) * 2011-11-18 2013-06-01 Inventec Corp 電腦系統的電源供應設備及其電源啟動順序控制方法
CN103888270A (zh) * 2014-03-25 2014-06-25 上海斐讯数据通信技术有限公司 交换机上电/掉电时序控制系统及其方法
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法
TW201604679A (zh) * 2014-07-16 2016-02-01 英業達股份有限公司 計算機系統

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200918906A (en) * 2007-10-22 2009-05-01 Inventec Corp A multi-voltage level testing circuit
TW201036328A (en) * 2009-03-26 2010-10-01 Green Solution Technology Inc Controller and voltage detection enabling circuit
TWM401159U (en) * 2010-10-11 2011-04-01 Sure Star Computer Co Ltd Adjustable delay power supply of a computer system and adjustable delay power output device
TW201321947A (zh) * 2011-11-18 2013-06-01 Inventec Corp 電腦系統的電源供應設備及其電源啟動順序控制方法
CN103888270A (zh) * 2014-03-25 2014-06-25 上海斐讯数据通信技术有限公司 交换机上电/掉电时序控制系统及其方法
TW201604679A (zh) * 2014-07-16 2016-02-01 英業達股份有限公司 計算機系統
CN104571442A (zh) * 2015-01-26 2015-04-29 浪潮电子信息产业股份有限公司 一种基于power平台的内存板上电时序的控制方法

Also Published As

Publication number Publication date
US20230205546A1 (en) 2023-06-29
TW202326429A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
TWI524175B (zh) 經由微架構頻寬節流之處理器電力消耗控制及電壓降
US8972754B2 (en) Computer device and frequency adjusting method for central processing unit
TWI391808B (zh) 超頻模組及電腦系統及其超頻方法
US8892859B1 (en) Hardware based detection of factory reset request
US20210191492A1 (en) Method of supplying electric power to a computer system
JP2024513832A (ja) 持続性キャッシュフラッシュを調整するためのシステムおよび方法
TW201321949A (zh) 電源開機控制方法及其系統
TWI352281B (en) Method for judging a rebooting action of a compute
WO2016110000A1 (zh) 单板掉电重启的调整方法、装置及系统
EP3739446B1 (en) Method and system for communication channels to management controller
JP2009193492A (ja) コンピュータシステム、情報処理方法及びプログラム
TWI792815B (zh) 電源時序控制方法及裝置
TWI693513B (zh) 伺服器系統及其省電方法
JP5561791B2 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
US7188236B2 (en) Method for using a timer based SMI for system configuration after a resume event
CN116414203A (zh) 电源时序控制方法及装置
JP6352627B2 (ja) コンピュータシステム及びその動作方法
TW201430702A (zh) 韌體更新方法及系統
TW201327172A (zh) 電源時序控制裝置及電源時序的延遲時間調整方法
TWI839101B (zh) 韌體的更新方法
JP2004184111A (ja) 電子装置の電圧制御方法及び電圧制御回路
GB2572038A (en) Computer system, operational method for a microcontroller, and computer program product
JP4583587B2 (ja) 電源投入制御システム及び電源投入制御方法
JP2020119314A (ja) 並列処理装置、ノード起動方法、ノード起動プログラム
TWI382345B (zh) 具自動重置的電腦裝置及自動重置方法