TWI791133B - 自旋軌道轉矩磁性裝置及其製造方法 - Google Patents

自旋軌道轉矩磁性裝置及其製造方法 Download PDF

Info

Publication number
TWI791133B
TWI791133B TW108138896A TW108138896A TWI791133B TW I791133 B TWI791133 B TW I791133B TW 108138896 A TW108138896 A TW 108138896A TW 108138896 A TW108138896 A TW 108138896A TW I791133 B TWI791133 B TW I791133B
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
magnetic layer
spin
interface
Prior art date
Application number
TW108138896A
Other languages
English (en)
Other versions
TW202034547A (zh
Inventor
林世杰
宋明遠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202034547A publication Critical patent/TW202034547A/zh
Application granted granted Critical
Publication of TWI791133B publication Critical patent/TWI791133B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Dynamo-Electric Clutches, Dynamo-Electric Brakes (AREA)
  • Reciprocating, Oscillating Or Vibrating Motors (AREA)

Abstract

自旋軌道轉矩(Spin-Orbit-Torque，SOT)磁性裝置，包含底金屬層、第一磁性層、間隙壁層及第二磁性層。第一磁性層作為自由磁性層，第一磁性層設置於該底金屬層上。間隙壁層設置於第一磁性層上。第二磁性層設置於間隙壁層上。第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。

Description

自旋軌道轉矩磁性裝置及其製造方法
本揭露是關於一種磁性裝置及其製造方法，且特別是一種自旋軌道轉矩磁性裝置及其製造方法。
磁性隨機存取記憶體(Magnetic Random Access Memory，MRAM)提供相當於揮發性靜態隨機存取記憶體(Static Random Access Memory，SRAM)的性能，以及相當於揮發性動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)之具較低功率消耗的密度。相較於非揮發性記憶體(Non-Volatile Memory，NVM)快閃記憶體，MRAM提供更快的存取時間，並承受最少之隨著時間增加所導致的劣化，而快閃記憶體僅可被覆寫有限的次數。一種型式之MRAM為自旋轉移矩隨機存取記憶體(Spin Transfer Torque Random Access Memory，STT-RAM)。STT-RAM至少部份地藉由電流驅動通過磁性穿隧接面(Magnetic Tunneling Junction，MTJ)來使用MTJ寫入。另一種型式之MRAM為自旋軌道轉 矩(Spin Orbit Torque，SOT)隨機存取記憶體(SOT-RAM)。
因此，本揭露之一實施例之一態樣是提供一種自旋軌道轉矩(Spin-Orbit-Torque，SOT)磁性裝置，包含底金屬層、第一磁性層、間隙壁層及第二磁性層。第一磁性層作為自由磁性層，其中第一磁性層係設置於底金屬層上。間隙壁層設置於第一磁性層上。以及第二磁性層設置於間隙壁層上，其中第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。
本揭露之一實施例之另一態樣是提供一種自旋軌道轉矩磁性裝置，包含底金屬層、第一磁性層、間隙壁層及第二磁性層。第一磁性層作為自由磁性層，其中第一磁性層係設置於底金屬層下。間隙壁層設置於第一磁性層下，以及第二磁性層設置於間隙壁層下，其中第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。
本揭露之一實施例的又一態樣是提供一種自旋軌道轉矩磁性裝置的製造方法，包含：形成底介層窗接觸在第一層間介電層中。形成包含底金屬層、第一磁性層、一間隙壁層和第二磁性層的堆疊層。圖案化堆疊層，以形成線形圖案；以及圖案化第一磁性層、間隙壁層及第二磁性層，以形成自旋軌道轉矩膜堆疊，其中第一磁性層包含下磁性層、 中層和上磁性層，且中層係由非磁性層所製成。在一或多的前述或下述實施例中，下磁性層包含鐵、鈷和硼的合金。
5:支持層
10/210:底金屬層
20:第一磁性層
22:下自由磁性層
24:上自由磁性層
22/222:下磁性層
24/224:上磁性層
25/225:中層
26/28:界面層
30/230:非磁性間隙壁層
40/240:第二磁性層
50/250:頂導電層
60:中間金屬層
70:反鐵磁性層
80:第三磁性層
110:電流源
200:第一層間介電層
205:底介層窗接觸
300:絕緣覆蓋層
310:第二層間介電層
315:開口
320:上中介窗接觸
310’:層間介電層
Je:電流
WBL:寫入位元線
RBL:讀取位元線
當結合隨附圖式閱讀時，自以下詳細描述將最佳地理解本揭露之一實施例的態樣。應注意，根據工業中之標準實務，圖式中之各特徵並非按比例繪製。實際上，可出於論述清晰之目的任意增減所說明的特徵之尺寸。
〔圖1〕係繪示根據本揭露的一實施例之自旋軌道轉矩磁性隨機存取記憶體(SOT MRAM)單元的示意圖。
〔圖2〕係繪示根據本揭露的一實施例之SOT MRAM單元的示意圖。
〔圖3〕係繪示根據本揭露的一實施例之SOT MRAM單元的示意圖。
〔圖4〕係繪示根據本揭露的一實施例之SOT MRAM單元的示意圖。
〔圖5〕係繪示根據本揭露之一實施例的SOT MRAM的電路圖。
〔圖6A〕與〔圖6B〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖7A〕與〔圖7B〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖8A〕與〔圖8B〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖9A〕與〔圖9B〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖10〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖11〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖12〕係繪示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖13A〕與〔圖13B〕係繪示根據本揭露另一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖14A〕與〔圖14B〕係繪示根據本揭露另一實施例之SOT MRAM的連續製造操作之各階段之一者。
〔圖15A〕與〔圖15B〕係繪示根據本揭露另一實施例之SOT MRAM的連續製造操作之各階段之一者。
以下揭露提供許多不同實施例或例示，以實施發明的不同特徵。以下敘述之成份和排列方式的特定例示是為了簡化本揭露之一實施例。這些當然僅是做為例示，其目的不在構成限制。舉例而言，元件的尺寸並不限於所揭露的範圍或數值，而可視製程條件及/或裝置所欲達成的目的。此外，第一特徵形成在第二特徵之上或上方的描述包含第一特徵和第二特徵有直接附接的實施例，也包含有其他特徵形成在第一特徵和第二特徵之間，以致第一特徵和第二特徵無 直接附接的實施例。為簡化及清楚，各種特徵可以不同的尺寸任意繪示。在隨附的圖式中，一些層/特徵可為簡化而被省略。
此外，空間相對性用語，例如「下方(beneath)」、「在...之下(below)」、「低於(lower)」、「在...之上(above)」、「高於(upper)」等，是為了易於描述圖式中所繪示的元件或特徵和其他元件或特徵的關係。空間相對性用語除了圖式中所描繪的方向外，還包含元件在使用或操作時的不同方向。裝置可以其他方式定向(旋轉90度或在其他方向)，而本文所用的空間相對性描述也可以如此解讀。此外，術語「由……製成」可意謂「包含」或者「由……組成」任一者。在本揭露之一實施例中，除有特別說明，用語「A、B及C之一者」可意指「A、B及/或C」(A、B、C、A及B、A及C、B及C，或A、B及C)，且並非意指A的其中一元件、B的其中一元件及C的其中一元件。
自旋轉移矩磁性隨機存取記憶體(Spin Transfer Torque Magnetic Random Access Memory，STT MRAM)具有特徵，例如：非揮發性性質〔相較於矽互補式金屬氧化半導體(Si-complementary metal-oxide-semiconductor，Si-CMOS)技術〕、快的讀取及寫入速率、資料的高耐久性與保存性、相對小的記憶單元(bit-cell)尺寸和環境穩健性(environmental robustness)的特徵，因此，對於需要記憶體的所有CMOS積體電路(integrated circuits，ICs)而言，STT MRAM 是下個顛覆性的技術。STT MRAM的高價值新興應用是對中央處理單元(central processing unit，CPU)或微控制器單元(microcontroller unit，MCU)的低程度快取，此因其非揮發性而提供系統加速與快速開啟之具吸引力的優點。然而，此應用在記憶體的速度上具高強度的需求，特別是較讀取速率更為緩慢之寫入速率上。在MCU的快取應用需要額外的低功率消耗，此對於STT MRAM是困難的，起因於其需實質的電流以在寫入操作的期間改變磁化狀態。在目前的STT MRAM技藝中，因在高耐久性與保存性間之無可避免的性能上之權衡，透過膜堆疊與寫入方案優化的寫入速率之增進和透過堆疊優化與臨界尺寸(Critical Dimension)降低的寫入電流降低可被停滯。新穎的想法(像是高頻輔助寫入操作)已被提出，而其可能不可行。在已發表的最佳STT MRAM寫入速率與電流和快取應用所需的STT MRAM寫入速率與電流間是具顯著的差距，因而可被視為一種阻礙。
相對的，自旋軌道轉移(力矩)〔Spin Orbit transfer(Torque)，SOT〕磁性開關是新興的寫入概念，其在寫入電流與速率上具提供數量級進步的潛力。SOT被認為是高速率、低功率快取應用的解決方式。
然而，目前的SOT裝置可能具有一些問題，例如垂直磁異向性(perpendicular magnetic anisotropy，PMA)的熱穩定性。垂直磁異向性可被自旋軌道主動層(如重金屬層)與自由磁性層(如資料儲存層)間的界面所影響。 特別地，界面擴散可降低垂直磁異向性的性能。界面的缺陷與非理想的結構可導致垂直磁異向性的不穩定與較厚的死磁層(magnetic dead layer，MDL)，而界面失去鐵磁序(ferromagnetic order)。
在本揭露之一實施例是提供一種在自旋軌道主動層與自由磁性層的新穎界面，以解決前述在SOT磁性裝置中的問題。
圖1是根據本揭露的一實施例之利用在切換中的自旋軌道交互作用之SOT MRAM單元(SOT磁性裝置)示意圖。
SOT磁性裝置包含形成於支持層5上的底金屬層10(作為自旋軌道交互作用主動層)。再者，SOT磁性裝置包含第一磁性層20，第一磁性層20是自由磁性層或資料儲存層，且第一磁性層20是設置在底金屬層10之上，非磁性間隙壁層30是設置在第一磁性層20上，第二磁性層40(作為參考層)是設置在非磁性間隙壁層30上。在一些實施例中，頂導電層50(作為電極)是設置在第二磁性層40上。
自由層(第一磁性層20)的磁矩是使用自旋軌道交互作用切換。在一些實施例中，第一磁性層20的磁矩是僅使用自旋軌道交互作用切換。在其他實施例中，第一磁性層20的磁矩是使用多個作用的結合切換。舉例來說，第一磁性層20的磁矩是使用自旋軌道轉移力矩作為初始作用，自旋軌道轉移力矩可藉由自旋軌道交互作用誘導的力矩輔助。在其他實施例中，初始的切換機制是透過自旋軌道交互 作用誘導的力矩。在這樣的實施例中，包含(但不限於)自旋轉移力矩的另一作可在切換中做輔助。
底金屬層10是自旋軌道主動層，底金屬層10具有強烈的自旋軌道交互作用且可被使用於切換第一磁性層20的磁矩。底金屬層10是使用於產生自旋軌道磁場H。更特別地，在平面中通過底金屬層10的電流驅動和伴隨的自旋軌道交互作用可導致自旋軌道磁場H。此自旋軌道磁場H是相同於磁化向量(magnetization)上的自旋軌道力矩T，其中在第一磁性層20中T=-γ[M×H]。力矩和磁場因此替換地稱為自旋軌道場(spin-orbit field)和自旋軌道力矩(spin-orbit torque)。此反映自旋軌道交互作用是自旋軌道力矩和自旋軌道場的起因之事實。自旋軌道力矩發生於在底金屬層10中之平面內的電流驅動和自旋軌道交互作用。相對地，自旋轉移力矩是因通過第一磁性層20、非磁性間隙壁層30和第二磁性層40(參考層)之垂直至平面的電流，電流注入自旋極化電荷載體到第一磁性層20。自旋軌道力矩T從平行於易磁化軸(easy axis)的自旋軌道力矩T平衡態迅速地偏轉第一磁性層20的磁矩。相較於相似的最大振幅之傳統STT力矩，自旋軌道力矩T可相對較快的傾斜第一磁性層20的磁化向量。在一些實施例中，切換可使用自旋軌道力矩被完成。在其他實施例中，如自旋轉移的另一機制可被使用以完成切換。所產生的自旋軌道場/自旋軌道力矩可因此被使用在切換第一磁性層20的磁矩。
在一些實施例中，底金屬層的交互作用包含自 旋霍爾效應(spin Hall effect)。在自旋霍爾效應中，電流Je在底金屬層10的平面中被驅動〔即電流平面(current-in-plane)，實質地在圖1中的x-y平面〕。換而言之，電流Je是垂直於包含底金屬層10和第一磁性層20的膜堆疊方向被驅動，即垂直於平面的法線(圖1中的z方向)。具有特定方向〔垂直於電流方向與垂直於平面的法線(z方向)〕之自旋的電荷載體在底金屬層10的表面堆積。大部分這些旋轉極化之電荷擴散到第一磁性層20(自由層)中。此擴散在第一磁性層20的磁化向量上造成力矩T。如前所述，由於在磁化向量上的力矩是相同於在磁化向量上的有效磁場，自旋堆積同樣在第一磁性層20上的場H造成。自旋霍爾效應的自旋軌道場是自旋軌道極化和第一磁性層20的磁矩之外積。如此，力矩的量是與平面電流密度Je及電流的旋轉極化成比例的。當被自旋霍爾效應誘導的極化平行於第一磁性層20的易磁化軸，自旋霍爾效應可被使用於切換圖1所示的磁性堆疊層。為獲得自旋軌道力矩T，電流脈衝通過底金屬層10在平面中被驅動。所造成的自旋軌道力矩T抵抗阻尼力矩，而導致與傳統STT切換相似的方式之第一磁性層20的磁化切換。
如前所述，底金屬層10是自旋軌道主動層，底金屬層10產生與第一磁性層20(自由層)的強烈自旋軌道交互作用。在一些實施例中，底金屬層10包含一或多種重金屬或摻有重金屬的材料。α-W、β-W、Pt、Mo、Ru及/或β-Ta是被用為底金屬層10。在一些實施例中，底金屬層10的厚 度是在實質為2nm至20nm的範圍。在其他實施例中，底金屬層10的厚度是在實質為5nm至15nm的範圍。在一些實施例中，由例如IrMn所製成的反鐵磁性層是設置在底金屬層1與支持層5之間。在其他實施例中，反鐵磁性層是用為底金屬層10，而非重金屬層。
作為資料儲存層的第一磁性層20是具有磁矩的自由層，第一磁性層20是可切換的。如圖2所示，在一些實施例中，第一磁性層20包含下磁性層22、中層25及上磁性層24。在一些實施例中，下磁性層22是具有厚度實質在0.6nm至1.2nm的範圍之鈷鐵硼(CoFeB)層、鈷/鈀(CoPd)層及/或鈷鐵(CoFe)層。在特定實施例中，下磁性層22是FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0012-21
x
Figure 108138896-A0305-02-0012-22
0.70且0.10
Figure 108138896-A0305-02-0012-23
y
Figure 108138896-A0305-02-0012-25
0.30。在其他實施例中，0.55
Figure 108138896-A0305-02-0012-26
x
Figure 108138896-A0305-02-0012-27
0.65且0.15
Figure 108138896-A0305-02-0012-28
y
Figure 108138896-A0305-02-0012-29
0.25。
在一些實施例中，上磁性層24是具有厚度實質在1.0nm至3.0nm的範圍之鈷鐵硼(CoFeB)層、鈷/鈀(CoPd)層及/或鈷鐵(CoFe)層，或者在一些實施例中，上磁性層24是具有厚度實質在0.4nm至3.0nm的範圍之鎳鐵(NiFe)層。在特定實施例中，上磁性層24是FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0012-30
x
Figure 108138896-A0305-02-0012-31
0.70且0.10
Figure 108138896-A0305-02-0012-32
y
Figure 108138896-A0305-02-0012-33
0.30。在其他實施例中，0.55
Figure 108138896-A0305-02-0012-34
x
Figure 108138896-A0305-02-0012-35
0.65且0.15
Figure 108138896-A0305-02-0012-36
y
Figure 108138896-A0305-02-0012-37
0.25。在一些實施例中，上磁性層24是以相同於下磁性層22的材料所製成。在其他實施例中，上磁性層24是以不同於下磁性層22的材料所製成。
在一些實施例中，中間非磁性層(即中層25)是耦合層且由W、Mo、Pt與Ru以及前述之合金的一或多者所 製成。在一些實施例中，中間非磁性層(即中層25)是實質在0.2nm至0.5nm的範圍。通過中間非磁性層(即中層25)的耦合材料，第一磁性層20的下磁性層22和上磁性層24是耦合的。這樣的耦合可破壞對稱性，且因此無場切換是有可能的。如圖2所示，在一些實施例中，下磁性層22的磁場方向是實質水平的(垂直於膜堆疊)，且在一些實施例中，上磁性層24的磁場方向是實質垂直的(平行於膜堆疊)。在一些實施例中，舉例來說，下磁性層22的磁場方向可小角度傾斜(例如1度到30度)，而可造成穿隧電阻比(Tunneling magnetoresistance，TMR)的破壞。在一些實施例中，穿隧電阻比可藉由控制下磁性層22與上磁性層24之至少一者而被優化。
在一些實施例中，如圖3所示，界面層26與28是分別設置在下磁性層22與中間非磁性層(即中層25)之間以及中間非磁性層(即中層25)與上磁性層24之間。在一些實施例中，界面層26與28是由FeB所製成。在一些實施例中，界面層26與28的厚度是實質在0.5nm至2.0nm的範圍。當中間非磁性層(即中層25)是設置在下磁性層22與上磁性層24之間〔換而言之，中間非磁性層(即中層25)是插在第一磁性層20內〕，磁死層(magnetic dead layer)可在中間非磁性層(即中層25)與下磁性層22間的界面及/或中間非磁性層(即中層25)與上磁性層24間的界面被觀察到，而無感層可能弱化垂直磁異向性(perpendicular magnetic anisotropy，PMA)。
非磁性間隙壁層30是由介電材料所製成，且是作為穿隧阻障的功能。在一些實施例中，非磁性間隙壁層30包含結晶或非晶氧化鎂層。在其他實施例中，非磁性間隙壁層30是由氧化鋁或導電材料(例如銅)所製成。在其他實施例中，非磁性間隙壁層30具有厚度實質在0.3nm至1.2nm的範圍，在其他實施例中，非磁性間隙壁層30具有厚度實質在0.5nm至1.0nm的範圍。在本揭露一實施例中，「元素層(element layer)」或「化合層(compound layer)」一般是指元素或化合物的含量多於99%。
第二磁性層40是指磁矩並不改變的參考層。在一些實施例中，第二磁性層40是由與如前述第一磁性層20相同的材料所製成。在一些實施例中，第二磁性層40磁性材料的多層。在一些實施例中，第二磁性層40包含鈷(Co)及鉑(Pt)的多層結構。在一些實施例中，第二磁性層40具有厚度實質在0.2nm至1.0nm的範圍。在其他實施例中，第二磁性層40具有厚度實質在0.3nm至0.5nm的範圍。
在一些實施例中，第二磁性層40是包含人工反鐵磁性層的多層，反鐵磁性層包含被非磁性層(例如Ru)分開的鐵磁性層。在一些實施例中，固定第二磁性層40的磁矩在定點之釘扎層(例如反鐵磁性層)是設置於第二磁性層40之上，且具有Ru層在插在釘扎層與第二磁性層40之間。在一些實施例中，第一磁性層與第二磁性層是結晶的。
作為電極的頂導電層50包含含有Ta、Ru、Au、Cr和Pt的一或多層。
支持層5是由介電材料，例如氧化矽、氮氧化矽、氮化矽、氧化鋁、氧化鎂或任何其他適合的材料。在一些實施例中，支持層5是在半導體裝置中的淺溝槽隔離層、層間介電(interlayer dielectric，ILD)層或內金屬介電(inter-metal dielectric，IMD)層。
此外，如圖2所示，在一些實施例中，中間金屬層60是設置在非磁性間隙壁層30和第二磁性層40之間。在一些實施例中，中間金屬層60是由非磁性材料所製成。在特定實施例中，中間金屬層60是由Mg所製成。在一些實施例中，中間金屬層60的厚度是實質在0.1nm到0.6nm的範圍，且在其他實施例中，中間金屬層60的厚度是實質在0.2nm至0.5nm。在其他實施例中，無使用中間金屬層。
如圖2所示，在一些實施例中，反鐵磁性層70是形成於第二磁性層之上，第三磁性層80是形成於反鐵磁性層70之上。反鐵磁性層70有助於固定第二磁性層40的磁矩。在一些實施例中，反鐵磁性層70包含釕(Ru)或任何其他適合的反鐵磁性材料。在一些實施例中，反鐵磁性層70的厚度是實質在0.2nm至0.8nm的範圍。
第三磁性層80包含磁性材料的一或多層。在一些實施例中，第三磁性層80包含鈷、鐵、鎳及鉑的一或多者。在一些實施例中，第三磁性層80的材料是與第二磁性層40的材料相同或不同。在特定實施例中，第三磁性層80是CoPt層。在一些實施例中，第三磁性層的厚度實質在0.5nm至1.5nm的範圍。在其他實施例中，第三磁性層的厚度 實質在0.7nm至1.2nm的範圍。
在圖1至圖3所示的每一層可藉由適合的膜形成方法來形成，膜形成方法包含物理氣相沈積(physical vapor deposition，PVD)〔包含濺鍍、分子束磊晶(molecular beam epitaxy，MBE)、脈衝雷射沈積(pulsed laser deposition，PLD)、原子層沉積(atomic layer deposition，ALD)、電子束(e-beam)磊晶或化學氣相沈積(chemical vapor deposition，CVD)〕或者衍生的CVD製程〔更包含低壓化學氣相沈積(low-pressure chemical vapor deposition，LPCVD)、超高真空化學氣相沉積(ultrahigh vacuum chemical vapor deposition，UHVCVD)、減壓化學氣相沉積(reduced pressure chemical vapor deposition，RPCVD)、電鍍或任何前述之組合〕。
在一些實施例中，膜堆疊是藉由前述的膜形成操作所形成的，且在形成膜堆疊後，包含一或多個微影與蝕刻操作的圖案化操作可在膜堆疊上被進行，以形成圖1所示的SOT單元。
在一些實施例中，底金屬層10是形成於支持層5上。底金屬層10可藉由PVD、CVD、ALD或任何其他適合的膜形成方法來形成。接著，藉由使用PVD、CVD、ALD或任何其他適合的膜形成方法來形成第一磁性層20。如前所述，第一磁性層20包含下磁性層22、中間非磁性層(即中層25)及上磁性層24。在一些實施例中，第一磁性層20更包 含界面層26與28。這些層後續形成在底金屬層10上。再者，餘留的層後續地形成於第一磁性層20上。
圖4係根據本揭露之一實施例的SOT MRAM單元的示意圖。在此實施例中，堆疊的膜之順序是相反的。
圖5係根據本揭露之一實施例的SOT MRAM的電路圖。通過一或多個開關〔金屬氧化半導體(metal oxide semiconductor，MOS)電晶體〕，寫入電流自寫入位元線(write bit line，WBL)流入至互補式寫入位元線，且亦可由互補式寫入位元線流入至寫入位元線。WBL係耦合於電流源110(參見圖1)。寫入電流產生垂直的磁場，而可改變第一磁性層20(自由層)的磁場。上電極是耦合於讀取位元線(read bit line，RBL)，以讀取在SOT MRAM中的資料。一般而言，無通過SOT MRAM堆疊的垂直電流是由SOT MRAM的外部被提供。
圖6A至圖12顯示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段。應理解額外的操作可被提供於圖6A至圖12所顯示之製程的之前、之間或之後，且在方法的附加實施例中，下述的一些操作可被替代或排除。操作/製程的順序可為可替換的。相同或相似於有關前述實施例所說明的材料、結構、尺寸、製程及/或操作是可在下述實施例中被使用，且說明的細節可被省略。圖6A、圖7A、圖8A及圖9A是平面圖(俯視示意圖)，且圖6B、圖7B、圖8B及圖9B是截面示意圖。
如圖6A與圖6B所示，底介層窗接觸205是形成 於第一層間介電層200中。第一層間介電層200包含一或多層介電層，例如氧化矽、氮化矽、氮氧化矽、氟矽玻璃(fluorine-doped silicate glass，FSG)、如碳摻有氧的低介電常數介電質、如多孔碳摻有二氧化矽的極低介電常數介電質、如聚醯亞胺的聚合物、前述之組合或類似的物質。在一些實施例中，通過如CVD、流動式化學氣相沉積(Flowable Chemical Vapor Deposition，FCVD)或旋塗玻璃的製程，第一層間介電層200被形成，惟任何可接受的製程均可被使用。然後，進行平面化製程〔例如化學機械研磨(chemical mechanical polishing，CMP)及/或回蝕製程〕或類似的製程。
在一些實施例中，底介層窗接觸205是被形成而接觸下金屬佈線(未顯示)，且底介層窗接觸205是通過第一層間介電層200。在一些實施例中，底介層窗接觸205包含襯墊層與主體層。在一些實施例中，襯墊層包含Ti、TiN、Ta或TaN或其他適合的材料之一或多層，且主體層包含W、Cu、Al、Mo、Co、Pt、Ni及或/前述的合金或其他適合的材料之一或多層。在一些實施例中，鑲嵌技術是被使用以形成底介層窗接觸205。在一些實施例中，底介層窗接觸205是通過開關電晶體(switching transistor)分別耦合於位元線。
接下來，如圖7A與圖7B所示，形成堆疊層。堆疊層包含對應於前述實施例之底金屬層10的底金屬層210、對應於前述實施例之下磁性層22的下磁性層222、對 應於前述實施例之中間非磁性層(即中層25)的中間非磁性層(即中層225)、對應於前述實施例之上磁性層24的上磁性層224、對應於前述實施例之非磁性間隙壁層30的非磁性間隙壁層230、對應於前述實施例之第二磁性層40的第二磁性層240及對應於前述實施例之頂導電層50的頂導電層250(排列是依命名順序或相反順序)。在一些實施例中，對應於界面層26與28、中間金屬層60、反鐵磁性層70及/或第三磁性層80的層是包含於堆疊層中。每一層可藉由適合的膜形成方法來形成，膜形成方法包含物理氣相沈積(physical vapor deposition，PVD)〔包含濺鍍、分子束磊晶(molecular beam epitaxy，MBE)、脈衝雷射沈積(pulsed laser deposition，PLD)、原子層沉積(atomic layer deposition，ALD)、電子束(e-beam)磊晶或化學氣相沈積(chemical vapor deposition，CVD)〕或者衍生的CVD製程〔更包含低壓化學氣相沈積(low-pressure chemical vapor deposition，LPCVD)、超高真空化學氣相沉積(ultrahigh vacuum chemical vapor deposition，UHVCVD)、減壓化學氣相沉積(reduced pressure chemical vapor deposition，RPCVD)、電鍍或任何前述之組合〕。
如圖8A與圖8B所示，在一些實施例中，藉由使用一或多的微影或蝕刻操作，堆疊層被圖案化到線圖案中。在一些實施例中，Y方向之線圖案的寬度為實質在10nm至50nm的範圍，且在其他實施例中，Y方向之線圖案的寬 度為實質在15nm至30nm的範圍。
再者，如圖9A與圖9B所示，藉由使用一或多個微影及蝕刻操作，下磁性層222、中間非磁性層(即中層225)、上磁性層224、非磁性間隙壁層230、第二磁性層240及頂導電層250被圖案化以形成SOT膜堆疊。蝕刻操作被進行以選擇性地除去緊靠底金屬層210的下磁性層222。在一些實施例中，進行氧化操作以調整SOT膜堆疊的電阻率。在一些實施例中，X方向之圖案化的膜堆疊寬度是實質在10nm至50nm的範圍，且在其他實施例中，X方向之圖案化的膜堆疊寬度是實質在15nm至30nm的範圍。在一些實施例中，如圖9A與圖9B所示，沿著X方向之膜堆疊的尺寸是小於底金屬層210的尺寸。
之後，如圖10所示，形成一或多絕緣覆蓋層300以覆蓋圖案化的堆疊層。在一些實施例中，其中一絕緣覆蓋層300包含SiON層、SiCN層或SiOCN層。在一些實施例中，其中一絕緣覆蓋層300包含鋯基絕緣材料，例如氮化鋯(ZrN)、碳化鋯(ZrC)及二硼化鋯(ZrB2)。在一些實施例中，其中一絕緣覆蓋層300包含SiC層。在一些實施例中，當使用SiC層，SiC層是絕緣覆蓋層的最頂層。
此外，如圖11所示，第二層間介電層310形成於絕緣覆蓋層300上。在一些實施例中，第二層間介電層310是以介電材料的一或多層所製成，且第二層間介電層310與第一層間介電層200具有相同或相似的配置。
然後，如圖12所示，藉由一或多個微影與蝕刻 操作，第二層間介電層及絕緣覆蓋層被圖案化，以形成接觸開口，且接觸開口以導電材料填充，以形成上中介窗接觸320。
應理解，圖12所示的裝置進一步進行半導體製程，以形成如內連接金屬層、介電層、鈍化層等的各種特徵。
圖13A至圖15B顯示根據本揭露一實施例之SOT MRAM的連續製造操作之各階段。應理解額外的操作可被提供於圖13A至圖15B所顯示之製程的之前、之間或之後，且在方法的附加實施例中，下述的一些操作可被替代或排除。操作/製程的順序可為可替換的。相同或相似於有關前述實施例所說明的材料、結構、尺寸、製程及/或操作是可在下述實施例中被使用，且說明的細節可被省略。圖13A、圖14A及圖15A是平面圖(俯視示意圖)，且圖13B、圖14B及圖15B是截面示意圖。
如圖13A所示，藉由沈積金屬材料於底介層窗接觸205和第一層間介電層200上以及一或多個微影及蝕刻操作，形成底金屬層210。
之後，如圖14A與圖14B所示，層間介電層310’被形成於圖案化的底金屬層210上，且藉由使用一或多個微影及蝕刻操作，開口315被形成在層間介電層310’內。
接著，如圖15A與圖15B所示，形成包含下磁性層222、中間非磁性層(即中層225)、上磁性層224、非磁性間隙壁層230、第二磁性層240及頂導電層250(排列是依命名順序或相反順序)的堆疊層。在一些實施例中，對應於 界面層26與28、中間金屬層60、反鐵磁性層70及/或第三磁性層80的層是包含在堆疊層中。藉由適合的膜形成方法〔包含分子束磊晶(molecular beam epitaxy，MBE)及原子層沉積(atomic layer deposition，ALD)或任何其他適合的膜沈積方法〕，可形成每一層。
在一些實施例中，一或多個額外的層間介電層形成於層間介電層310’上，且上中介窗接觸被形成以接觸頂導電層250。
應理解圖15A與圖15B所示的裝置進行進一步半導體製程，以形成如內連接金屬層、介電層、鈍化層等的各種特徵。
在本揭露一實施例中，在SOT MRAM裝置中，作為插在下自由磁性層22和上自由磁性層24之間的耦合層之中層25，破壞對稱性並使無場切換可行。
應理解並非所有的優點均於需於本說明中討論，無特定的優點是在所有的實施例或例示中，且其他的實施例或例示可提供不同的優點。
根據本揭露之一態樣，一種自旋軌道轉矩(Spin-Orbit-Torque，SOT)磁性裝置，包含底金屬層、第一磁性層、間隙壁層及第二磁性層。第一磁性層作為自由磁性層，其中第一磁性層係設置於底金屬層上。間隙壁層設置於第一磁性層上。以及第二磁性層設置於間隙壁層上，其中第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。在一或多的前述或下述實施例中，下磁性層 包含鐵、鈷和硼的合金。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金及鎳和鐵的合金之至少一者。在一或多的前述或下述實施例中，下磁性層的厚度是在實質自0.6nm至1.2nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金，以及鐵、鈷和硼的合金的厚度是在實質自1.0nm至3.0nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鎳和鐵的合金，以及鎳和鐵的合金的厚度是在實質自0.4nm至3.0nm的範圍中。在一或多的前述或下述實施例中，下磁性層為FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0023-15
x
Figure 108138896-A0305-02-0023-16
0.70且0.10
Figure 108138896-A0305-02-0023-20
y
Figure 108138896-A0305-02-0023-18
0.30。在一或多的前述或下述實施例中，非磁性層(即中層)包含鎢、鉬、鉑、釕及前述之合金的一或多層。在一或多的前述或下述實施例中，非磁性層(即中層)的厚度是在實質自0.2nm至0.5nm的範圍中。在一或多的前述或下述實施例中，底金屬層是由鎢、鉬或鉭所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含中間金屬層，其中中間金屬層係設置於間隙壁層與第二磁性層之間。在一或多的前述或下述實施例中，中間金屬層是由鎂所製成，且間隙壁層是由氧化鎂所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含頂金屬層，其中頂金屬層係設置於第二磁性層之上。在一或多的前述或下述實施例中，頂金屬層是由釕所製成。在一或多的前述或下述實施例中，第二磁性層包含鐵、鈷和硼。在一或多的前述或下述實施例中，第一磁性層包含在下磁性層與非磁性層(即中層)間的第一界面層，以 及在非磁性層(即中層)與上磁性層間的第二界面層。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者是由FeB所製成。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者具有範圍實質自0.5nm至2.0nm之厚度。
根據本揭露之另一態樣，一種自旋軌道轉矩磁性裝置，包含底金屬層、第一磁性層、間隙壁層及第二磁性層。第一磁性層作為自由磁性層，其中第一磁性層係設置於底金屬層下。間隙壁層設置於第一磁性層下，以及第二磁性層設置於間隙壁層下，其中第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。在一或多的前述或下述實施例中，下磁性層包含鐵、鈷和硼的合金。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金及鎳和鐵的合金之至少一者。在一或多的前述或下述實施例中，下磁性層的厚度是在實質自0.6nm至1.2nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金，以及鐵、鈷和硼的合金的厚度是在實質自1.0nm至3.0nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鎳和鐵的合金，以及鎳和鐵的合金的厚度是在實質自0.4nm至3.0nm的範圍中。在一或多的前述或下述實施例中，下磁性層為FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0024-11
x
Figure 108138896-A0305-02-0024-12
0.70且0.10
Figure 108138896-A0305-02-0024-13
y
Figure 108138896-A0305-02-0024-14
0.30。在一或多的前述或下述實施例中，非磁性層(即中層)包含鎢、鉬、鉑、釕及前述之合金的一或多層。在一或多的前述或下述實施例中，非磁性層(即中層)的厚度 是在實質自0.2nm至0.5nm的範圍中。在一或多的前述或下述實施例中，底金屬層是由鎢、鉬或鉭所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含中間金屬層，其中中間金屬層係設置於間隙壁層與第二磁性層之間。在一或多的前述或下述實施例中，中間金屬層是由鎂所製成，且間隙壁層是由氧化鎂所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含頂金屬層，其中頂金屬層係設置於第二磁性層之上。在一或多的前述或下述實施例中，頂金屬層是由釕所製成。在一或多的前述或下述實施例中，第二磁性層包含鐵、鈷和硼。在一或多的前述或下述實施例中，第一磁性層包含在下磁性層與非磁性層(即中層)間的第一界面層，以及在非磁性層(即中層)與上磁性層間的第二界面層。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者是由FeB所製成。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者具有範圍實質自0.5nm至2.0nm之厚度。
根據本揭露之又一態樣，一種自旋軌道轉矩磁性裝置及切換裝置。自旋軌道轉矩磁性裝置包含底金屬層、第一磁性層、間隙壁層及第二磁性層及切換裝置。第一磁性層作為自由磁性層，其中第一磁性層係設置於底金屬層上。間隙壁層設置於第一磁性層上，以及第二磁性層設置於間隙壁層上。切換裝置耦接於底金屬層及電流源。第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。在一或多的前述或下述實施例中，下磁性層包含鐵、鈷 和硼的合金。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金及鎳和鐵的合金之至少一者。在一或多的前述或下述實施例中，下磁性層的厚度是在實質自0.6nm至1.2nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金，以及鐵、鈷和硼的合金的厚度是在實質自1.0nm至3.0nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鎳和鐵的合金，以及鎳和鐵的合金的厚度是在實質自0.4nm至3.0nm的範圍中。在一或多的前述或下述實施例中，下磁性層為FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0026-7
x
Figure 108138896-A0305-02-0026-8
0.70且0.10
Figure 108138896-A0305-02-0026-9
y
Figure 108138896-A0305-02-0026-10
0.30。在一或多的前述或下述實施例中，非磁性層(即中層)包含鎢、鉬、鉑、釕及前述之合金的一或多層。在一或多的前述或下述實施例中，非磁性層(即中層)的厚度是在實質自0.2nm至0.5nm的範圍中。在一或多的前述或下述實施例中，底金屬層是由鎢、鉬或鉭所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含中間金屬層，其中中間金屬層係設置於間隙壁層與第二磁性層之間。在一或多的前述或下述實施例中，中間金屬層是由鎂所製成，且間隙壁層是由氧化鎂所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含頂金屬層，其中頂金屬層係設置於第二磁性層之上。在一或多的前述或下述實施例中，頂金屬層是由釕所製成。在一或多的前述或下述實施例中，第二磁性層包含鐵、鈷和硼。在一或多的前述或下述實施例中，第一磁性層包含在下磁性層與非磁性層(即中層)間的第一界面層，以及在非磁性層 (即中層)與上磁性層間的第二界面層。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者是由FeB所製成。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者具有範圍實質自0.5nm至2.0nm之厚度。
根據本揭露之再一態樣，在自旋軌道轉矩磁性裝置的製造方法中，形成底介層窗接觸在第一層間介電層中。形成包含底金屬層、第一磁性層、一間隙壁層和第二磁性層的堆疊層。圖案化堆疊層，以形成線形圖案；以及圖案化第一磁性層、間隙壁層及第二磁性層，以形成自旋軌道轉矩膜堆疊，其中第一磁性層包含下磁性層、中層和上磁性層，且中層係由非磁性層所製成。在一或多的前述或下述實施例中，下磁性層包含鐵、鈷和硼的合金。在一或多的前述或下述實施例中，下磁性層包含鐵、鈷和硼的合金。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金及鎳和鐵的合金之至少一者。在一或多的前述或下述實施例中，下磁性層的厚度是在實質自0.6nm至1.2nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鐵、鈷和硼的合金，以及鐵、鈷和硼的合金的厚度是在實質自1.0nm至3.0nm的範圍中。在一或多的前述或下述實施例中，上磁性層包含鎳和鐵的合金，以及鎳和鐵的合金的厚度是在實質自0.4nm至3.0nm的範圍中。在一或多的前述或下述實施例中，下磁性層為FexCoyB1-x-y，其中0.50
Figure 108138896-A0305-02-0027-1
x
Figure 108138896-A0305-02-0027-2
0.70且0.10
Figure 108138896-A0305-02-0027-6
y
Figure 108138896-A0305-02-0027-5
0.30。在一或多的前述或下述實施例中，非磁性 層(即中層)包含鎢、鉬、鉑、釕及前述之合金的一或多層。在一或多的前述或下述實施例中，非磁性層(即中層)的厚度是在實質自0.2nm至0.5nm的範圍中。在一或多的前述或下述實施例中，底金屬層是由鎢、鉬或鉭所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含中間金屬層，其中中間金屬層係設置於間隙壁層與第二磁性層之間。在一或多的前述或下述實施例中，中間金屬層是由鎂所製成，且間隙壁層是由氧化鎂所製成。在一或多的前述或下述實施例中，自旋軌道轉矩磁性裝置更包含頂金屬層，其中頂金屬層係設置於第二磁性層之上。在一或多的前述或下述實施例中，頂金屬層是由釕所製成。在一或多的前述或下述實施例中，第二磁性層包含鐵、鈷和硼。在一或多的前述或下述實施例中，第一磁性層包含在下磁性層與非磁性層(即中層)間的第一界面層，以及在非磁性層(即中層)與上磁性層間的第二界面層。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者是由FeB所製成。在一或多的前述或下述實施例中，第一界面層和第二界面層的至少一者具有範圍實質自0.5nm至2.0nm之厚度。
前述內容概述若干實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之一實施例的內容態樣。熟習此項技術者應理解，其可容易地使用本揭露之一實施例的內容做為設計或修改其他製程及結構之基礎用於進行本文中所介紹之實施例之相同的目的及/或達成相同的優點。熟習此項技術者應同時意識到，此等等效建構不偏離本揭露之一 實施例的內容之精神及範疇，且其可在本文中進行各種變化、替代及修飾而不偏離本揭露之一實施例的內容之精神及範疇。
200:第一層間介電層
205:底介層窗接觸
210:底金屬層
222:下磁性層
224:上磁性層
225:中層
230:非磁性間隙壁層
240:第二磁性層
250:頂導電層
300:絕緣覆蓋層

Claims (10)

  1. 一種自旋軌道轉矩磁性裝置，包含：一底金屬層；一第一磁性層，作為一自由磁性層，其中該第一磁性層係設置於該底金屬層上；一間隙壁層，設置於該第一磁性層上；以及一第二磁性層，設置於該間隙壁層上；其中該第一磁性層包含一下磁性層、一中層和一上磁性層，且該中層係由一非磁性層所製成，且該第一磁性層包含在該下磁性層與該中層間的一第一界面層，以及在該中層與該上磁性層間的一第二界面層，且該第一界面層和該第二界面層的至少一者是由FeB所製成。
  2. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，其中該下磁性層包含鐵、鈷和硼的一合金。
  3. 如申請專利範圍第2項所述之自旋軌道轉矩磁性裝置，其中該上磁性層包含鐵、鈷和硼的一合金及鎳和鐵的一合金之至少一者。
  4. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，其中該中層包含鎢、鉬、鉑、釕及前述之一合金的一或多層。
  5. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，更包含一中間金屬層，其中該中間金屬層係設置於該間隙壁層與該第二磁性層之間。
  6. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，更包含一頂金屬層，其中該頂金屬層係設置於該第二磁性層之上。
  7. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，其中該第二磁性層包含具有一人工反鐵磁性層的一多層，且該人工反鐵磁性層具有被一非磁性層分開的複數個鐵磁性層。
  8. 如申請專利範圍第1項所述之自旋軌道轉矩磁性裝置，更包含設置於該第二磁性層上之一反鐵磁性層，且該反鐵磁性層係由釕所製成。
  9. 一種自旋軌道轉矩磁性裝置，包含：一底金屬層，包含一反鐵磁性層；一第一磁性層，作為一自由磁性層，其中該第一磁性層係設置於該底金屬層下；一間隙壁層，設置於該第一磁性層下；以及一第二磁性層，設置於該間隙壁層下；其中該第一磁性層包含一下磁性層、一中層和一上磁性層，且該中層係由一非磁性層所製成，該第一磁性層包含在 該下磁性層與該中層間的一第一界面層，以及在該中層與該上磁性層間的一第二界面層，且該第一界面層和該第二界面層的至少一者是由FeB所製成；相較於一膜堆疊方向，該下磁性層的一磁場方向係傾斜60度至89度，且該下磁性層係以不同於該上磁性層的一材料所製成。
  10. 一種自旋軌道轉矩磁性裝置的製造方法，包含：形成一底介層窗接觸在一第一層間介電層中；形成包含一底金屬層、一第一磁性層、一間隙壁層和一第二磁性層的一堆疊層，其中該堆疊體位於該第一層間介電層上，且該堆疊體之該底金屬層接觸該底介層窗接觸；圖案化該堆疊層，以形成一線形圖案；以及圖案化該第一磁性層、該間隙壁層及該第二磁性層，以形成一自旋軌道轉矩膜堆疊，其中該第一磁性層包含一下磁性層、一中層和一上磁性層，且該中層係由一非磁性層所製成，該第一磁性層包含在該下磁性層與該中層間的一第一界面層，以及在該中層與該上磁性層間的一第二界面層，且該第一界面層和該第二界面層的至少一者是由FeB所製成。
TW108138896A 2018-10-31 2019-10-28 自旋軌道轉矩磁性裝置及其製造方法 TWI791133B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753892P 2018-10-31 2018-10-31
US62/753,892 2018-10-31
US16/426,589 2019-05-30
US16/426,589 US11239413B2 (en) 2018-10-31 2019-05-30 Magnetic device and magnetic random access memory

Publications (2)

Publication Number Publication Date
TW202034547A TW202034547A (zh) 2020-09-16
TWI791133B true TWI791133B (zh) 2023-02-01

Family

ID=70328471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138896A TWI791133B (zh) 2018-10-31 2019-10-28 自旋軌道轉矩磁性裝置及其製造方法

Country Status (5)

Country Link
US (2) US11239413B2 (zh)
KR (1) KR102398190B1 (zh)
CN (1) CN111129288B (zh)
DE (1) DE102019115512B4 (zh)
TW (1) TWI791133B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805705B2 (en) 2020-05-12 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Strained ferromagnetic hall metal SOT layer
US11844287B2 (en) 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
EP3958261B1 (en) 2020-08-21 2024-02-21 Imec VZW Method for forming an mtj device
US20220216396A1 (en) * 2021-01-04 2022-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111332A1 (en) * 2005-11-16 2007-05-17 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US20150041935A1 (en) * 2012-02-28 2015-02-12 Headway Technologies, Inc. High Thermal Stability Reference Structure with Out-of-Plane Anisotropy for Magnetic Device Applications
US20150200356A1 (en) * 2008-03-06 2015-07-16 Ill Holdings 3, LLC Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
US20160155485A1 (en) * 2014-11-27 2016-06-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Magnetic device with spin polarisation
US20160300999A1 (en) * 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
US20180114557A1 (en) * 2016-10-21 2018-04-26 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US20180190419A1 (en) * 2017-01-02 2018-07-05 Imec Vzw Magnetoresistive device comprising chromium
US20180219152A1 (en) * 2017-02-01 2018-08-02 Samsung Electronics Co., Ltd. Magnetic devices including magnetic junctions having tilted easy axes and enhanced damping programmable using spin orbit torque

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105903B2 (en) 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
JP4991155B2 (ja) * 2006-01-19 2012-08-01 株式会社東芝 半導体記憶装置
US7595520B2 (en) 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US20100178528A1 (en) * 2007-06-19 2010-07-15 Canon Anelva Corporation Tunnel magnetoresistive thin film and magnetic multilayer film formation apparatus
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8283741B2 (en) * 2010-01-08 2012-10-09 International Business Machines Corporation Optimized free layer for spin torque magnetic random access memory
US9214212B2 (en) 2012-12-03 2015-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction memory device
US10050083B2 (en) 2014-05-21 2018-08-14 Avalanche Technology, Inc. Magnetic structure with multilayered seed
US10347691B2 (en) * 2014-05-21 2019-07-09 Avalanche Technology, Inc. Magnetic memory element with multilayered seed structure
JP6200471B2 (ja) * 2015-09-14 2017-09-20 株式会社東芝 磁気メモリ
CN107658382B (zh) * 2017-08-28 2019-10-18 西安交通大学 一种基于自旋霍尔效应的磁随机存储器
US10811597B2 (en) * 2018-05-15 2020-10-20 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
US11444237B2 (en) * 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11362263B2 (en) * 2018-06-29 2022-06-14 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11476408B2 (en) * 2018-09-27 2022-10-18 Intel Corporation Spin orbit torque (SOT) memory devices with enhanced magnetic anisotropy and methods of fabrication

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111332A1 (en) * 2005-11-16 2007-05-17 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
US20150200356A1 (en) * 2008-03-06 2015-07-16 Ill Holdings 3, LLC Ferromagnetic tunnel junction element and method of driving ferromagnetic tunnel junction element
US20150041935A1 (en) * 2012-02-28 2015-02-12 Headway Technologies, Inc. High Thermal Stability Reference Structure with Out-of-Plane Anisotropy for Magnetic Device Applications
US20160155485A1 (en) * 2014-11-27 2016-06-02 Commissariat A L'energie Atomique Et Aux Energies Alternatives Magnetic device with spin polarisation
US20160300999A1 (en) * 2015-04-07 2016-10-13 Ge Yi Magnetoresistive Random Access Memory Cell
US20180114557A1 (en) * 2016-10-21 2018-04-26 Korea Advanced Institute Of Science And Technology Semiconductor device and semiconductor logic device
US20180190419A1 (en) * 2017-01-02 2018-07-05 Imec Vzw Magnetoresistive device comprising chromium
US20180219152A1 (en) * 2017-02-01 2018-08-02 Samsung Electronics Co., Ltd. Magnetic devices including magnetic junctions having tilted easy axes and enhanced damping programmable using spin orbit torque

Also Published As

Publication number Publication date
US11239413B2 (en) 2022-02-01
CN111129288A (zh) 2020-05-08
KR102398190B1 (ko) 2022-05-17
US20200136022A1 (en) 2020-04-30
CN111129288B (zh) 2023-04-18
TW202034547A (zh) 2020-09-16
US20220158083A1 (en) 2022-05-19
DE102019115512A1 (de) 2020-04-30
KR20200050352A (ko) 2020-05-11
US12075711B2 (en) 2024-08-27
DE102019115512B4 (de) 2024-05-08

Similar Documents

Publication Publication Date Title
US11699474B2 (en) SOT-MRAM with shared selector
US12041855B2 (en) Magnetic device and magnetic random access memory
TWI791133B (zh) 自旋軌道轉矩磁性裝置及其製造方法
US12035636B2 (en) Magnetic device and magnetic random access memory
US11805705B2 (en) Strained ferromagnetic hall metal SOT layer
CN110957420A (zh) 磁性随机存取记忆体辅助的非挥发性装置和其制造方法
US20210367143A1 (en) Magnetic Tunneling Junction with Synthetic Free Layer for SOT-MRAM
US11763972B2 (en) Magnetic tunnel junction element with a robust reference layer
US12075628B2 (en) Magnetic memory devices and methods of formation
US11456411B2 (en) Method for fabricating magnetic tunneling junction element with a composite capping layer
US12108684B2 (en) Magnetic tunneling junction element with a composite capping layer and magnetoresistive random access memory device using the same
CN116997966A (zh) 低ra窄基底修改的双磁性隧道结结构
CN112750855A (zh) 磁性存储器件、磁性存储器及其形成方法