TWI787047B - 圖案形成方法 - Google Patents

圖案形成方法 Download PDF

Info

Publication number
TWI787047B
TWI787047B TW111101121A TW111101121A TWI787047B TW I787047 B TWI787047 B TW I787047B TW 111101121 A TW111101121 A TW 111101121A TW 111101121 A TW111101121 A TW 111101121A TW I787047 B TWI787047 B TW I787047B
Authority
TW
Taiwan
Prior art keywords
photoresist layer
patterns
layer
patterning
pattern
Prior art date
Application number
TW111101121A
Other languages
English (en)
Other versions
TW202328819A (zh
Inventor
蘇品源
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW111101121A priority Critical patent/TWI787047B/zh
Priority to CN202210186823.2A priority patent/CN116469753A/zh
Application granted granted Critical
Publication of TWI787047B publication Critical patent/TWI787047B/zh
Publication of TW202328819A publication Critical patent/TW202328819A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

一種圖案形成方法，包含：準備光阻層，其中光阻層具有第一圖案以及第二圖案，第一圖案沿著第一方向依序排列，每一第二圖案分別以寬連接口以及窄連接口連接於第一圖案中之兩相鄰者之間，每一寬連接口位於各自之第二圖案的第一側，且每一窄連接口位於各自之第二圖案的第二側；以及經由光阻層圖案化堆疊結構，致使經圖案化之堆疊結構具有波浪狀結構。

Description

圖案形成方法
本揭露是有關於一種圖案形成方法。
現今隨著電子產品體積的縮小，其中所包含的半導體元件的體積也日益微縮，積體電路因此需要在設計上具有更高的密度以滿足半導體元件效能上的需求。在設計積體電路內部線路或結構時，大多採用簡單幾何圖案以便於製造。然而，部分複雜電路結構無法僅使用簡單幾何圖形製作完成，需要透過多次製造製程以形成，將會花費較多的時間以及材料。
因此，如何提出一種可解決上述問題的圖案形成方法，是目前業界亟欲投入研發資源解決的問題之一。
有鑑於此，本揭露之一目的在於提出一種可有效解決上述問題的圖案形成方法。
本揭露是有關於一種圖案形成方法，包含：準備光阻層，其中光阻層具有第一圖案以及第二圖案，第一圖案沿著第一方向依序排列，每一第二圖案分別以寬連接口以及窄連接口連接於第一圖案中之兩相鄰者之間，每一寬連接口位於各自之第二圖案的第一側，且每一窄連接口位於各自之第二圖案的第二側；以及經由光阻層圖案化堆疊結構，致使經圖案化之堆疊結構具有波浪狀結構。
在目前一些實施方式中，第一圖案實質上為線圖案。
在目前一些實施方式中，每一線圖案實質上沿著第二方向延伸。
在目前一些實施方式中，第二圖案實質上為點圖案。
在目前一些實施方式中，經由光阻層圖案化堆疊材料的步驟包含：以傾斜角經由光阻層圖案化堆疊結構。
在目前一些實施方式中，堆疊結構包含相互堆疊之第一結構層以及第二結構層。以傾斜角經由光阻層圖案化堆疊結構的步驟係在第一結構層形成不相連的第一材料柱。
在目前一些實施方式中，以傾斜角經由光阻層圖案化堆疊結構的步驟係進一步在第二結構層形成第二材料柱，第二材料柱分別沿第一材料柱延伸，其中蝕刻殘物沿第二材料柱堆積，使得部分的第二材料柱藉由蝕刻殘物相連。
在目前一些實施方式中，以傾斜角經由光阻層圖案化堆疊結構的步驟係進一步使得蝕刻殘物根據傾斜角對應地沿著第三方向堆積。
在目前一些實施方式中，堆疊結構進一步包含第三結構層堆疊於第二結構層下。以傾斜角經由光阻層圖案化堆疊結構的步驟係進一步在第三結構層形成第三材料柱，第三材料柱分別沿第二材料柱延伸，並且蝕刻殘物進一步沿第三材料柱堆積。
在目前一些實施方式中，以傾斜角經由光阻層圖案化堆疊結構的步驟係進一步使得第三材料柱之間沿第三方向形成連接柱，其中波浪狀結構中之一者至少由第三材料柱中的一部分以及連接柱中的一部分交替連接而成。
綜上所述，本揭露的圖案形成方法係藉由適當的光阻層圖案形成製作波浪狀結構的基礎圖案。詳細來說，藉由合適的蝕刻傾斜角，以及圖案化後的材料柱之間的狹小間隙，即可在材料柱的特定位置形成連接柱，並藉此在堆疊材料中形成波浪狀結構。此種波浪狀結構可以具有極小的尺寸(例如，約小於30 nm)，因此可以被應用在日漸微縮的半導體製程中，以使積體電路的設計更加多元。
以下揭露內容提供用於實施所提供標的之不同特徵的許多不同實施例或實例。以下描述部件及佈置之特定實例以簡化本揭露。當然，此些僅為實例，且並不意欲為限制性的。舉例而言，在如下描述中第一特徵在第二特徵之上或在第二特徵上形成可包括其中第一特徵與第二特徵形成為直接接觸之實施例，且亦可包括其中額外特徵可在第一特徵與第二特徵之間形成而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡化及清楚目的，且其自身並不表示所論述之各種實施例及/或配置之間的關係。
另外，為了描述簡單，可在本文中使用諸如「在……下面」、「在……下方」、「下部」、「在……上方」、「上部」及其類似術語之空間相對術語，以描述如諸圖中所示的一個元件或特徵與另一（另外）元件或特徵的關係。除了諸圖中所描繪之定向以外，此些空間相對術語意欲涵蓋元件在使用中或操作中之不同定向。裝置可以其他方式定向（旋轉90度或以其他定向），且可同樣相應地解釋本文中所使用之空間相對描述詞。
本文中使用的「大約」、「約」、「近似」或者「實質上」一般表示落在給定值或範圍的百分之二十之中，或在百分之十之中，或在百分之五之中。本文中所給予的數字量值為近似值，表示使用的術語如「大約」、「約」、「近似」或者「實質上」在未明確說明時可以被推斷。
第1圖為根據本揭露之一些實施例繪示的圖案形成方法M1的流程圖。本揭露是有關於一種圖案形成方法M1，其包含：準備光阻層，其中光阻層具有第一圖案以及第二圖案，第一圖案沿著第一方向依序排列，每一第二圖案分別以寬連接口以及窄連接口連接於第一圖案中之兩相鄰者之間，每一寬連接口位於各自之第二圖案的第一側，且每一窄連接口位於各自之第二圖案的第二側(步驟S110)；以及經由光阻層圖案化堆疊結構，致使經圖案化之堆疊結構具有波浪狀結構(步驟S120)。
第2A圖為根據本揭露之一些實施例繪示的準備光阻層120的其中一個階段的示意圖。請參照第1圖以及第2A圖，光阻100包含基材110以及光阻層120。光阻層120被形成在基材110上，並且第一圖案122被製作在光阻層120上。基材110可以具有透光性，並且被光阻層120覆蓋的基材110將無法透光或無法通過特定波長的光。在步驟S110中，光阻層120具有第一圖案122，並且第一圖案122沿著第一方向A1依序排列。舉例來說，參照第2A圖中所繪示的實施例，第一圖案122實質上為線圖案，並且每一線圖案實質上沿著第二方向A2延伸，但本揭露並不以此為限。具體來說，線條狀的第一圖案122在光阻層120上形成多個線條狀開口，並且將光阻層120分割為多個不相連光阻區域。在第2A圖所繪示的實施例中，第一方向A1與第二方向A2互相垂直，但本揭露並不以此為限。
第2B圖為根據本揭露之一些實施例繪示的準備光阻層120的其中一個階段的示意圖。請參照第1圖及第2B圖，第二圖案124被製作在光阻層120上。在步驟S110中，光阻層120具有第一圖案122以及第二圖案124，並且每一第二圖案124分別以寬連接口124a以及窄連接口124b連接於第一圖案122中之兩相鄰者之間。在第2B圖所繪示的實施例中，第二圖案124實質上為點圖案，但本揭露並不以此為限。此外，每一寬連接口124a位於各自之第二圖案124的第一側（即第2B圖中的右側），且每一窄連接口124b位於各自之第二圖案124的第二側（即第2B圖中的左側）。具體而言，第二圖案124與相鄰的兩個第一圖案122應具有不同大小的連接口。其目的在於在堆疊結構(例如，後續第3A圖中的堆疊結構200)產生有利於波浪狀結構形成的特定圖案。具體來說，當第二圖案124與相鄰的兩個第一圖案122有不同的接觸面積時會將光阻層120分割為多個不相連的區域，並且這些不相連的區域在寬連接口124a連接的側面(第一側)具有較短的邊長，並在窄連接口124b連接的側面(第二側)具有較長的邊長，並以此為基礎為後續步驟提供一個基礎結構以在進行蝕刻後形成波浪狀結構(例如，後續第3D圖中的波浪狀結構236)。
第3A圖為根據本揭露之一些實施例繪示的經由光阻層120圖案化堆疊結構200的其中一個階段的立體示意圖。請參照第1圖、第2B圖以及第3A圖，在一些實施例中，步驟S120包含：以傾斜角θ經由光阻層120圖案化堆疊結構200。具體來說，第2B圖中的光阻層120的第一方向A1以及第二方向A2分別對應第3A圖的方向x以及方向y。堆疊結構200包含沿著方向z依序堆疊的第一結構層210、第二結構層220、第三結構層230以及第四結構層240，但本揭露並不以此為限。此外，第一結構層210、第二結構層220、第三結構層230以及第四結構層240的材料並未限制，他們可以皆由相同的材料所構成或是各別由不同材料所構成。傾斜角θ與光阻層120所具有的第一圖案122以及第二圖案124的寬度相關。傾斜角θ的大小應在一個適當範圍使得藉由第一圖案122以及第二圖案124定義的光阻層120的不相連光阻區域能夠被形成在第一結構層210中。具體圖案化堆疊結構200的細節如下文的說明。
第3B圖為根據本揭露之一些實施例繪示的經由光阻層120圖案化堆疊結構200的其中一個階段的局部俯視圖。請參照第1圖、第3A圖以及第3B圖，在一些實施例中，步驟S120係在第一結構層210形成不相連的第一材料柱212，並暴露出下方的第二結構層220。具體來說，第一材料柱212的位置對應藉由第一圖案122以及第二圖案124定義的光阻層120的不相連光阻區域。然而，由於蝕刻過程中所造成的些微側向蝕刻現象，使得與光阻層120的不相連光阻區域對應的多個第一材料柱212具有與不相連光阻區域不同的外緣。舉例來說，如第3B圖中所繪示的多個第一材料柱212各別的第一側以及第二側各別由兩弧線連接，並且兩弧線與不相連光阻區域中對應的連接弧線具有不同曲率。然而本揭露並不以此為限，具體來說，側向蝕刻現象造成第一材料柱212外緣形狀的改變會因為採用的蝕刻方式而有幅度上的差異。
第3C圖為根據本揭露之一些實施例繪示的經由光阻層120圖案化堆疊結構200的其中一個階段的局部俯視圖。請參照第1圖、第3A圖至第3C圖，在一些實施例中，步驟S120係進一步在第二結構層220形成第二材料柱222，第二材料柱222分別沿第一材料柱212延伸，其中第一材料柱212的蝕刻殘物250沿第二材料柱222堆積，使得部分的第二材料柱222藉由蝕刻殘物250相連。在一些實施例中，步驟S120係進一步使得蝕刻殘物250根據傾斜角θ對應地沿著第三方向A3堆積。舉例來說，第3C圖中所繪示的蝕刻殘物250基本上堆積在多個第二材料柱222的特定方位，使得各別分離的第二材料柱222與其相鄰者遵循一定規則的連接(例如，蝕刻殘物250堆積在多個第二材料柱222的左上角，使得各別第二材料柱222與其左上方相鄰的另一個第二材料柱222彼此連接)。然而，上述的蝕刻殘物250堆積的位置並不僅限於特定角落。蝕刻殘物250堆積的原因在於，在圖案化堆疊結構200的過程當中，由於狹小的縫隙（例如第一材料柱212之間的縫隙）使得被蝕刻後的殘餘材料無法完全被清除，再加上圖案化過程中的蝕刻是以傾斜角θ進行，因此蝕刻殘物250將會累積在背離蝕刻方向的材料柱（例如，第二材料柱222）的特定側面或角落。
第3D圖為根據本揭露之一些實施例繪示的經由光阻層120圖案化堆疊結構200的其中一個階段的局部俯視圖。請參照第1圖、第3A圖至第3D圖，在一些實施例中，堆疊結構200進一步包含第三結構層230堆疊於第二結構層220下，步驟S120係進一步在第三結構層230形成第三材料柱232，第三材料柱232分別沿第二材料柱222延伸，並且蝕刻殘物250進一步沿第三材料柱232堆積(請參考第3C圖以及第3D圖)。更進一步地，在一些實施例中，步驟S120係進一步使得蝕刻殘物250在延續第二材料柱222形成的第三材料柱232之間沿第三方向A3逐漸形成連接柱234，其中波浪狀結構236中之一者至少由第三材料柱232中的一部分以及連接柱234中的一部分交替連接而成。具體來說，連接柱234實為蝕刻殘物250進一步沿第三材料柱232堆積所形成的連接結構。因此，連接柱234的延伸方向與蝕刻殘物250的堆積方向相同(例如，皆在第三方向A3)。在第3D圖的實施例中，連接柱234的寬度大約等於第三材料柱232在第一方向A1的長度，但本揭露並不以此為限。具體來說，連接柱234的寬度基本小於第三材料柱232的長邊(即，平行第二方向A2的邊緣)的長度。第三材料柱232為第二材料柱222在第三結構層230的延伸，每個第三材料柱232的位置皆與第二材料柱222對應。
請繼續參照第3A圖以及第3D圖。波浪狀結構236藉由連接柱234的連接部分的第三材料柱232在第三結構層230被形成。具體來說，波浪狀結構236可以是一條帶狀結構，以第3D圖的實施例來說明，波浪狀結構236依序由圖中右下方第三材料柱232藉由與其相連的連接柱234連接至其左上角的相鄰的另一個第三材料柱232，並再藉由另一個連接柱234由此另一個第三材料柱232的左上角連接至其相鄰的下一個第三材料柱232，以此依序連接並形成一條帶狀的波浪狀結構236。在一些實施例中，第三結構層230可以形成多個波浪狀結構236，其數目可以隨著需求調整。此外，藉由圖案化堆疊結構200的蝕刻製程，此波浪狀結構236可以繼續往第四結構層240延伸。堆疊於第三結構層230上的第一結構層210以及第二結構層220可以在波浪狀結構236形成後藉由適當的製程被移除，但是基於利用需要，在一些實施例中，第一結構層210以及第二結構層220也可以被保留。
以上對於本揭露之具體實施方式之詳述，可以明顯地看出，於本揭露的圖案形成方法M1中，藉由適當的光阻層圖案(即，由第一圖案以及第二圖案形成的多個不相連光阻區域)形成製作波浪狀結構的基礎圖案。再藉由合適的蝕刻傾斜角，以及圖案化後的材料柱之間的狹小間隙，在材料柱的特定位置形成連接柱，並藉此在堆疊材料中形成波浪狀結構。此種波浪狀結構可以具有極小的尺寸(例如，約小於30 nm)，因此可以被應用在日漸微縮的半導體製程中，以使積體電路的設計更加多元。
前文概述了若干實施例之特徵，使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，他們可容易地使用本揭露作為設計或修改用於實現相同目的及/或達成本文中所介紹之實施例之相同優勢的其他製程及結構的基礎。熟習此項技術者亦應認識到，此些等效構造不脫離本揭露之精神及範疇，且他們可在不脫離本揭露之精神及範疇的情況下於本文作出各種改變、代替及替換。
100:光阻 110:基材 120:光阻層 122:第一圖案 124:第二圖案 124a:寬連接口 124b:窄連接口 200:堆疊結構 210:第一結構層 212:第一材料柱 220:第二結構層 222:第二材料柱 230:第三結構層 232:第三材料柱 234:連接柱 236:波浪狀結構 240:第四結構層 250:蝕刻殘物 θ:傾斜角 A1,A2,A3,x,y,z:方向 M1:方法 S110,S120:步驟
當結合隨附諸圖閱讀時，得以自以下詳細描述最佳地理解本揭露之態樣。應注意，根據行業上之標準實務，各種特徵未按比例繪製。事實上，為了論述清楚，可任意地增大或減小各種特徵之尺寸。 第1圖為根據本揭露之一些實施例繪示的圖案形成方法的流程圖。 第2A圖為根據本揭露之一些實施例繪示的準備光阻層的其中一個階段的示意圖。 第2B圖為根據本揭露之一些實施例繪示的準備光阻層的其中一個階段的示意圖。 第3A圖為根據本揭露之一些實施例繪示的經由光阻層圖案化堆疊結構的其中一個階段的立體示意圖。 第3B圖為根據本揭露之一些實施例繪示的經由光阻層圖案化堆疊結構的其中一個階段的局部俯視圖。 第3C圖為根據本揭露之一些實施例繪示的經由光阻層圖案化堆疊結構的其中一個階段的局部俯視圖。 第3D圖為根據本揭露之一些實施例繪示的經由光阻層圖案化堆疊結構的其中一個階段的局部俯視圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
M1:方法
S110,S120:步驟

Claims (7)

  1. 一種圖案形成方法，該方法包含：準備一光阻層，其中該光阻層具有複數個第一圖案以及複數個第二圖案，該些第一圖案沿著一第一方向依序排列，每一該些第二圖案分別以一寬連接口以及一窄連接口連接於該些第一圖案中之兩相鄰者之間，每一該些寬連接口位於各自之該第二圖案的一第一側，且每一該些窄連接口位於各自之該第二圖案的一第二側；以及經由該光阻層圖案化一堆疊結構，致使經圖案化之該堆疊結構具有複數個波浪狀結構，其中該經由該光阻層圖案化該堆疊結構的步驟包含以一傾斜角經由該光阻層圖案化該堆疊結構，該堆疊結構包含相互堆疊之一第一結構層以及一第二結構層，該以該傾斜角經由該光阻層圖案化該堆疊結構的步驟係在該第一結構層形成不相連的複數個第一材料柱，其中該以該傾斜角經由該光阻層圖案化該堆疊結構的步驟係進一步在該第二結構層形成複數個第二材料柱，該些第二材料柱分別沿該些第一材料柱延伸，其中複數個蝕刻殘物沿該些第二材料柱堆積，使得部分的該些第二材料柱藉由該些蝕刻殘物相連。
  2. 如請求項1所述之圖案形成方法，其中該些第一圖案實質上為線圖案。
  3. 如請求項2所述之圖案形成方法，其中每一該些線圖案實質上沿著一第二方向延伸。
  4. 如請求項1所述之圖案形成方法，其中該些第二圖案實質上為點圖案。
  5. 如請求項1所述之圖案形成方法，其中該以該傾斜角經由該光阻層圖案化該堆疊結構的步驟係進一步使得該些蝕刻殘物根據該傾斜角對應地沿著一第三方向堆積。
  6. 如請求項5所述之圖案形成方法，其中該堆疊結構進一步包含一第三結構層堆疊於該第二結構層下，該以該傾斜角經由該光阻層圖案化該堆疊結構的步驟係進一步在該第三結構層形成複數個第三材料柱，該些第三材料柱分別沿該些第二材料柱延伸，並且該些蝕刻殘物進一步沿該些第三材料柱堆積。
  7. 如請求項6所述之圖案形成方法，其中該以該傾斜角經由該光阻層圖案化該堆疊結構的步驟係進一步使得該些第三材料柱之間沿該第三方向形成複數個連接柱，其中該些波浪狀結構中之一者至少由該些第三材料柱中的一部分以及該些連接柱中的一部分交替連接而成。
TW111101121A 2022-01-11 2022-01-11 圖案形成方法 TWI787047B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111101121A TWI787047B (zh) 2022-01-11 2022-01-11 圖案形成方法
CN202210186823.2A CN116469753A (zh) 2022-01-11 2022-02-28 图案形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111101121A TWI787047B (zh) 2022-01-11 2022-01-11 圖案形成方法

Publications (2)

Publication Number Publication Date
TWI787047B true TWI787047B (zh) 2022-12-11
TW202328819A TW202328819A (zh) 2023-07-16

Family

ID=85795027

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111101121A TWI787047B (zh) 2022-01-11 2022-01-11 圖案形成方法

Country Status (2)

Country Link
CN (1) CN116469753A (zh)
TW (1) TWI787047B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201921094A (zh) * 2017-09-18 2019-06-01 荷蘭商Ａｓｍｌ荷蘭公司 控制圖案化程序之方法、器件製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201921094A (zh) * 2017-09-18 2019-06-01 荷蘭商Ａｓｍｌ荷蘭公司 控制圖案化程序之方法、器件製造方法

Also Published As

Publication number Publication date
TW202328819A (zh) 2023-07-16
CN116469753A (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US7361569B2 (en) Methods for increasing photo-alignment margins
US7825525B2 (en) Layout and process to contact sub-lithographic structures
US20150140813A1 (en) Methods of Forming Non-Volatile Memory Devices Including Vertical NAND Strings
KR101650843B1 (ko) 커패시터를 포함하는 반도체 메모리 소자 및 반도체 소자
KR102166522B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
US8941166B2 (en) Multiple patterning method
US8922020B2 (en) Integrated circuit pattern and method
US8647521B2 (en) Method of forming micro pattern of semiconductor device
EP2028543A2 (en) Method of fabricating an integrated circuit using two mask layers
WO2022166154A1 (zh) 存储器的制备方法及存储器
US20100038795A1 (en) Method of fabricating semiconductor device and semiconductor device
JP2009163203A (ja) 半導体素子のパターン形成方法
US8674522B1 (en) Castle-like chop mask for forming staggered datalines for improved contact isolation and pattern thereof
CN109326596A (zh) 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN108957943A (zh) 形成布局图案的方法
CN108711572A (zh) 三维存储器及其制造方法
CN110534525A (zh) 半导体装置及其形成方法
US20130230988A1 (en) Method for manufacturing semiconductor device
US8359555B2 (en) Arranging virtual patterns in semiconductor layout
US10854592B2 (en) Dummy cell arrangement and method of arranging dummy cells
TWI787047B (zh) 圖案形成方法
CN110690197A (zh) 一种半导体对位结构及半导体基板
US11721552B2 (en) Semiconductor device
CN105990364A (zh) 半导体结构及其制造方法
CN102779835A (zh) 凸出结构与形成凸出结构的方法