TWI779999B - 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路 - Google Patents

用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路 Download PDF

Info

Publication number
TWI779999B
TWI779999B TW111104284A TW111104284A TWI779999B TW I779999 B TWI779999 B TW I779999B TW 111104284 A TW111104284 A TW 111104284A TW 111104284 A TW111104284 A TW 111104284A TW I779999 B TWI779999 B TW I779999B
Authority
TW
Taiwan
Prior art keywords
circuit
mode voltage
common
biasing
subcircuit
Prior art date
Application number
TW111104284A
Other languages
English (en)
Other versions
TW202333461A (zh
Inventor
陳炳宏
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW111104284A priority Critical patent/TWI779999B/zh
Priority to US17/953,348 priority patent/US20230253939A1/en
Application granted granted Critical
Publication of TWI779999B publication Critical patent/TWI779999B/zh
Publication of TW202333461A publication Critical patent/TW202333461A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/461—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using an operational amplifier as final control device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45066—Indexing scheme relating to differential amplifiers the resulting deducted common mode signal being added at the one or more inputs of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45072—Indexing scheme relating to differential amplifiers the common mode voltage or current signal being added to the tail circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45081—Indexing scheme relating to differential amplifiers the common mode signal being level shifted before using it for controlling or adding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45421—Indexing scheme relating to differential amplifiers the CMCL comprising a switched capacitor addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本發明提供一種用來於一接收器的類比前端電路進行共模電壓重偏置之方法、相關的共模電壓重偏置電路、該接收器以及相關的積體電路。該共模電壓重偏置電路可包含一控制電路以及多個可切換式共模電壓重偏置子電路。該控制電路依據一命令產生至少一控制訊號，以供控制該共模電壓重偏置電路操作於一選擇的電路組態。該多個可切換式共模電壓重偏置子電路分別依據該至少一控制訊號從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作。

Description

用來於接收器的類比前端電路進行共模電壓重偏置之方法、 共模電壓重偏置電路、接收器以及積體電路
本發明係有關於電路設計，尤指一種用來於一接收器的類比前端(analog front-end)電路進行共模電壓(common mode voltage)重偏置(re-biasing)之方法、相關的共模電壓重偏置電路、該接收器以及相關的積體電路(integrated circuit,IC)。
依據相關技術，一傳統的類比前端電路中之不同級的電路可分別具有不同的共模電壓，以容許後續電路在合適的電壓範圍中操作。然而，可能發生某些問題。例如，當一系統製造商嘗試實現符合較新的通訊規格之電子產品時，該傳統的類比前端電路之既有的電路特性可能使整個系統無法同時滿足各種不同的要求，這可造成測試失敗。因此，需要一種新穎的方法及相關架構，以在沒有副作用或較不可能帶來副作用之狀況下實現符合較新的通訊規格之電子產品。
本發明之一目的在於提供一種用來於一接收器的類比前端電路進行共模電壓重偏置之方法、相關的共模電壓重偏置電路、該接收器以及相關的積 體電路，以解決上述問題。
本發明之另一目的在於提供一種用來於一接收器的類比前端電路進行共模電壓重偏置之方法、相關的共模電壓重偏置電路、該接收器以及相關的積體電路，以達到一電子產品的優化效能。
本發明之至少一實施例提供一種用來於一接收器的類比前端電路進行共模電壓重偏置之共模電壓重偏置電路。該共模電壓重偏置電路可包含一控制電路以及耦接至該控制電路之多個可切換式(switchable)共模電壓重偏置子電路，而該多個可切換式共模電壓重偏置子電路可包含一第一可切換式共模電壓重偏置子電路和一第二可切換式共模電壓重偏置子電路。該控制電路可用來依據一命令產生至少一控制訊號，以供控制該共模電壓重偏置電路操作於一選擇的電路組態。另外，該多個可切換式共模電壓重偏置子電路可用來分別依據該至少一控制訊號從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作。例如，該第一可切換式共模電壓重偏置子電路可位於該接收器的該類比前端電路、且耦接至該接收器之一第一差動輸入端子，以及該第二可切換式共模電壓重偏置子電路可位於該接收器的該類比前端電路、且耦接至該接收器之一第二差動輸入端子。
依據某些實施例，本發明另提供包含上述共模電壓重偏置電路之該接收器，其中該接收器可包含：一實體層(physical layer,PHY)電路，其中該實體層電路包含該共模電壓重偏置電路；以及一較上層(upper layer)電路，用來從多個預定通訊模式選擇一預定通訊模式以作為一選擇的通訊模式，且依據該選擇的通訊模式發送該命令，使該選擇的電路組態對應於該選擇的通訊模式。
依據某些實施例，本發明另提供一種包含上述接收器之積體電路。
本發明之至少一實施例提供一種用來於一接收器的類比前端電路進 行共模電壓重偏置之方法。該方法可包含：依據一命令產生至少一控制訊號，以供控制一共模電壓重偏置電路操作於一選擇的電路組態；以及利用該共模電壓重偏置電路之多個可切換式共模電壓重偏置子電路分別依據該至少一控制訊號從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作，其中該多個可切換式共模電壓重偏置子電路包含一第一可切換式共模電壓重偏置子電路和一第二可切換式共模電壓重偏置子電路，而該第一可切換式共模電壓重偏置子電路和一第二可切換式共模電壓重偏置子電路分別位於該接收器的該類比前端電路、且分別耦接至該接收器之一第一差動輸入端子和一第二差動輸入端子。
本發明的好處之一是，透過仔細設計之控制機制，本發明的方法、共模電壓重偏置電路、接收器以及積體電路能動態地控制共模電壓重偏置操作對應於目前選擇的電路組態，尤其，利用該較上層電路諸如一媒體存取控制層(Media Access Control layer,MAC layer)電路依據該選擇的通訊模式發送該命令，使該選擇的電路組態對應於該選擇的通訊模式，以確保該多個預定通訊模式中之每一通訊模式之通訊品質。相較於相關技術，本發明的方法、共模電壓重偏置電路、接收器以及積體電路能在沒有副作用或較不可能帶來副作用之狀況下達到一電子產品的優化效能。
10:積體電路(IC)
10R:接收器
10U:較上層電路
10PHY:實體層(PHY)電路
10AF:類比前端電路
10DP:資料處理電路
11,12:終端元件
14:差動放大器
PAD_P,PAD_N,Input_pair1_P,Input_pair1_N,Input_pair2_P,Input_pair2_N:差動輸入端子
DATA_P,DATA_N:差動輸入訊號
VCM1,VCM2,VCM_LP,VCM_HP:共模電壓
VDC1,VDC2:參考電壓
100:共模電壓重偏置電路
110:控制電路
121,122:可切換式共模電壓重偏置子電路
121A,122A:第一類型共模電壓重偏置子電路
121B,122B:第二類型共模電壓重偏置子電路
R11~R13,R21~R23,R1,R2:電阻器
C10,C20:電容器
SW10~SW12,SW20~SW22,SW30,SW1~SW8:開關
CTRL1,CTRL2:控制訊號
CMD:命令
600:輸入級電路
610:電流源
M1~M4:電晶體
S10,S20~S22:步驟
第1圖為依據本發明一實施例之一種用來於一接收器的類比前端電路進行共模電壓重偏置之共模電壓重偏置電路的示意圖。
第2圖依據本發明一實施例繪示一種用來於一接收器諸如第1圖所示之接收 器的類比前端電路進行共模電壓重偏置之方法之一動態電路組態控制方案所涉及之一第一預定電路組態。
第3圖依據本發明一實施例繪示該動態電路組態控制方案所涉及之一第二預定電路組態。
第4圖依據本發明一實施例繪示該方法之一第一切換控制方案。
第5圖依據本發明一實施例繪示該方法之一第二切換控制方案。
第6圖依據本發明一實施例繪示該方法之一寄生電容(parasitic capacitance)最小化切換控制方案。
第7圖依據本發明一實施例繪示依據該方法來運作之一積體電路。
第8圖依據本發明一實施例繪示該方法之一工作流程。
第1圖為依據本發明一實施例之一種用來於一接收器10R的類比前端電路10AF進行共模電壓重偏置之共模電壓重偏置電路100的示意圖。接收器10R可包含一類比前端電路10AF和一資料處理電路10DP，而類比前端電路10AF可包含接收器10R之一組差動輸入端子諸如差動輸入端子PAD_P和PAD_N(其可分別視為這一組差動輸入端子中之正輸入端子和負輸入端子)，且包含終端(termination)元件11和12、共模電壓重偏置電路100以及一差動放大器14。舉例來說，終端元件11和12可藉由電阻器(例如具有相同電阻值之兩個電阻器)來實施，但本發明並不限於此。在某些例子中，終端元件11和12可藉由電阻器、電容器、電感器等方式來實施。
如第1圖所示，共模電壓重偏置電路100可包含一控制電路110，且包含耦接至控制電路110之多個可切換式(switchable)共模電壓重偏置子電路，諸如可切換式共模電壓重偏置子電路121和122，其中可切換式共模電壓重偏置子 電路121可包含分別屬於一第一類型和一第二類型之一第一類型共模電壓重偏置子電路121A和一第二類型共模電壓重偏置子電路121B，而可切換式共模電壓重偏置子電路122可包含分別屬於該第一類型和該第二類型之一第一類型共模電壓重偏置子電路122A和一第二類型共模電壓重偏置子電路122B。尤其，可切換式共模電壓重偏置子電路121可位於接收器10R的類比前端電路10AF、且耦接至接收器10R之差動輸入端子PAD_P，以及可切換式共模電壓重偏置子電路122可位於接收器10R的類比前端電路10AF、且耦接至接收器10R之差動輸入端子PAD_N。
於此架構中，控制電路110可依據一命令CMD產生至少一控制訊號諸如控制訊號CTRL1和CTRL2，以供控制共模電壓重偏置電路100操作於一選擇的電路組態。另外，該多個可切換式共模電壓重偏置子電路諸如可切換式共模電壓重偏置子電路121和122可分別依據上述至少一控制訊號諸如控制訊號CTRL1和CTRL2從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作。
為了便於理解，可切換式共模電壓重偏置子電路121中之第一類型共模電壓重偏置子電路121A以及第二類型共模電壓重偏置子電路121B可分別具有一第一電路架構以及一第二電路架構，並且可切換式共模電壓重偏置子電路122中之第一類型共模電壓重偏置子電路122A以及第二類型共模電壓重偏置子電路122B可分別具有和該第一電路架構相同的另一第一電路架構以及和該第二電路架構相同的另一第二電路架構，其中該第二電路架構異於該第一電路架構。另外，控制電路110可透過上述至少一控制訊號諸如控制訊號CTRL1和CTRL2選擇性地啟用(enable)第一類型共模電壓重偏置子電路121A和122A、或啟用第二類型共模電壓重偏置子電路121B和122B。例如，當啟用第一類型共模電壓重偏 置子電路121A和122A時，控制電路110可停用(disable)第二類型共模電壓重偏置子電路121B和122B。又例如，當啟用第二類型共模電壓重偏置子電路121B和122B時，控制電路110可停用第一類型共模電壓重偏置子電路121A和122A。
差動輸入端子PAD_P和PAD_N上的差動輸入訊號DATA_P和DATA_N可具有一共模電壓VCM1(標示「VCM1」於分別來自差動輸入端子PAD_P和PAD_N的兩個向右路徑上以求簡明)，其等於終端元件11和12之間的節點上之共模電壓VCM1，諸如輸入至這個節點的一預定共模電壓。此情況下，共模電壓重偏置電路100可對差動輸入訊號DATA_P和DATA_N進行共模電壓重偏置，尤其，建立共模電壓VCM2(標示「VCM2」於分別來自可切換式共模電壓重偏置子電路121和122的兩個向右路徑上以求簡明)，諸如另一預定共模電壓，來取代共模電壓VCM1。在維持共模電壓VCM2的過程中，共模電壓重偏置電路100能動態地控制共模電壓重偏置操作對應於目前選擇的電路組態，以確保各種不同的通訊模式之通訊品質。
舉例來說，在各種不同的通訊模式中，類比前端電路10AF可正確地進行類比前端處理，尤其，差動放大器14可正確地接收已被重偏置而具有共模電壓VCM2之調整後的差動輸入訊號(例如差動輸入訊號DATA_P和DATA_N的調整後的版本，分別位於從可切換式共模電壓重偏置子電路121和122到差動放大器14的這兩個向右路徑上)以取得差動輸入訊號DATA_P和DATA_N所載有的一系列邏輯值，且資料處理電路10DP可對這一系列邏輯值進行資料處理以容許包含接收器10R之整個系統正確地運作。因此，本發明的共模電壓重偏置電路100、接收器10R以及相關的積體電路能在沒有副作用或較不可能帶來副作用之狀況下達到一電子產品的優化效能。
依據某些實施例，對於接收器10R所接收的一組差動輸入訊號，諸如差動輸入訊號DATA_P和DATA_N而言，可切換式共模電壓重偏置子電路121和 122中之任一可切換式共模電壓重偏置子電路在操作於該第一預定電路組態時之一第一頻率響應以及該任一可切換式共模電壓重偏置子電路在操作於該第二預定電路組態時之一第二頻率響應彼此不同。例如，對於這一組差動輸入訊號諸如差動輸入訊號DATA_P和DATA_N而言，該第一電路架構和該另一第一電路架構可扮演低通濾波器的角色，而該第二電路架構和該另一第二電路架構可扮演高通濾波器的角色，但本發明並不限於此。
依據某些實施例，該第一電路架構和該另一第一電路架構中之任一者可包含一第一電阻器和一第二電阻器，而該第二電路架構和該另一第二電路架構中之任一者可包含一第三電阻器和一電容器，但本發明並不限於此。在某些實施例中，這些第一電路架構及/或這些第二電路架構可予以變化。
第2圖依據本發明一實施例繪示一種用來於一接收器諸如第1圖所示之接收器10R的類比前端電路10AF進行共模電壓重偏置之方法之一動態電路組態控制方案所涉及之該第一預定電路組態。該方法可應用於共模電壓重偏置電路100(例如其內的元件)、接收器10R以及相關的積體電路。參考電壓VDC1可代表一預定參考電壓。電阻器R11和R12可分別作為該第一電阻器和該第二電阻器的例子，且電阻器R21和R22亦可分別作為該第一電阻器和該第二電阻器的例子。由於電阻器R12和R22通常很大，故電阻器R12以及從電阻器R12到差動放大器14的向右路徑上的寄生電容(parasitic capacitance)可形成一低通濾波器，且電阻器R22以及從電阻器R22到差動放大器14的向右路徑上的寄生電容亦可形成一低通濾波器。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第3圖依據本發明一實施例繪示該動態電路組態控制方案所涉及之該第二預定電路組態。電阻器R13和電容器C10可分別作為該第三電阻器和該電容器的例子，且電阻器R23和電容器C20亦可分別作為該第三電阻器和該電容器的例子。電阻器R13和電容器C10可形成一高通濾波器，且電阻器R23和電容器 C20亦可形成一高通濾波器。從電容器C10和C20到差動放大器14的向右路徑上的共模電壓VCM2可等於電阻器R13和R23之間的節點上之共模電壓VCM2，諸如輸入至這個節點的一預定共模電壓，而這個預定共模電壓可依據一帶隙參考電壓來產生。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第4圖依據本發明一實施例繪示該方法之一第一切換控制方案。可切換式共模電壓重偏置子電路121可另包含開關SW10~SW12和SW30，且可切換式共模電壓重偏置子電路122可另包含開關SW20~SW22和SW30，其中可切換式共模電壓重偏置子電路121和122可共享開關SW30。當控制電路110透過控制訊號CTRL1啟用第一類型共模電壓重偏置子電路121A和122A以及透過控制訊號CTRL2停用第二類型共模電壓重偏置子電路121B和122B時，控制訊號CTRL1處於啟用狀態以開啟開關SW10、SW11、SW20和SW21，且控制訊號CTRL2處於停用狀態以關閉開關SW12、SW22和SW30。此情況下，共模電壓VCM2亦可寫成共模電壓VCM_LP以指出扮演低通濾波器的角色之這些第一電路架構被啟用。當控制電路110透過控制訊號CTRL1停用第一類型共模電壓重偏置子電路121A和122A以及透過控制訊號CTRL2啟用第二類型共模電壓重偏置子電路121B和122B時，控制訊號CTRL1處於停用狀態以關閉開關SW10、SW11、SW20和SW21，且控制訊號CTRL2處於啟用狀態以開啟開關SW12、SW22和SW30。此情況下，共模電壓VCM2亦可寫成共模電壓VCM_HP以指出扮演高通濾波器的角色之這些第二電路架構被啟用。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第5圖依據本發明一實施例繪示該方法之一第二切換控制方案。於本實施例中，上述之開關SW11、SW12、SW21和SW22可被省略。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第6圖依據本發明一實施例繪示該方法之一寄生電容最小化切換控 制方案。差動放大器14中之一輸入級電路600可包含一電流源610、耦接至參考電壓VDC2之多個電阻器R1和R2、多個電晶體M1~M4以及多個開關SW1~SW8，其中電晶體M1~M4的閘極分別耦接至差動放大器14之差動輸入端子Input_pair1_P、Input_pair1_N、Input_pair2_P和Input_pair2_N，而參考電壓VDC2可代表一預定參考電壓。由於共模電壓重偏置電路100以及輸入級電路600可依據上述至少一控制訊號諸如控制訊號CTRL1和CTRL2同時進行切換，故接收器10R可最小化各架構之間寄生效應的影響，以確保高速傳輸的訊號品質。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
第7圖依據本發明一實施例繪示依據該方法來運作之一積體電路(integrated circuit，簡稱IC)10，其中IC 10可包含第1圖所示之接收器10R。依據本實施例，接收器10R可包含一實體層(physical layer，簡稱PHY)電路10PHY以及一較上層電路10U諸如一媒體存取控制層(Media Access Control layer，簡稱MAC層)電路，其中PHY電路10PHY可包含共模電壓重偏置電路100。較上層路10U可從多個預定通訊模式選擇一預定通訊模式以作為一選擇的通訊模式，且依據該選擇的通訊模式發送命令CMD，使該選擇的電路組態對應於該選擇的通訊模式。例如，控制電路110可透過上述至少一控制訊號諸如控制訊號CTRL1和CTRL2選擇性地啟用第一類型共模電壓重偏置子電路121A和122A、或第二類型共模電壓重偏置子電路121B和122B，以符合接收器10R的該選擇的通訊模式，其中該選擇的通訊模式係選擇自該多個預定通訊模式，而該多個預定通訊模式之各自的通訊速度(例如傳輸率(transfer rate))彼此不同。因此，共模電壓重偏置電路100可同時兼顧高速及低速傳輸的訊號品質。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
依據某些實施例，該多個預定通訊模式可包含快捷週邊組件互連(Peripheral Component Interconnect Express，簡稱PCIe)標準的不同代 (Generation，簡稱Gen)的通訊模式，諸如PCIe第1代(Gen 1)至第5代(Gen 5)等的通訊模式，其中PCIe第1~5代的傳輸率可分別為2.5吉位元每秒(Gigabits per seconds，Gbps)、5Gbps、8Gbps、16Gbps和32Gbps，但本發明並不限於此。另外，共模電壓重偏置電路100可在接收器10R操作於不同代的傳輸率時切換不同類型的電路架構。當接收器10R操作於一較低傳輸率諸如PCIe Gen 1的2.5Gbps時，共模電壓重偏置電路100可使用具有低通效果的該些第一電路架構(例如第2圖所示之該第一預定電路組態中之電路架構)，其中電阻器R11、R12、R21和R22可被設計成具有較大的電阻值，以達到省電的效果。當接收器10R操作於一較高傳輸率諸如PCIe Gen 5的32Gbps時，共模電壓重偏置電路100可使用具有高通效果的該些第二電路架構(例如第3圖所示之該第二預定電路組態中之電路架構)，其中電容器C10和C20可被設計成具有較小的電容值，以達到節省裸晶面積的目的。為了簡明起見，於這些實施例中類似的內容在此不重複贅述。
第8圖依據本發明一實施例繪示該方法之一工作流程。步驟S10和S20可重複地進行以動態地調整共模電壓重偏置電路100之電路組態，而步驟S20可包含多個子步驟諸如步驟S21和S22，其操作可被平行地進行。
於步驟S10中，共模電壓重偏置電路100可利用控制電路110依據命令CMD產生上述至少一控制訊號諸如控制訊號CTRL1和CTRL2，以供控制共模電壓重偏置電路100操作於一選擇的電路組態諸如上述之選擇的電路組態。
於步驟S20中，共模電壓重偏置電路100可利用共模電壓重偏置電路100之該多個可切換式共模電壓重偏置子電路(例如可切換式共模電壓重偏置子電路121和122)分別依據上述至少一控制訊號諸如控制訊號CTRL1和CTRL2從該第一預定電路組態和該第二預定電路組態選擇一預定電路組態諸如上述之預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作。
於步驟S21中，共模電壓重偏置電路100可利用可切換式共模電壓重偏置子電路121依據上述至少一控制訊號諸如控制訊號CTRL1和CTRL2從該第一預定電路組態和該第二預定電路組態選擇該預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之第一共模電壓重偏置操作。
於步驟S22中，共模電壓重偏置電路100可利用可切換式共模電壓重偏置子電路122依據上述至少一控制訊號諸如控制訊號CTRL1和CTRL2從該第一預定電路組態和該第二預定電路組態選擇該預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之第二共模電壓重偏置操作。
在維持共模電壓VCM2的過程中，共模電壓重偏置電路100能動態地控制共模電壓重偏置操作對應於目前選擇的電路組態，以確保各種不同的通訊模式之通訊品質。因此，本發明的方法、共模電壓重偏置電路100、接收器10R以及積體電路10能在沒有副作用或較不可能帶來副作用之狀況下達到一電子產品的優化效能。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
為了更好地理解，該方法可用第8圖所示之工作流程來說明，但本發明不限於此。依據某些實施例，一個或多個步驟可於第8圖所示之工作流程中增加、刪除或修改。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10R:接收器
10AF:類比前端電路
10DP:資料處理電路
11,12:終端元件
14:差動放大器
PAD_P,PAD_N:差動輸入端子
DATA_P,DATA_N:差動輸入訊號
VCM1,VCM2:共模電壓
100:共模電壓重偏置電路
110:控制電路
121,122:可切換式共模電壓重偏置子電路
121A,122A:第一類型共模電壓重偏置子電路
121B,122B:第二類型共模電壓重偏置子電路
CTRL1,CTRL2:控制訊號
CMD:命令

Claims (10)

  1. 一種共模電壓(common mode voltage)重偏置(re-biasing)電路，用來於一接收器的類比前端(analog front-end)電路進行共模電壓重偏置，該共模電壓重偏置電路包含：一控制電路，用來依據一命令產生至少一控制訊號，以供控制該共模電壓重偏置電路操作於一選擇的電路組態；以及多個可切換式(switchable)共模電壓重偏置子電路，耦接至該控制電路，用來分別依據該至少一控制訊號從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作，其中該多個可切換式共模電壓重偏置子電路包含：一第一可切換式共模電壓重偏置子電路，位於該接收器的該類比前端電路、且耦接至該接收器之一第一差動輸入端子；以及一第二可切換式共模電壓重偏置子電路，位於該接收器的該類比前端電路、且耦接至該接收器之一第二差動輸入端子。
  2. 如申請專利範圍第1項所述之共模電壓重偏置電路，其中：該第一可切換式共模電壓重偏置子電路包含：一第一類型共模電壓重偏置子電路，具有一第一電路架構；以及一第二類型共模電壓重偏置子電路，具有一第二電路架構，其中該第二電路架構異於該第一電路架構；以及該第二可切換式共模電壓重偏置子電路包含：另一第一類型共模電壓重偏置子電路，具有和該第一電路架構相 同的另一第一電路架構；以及另一第二類型共模電壓重偏置子電路，具有和該第二電路架構相同的另一第二電路架構；其中該控制電路透過該至少一控制訊號選擇性地啟用(enable)該第一類型共模電壓重偏置子電路和該另一第一類型共模電壓重偏置子電路、或啟用該第二類型共模電壓重偏置子電路和該另一第二類型共模電壓重偏置子電路。
  3. 如申請專利範圍第2項所述之共模電壓重偏置電路，其中當啟用該第一類型共模電壓重偏置子電路和該另一第一類型共模電壓重偏置子電路時，該控制電路停用(disable)該第二類型共模電壓重偏置子電路和該另一第二類型共模電壓重偏置子電路；以及當啟用該第二類型共模電壓重偏置子電路和該另一第二類型共模電壓重偏置子電路時，該控制電路停用該第一類型共模電壓重偏置子電路和該另一第一類型共模電壓重偏置子電路。
  4. 如申請專利範圍第2項所述之共模電壓重偏置電路，其中該第一電路架構和該另一第一電路架構中之任一者包含一第一電阻器和一第二電阻器，以及該第二電路架構和該另一第二電路架構中之任一者包含一第三電阻器和一電容器。
  5. 如申請專利範圍第1項所述之共模電壓重偏置電路，其中該第一可切換式共模電壓重偏置子電路和該第二可切換式共模電壓重偏置子電路中之任一可切換式共模電壓重偏置子電路包含： 一第一類型共模電壓重偏置子電路；以及一第二類型共模電壓重偏置子電路；其中該控制電路透過該至少一控制訊號選擇性地啟用(enable)該第一類型共模電壓重偏置子電路或該第二類型共模電壓重偏置子電路，以符合該接收器的一選擇的通訊模式。
  6. 如申請專利範圍第5項所述之共模電壓重偏置電路，其中該選擇的通訊模式係選擇自多個預定通訊模式，其中該多個預定通訊模式之各自的通訊速度彼此不同。
  7. 如申請專利範圍第1項所述之共模電壓重偏置電路，其中對於該接收器所接收的一組差動輸入訊號，該第一可切換式共模電壓重偏置子電路和該第二可切換式共模電壓重偏置子電路中之任一可切換式共模電壓重偏置子電路在操作於該第一預定電路組態時之一第一頻率響應以及該任一可切換式共模電壓重偏置子電路在操作於該第二預定電路組態時之一第二頻率響應彼此不同。
  8. 一種包含如申請專利範圍第1項所述之共模電壓重偏置電路之接收器，該接收器包含：一實體層(physical layer,PHY)電路，其中該實體層電路包含該共模電壓重偏置電路；以及一較上層(upper layer)電路，用來從多個預定通訊模式選擇一預定通訊模式以作為一選擇的通訊模式，且依據該選擇的通訊模式發送該命令，使該選擇的電路組態對應於該選擇的通訊模式。
  9. 一種包含如申請專利範圍第8項所述之接收器之積體電路。
  10. 一種用來於一接收器的類比前端(analog front-end)電路進行共模電壓(common mode voltage)重偏置(re-biasing)之方法，該方法包含：依據一命令產生至少一控制訊號，以供控制一共模電壓重偏置電路操作於一選擇的電路組態；以及利用該共模電壓重偏置電路之多個可切換式(switchable)共模電壓重偏置子電路分別依據該至少一控制訊號從一第一預定電路組態和一第二預定電路組態選擇一預定電路組態以作為該選擇的電路組態，以進行對應於該選擇的電路組態之共模電壓重偏置操作，其中該多個可切換式共模電壓重偏置子電路包含一第一可切換式共模電壓重偏置子電路和一第二可切換式共模電壓重偏置子電路，而該第一可切換式共模電壓重偏置子電路和一第二可切換式共模電壓重偏置子電路分別位於該接收器的該類比前端電路、且分別耦接至該接收器之一第一差動輸入端子和一第二差動輸入端子。
TW111104284A 2022-02-07 2022-02-07 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路 TWI779999B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111104284A TWI779999B (zh) 2022-02-07 2022-02-07 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路
US17/953,348 US20230253939A1 (en) 2022-02-07 2022-09-27 Method for performing common mode voltage re-biasing in analog front-end circuit of receiver, associated common mode voltage re-biasing circuit, associated receiver and associated integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111104284A TWI779999B (zh) 2022-02-07 2022-02-07 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路

Publications (2)

Publication Number Publication Date
TWI779999B true TWI779999B (zh) 2022-10-01
TW202333461A TW202333461A (zh) 2023-08-16

Family

ID=85475871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111104284A TWI779999B (zh) 2022-02-07 2022-02-07 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路

Country Status (2)

Country Link
US (1) US20230253939A1 (zh)
TW (1) TWI779999B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170353205A1 (en) * 2016-06-03 2017-12-07 Texas Instruments Incorporated Multi-band programmable receiver
US20190081601A1 (en) * 2017-09-08 2019-03-14 Analog Devices Global Unlimited Company Method of and Apparatus for Reducing the Influence of a Common Mode Signal on a Differential Signal and to Systems including such an Apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170353205A1 (en) * 2016-06-03 2017-12-07 Texas Instruments Incorporated Multi-band programmable receiver
US20190081601A1 (en) * 2017-09-08 2019-03-14 Analog Devices Global Unlimited Company Method of and Apparatus for Reducing the Influence of a Common Mode Signal on a Differential Signal and to Systems including such an Apparatus

Also Published As

Publication number Publication date
TW202333461A (zh) 2023-08-16
US20230253939A1 (en) 2023-08-10

Similar Documents

Publication Publication Date Title
US10411919B2 (en) Analog multiplexing scheme for decision feedback equalizers
CN107251497B (zh) 一种双路径双零连续时间线性均衡器
US10447508B2 (en) Multi-bias level generation and interpolation
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US11803489B2 (en) Calibration protocol for command and address bus voltage reference in low-swing single-ended signaling
US10783937B2 (en) Voltage reference computations for memory decision feedback equalizers
US10147466B1 (en) Voltage reference computations for memory decision feedback equalizers
US20230130236A1 (en) Continuous time linear equalizer and device including the same
TW202231033A (zh) 決策回饋等化器及包括其的電子系統
US9300331B2 (en) Method, apparatus and system for providing pre-emphasis in a signal
EP4070454A1 (en) Calibrating resistance for data drivers
US6404276B1 (en) Integrated filter tuning method and apparatus
TWI779999B (zh) 用來於接收器的類比前端電路進行共模電壓重偏置之方法、共模電壓重偏置電路、接收器以及積體電路
US20230403184A1 (en) Memory decision feedback equalizer
CN116661533A (zh) 共模电压重偏置的方法、电路、接收器及集成电路
US11606091B2 (en) Input/output module
US20220109467A1 (en) Analog front-end receiver and electronic device including the same
US11314462B2 (en) Interface circuit and system including same
CN115708320A (zh) Nmos低摆幅电压模式tx驱动器
US20210288843A1 (en) Linear equalization, and associated methods, devices, and systems
US8941411B2 (en) Signal transmission circuit
US12034440B2 (en) Combination scheme for baseline wander, direct current level shifting, and receiver linear equalization for high speed links
CN117040981A (zh) 前馈均衡器及其系统
KR20240097875A (ko) 고속 링크를 위한 베이스라인 원더, 직류 레벨 시프팅 및 수신기 선형 등화를 위한 조합 방식

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent