TWI774621B

TWI774621B - 固態硬碟、資料傳輸方法及其中介控制器

Info

Publication number: TWI774621B
Application number: TW110145220A
Authority: TW
Inventors: 王冠傑; 阮士洲; 郭乃萍
Original assignee: 旺宏電子股份有限公司
Priority date: 2021-12-03
Filing date: 2021-12-03
Publication date: 2022-08-11
Also published as: TW202324417A

Abstract

一種固態硬碟、資料傳輸方法及其中介控制器。固態硬碟。固態硬碟包括至少二快閃記憶體、一SSD控制器及一SSD控制器。中介控制器連接於快閃記憶體及SSD控制器。中介控制器包括至少二快閃介面、一客製介面及一資料暫存單元。快閃介面連接於快閃記憶體。客製介面連接於SSD控制器。中介控制器具有一第一時脈域及一第二時脈域。第一時脈域用以將資料從快閃記憶體傳遞至資料暫存單元。第二時脈域用以將資料從資料暫存單元傳遞至SSD控制器。第二時脈域之頻率高於第一時脈域之頻率。

Description

固態硬碟、資料傳輸方法及其中介控制器

本揭露是有關於一種儲存裝置、資料傳輸方法及其中介控制器，且特別是有關於一種固態硬碟、資料傳輸方法及其中介控制器。

隨著儲存技術的發展，各種儲存裝置不斷推陳出新。舉例來說，固態硬碟（solid state disk, SSD）利用積體電路件來長時間儲存資料。相較於機械硬碟，固態硬碟通常具有耐物理衝擊、運行安靜、存取時間快速、低延遲等優點。

在固態硬碟中，SSD控制器的晶片大小是由多個通道的接墊來決定的，而不是由核心的大小來決定。隨著快閃記憶體的數量的增加，接墊的數量也隨之增加。如何減少接墊數量以減小SSD控制器的尺寸已成為研究方向之一。

本揭露係有關於一種固態硬碟（solid state disk, SSD）、資料傳輸方法及其中介控制器。在中介控制器中，第二時脈域之頻率高於第一時脈域之頻率，故SSD控制器之接墊數量可以被降低，進而能夠縮小SSD控制器的晶片大小。

根據本揭露之一方面，提出一種固態硬碟（solid state disk, SSD）。固態硬碟包括至少二快閃記憶體、一SSD控制器及一SSD控制器。中介控制器連接於快閃記憶體及SSD控制器。中介控制器包括至少二快閃介面、一客製介面及一資料暫存單元。快閃介面連接於快閃記憶體。客製介面連接於SSD控制器。資料暫存單元連接於快閃介面及客製介面。中介控制器具有一第一時脈域（clock domain）及一第二時脈域。第一時脈域使用於將資料從快閃記憶體傳遞至資料暫存單元的過程。第二時脈域使用於將資料從資料暫存單元傳遞至SSD控制器的過程。第二時脈域之頻率高於第一時脈域之頻率。

根據本揭露之另一方面，提出一種固態硬碟之資料傳輸方法。固態硬碟包括至少二快閃記憶體、一SSD控制器及一中介控制器。資料傳輸方法包括以下步驟。在一第一時脈域（clock domain）之下，將資料從快閃記憶體傳遞至中介控制器。在一第二時脈域之下，將資料從中介控制器傳遞至SSD控制器。第二時脈域之頻率高於第一時脈域之頻率。

根據本揭露之再一方面，提出一種中介控制器。中介控制器連接於至少二快閃記憶體及一SSD控制器（solid state disk controller, SSD controller）。中介控制器包括至少二快閃介面、一客製介面及一資料暫存單元。快閃介面連接於快閃記憶體。客製介面連接於SSD控制器。資料暫存單元連接於快閃介面與客製介面。中介控制器具有一第一時脈域（clock domain）及一第二時脈域。第一時脈域使用於將資料從快閃記憶體傳遞至資料暫存單元的過程。第二時脈域使用於將資料從資料暫存單元傳遞至SSD控制器的過程。第二時脈域之頻率高於第一時脈域之頻率。

為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

請參照第1圖，其繪示根據一實施例之固態硬碟（solid state disk, SSD）100之示意圖。固態硬碟100包括至少二快閃記憶體111、112、一動態隨機存取記憶體（Dynamic Random Access Memory, DRAM）120、一SSD控制器(solid state disk controller, SSD controller)130及一中介控制器140。快閃記憶體111、112用以長期地儲存資料。動態隨機存取記憶體120則用以暫時性儲存資料。動態隨機存取記憶體120連接於SSD控制器130。中介控制器140連接於SSD控制器130及快閃記憶體111、112之間。舉例來說，快閃記憶體111、112、動態隨機存取記憶體120、SSD控制器130及中介控制器140例如是設置於電路板上之數個晶片。SSD控制器130例如是包括一主機介面131、一處理單元132、一直接記憶體存取（Direct Memory Access, DMA）控制器133、一DRAM控制器134及一快閃控制器135。主機介面131用以與一主機進行通訊。處理單元132用以控制SSD控制器130之內部元件。DMA控制器133用以控制資料的傳輸。快閃控制器135包括一錯誤更正引擎（Error-Correcting Code Engine, ECC 引擎）1351及一客製介面1352。ECC引擎1351用以更正資料的錯誤。透過通道集CH2，客製介面1352用以與中介控制器140進行通訊。

SSD控制器130之晶片大小是由通道集CH2之接墊數量來決定，而不是由核心大小來決定。舉例來說，若一個通道之接墊數量為N且通道集CH2之通道數量為M，則SSD控制器130之接墊數量為N*M。

在此實施例中，快閃記憶體111、112之數量為2，但連接於SSD控制器130與中介控制器140之通道集CH2的數量僅為1，而不是2。連接於中介控制器140與快閃記憶體111、112之通道集CH11、CH12的數量為2。也就是說，通道集CH2之數量低於通道集CH11、CH12之數量。由於通道集CH2之數量被降低，故SSD控制器130之接墊的數量可以降低且SSD控制器130之晶片大小可以被縮小。

請參照第1圖，中介控制器140包括至少二快閃介面1411、1412、一客製介面142及一資料暫存單元143。快閃介面1411、1412用以與快閃記憶體111、112進行通訊。客製介面142連接於SSD控制器130，且用以與SSD控制器130進行通訊。資料暫存單元143連接於快閃介面1411、1412與客製介面142之間。客製介面142之數量僅為1，快閃介面1411、1412之數量為2。

請參照第2圖及第3圖。第2圖繪示快閃記憶體111、112、SSD控制器130與中介控制器140之關係。第3圖繪示根據一實施例之固態硬碟100之資料傳輸方法的流程圖。資料傳輸方法包括步驟S110～S140。中介控制器140具有第一時脈域（clock domain）CD11及一第二時脈域CD12。

在步驟S110中，中介控制器140自SSD控制器130獲得一讀取命令CM。

接著，在步驟S120，在第一時脈域CD11之下，將資料DT從快閃記憶體111、112傳遞至中介控制器140之資料暫存單元143。

在步驟S130中，在第二時脈域CD12之下，將資料DT從中介控制器140之資料暫存單元143傳遞至SSD控制器130。在此實施例中，第二時脈域CD12之頻率高於第一時脈域CD11之頻率，故通道集CH2之數量可以低於通道集CH11、CH12之數量。步驟S120與步驟S130可以同時執行。

然後，在步驟S140中，中介控制器140判斷已傳輸至SSD控制器130之資料DT是否滿足一需求資料長度。若已傳輸至SSD控制器130之資料DT不滿足需求資料長度，則回至步驟S120。

請參照第4A、4B及5圖。第4A及4B圖說明根據一實施例之中介控制器140的運作。第5圖說明資料傳輸方法之一例子。資料暫存單元143包括一第一暫存器1431及一第二暫存器1432。第一暫存器1431連接於快閃介面1411、1412與客製介面142。第二暫存器1432連接於快閃介面1411、1412與客製介面142。如第4A圖所示，當第二暫存器1432從快閃記憶體111、112接收資料DT時，第一暫存器1431向SSD控制器130輸出資料DT。如4B圖所示，當第一暫存器1431從快閃記憶體111、112接收資料DT時，第二暫存器1432向SSD控制器130輸出資料DT。

如第4A及4B圖所示，第一暫存器1431交替地向SSD控制器130輸出資料與從快閃記憶體111、112接收資料DT；第二暫存器1432交替地從快閃記憶體111、112接收資料DT與向SSD控制器130傳遞資料DT。

在一實施例中，客製介面142之頻寬大於至少兩倍之快閃介面1411之頻寬且大於至少兩倍之快閃介面1412之頻寬。如第4A圖及第5圖所示，在時間區間tv1，第二暫存器1432從快閃記憶體111、112接收資料D11、D21。如第4B圖及第5圖所示，在時間區間tv2，第一暫存器1431從快閃記憶體111、112接收資料D12、D22且第二暫存器1432向SSD控制器130輸出D11、D21。第二時脈域CD12之頻率係為第一時脈域CD11之頻率的至少兩倍，並且客製介面142的頻寬大於至少兩倍之各個快閃介面1411、1412之頻寬，故透過通道集CH11、CH12接收資料D12、D22的動作與透過通道集CH2輸出資料D11、D21的動作可以同步完成。

如第5圖所示，用以從快閃記憶體111、112接收資料D11、D21之時間區間tv1之長度實質上相同於用以向SSD控制器130輸出資料D11、D21之時間區間tv2之長度。第二時脈域CD12之頻率是第一時脈域CD11之頻率的至少兩倍，且客製介面142之頻寬大於至少兩倍之各個快閃介面1411、1412之頻寬，故用以從快閃記憶體111、112接收資料D11、D21之時間區間tv1的長度可以相同於用以向SSD控制器130傳送資料D11、D21之時間區間tv2的長度。

根據上述實施例，第二時脈域CD12之頻率高於第一時脈域CD11之頻率，故通道集CH2之數量可以低於通道集CH11、CH12之數量。因此，SSD控制器130之接墊數量可以被降低，進而SSD控制器130的晶片尺寸可以縮小。

請參照第6A、6B及7圖。第6A及6B圖說明根據另一實施例之中介控制器140’的運作。第7圖說明資料傳輸方法之另一例。中介控制器140’之資料暫存單元143’包括第一暫存器1431、第二暫存器1432、一第三暫存器1433及一第四暫存器1434。第一暫存器1431及第二暫存器1432連接於快閃介面1411與客製介面142。第三暫存器1433與第四暫存器1434連接於快閃介面1412與客製介面142。如第6A圖所示，當第二暫存器1432與第四暫存器1434從快閃記憶體111、112接收資料DT時，第一暫存器1431與第三暫存器1433向SSD控制器130輸出資料DT。如第6B圖所示，當第一暫存器1431與第三暫存器1433從快閃記憶體111、112接收資料DT時，第二暫存器1432與第四暫存器1434向SSD控制器130輸出資料DT。

如第6A及6B圖所示，第一暫存器1431與第三暫存器1433交替地向SSD控制器130輸出資料與從快閃記憶體111、112接收資料DT；第二暫存器1432與第四暫存器1434交替地從快閃記憶體111、112接收資料DT與向SSD控制器130傳遞資料DT。

在一實施例中，客製介面142之頻寬大於至少兩倍之快閃介面1411之頻寬且大於至少兩倍之快閃介面1412之頻寬。第二時脈域CD12之頻率係為第一時脈域CD11之頻率的至少兩倍，並且客製介面142的頻寬大於至少兩倍之各個快閃介面1411、1412之頻寬，故透過通道集CH11、CH12接收資料D12、D22的動作與透過通道集CH2輸出資料D11、D21的動作可以同步完成。

如第7圖所示，通道集CH11之忙碌時間不同於通道集CH12之忙碌時間。在時間區間tv2’一開始的時候，從快閃記憶體111接收資料D11的動作已經完成，但從快閃記憶體112接收資料D21的動作尚未完成。在時間區間tv2’中，可以先輸出資料D11至SSD控制器130，然後再輸出資料D21至SSD控制器130。在時間區間tv3’一開始的時候，從快閃記憶體111接收資料D12的動作已經完成，但從快閃記憶體112接收資料D22的動作尚未完成。在時間區間tv3’中，可以先輸出資料D12至SSD控制器130，然後再輸出資料D22至SSD控制器130。

用以從快閃記憶體111接收資料D11之時間區間tv1’的長度可以比用以向SSD控制器130輸出資料D11之時間區間tv2”的長度還要長。

在另一實施例中，倘若快閃記憶體111、112、…之數量為N，第二時脈域CD12的頻率可以是第一時脈域CD11的至少N倍，並且客製介面142之頻寬可以是快閃介面1411、1412、…之頻寬的至少N倍。

請參照第8圖，其繪示根據另一實施例之固態硬碟200。在第8圖之實施例中，連接於快閃記憶體210與中介控制器140之通道集CH31、CH32、CH33、CH34的數量為4。在此實施例中，第二時脈域CD22之頻率係為第一時脈域CD21之頻率的至少四倍，故通道集CH2之數量可以低於通道集CH31、CH32、CH33、CH34之數量。因此，SSD控制器130之接墊數量可以被降低，進而能夠縮小SSD控制器130的晶片大小。

綜上所述，雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

100,200:固態硬碟 111,112,210:快閃記憶體 120:動態隨機存取記憶體 130:SSD控制器 131:主機介面 132:處理單元 133:DMA控制器 134:DRAM控制器 135:快閃控制器 1351:ECC引擎 1352:客製介面 140,140:中介控制器 1411,1412:快閃介面 142:客製介面 143,143’:資料暫存單元 1431:第一暫存器 1432:第二暫存器 1433:第三暫存器 1434:第四暫存器 CD11,CD21:第一時脈域 CD12,CD22:第二時脈域 CH11,CH12,CH2,CH31,CH32,CH33,CH34:通道集 CM:讀取命令 DT,D11,D12,D21,D22:資料 S110,S120,S130,S140:步驟 tv1,tv1’,tv2,tv2’,tv2”:時間區間

第1圖繪示根據一實施例之固態硬碟（solid state disk, SSD）之示意圖。第2圖繪示快閃記憶體、SSD控制器與中介控制器之關係。第3圖繪示根據一實施例之固態硬碟之資料傳輸方法的流程圖。第4A及4B圖說明根據一實施例之中介控制器的運作。第5圖說明資料傳輸方法之一例子。第6A及6B圖說明根據另一實施例之中介控制器的運作。第7圖說明資料傳輸方法之另一例子。第8圖繪示根據另一實施例之固態硬碟。

111,112:快閃記憶體

130:SSD控制器

1352:客製介面

140:中介控制器

1411,1412:快閃介面

142:客製介面

143:資料暫存單元

CD11:第一時脈域

CD12:第二時脈域

CH11,CH12,CH2:通道集

CM:讀取命令

DT:資料

Claims

一種固態硬碟（solid state disk, SSD），包括：至少二快閃記憶體；一SSD控制器（solid state disk controller, SSD controller）；以及一中介控制器，連接於該些快閃記憶體及該SSD控制器，該中介控制器包括：至少二快閃介面，連接於該些快閃記憶體；一客製介面，連接於該SSD控制器；及一資料暫存單元，連接於該些快閃介面及該客製介面，其中該中介控制器具有一第一時脈域（clock domain）及一第二時脈域，該第一時脈域使用於將資料從該些快閃記憶體傳遞至該資料暫存單元的過程，該第二時脈域使用於將資料從該資料暫存單元傳遞至該SSD控制器的過程，該第二時脈域之頻率高於該第一時脈域之頻率。
如請求項1所述之固態硬碟，其中該第二時脈域之頻率係為該第一時脈域之頻率的至少兩倍。
如請求項1所述之固態硬碟，其中該資料暫存單元包括：一第一暫存器，連接於該些快閃介面及該客製介面；以及一第二暫存器，連接於該些快閃介面及該客製介面；其中當該第一暫存器及該第二暫存器之其中之一從該些快閃記憶體接收資料時，該第一暫存器及該第二暫存器之其中另一向該SSD控制器傳遞資料。
如請求項3所述之固態硬碟，其中該第一暫存器交替地從該些快閃記憶體接收資料與向該SSD控制器傳遞資料。
一種固態硬碟之資料傳輸方法，其中該固態硬碟包括至少二快閃記憶體、一SSD控制器（solid state disk controller, SSD controller）及一中介控制器，該資料傳輸方法包括：在一第一時脈域（clock domain）之下，將資料從該些快閃記憶體傳遞至該中介控制器；以及在一第二時脈域之下，將資料從該中介控制器傳遞至該SSD控制器；其中該第二時脈域之頻率高於該第一時脈域之頻率。
如請求項5所述之資料傳輸方法，其中該第二時脈域之頻率係為該第一時脈域之頻率的至少兩倍。
如請求項5所述之資料傳輸方法，其中該資料暫存單元包括一第一暫存器及一第二暫存器，當該第一暫存器及該第二暫存器之其中之一從該些快閃記憶體接收資料時，該第一暫存器及該第二暫存器之其中另一向該SSD控制器傳遞資料。
如請求項7所述之資料傳輸方法，其中該第一暫存器交替地從該些快閃記憶體接收資料與向該SSD控制器傳遞資料。
一種中介控制器，連接於至少二快閃記憶體及一SSD控制器（solid state disk controller, SSD controller），其中該中介控制器包括：至少二快閃介面，連接於該些快閃記憶體；一客製介面，連接於該SSD控制器；以及一資料暫存單元，連接於該些快閃介面與該客製介面，其中該中介控制器具有一第一時脈域（clock domain）及一第二時脈域，該第一時脈域使用於將資料從該些快閃記憶體傳遞至該資料暫存單元的過程，該第二時脈域使用於將資料從該資料暫存單元傳遞至該SSD控制器的過程，該第二時脈域之頻率高於該第一時脈域之頻率。
如請求項9所述之中介控制器，其中該資料暫存單元包括：一第一暫存器，連接於該些快閃介面及該客製介面；以及一第二暫存器，連接於該些快閃介面及該客製介面；其中當該第一暫存器及該第二暫存器之其中之一從該些快閃記憶體接收資料時，該第一暫存器及該第二暫存器之其中另一向該SSD控制器傳遞資料。