TWI774561B - 用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生電路 - Google Patents

用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生電路 Download PDF

Info

Publication number
TWI774561B
TWI774561B TW110134772A TW110134772A TWI774561B TW I774561 B TWI774561 B TW I774561B TW 110134772 A TW110134772 A TW 110134772A TW 110134772 A TW110134772 A TW 110134772A TW I774561 B TWI774561 B TW I774561B
Authority
TW
Taiwan
Prior art keywords
clock signals
clock
differential
polyphase filter
signals
Prior art date
Application number
TW110134772A
Other languages
English (en)
Other versions
TW202242592A (zh
Inventor
維奈蘇雷什 拉奧
啟宇 趙
Original Assignee
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 智原科技股份有限公司 filed Critical 智原科技股份有限公司
Application granted granted Critical
Publication of TWI774561B publication Critical patent/TWI774561B/zh
Publication of TW202242592A publication Critical patent/TW202242592A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2210/00—Indexing scheme relating to details of tunable filters
    • H03H2210/02—Variable filter component
    • H03H2210/028—Resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/21—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output

Abstract

一種用來產生複數個輸出時脈的時脈產生電路包含：一差動電路，用以接收單一輸入時脈訊號，並且輸出兩個差動時脈訊號以及直流訊號；一第一多相濾波器，用以自差動時脈訊號產生彼此正交之四個時脈訊號；複數個設置緩衝器，用以為四個時脈訊號設置相同直流點，並且產生四個結果時脈訊號；多個耦接多相濾波器，用以產生彼此正交的另外四個時脈訊號，以及輸出八個結果時脈訊號；一相位混合器，用以產生彼此相差45度之八個輸出時脈訊號；複數個恢復緩衝器，用以為該八個時脈訊號中每一者設置直流點，並且產生位於相同直流點之八個輸出時脈訊號。

Description

用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生 電路
本發明係有關一種產生具有多個相位之複數個時脈的時脈產生電路，且尤指一種利用複數個可調多相濾波器(tunable polyphase filter)來產生在寬頻帶上具有多個相位之複數個時脈的時脈產生電路。
串化器/解串化器(serializer/deserializer,SERDES)架構係用來在積體電路晶片之間進行高速數位資料傳輸的一種電路，串化器/解串化器要求許多具有多個相位的時脈，傳統時脈產生電路利用相位內插器(interpolator)、鎖相迴路(phase locked loop,PLL)及/或延遲鎖相迴路(delay locked loop,DLL)來產生該多個相位，由於該些時脈在時脈產生電路中經常在不同相位被產生，因此結果輸出時脈可能包含有工作週期(duty cycle)誤差以及偏斜(skew)誤差，為了校正這問題，傳統時脈產生電路另包含有工作週期校正電路以及正交校正(quadrature correction)，其增加了整個電路的大小、成本以及複雜度，此外，延遲鎖相迴路係為閉環(closed loop)電路，其需要啟動以及穩定時間以在特定頻率鎖定時脈，因此增加了產生多個時脈的所需時間。
美國專利第8,774,336號教示一種利用多相濾波器來產生多個相位時脈的電路，該電路需要一單一固定頻率的四個輸入時脈，其不可被調整。為了產生不同相位的時脈，鄰近時脈被多相濾波器所產生，並且被傳送至相位內插器以差動地產生中間相位的時脈，因此，該混合時脈相位的方法很複雜。
美國專利第7,733,984號教示一種使用利用相位旋轉器(phase rotator)電路之多相濾波器網路(network)的串化器/解串化器電路，其中用來產生一時脈之四個相位的相位內插器會導致偏斜誤差，此外，多相濾波器只可在一固定頻率下操作。
美國專利第9,350,528號教示一種利用多相濾波器網的串化器/解串化器電路，其中相位內插器所產生的時脈需要正交錯誤的校正。
因此，極需一種可以產生具有多個相位之複數個時脈的時脈產生電路，其中該時脈產生電路不需要複雜電路，以及所產生的時脈具有最小工作週期誤差以及最小偏斜誤差。
本發明揭露了一種利用開環(open loop)電路的時脈產生電路，其中該開環電路可自一單一輸入時脈產生具有多個相位的複數個時脈。
本發明之一實施例揭露了一種用來為一串化器/解串化器電路產生複數個輸出時脈的時脈產生電路，該複數個輸出時脈分別具有不同的相位角，該時脈產生電路包含有：一差動電路，用以接收一單一輸入時脈訊號，並且輸出 彼此相差180度之兩個差動時脈訊號以及代表該兩個差動時脈訊號之一直流點的一直流訊號；一第一多相濾波器，用以接收該兩個差動輸出訊號以及該直流訊號，以及產生彼此正交之四個時脈訊號；複數個設置緩衝器，用以接收該四個時脈訊號，為該四個時脈訊號設置一相同直流點，並且產生四個結果時脈訊號；多個耦接多相濾波器，用以接收該四個結果時脈訊號，產生彼此正交且具有關於該四個結果時脈訊號之一微斜Θ的另外四個時脈訊號，以及輸出八個結果時脈訊號；一相位混合器，用以接收該八個結果時脈訊號，將每兩個鄰近相位訊號混合，並且產生一中間輸出訊號，以產生彼此相差45度之八個輸出時脈訊號；以及複數個恢復緩衝器，用以自該相位混合器接收該八個時脈訊號且為該八個時脈訊號中的每一時脈訊號設置一直流點，並且產生彼此正好相差45度且都位於一相同直流點之八個輸出時脈訊號。
單一輸入時脈訊號係為一方波，並且時脈產生電路另包含有：一單端至差動電路，用以接收該單一輸入時脈訊號，以及產生兩個差動方波；以及一方波至正弦波電路，用以接收該兩個差動方波，以及將該兩個差動方波轉換成兩個差動正弦波，其中該兩個差動正弦波被輸出以作為彼此相差180度之該兩個差動時脈訊號。
多個耦接多相濾波器包含有：一第二多相濾波器，用以接收該四個結果時脈訊號，並且進行一相同相位差之多個時脈訊號之內部疊加，以產生四個具有校正後振幅之時脈訊號；以及一第三多相濾波器，用以接收該四個具有校正後振幅之時脈訊號，並且產生彼此正交之該另外四個時脈訊號；其中該另外四個時脈訊號以及該四個具有校正後振幅之時脈訊號被輸出至該相位混合器，以作為該八個結果時脈訊號，該第一多相濾波器、該第二多相濾波器、以 及該第三多相濾波器接收相同的多個選擇碼，以根據多個輸入時脈訊號之多個頻率來調整多個內部電路，每一多相濾波器包含有一第一電阻器組以及一第二電阻器組，以及該多個選擇碼自該第一電阻器組選擇第一複數個電阻器且自該第二電阻器組選擇第二複數個電阻器，以調整該多個多相濾波器。
100:電路
105:單端至差動電路
107:方波至正弦波電路
110:差動電路
120:第一被動多相濾波器
113,130:交流耦合直流設置緩衝器
140:第二被動多相濾波器
150:第三被動多相濾波器
160:鄰近相位混合器
170:交流耦合直流恢復緩衝器
CLK_IN:輸入時脈
Sinp,Sinn:差動正弦波訊號
DC:直流電壓訊號
45,90,135,180,225,270,315,360:相位，訊號
22.5,67.5,112.5,157.5,202.5,247.5,292.5,337.5:訊號
CK0,CK45,CK90,CK135,CK180,CK225,CK270,CK360:時脈相位
Vdc:直流電壓
45_i,90_i,135_i,180_i,225_i,270_i,315_i,360_i:特定相位
109:直流設置緩衝器
111:差動級
第1圖為根據本發明一實施例之利用單一輸入時脈來產生具有不同相位之8個時脈訊號的電路的示意圖。
第2A圖為在第1圖所示之第二多相濾波器以及第三多相濾波器之間所產生的時脈相位示意圖。
第2B圖為在第1圖所示之電路中第三多相濾波器以及鄰近相位混合器之間所產生的時脈相位示意圖。
第2C圖為在第1圖所示之電路中鄰近相位混合器以及交流耦合直流恢復緩衝器之間所產生的時脈相位示意圖。
第3圖繪示第1圖所示之電路中第一多相濾波器以及交流耦合直流恢復緩衝器所產生的時脈訊號以及內部元件。
第4圖繪示第1圖所示之電路中第二多相濾波器、第三多相濾波器、鄰近相位混合器、以及直流恢復緩衝器的內部元件。
第5圖繪示第1圖所示之耦接至方波至正弦波電路的單端至差動電路的內部元件。
第6A圖繪示第1圖所示之第一多相濾波器的內部元件以及時脈相位。
第6B圖繪示第1圖所示之第二多相濾波器的內部元件以及時脈相位。
第6C圖繪示第1圖所示之第三多相濾波器的內部元件以及時脈相位。
第7圖為根據本發明一實施例之一多相濾波器的第一可調電阻器組以及第二可調電阻器組的示意圖。
第1圖為根據本發明一實施例之利用單一輸入時脈來產生具有不同相位之8個時脈訊號的電路100的示意圖。如第1圖所示，電路100包含有差動電路110，並且差動電路110包含有單端至差動電路105以及方波至正弦波電路107，差動電路110接收一輸入時脈CLK_IN，並且輸入時脈CLK_IN係為一方波，單端至差動電路105產生差動方波訊號，其接著被方波至正弦波電路107轉換成差動正弦波訊號Sinp、Sinn，差動正弦波訊號以及差動正弦波訊號的一直流電壓訊號DC被傳送至第一被動多相濾波器(passive polyphase filter)120，此外，用以進行頻率選擇的選擇碼R也被輸入至第一被動多相濾波器120，並且這些選擇碼係用來根據進入訊號(incoming signal)的頻率來調整(tune)被動多相濾波器中的電阻器，第一被動多相濾波器120產生四個彼此正交的正弦波，其各自有著相位45、135、225以及315，這四個正弦波具有不同的振幅，亦即，這四個正弦波不位於同一直流位準上，這四個正弦波被輸入至複數個交流耦合直流設置緩衝器(AC coupled DC setting buffer)130，其藉由剔除(reject)進入訊號的直流位準來為每一個正弦波設置相同直流點。
由於這四個正弦波會有一些正交錯誤，因此這四個正弦波再被輸入至第二被動多相濾波器140，其會校正正交錯誤以及任何振幅不匹配，第二被動多相濾波器140也接收選擇碼R，其與被輸入至第一被動多相濾波器120的選擇碼R為同一代碼，第二被動多相濾波器140校正振幅及相位分離，以使四個正弦波輸出為乾淨訊號，其正好彼此相差90度，這些乾淨訊號被輸入至第三被動多相 濾波器150，其同樣地接收輸入至第一被動多相濾波器120以及第二被動多相濾波器140的相同選擇碼R，第三被動多相濾波器150產生另外四個訊號，其也係為彼此正交(亦即90度)並且具有關於四個輸入訊號的中間相位，以使第三被動多相濾波器150輸出各自相位為90、180、270以及360的四個訊號。
除了被輸入至第三被動多相濾波器150外，各自相位為45、135、225、以及315的四個正弦波也直接地被輸入至複數個鄰近相位混合器(adjacent phase mixer)160，在這四個訊號以及第三被動多相濾波器150所產生的具有相位90、180、270、以及360的其他四個訊號之間會有一固有延遲，為了校正這些偏斜(skew)，複數個鄰近相位混合器160各自在輸出端產生一平均時脈，然後這八個訊號被傳送至複數個交流耦合直流恢復緩衝器(AC coupled DC restoration buffer)，其分別為軌到軌轉換器(rail-to-rail converter)以設置一直流點。
以下會描述本發明在每一階段中的操作，第2A圖、第2B圖以及第2C圖分別繪示自第二被動多相濾波器140、第三被動多相濾波器150以及鄰近相位混合器160所輸出且產生的訊號的相位。如第2A圖所示，具有相位45、135、225以及315的四個訊號正好彼此相差90度。在第2B圖中，在這四個原始訊號以及有著相位90、180、270以及360的另外四個訊號之間有一偏斜。在第2C圖中，所有訊號都已自原始點被偏移，因此，舉例來說，時脈相位CK45相對於圖表的原點不成45度，但是所有訊號皆彼此相差45度。
參照第3圖，其繪示第一被動多相濾波器120以及複數個交流耦合直流恢復緩衝器130所產生的時脈訊號以及內部元件。位於同一直流點的差動正弦波訊號被輸入至第一被動多相濾波器120，第一被動多相濾波器120包含有一高 通濾波器以及一低通濾波器，其中該高通濾波器不會讓原始直流點通過，以及該低通濾波器則會准許該原始直流點通過。因此，如波形圖裡所示，在該高通濾波器輸出的時脈以及該低通濾波器輸出的時脈之間會有一偏移。
如前所述，複數個交流耦合直流設置緩衝器130會藉由設置所有訊號它們自己的直流點來剔除所有訊號的進入直流點(incoming DC point)，如波形圖裡所示，在時脈之間會有更少的偏移，但是由於固有的不規則性，仍然可能存在振幅誤差。
第4圖繪示第二被動多相濾波器140、第三被動多相濾波器150、鄰近相位混合器160以及複數個交流耦合直流恢復緩衝器170的內部元件。第二被動多相濾波器140係用來校正自交流耦合直流設置緩衝器130輸出之時脈訊號所引入的不規則性以及振幅錯誤，此校正是藉由自相同相位的原始時脈訊號來針對具有各自不同振幅之一特定相位(亦即45_i、135_i、225_i以及315_i)之每一訊號內部地產生一第二時脈，並且接著對相同相位差(phase difference)的時脈訊號對進行疊加(superposition)來達成，其用以抵銷差異(difference)，從而產生彼此正好相差90度的平均輸出訊號，如第2A圖所示。
第三被動多相濾波器150包含與第二被動多相濾波器140相同的內部元件，並且係用來產生另外四個輸出時脈，如第2B圖所示，原始時脈會彼此正好相差90度，並且新產生的時脈會彼此正好相差90度，但是產生另外四個時脈所需要的固有延遲會導致在這兩組的四個訊號之間的一微偏斜(slight skew)，因此，這八個時脈被視為中間時脈訊號。
該八個中間時脈訊號被輸入至鄰近相位混合器160，如第4圖所示，鄰近相位混合器160包含有複數個緩衝器對，每一緩衝器對接收彼此相差45度的兩個訊號，並且產生一平均輸出訊號。如第4圖所示，第一緩衝器對接收訊號45、90並且產生訊號67.5，第二緩衝器對接收訊號90、135並且產生訊號112.5，第三緩衝器對接收訊號135、180並且產生訊號157.5，第四緩衝器對接收訊號180、225並且產生訊號202.5，第五緩衝器對接收訊號225、270並且產生訊號247.5，第六緩衝器對接收訊號270、315並且產生訊號292.5，第七緩衝器對接收訊號315、360並且產生訊號337.5，以及第八緩衝器對接收訊號360、45並且產生訊號22.5，這八個結果訊號之間正好相差45度，訊號67.5係作為新時脈訊號45而被輸入至一直流恢復緩衝器，要注意的是，這僅作為範例說明之用，訊號67.5也可作為新時脈訊號0。應注意的是，在每一連續時脈訊號對之間正好有45度相位差，以及鄰近相位混合器160所產生並且輸入至複數個交流耦合直流恢復緩衝器170的該八個時脈訊號係為純正弦波，由於純正弦波的工作週期失真少於方波的工作週期失真，因此純正弦波是較佳的選擇。
第5圖繪示包含有單端至差動電路105以及方波至正弦波電路107之差動電路110的內部元件。單端至差動電路105由一互補式金屬氧化物半導體(CMOS)緩衝器以及耦接至一交叉耦接(cross coupled)反相器之反相器所形成，該交叉耦接反相器係作為一鎖存器(latch)以恢復輸入時脈的工作週期。方波至正弦波電路107係為一二階被動電阻電容濾波器，並且產生差動正弦波，耦接在正弦波電路107後的是直流設置緩衝器109以及差動級(differential stage)111，該差動正弦波通過複數個交流耦合直流設置緩衝器113，其產生與該差動正弦波的直流電壓相匹配的一直流電壓，而複數個被動多相濾波器需要該直流電壓。
第6A圖、第6B圖、以及第6C圖分別繪示第一被動多相濾波器120、第二被動多相濾波器140以及第三被動多相濾波器150的內部元件以及時脈相位，為了簡潔起見，時脈訊號之產生已在上述詳細描述，在此不再重複贅述。
第7圖為根據本發明一實施例之一被動多相濾波器中的複數個電阻器組(resistor bank)的示意圖。如第7圖所示，被動多相濾波器包含有第一電阻器組以及第二電阻器組，在每一電阻器組中，電阻器皆為並聯，並且電阻器調整是藉由自每一組電阻器組中打開一電阻器以形成並聯組合來進行。電阻器選擇是在一1熱方式(1 Hot fashion)中進行，因此，允許一總數為8 x 4的電阻器組合。要注意的是，本發明利用八個時脈訊號的產生來作為較佳實施例，但是本發明之方法也可以應用於產生十六個時脈訊號等等，在此修改的實施例中，每一個電阻器組會被修改以增加電阻器的數量。
本發明的方法以及電路可以產生八個時脈訊號，其彼此正好相差45度並且不具有偏斜或振幅變化。藉由利用被動電路諸如被動多相濾波器以及被動電阻電容濾波器，不需要閉環電路並且因此不需要對訊號進行微調，由於不需要偏差設定或啟動電路，因此閉環電路的不存在也使整個電路更穩定，此外，被動電路以非常低的功率運行。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:電路
105:單端至差動電路
107:方波至正弦波電路
110:差動電路
120:第一被動多相濾波器
130:交流耦合直流設置緩衝器
140:第二被動多相濾波器
150:第三被動多相濾波器
160:鄰近相位混合器
170:交流耦合直流恢復緩衝器
CLK_IN:輸入時脈
Sinp,Sinn:差動正弦波訊號
DC:直流電壓訊號
45,90,135,180,225,270,315,360:相位

Claims (3)

  1. 一種用以為一串化器/解串化器電路產生複數個輸出時脈的時脈產生電路，該複數個輸出時脈分別具有不同的相位角，該時脈產生電路包含有：一差動電路，用以接收一單一輸入時脈訊號，並且輸出彼此相差180度之兩個差動時脈訊號以及代表該兩個差動時脈訊號之一直流點的一直流訊號；一第一多相濾波器，用以接收該兩個差動輸出訊號以及該直流訊號，以及產生彼此正交之四個時脈訊號；複數個設置緩衝器，用以接收該四個時脈訊號，為該四個時脈訊號設置一相同直流點，並且產生四個結果時脈訊號；多個耦接多相濾波器，用以接收該四個結果時脈訊號，產生彼此正交且具有關於該四個結果時脈訊號之一微偏斜Θ的另外四個時脈訊號，以及輸出八個結果時脈訊號，其中該多個耦接多相濾波器包含有：一第二多相濾波器，用以接收該四個結果時脈訊號，並且進行一相同相位差之多個時脈訊號之內部疊加，以產生四個具有校正後振幅之時脈訊號；以及一第三多相濾波器，用以接收該四個具有校正後振幅之時脈訊號，並且產生彼此正交之該另外四個時脈訊號，其中該另外四個時脈訊號以及該四個具有校正後振幅之時脈訊號被輸出至一相位混合器，以作為該八個結果時脈訊號；該相位混合器，用以接收該八個結果時脈訊號，將每兩個鄰近相位訊號混合，並且產生一中間輸出訊號，以產生彼此相差45度之八個輸出時脈訊號；以及複數個恢復緩衝器，用以自該相位混合器接收該八個時脈訊號且為該八個 時脈訊號中的每一時脈訊號設置一直流點，並且產生彼此正好相差45度且都位於一相同直流點之八個輸出時脈訊號；其中該第一多相濾波器、該第二多相濾波器以及該第三多相濾波器接收多個選擇碼，以根據多個輸入時脈訊號之多個頻率來調整多個內部電路，其中該第一多相濾波器、該第二多相濾波器以及該第三多相濾波器接收相同的該多個選擇碼；其中每一多相濾波器包含有一第一電阻器組以及一第二電阻器組，以及該多個選擇碼自該第一電阻器組選擇第一複數個電阻器且自該第二電阻器組選擇第二複數個電阻器，以調整該多個多相濾波器。
  2. 如申請專利範圍第1項所述之時脈產生電路，其中該單一輸入時脈訊號係為一方波，以及該差動電路包含有：一單端至差動電路，用以接收該單一輸入時脈訊號，以及產生兩個差動方波；以及一方波至正弦波電路，用以接收該兩個差動方波，以及將該兩個差動方波轉換成兩個差動正弦波，其中該兩個差動正弦波被輸出以作為彼此相差180度之該兩個差動時脈訊號。
  3. 如申請專利範圍第1項所述之時脈產生電路，其中該第一多相濾波器包含有多個低通濾波器，以及該多個低通濾波器允許來自該差動電路之該直流點通過，以使所產生的該四個時脈訊號都位於該直流點。
TW110134772A 2021-04-20 2021-09-17 用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生電路 TWI774561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/234,832 2021-04-20
US17/234,832 US11177932B1 (en) 2021-04-20 2021-04-20 System for generating multi phase clocks across wide frequency band using tunable passive polyphase filters

Publications (2)

Publication Number Publication Date
TWI774561B true TWI774561B (zh) 2022-08-11
TW202242592A TW202242592A (zh) 2022-11-01

Family

ID=78524203

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134772A TWI774561B (zh) 2021-04-20 2021-09-17 用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生電路

Country Status (3)

Country Link
US (1) US11177932B1 (zh)
CN (1) CN115225066A (zh)
TW (1) TWI774561B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110236027A1 (en) * 2008-12-09 2011-09-29 Hideyuki Nosaka Voltage generator, control circuit, vector sum phase shifter, and optical transceiver
US8687968B2 (en) * 2008-08-18 2014-04-01 Nippon Telegraph And Telephone Corporation Vector sum phase shifter, optical transceiver, and control circuit
US20170078084A1 (en) * 2015-09-14 2017-03-16 Inphi Corporation Serdes with high-bandwith low-latency clock and data recovery
TWI681280B (zh) * 2018-06-13 2020-01-01 瑞昱半導體股份有限公司 序列/解序列實體層電路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060178126A1 (en) * 2005-02-04 2006-08-10 Thompson Charles D Diversity receiver system having a shared local oscillator source
US8760209B2 (en) * 2012-09-27 2014-06-24 Analog Devices, Inc. Apparatus and methods for quadrature clock signal generation
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
US8754678B1 (en) * 2013-03-15 2014-06-17 Analog Devices, Inc. Apparatus and methods for invertible sine-shaping for phase interpolation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8687968B2 (en) * 2008-08-18 2014-04-01 Nippon Telegraph And Telephone Corporation Vector sum phase shifter, optical transceiver, and control circuit
US20110236027A1 (en) * 2008-12-09 2011-09-29 Hideyuki Nosaka Voltage generator, control circuit, vector sum phase shifter, and optical transceiver
US20170078084A1 (en) * 2015-09-14 2017-03-16 Inphi Corporation Serdes with high-bandwith low-latency clock and data recovery
TWI681280B (zh) * 2018-06-13 2020-01-01 瑞昱半導體股份有限公司 序列/解序列實體層電路

Also Published As

Publication number Publication date
CN115225066A (zh) 2022-10-21
US11177932B1 (en) 2021-11-16
TW202242592A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
EP1104110B1 (en) Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
US6933759B1 (en) Systems and methods of performing duty cycle control
US9571106B2 (en) Delay locked loop circuit
US7482884B2 (en) Ring oscillator with a two-stage phase blender for generating multi-phase clock signals
US20060135108A1 (en) Phase-accurate multi-phase wide-band radio frequency local oscillator generator
WO1992015149A1 (en) Differential-logic ring oscillator with quadrature outputs
JP2005312053A (ja) 相互結合型の電圧制御発振器
US20060267700A1 (en) Oscillation circuit
CN111030599B (zh) 正交信号产生
TWI521869B (zh) 具相位調諧之多相濾波器
US10333533B1 (en) Hybrid phase interpolator to correct integral non-linearity
TWI774561B (zh) 用以為串化器/解串化器電路產生複數個輸出時脈的時脈產生電路
JPH03174838A (ja) クロツクジツタ抑圧回路
US9264020B2 (en) Systems and methods for improving the time alignment of non-overlapping waveforms
CN110058638B (zh) 时钟分配电路
JP6338033B1 (ja) 局部発振器
JP2003308133A (ja) 多相クロック伝送回路及び多相クロック伝送方法
US7477111B2 (en) Digitally controlled oscillator
CN115208363A (zh) 自校准正交时钟产生器及其方法
US10659059B2 (en) Multi-phase clock generation circuit
US20220244755A1 (en) Circuits and methods for multi-phase clock generators and phase interpolators
US11728792B2 (en) Apparatus and method for in-phase and quadrature phase (IQ) generation
US11742842B2 (en) Multi-phase clock generator and method thereof
US20230396240A1 (en) Three-stage differential ring oscillator generating differential in-phase and quadrature-phase clocks
Liu et al. A High-linearity Phase Interpolator for 12.5 Gbps Clock and Data Recovery Circuit of JESD204B Standard