TWI770955B - 擴充記憶體存取的系統及中介板 - Google Patents

擴充記憶體存取的系統及中介板 Download PDF

Info

Publication number
TWI770955B
TWI770955B TW110114843A TW110114843A TWI770955B TW I770955 B TWI770955 B TW I770955B TW 110114843 A TW110114843 A TW 110114843A TW 110114843 A TW110114843 A TW 110114843A TW I770955 B TWI770955 B TW I770955B
Authority
TW
Taiwan
Prior art keywords
processor
memory
interposer
motherboard
connection
Prior art date
Application number
TW110114843A
Other languages
English (en)
Other versions
TW202225975A (zh
Inventor
周樂生
施思勤
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Publication of TW202225975A publication Critical patent/TW202225975A/zh
Application granted granted Critical
Publication of TWI770955B publication Critical patent/TWI770955B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

本揭露提供一種擴充處理器之可存取的記憶體存取的系統及中介板。中介板耦接至處理器及記憶體模組。中介板耦接至第一連接及第二連接。中介板包含記憶體控制器電路。記憶體控制器電路使用第一連接以接收來自處理器的訊號，以及使用第二連接以傳送接收到的訊號至記憶體模組。中介板擴充記憶體存取並不需要第二個處理器。

Description

擴充記憶體存取的系統及中介板
本揭露主要涉及運算系統中的訊號發送(signaling)，特別涉及使用記憶體中介板(interposer)以擴展處理器之可存取的記憶體的系統及方法。
伺服器被運用在大量的應用中，舉凡高效能運算，乃至於資料庫儲存。伺服器是許多運算應用解決方案所須仰賴的骨幹。舉例來說，伺服器可支援行動應用解決方案，諸如行動地圖應用、行動支付系統、文字訊息、運算卸載、網頁瀏覽…等。伺服器漸趨使用客製化處理器及/或多處理器(multiple processor)，以滿足運算需求。由於價格昂貴的因素，客製化處理器僅可被少量客戶所存取或使用。關於客製化處理器的額外費用，可歸因於客製化處理器的設計成本、客製化處理器的市場規模之期望值，及製造客製化處理器所牽涉的複雜度。
藉由使用廣泛可取得的通用處理器以取代客製化處理器，伺服器中處理器之相關成本可被減輕。通用處理器向來是銷售給一般大眾的，因此比客製化處理器具有更廣泛的應用。由於提供這些處理器的公司所提供可廣泛使用的標準及工具，通用處理器也是易於程式化的。但遺憾的是，相較於使用在一般大眾的日常消費品中的通用處理器，使用在高效能運算的通用處理器之價格更為昂貴。這是因為，高效能運算市場需要的是特別針對處理速度及同時處理多個交易所進行優化的處理器，而日常消費品可能僅需要穩健的處理器效能以供網頁瀏覽應用。因此，比起定位在一般大眾的日常消費品的處理器市場，定位在高效能運算的處理器市場之市場規模較小。一般大眾並不需要高效能的處理器叢集(cluster)系統，故使用在高效能叢集中的處理器，是被處理器市場中較小的一部分所使用。如此一來，由於其相對較小的市場需求，用於高效能運算的通用處理器可能所費不貲。
用於高效能運算的伺服器可使用一或多個中央處理單元(central processing unit；CPU)及/或圖形處理器(graphics processing unit；GPU)。CPU及/或GPU可具有多個實體核心及邏輯核心。這些伺服器的主機板通常具有多個處理器插座。主機板設計可保留板載記憶體(onboard memory)存取給特定的處理器。某些伺服器應用可以是受限於記憶體的，而其他則可以是受限於處理器的。需要特定數量的處理器以存取特定量的記憶體的主機板設計，可能是極其昂貴的。相較於銷售給一般大眾的記憶體，用於高效能運算的板載記憶體更為昂貴。一種可能的解決方法，是添加額外的記憶體，以提升現有的處理器效能。因此，本揭露旨於解決對於高效能運算伺服器中的處理器，毋須重新設計主機板即可擴充其記憶體存取，所涉及的問題。
本揭露之某些實施例提供一種系統，包含耦接至第一連接的處理器、耦接至第二連接的記憶體模組，以及耦接至第一連接與第二連接的中介板。中介板包含記憶體控制器電路。記憶體控制器電路使用第一連接以接收來自處理器的訊號，以及使用第二連接以傳送接收到的訊號至記憶體模組。
在一實施例中，第一連接為支援運算快速連結(compute express link；CXL)介面或快速周邊組件互連(Peripheral Component Interconnect Express；PCIe)介面的高速連接。在一實施例中，第二連接支援雙倍資料速率(double data rate；DDR)標準，包含DDR3、DDR4或DDR5。在一實施例中，記憶體控制器電路解譯記憶體模組與處理器之間的訊號，以使處理器得以存取記憶體模組。在一實施例中，中介板包含可選互連模組，以用於第一連接。在一實施例中，中介板包含銅基連接器(copper based connector)。
在一實施例中，上述系統更包含兩個處理器插座。處理器連接至兩個處理器插座中的第一處理器插座，中介板連接至兩個處理器插座中的第二處理器插座。在一實施例中，系統更包含第一主機板及第二主機板。第一主機板包含兩個處理器插座。處理器連接至兩個處理器插座中的第一處理器插座，中介板連接至兩個處理器插座中的第二處理器插座。第二主機板包含一或多個處理器，且中介板電性連接至第二主機板上的一或多個處理器。在一實施例中，第二主機板上的一或多個處理器，經由第一主機板上的中介板，存取第一主機板上的記憶體模組。在一實施例中，處理器為中央處理單元(central processing unit；CPU)或圖形處理器(graphics processing unit；GPU)的其中一者。
本揭露之某些實施例提供一種中介板，藉由提供處理器存取記憶體模組，擴充處理器可存取的記憶體。中介板包含電路板、位於電路板上的高速通訊界面、位於電路板上的雙倍資料速率(double data rate；DDR)通訊介面，以及記憶體控制器電路。記憶體控制器電路使用DDR通訊界面，經由高速通訊界面，傳送從處理器所接收到的訊號至記憶體模組。
在一實施例中，中介板更包含具有多個接腳(pins)的封裝(package)。電路板黏合於封裝。在一實施例中，高速通訊界面為CXL介面或PCIe介面。在一實施例中，高速通訊界面包含可選互連模組，供走線路由(cable routing)。在一實施例中，高速通訊界面包含銅基高速連接器。在一實施例中，處理器為CPU或GPU的其中一者。
以上發明內容並非意圖代表本揭露的每個實施例或每個觀點。相反地，前述的發明內容僅提供在此列舉的某些新穎的觀念及特徵之範例。以上特徵及優點，以及本揭露的其他特徵及優點，當關聯於搭配的圖式及附加的請求項，從以下用來實施本發明的代表性實施例及模式的詳細敘述中，將立即清晰可見。
本發明可依許多不同的形式所實施。代表性的實施例被圖式所顯示，並將在此被詳細地敘述。本揭露為本發明的原則之範例或圖解，且並非意圖將本揭露之廣泛的觀點限制於繪式的實施例。在此基礎上，例如在摘要、發明內容及實施方式等段落中被揭露，但並未明確地在請求項中列舉的元件及限制，不應被單獨地、集體地、暗示地、推論地或其他方式地併入至請求項中。為了本詳細敘述之目的，除非被具體地否認，否則單數形包含複數形，反之亦然；且「包含」一詞意指「無限制地包含」。此外，表近似的詞彙，例如「約」、「幾乎」、「大體上」、「大概」及類似的詞彙，能在此被用來意指「在」、「近」、「近於」、「3-5%的範圍內」或「可接受的製造公差內」，或者其任何的邏輯組合。
本揭露之實施例提供一種記憶體中介層，用以擴充運算系統的處理器之可存取的記憶體。處理器可以是一或多個CPU、GPU，或者其任何組合。記憶體中介板為封裝電路，帶有吻合處理器之插座的接腳結構，其中至少一個處理器插座接收處理器，而另一個處理器插座接收記憶體中介層。記憶體中介層使難以存取的板載記憶體，得以被處理器所存取。記憶體中介層包含記憶體控制器，記憶體控制器產生合適的訊號，以使處理器存取難以存取的板載記憶體。記憶體中介層執行比通用處理器所執行較為簡單的任務，於是比起通用處理器更能以較便宜的價格而取得。因此，可減低構建運算系統的相關成本。
第1圖繪示先前技術在範例的主機板100上的處理器配置。主機板100包含102-1及102-2等兩個處理器。主機板100包含104-1、104-2、104-3及104-4等四個板載記憶體模組插槽組。主機板包含一或多個埠106、埠108。在一範例中，埠108可為序列埠(serial port)，而埠106可為通用序列匯流排(universal serial bus；USB)埠。主機板100包含PCIe擴充槽110-1及110-2。
主機板100是模組化的，其中處理器102-1可存取被插入板載記憶體模組插槽組104-1及104-2的記憶體模組，但無法存取被插入板載記憶體模組插槽組104-3及104-4的記憶體模組。記憶體模組插槽組104-1、104-2、104-3及104-4之記憶體模組，可以是支援雙倍資料速率(double data rate；DDR)記憶體技術標準的雙行記憶體模組(dual in-line memory module；DIMM)。舉例來說，記憶體模組可支援DDR3、DDR4、DDR5…等。板載記憶體模組插槽組104-1及102可接收記憶體模組(例如DIMM)，而處理器102-1可存取記憶體模組，以供短期的儲存。主機板100之模組化的性質，也意味著PCIe擴充槽110-1配對於處理器102-1，而PCIe擴充槽110-2配對於處理器102-2。
由於主機板100之模組化的性質，處理器102-1無法直接存取板載記憶體模組插槽組104-3及104-4中的記憶體。處理器102-2必須安裝在主機板100中，以存取板載記憶體模組插槽組104-3及104-4中的記憶體。若處理器102-1需要板載記憶體模組插槽組104-1及104-2以外之額外的記憶體空間，處理器102-1必須與處理器102-2協作，以存取安裝在板載記憶體模組插槽組104-3及104-4中的記憶體模組。
處理器102-1與處理器102-2協作以獲得額外的記憶體空間，有時對效能是不利的。舉例來說，在慣常的運作程序中，處理器102-2可執行來自不同應用的不同指令。處理器102-1對處理器102-2的任何請求，可以被排列在任務清單中，穿插在其他指令之間。比起存取本地的快取記憶體，存取板載記憶體通常較慢。若處理器102-1試圖使用板載記憶體模組插槽組104-3及104-4中的記憶體模組，讓處理器102-1等待處理器102-2接收請求，將造成額外的讀取與寫入延遲。
讀取與寫入延遲的增加，並非第1圖之雙處理器設置的唯一劣勢。若第二個處理器並沒有為將執行在主機板100上的應用增添任何有益的效能，則僅為了能夠存取板載記憶體模組插槽組104-3及104-4而添加的第二個處理器(例如處理器102-2)，其成本是被浪費的。這是因為，需要存取板載記憶體模組插槽組104-3及104-4所提供的額外記憶體的記憶體密集型(memory-intensive)應用，係利用額外記憶體，而非第二個處理器。過度增加非必要的處理器使成本提升，有鑑於此，本揭露之實施例提供一種記憶體中介層，以減輕當未安裝第二個處理器(例如處理器102-2)時，主機板100未充分利用的問題。
第2圖是根據本揭露之某些實施例所繪示，在範例的主機板200上的處理器配置。主機板200包含處理器202-1，處理器202-1可存取板載記憶體模組插槽組204-1及204-2。主機板200包含中介板203-1，中介板203-1可存取板載記憶體模組插槽組204-3及204-4。處理器202-1配對於PCIe擴充槽210-1，而PCIe擴充槽210-2配對於中介板203-1。中介板203-1提供處理器202-1對安裝在板載記憶體模組插槽組204-3及204-4中的記憶體模組之存取。中介板203-1可使用第一連接205以與處理器202-1通訊。第一連接205可為支援PCIe介面或運算快速連結(compute express link；CXL)介面的高速連接。第一連接205可為路由走線(routed cable)。中介板203-1可使用第二連接212-1及212-2來分別界接(interface)板載記憶體模組插槽組204-3及204-4中的記憶體模組。第二連接212-1及212-2為支援DDR標準(例如DDR3、DDR4、DDR5…等)的高速連接。
第3圖是根據本揭露之某些實施例的記憶體中介板300之方塊圖。記憶體中介板300包含DDR通訊電路304、CXL或PCIe通訊電路306、電源電路308，以及記憶體控制器302。電源電路308可包含記憶體中介板300上不同電路的功率調節器(power regulator)。DDR通訊電路304界接DDR記憶體模組(例如，安裝在第2圖之板載記憶體模組插槽組204-3及204-4中的記憶體模組)。DDR通訊電路304包含遵循聯合電子裝置工程委員會(Joint Electron Device Engineering Council；JEDEC)標準的DDR界面。CXL或PCIe通訊電路306使記憶體控制器302得以與處理器(例如第2圖之處理器202-1)通訊。
記憶體控制器302解譯(interpret)來自處理器的訊號，使處理器可存取連接至DDR通訊電路的DDR記憶體模組。在某些實施例中，處理器提供要儲存的資訊給記憶體控制器302，記憶體控制器302產生DDR記憶體模組中的所在位址以儲存資訊。記憶體控制器302可包含查找表(look-up table)，以將處理器所提供的位址轉譯為DDR記憶體模組中的位址。記憶體中介板300有別於處理器，因為記憶體中介板300無法執行通用程式，並且特別能對難以存取的記憶體提供記憶體存取。因此，在第2圖中，處理器202-1無法被中介板所替代，以使主機板200上有兩個中介板。邏輯上來說，記憶體中介板300可類比為，為搭配的處理器(例如第2圖之處理器202-1)所延伸的記憶體功能。相較於更複雜的通用處理器，具有簡單結構的記憶體中介板300可提升記憶體存取的處理速度。
第4A圖是根據本揭露之某些實施例所繪示，用以存取記憶體模組的範例的中介板400。中介板400與記憶體中介板300類似或者相同。中介板400包含可讓自己安插進處理器插座的接腳。舉例來說，中介板400包含電路板404所提供的記憶體控制器晶片406。電路板404可黏合(bond)於封裝402，封裝402包含用來安插在處理器插座中的接腳。中介板400包含高速通訊界面408(例如PCIe或CXL界面)。中介板包含DDR通訊界面410。圖示中，中介板400顯示為經由高速通訊界面408接收來自處理器的訊號，並經由DDR通訊界面410提供訊號給DDR記憶體模組。
第4B圖是根據本揭露之某些實施例所繪示，用以存取記憶體模組的範例的中介板401。中介板401與記憶體中介板300(第3圖中)類似或者相同。中介板401包含記憶體控制器406、電路板404、封裝402、高速通訊界面408，以及DDR通訊界面410。中介板401可更包含連接器412。在某些實施例中，連接器412可為銅基(copper-based)高速連接器(例如PCIe連接器)。連接器412可為中介板401上所提供的可選(optional)互連模組。可選互連模組可以是有益的。舉例來說，纜線連接可搭配連接器412，取代原先藉由主機板上的路由互連(routed interconnect)以安排處理器202-1與記憶體中介板203-1之間訊號傳遞的路線。纜線連接亦可用以將記憶體中介板203-1連接至其他主機板，對中介板203-1與其他主機板上的處理器之間提供較短的路徑。在某些實施例中，主機板上的路由互連用於將中介板203-1連接至同一主機板上的處理器202-1，纜線連接用於將中介板203-1連接至另一主機板上的處理器202-1。
第5圖是根據本揭露之某些實施例所繪示的四核心處理器系統，帶有使用記憶體中介板520的主機板500及主機板501。主機板500與主機板501可使用PCIe匯流排x8纜線524或PCIe匯流排x8纜線522，以連接彼此。主機板500包含板載記憶體模組插槽組504-1、504-2、504-3及504-4。主機板500包含PCIe擴充槽510-1及510-2。主機板500包含處理器502-1及記憶體中介板520。同樣地，主機板501包含板載記憶體模組插槽組505-1、505-2、505-3及505-4。主機板501包含PCIe擴充槽511-1及511-2。主機板501包含處理器503-1及第二個處理器521。記憶體中介板520使板載記憶體模組插槽組504-3及504-4的記憶體存取變得可行。處理器521、處理器503-1或處理器502-1中的任一者，可經由記憶體中介板520存取板載記憶體模組插槽組504-3及504-4，藉此使處理器可取得額外的記憶體。記憶體中介板520對所有的板載記憶體模組插槽組505-1、505-2、505-3及505-4賦予使用效率，而毋須使主機板500及主機板501中具有四個處理器。
第5圖是提供做為範例，除此之外可使用PCIe纜線將兩個以上的主機板連接在一起。舉例來說，可將三個、四個或五個主機板連接在一起。這些主機板可包含一或多個處理器(例如處理器502-1)及/或一或多個中介板(例如記憶體中介板520)。一或多個中介板可提供記憶體模組的存取，否則若所有的處理器插座皆不含處理器時，記憶體模組是無法存取的。
第6圖是根據本揭露之某些實施例所繪示，在系統中初始化記憶體中介板的流程圖。系統可包含伺服器、桌上型電腦…等。於步驟602及步驟604，開啟系統電源。於步驟602，開啟記憶體中介板之本地電源(例如第3圖之電源電路308)。於步驟604，開啟外部電源(例如第2圖之處理器202-1的電源)。步驟602及步驟604可同時執行，或者步驟602可在執行步驟604之後再執行。
於步驟606及步驟608，為處理器通訊設置高速匯流排。系統包含非揮發性記憶體，儲存為系統初始化硬體的基本輸出入系統(Basic Input/ Output System；BIOS)程式。BIOS為處理器(例如處理器202-1)設置高速匯流排，以與安裝在系統中的其他硬體元件進行通訊。由於系統包含兩個處理器插座，步驟606包含設置高速匯流排以與安裝在其中一個處理器插座中的記憶體中介板進行通訊，步驟608包含設置高速匯流排以與安裝在另一個處理器插座中的處理器進行通訊。
於步驟610，初始化記憶體中介板(例如第3圖之記憶體控制器302)的記憶體控制器。BIOS初始化記憶體控制器。在某些實施例中，記憶體控制器的初始化包含決定讀取及寫入行為運作的時鐘速率(clock speed)、決定偵測到的記憶體是否支援同步的讀取/寫入、決定記憶體控制器上的緩衝器之大小…等。
於步驟612，初始化連接至記憶體控制器的一或多個記憶體模組。在BIOS初始化記憶體控制器之後，記憶體控制器初始化一或多個記憶體模組。在某些實施例中，設定在低電源模式下及在效能模式下運作記憶體模組的電壓位準(voltage level)。可設定記憶體模組的內時鐘(internal clock)。
如本申請中所使用的「元件」、「模組」、「系統」或類似的詞彙，通常係指與電腦相關的實體，可以是硬體(例如電路)、硬體與軟體之組合、軟體，或者與運作機器相關、具有一種或更多種特定功能的實體。舉例而言，元件可以是但不限於在處理器(例如數位信號處理器)上執行的程序、處理器、物件、可執行檔、執行緒(thread of execution)、程式，及/或電腦。作為示例，在控制器上執行的應用，以及控制器本身，皆可為元件。一個或更多個元件可常駐於程序及/或執行緒之內，且一個元件可被侷限在一台電腦上及/或分散在兩台或更多台電腦之間。此外，「裝置」可出自於特殊設計的硬體之形式；藉由執行其上使硬體能執行特定功能的軟體所特製出的通用硬體；儲存在電腦可讀取媒體上的軟體；或者其組合。
在此所使用的術語僅以敘述特定的實施例為目的，而並非意圖限制本發明。如在此所使用的，單數形「一」及「該」意圖亦包含複數形，除非文意明顯另有所指。此外，倘若「包含」、「具有」一詞或者其變形，被使用在詳細敘述及/或請求項中，這類詞彙意圖被包含在類似於「包括」一詞的方式中。
除非另有定義，在此所使用的所有詞彙(包含技術性及科學性的詞彙)，與本技術領域之普通技術之人一般所理解的，具有相同的含意。此外，像是被定義在一般所使用的字典中的詞彙，應被解讀為具有與它們在相關技術的文意中一致的含意，且除非在此被明確地如此定義，否則該等詞彙不會被解讀為理想化或過度正式的概念。
雖然本發明之各種實施例已被敘述如上，應被理解的是，該等實施例僅被呈現來作為範例，而非限制。即使本發明已參考一種或更多種實施方式所繪示及敘述，當閱讀及理解本說明書及附加的圖式時，均等的替換及修改將可被其他熟習此項技術者想到或知曉。此外，雖然本發明之特定的特徵可僅被數個實施例的其中之一所揭露，這種特徵可與其他實施例的一個或更多個其他特徵組合，而此其他特徵對於任何給定的或特定的應用可能是期望的或有利的。因此，本發明之廣度及範圍不應受限於任何以上敘述的實施例。相反地，本發明之範圍應根據以下的請求項及其均等物所定義。
100:主機板 102-1,102-2:處理器 104-1,104-2,104-3,104-4:板載記憶體模組插槽組 106,108:埠 110-1,110-2:PCIe擴充槽 200:主機板 202-1:處理器 203-1:中介板 204-1,204-2,204-3,204-4:板載記憶體模組插槽組 205:第一連接 210-1,210-2:PCIe擴充槽 212-1,212-2:第二連接 300:記憶體中介板 302:記憶體控制器 304:DDR通訊電路 306:CXL或PCIe通訊電路 308:電源電路 400:中介板 402:封裝 404:電路板 406:記憶體控制器 408:高速通訊界面 410:DDR通訊界面 500,501:主機板 502-1,503-1:處理器 504-1,504-2,504-3,504-4:板載記憶體模組插槽組 505-1,505-2,505-3,505-4:板載記憶體模組插槽組 510-1,510-2:PCIe擴充槽 511-1,511-2:PCIe擴充槽 520:記憶體中介板 521:處理器 522,524:PCIe匯流排x8纜線 602,604,606,608,610,612:步驟
本揭露將可從以下示範的實施例之敘述搭配附帶的圖式更佳地理解。 第1圖繪示先前技術在範例的主機板上的處理器配置。 第2圖是根據本揭露之某些實施例所繪示，在範例的主機板上的處理器配置。 第3圖是根據本揭露之某些實施例，範例的記憶體中介板之方塊圖。 第4A圖是根據本揭露之某些實施例所繪示，用以存取記憶體模組的範例的中介板。 第4B圖是根據本揭露之某些實施例所繪示，用以存取記憶體模組的第二中介板。 第5圖是根據本揭露之某些實施例所繪示，帶有記憶體中介板的四核心處理器系統。 第6圖是根據本揭露之某些實施例所繪示，初始化記憶體中介板的流程圖。
本揭露可接受各式各樣的修改及替代的形式。某些代表性的實施例，已被圖式中的範例所顯示，並將在此被詳細地敘述。然而，應被理解的是，本發明並非意圖限定於所揭露的特定形式。相反地，本揭露涵蓋所有的修改、均等物，以及落在如附加的請求項所定義的本發明之範圍與精神之內的替代方案。
200:主機板 202-1:處理器 203-1:中介板 204-1,204-2,204-3,204-4:板載記憶體模組插槽組 205:第一連接 210-1,210-2:PCIe擴充槽 212-1,212-2:第二連接

Claims (9)

  1. 一種擴充記憶體存取的系統，包括：一處理器，耦接至一第一連接；一記憶體模組，耦接至一第二連接；以及一中介板(interposer)，耦接至該第一連接及該第二連接，該中介板包含一記憶體控制器電路，其中該記憶體控制器使用該第一連接以接收來自該處理器的訊號，以及使用該第二連接以傳送接收到的訊號至該記憶體模組；一主機板，包含兩個處理器插座，其中該處理器連接至該兩個處理器插座中的一第一處理器插座，該中介板連接至該兩個處理器插座中的一第二處理器插座。
  2. 如請求項1之擴充記憶體存取的系統，其中該第一連接為支援一運算快速連結(compute express link；CXL)介面或一快速周邊組件互連(Peripheral Component Interconnect Express；PCIe)介面的一高速連接。
  3. 如請求項1之擴充記憶體存取的系統，其中該第二連接支援一雙倍資料速率(double data rate；DDR)標準，包含DDR3、DDR4或DDR5。
  4. 如請求項1之擴充記憶體存取的系統，其中該記憶體控制器電路解譯該記憶體模組與該處理器之間的訊號，以使該處理器得以存取該記憶體模組。
  5. 如請求項1之擴充記憶體存取的系統，其中該中介 板包含一可選互連模組，以用於該第一連接。
  6. 如請求項1之擴充記憶體存取的系統，更包括：一第一主機板，包含兩個處理器插座，其中該處理器連接至該兩個處理器插座中的一第一處理器插座，該中介板連接至該兩個處理器插座中的一第二處理器插座；一第二主機板，包含一或多個處理器，其中該中介板電性連接至該第二主機板上的該一或多個處理器。
  7. 如請求項6之擴充記憶體存取的系統，其中該第二主機板上的該一或多個處理器，經由該第一主機板上的該中介板，存取該第一主機板上的記憶體模組。
  8. 一種中介板(interposer)，用於擴充一處理器可存取的記憶體，該中介板包括：一電路板；一高速通訊界面，位於該電路板上；一雙倍資料速率(double data rate；DDR)通訊介面，位於該電路板上；以及一記憶體控制器電路，使用該DDR通訊界面，經由該高速通訊界面，傳送從該處理器所接收到的訊號至一記憶體模組；其中該中介板連接至一主機板中的一處理器插座。
  9. 如請求項8之中介板，更包括：一封裝(package)，具有可插入該主機板中的該處理器插座的多個接腳(pins)，其中該電路板黏合於該封裝。
TW110114843A 2020-12-18 2021-04-26 擴充記憶體存取的系統及中介板 TWI770955B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/127,279 US11693814B2 (en) 2020-12-18 2020-12-18 Systems and methods for expanding memory access
US17/127,279 2020-12-18

Publications (2)

Publication Number Publication Date
TW202225975A TW202225975A (zh) 2022-07-01
TWI770955B true TWI770955B (zh) 2022-07-11

Family

ID=81992370

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110114843A TWI770955B (zh) 2020-12-18 2021-04-26 擴充記憶體存取的系統及中介板

Country Status (3)

Country Link
US (1) US11693814B2 (zh)
CN (1) CN114647600B (zh)
TW (1) TWI770955B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI586239B (zh) * 2015-01-28 2017-06-01 惠普研發公司 用以將計算裝置連接至模組的中介板和系統
TW201743217A (zh) * 2016-06-10 2017-12-16 利魁得股份有限公司 資料儲存系統中的多埠中介件架構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634221B2 (en) * 2011-11-01 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
US8966327B1 (en) * 2012-06-21 2015-02-24 Inphi Corporation Protocol checking logic circuit for memory system reliability
US9009457B2 (en) * 2012-07-27 2015-04-14 Advanced Micro Devices, Inc. Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory
US9674954B2 (en) * 2013-03-14 2017-06-06 Intel Corporation Chip package connector assembly
US9442260B2 (en) * 2013-06-28 2016-09-13 Corning Optical Communications LLC Interposer having optical interface with alignment structures formed by a resist layer of interposer and related optic assemblies
US9946664B2 (en) * 2013-11-08 2018-04-17 Samsung Electronics Co., Ltd. Socket interposer having a multi-modal I/O interface
US10178169B2 (en) * 2015-04-09 2019-01-08 Pure Storage, Inc. Point to point based backend communication layer for storage processing
KR102367512B1 (ko) * 2015-09-08 2022-02-24 삼성전자주식회사 시스템 온 패키지
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
WO2018190633A1 (ko) * 2017-04-12 2018-10-18 주식회사케미텍 저삽입력 커넥터 어셈블리 및 반도체 부품 시험 장치
US10795103B2 (en) * 2018-10-30 2020-10-06 Hewlett Packard Enterprise Development Lp Optoelectronic device with a support member
US11621237B2 (en) * 2019-01-14 2023-04-04 Intel Corporation Interposer and electronic package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI586239B (zh) * 2015-01-28 2017-06-01 惠普研發公司 用以將計算裝置連接至模組的中介板和系統
TW201743217A (zh) * 2016-06-10 2017-12-16 利魁得股份有限公司 資料儲存系統中的多埠中介件架構
TWI639919B (zh) * 2016-06-10 2018-11-01 利魁得股份有限公司 資料儲存系統中的多埠中介件架構
TW201908974A (zh) * 2016-06-10 2019-03-01 美商利魁得股份有限公司 資料儲存系統中的多埠中介件架構

Also Published As

Publication number Publication date
CN114647600A (zh) 2022-06-21
US20220197848A1 (en) 2022-06-23
CN114647600B (zh) 2024-03-29
US11693814B2 (en) 2023-07-04
TW202225975A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
CN108604456B (zh) 在存储器插槽中支持多个存储器类型
US8028404B2 (en) Multi-function module
US8117369B2 (en) Input-output module for operation in memory module socket and method for extending a memory interface for input-output operations
US20080091888A1 (en) Memory system having baseboard located memory buffer unit
US20220121398A1 (en) Perfect row hammer tracking with multiple count increments
US11093419B2 (en) System and method for cost and power optimized heterogeneous dual-channel DDR DIMMs
NL2031713B1 (en) Double fetch for long burst length memory data transfer
US20210321516A1 (en) Low profile sodimm (small outline dual inline memory module)
TWI770955B (zh) 擴充記憶體存取的系統及中介板
US20220368047A1 (en) Adapter card with compression attached memory modules
EP4155953A1 (en) Enabling logic for flexible configuration of memory module data width
EP4071583A1 (en) Avoiding processor stall when accessing coherent memory device in low power
US20220012173A1 (en) Flexible configuration of memory module data width
US20230342035A1 (en) Method and apparatus to improve bandwidth efficiency in a dynamic random access memory
US20230071117A1 (en) Multiplexed ranks (mr) with pseudo burst length 32 (bl32)
US20230393740A1 (en) Four way pseudo split die dynamic random access memory (dram) architecture
US20230044892A1 (en) Multi-channel memory module
US20220358072A1 (en) Memory module adapter card with multiplexer circuitry
CN220254529U (zh) 一种基于飞腾平台的云终端主板
US20230333928A1 (en) Storage and access of metadata within selective dynamic random access memory (dram) devices
US20240211016A1 (en) Integrating autonomous memory subsystem self-refresh with system power management states
US20230273654A1 (en) Dual in-line memory module cover
US20220122929A1 (en) Package routing for crosstalk reduction in high frequency communication
US20240095171A1 (en) Interface for remote memory
US20240028531A1 (en) Dynamic switch for memory devices