TWI770828B - Amplification circuit - Google Patents
Amplification circuit Download PDFInfo
- Publication number
- TWI770828B TWI770828B TW110105878A TW110105878A TWI770828B TW I770828 B TWI770828 B TW I770828B TW 110105878 A TW110105878 A TW 110105878A TW 110105878 A TW110105878 A TW 110105878A TW I770828 B TWI770828 B TW I770828B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- amplifier
- coupled
- control
- circuit
- Prior art date
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本發明是有關於一種放大電路,特別是一種具有高功率保護功能的放大電路。The present invention relates to an amplifying circuit, especially an amplifying circuit with high power protection function.
在無線通信中,由於操作環境的條件可能會隨時隨地改變,因此為了確保訊號傳輸的品質,常會透過放大器來將傳輸訊號放大,以改善無線通信中訊號傳輸和訊號接收的品質。然而當輸入訊號的功率較大時,放大器中的電晶體就可能會被迫操作在較高的偏壓,並產生較大的驅動電流。此時,過高的偏壓及過大的驅動電流都可能會導致電晶體損壞,使得放大器無法正常運作。In wireless communication, since the operating environment conditions may change anytime and anywhere, in order to ensure the quality of signal transmission, amplifiers are often used to amplify the transmission signal to improve the quality of signal transmission and signal reception in wireless communication. However, when the power of the input signal is large, the transistor in the amplifier may be forced to operate at a higher bias voltage and generate a larger drive current. At this time, excessive bias voltage and excessive driving current may cause damage to the transistor, making the amplifier unable to operate normally.
在先前技術中,常會在放大器的輸入端設置二極體來箝制輸入訊號的電位,然而二極體的特性卻會導致放大器的線性度降低,使得放大器的性能表現不如預期。In the prior art, a diode is often set at the input end of the amplifier to clamp the potential of the input signal. However, the characteristic of the diode will reduce the linearity of the amplifier, making the performance of the amplifier not as expected.
本發明是有關於一種放大電路,放大電路包含開關電路、放大器及控制電路。The present invention relates to an amplifier circuit, which includes a switch circuit, an amplifier and a control circuit.
開關電路具有第一端、第二端及控制端,開關電路的第一端耦接於系統電壓端,而開關電路的控制端接收第一控制訊號或與第一控制訊號相關的一第二控制訊號。放大器具有輸入端及輸出端,放大器的輸入端耦接於開關電路之第二端,用以輸入射頻訊號,放大器的輸出端輸出放大後射頻訊號。控制電路耦接於放大器,控制電路根據放大器所導通之驅動電流產生第一控制訊號。The switch circuit has a first terminal, a second terminal and a control terminal, the first terminal of the switch circuit is coupled to the system voltage terminal, and the control terminal of the switch circuit receives the first control signal or a second control signal related to the first control signal signal. The amplifier has an input end and an output end. The input end of the amplifier is coupled to the second end of the switch circuit for inputting a radio frequency signal, and the output end of the amplifier outputs the amplified radio frequency signal. The control circuit is coupled to the amplifier, and the control circuit generates a first control signal according to the driving current turned on by the amplifier.
當控制電路判斷放大器是操作在第一高功率狀態時,控制電路根據驅動電流的大小控制第一控制訊號以調節開關電路的第一端與第二端之間的導通程度。當控制電路判斷放大器是操作在低功率狀態時,控制電路控制第一控制訊號以將開關電路截止。當控制電路判斷放大器是操作在第二高功率狀態時,控制電路控制第一控制訊號以將開關電路導通。When the control circuit determines that the amplifier is operating in the first high power state, the control circuit controls the first control signal according to the magnitude of the driving current to adjust the degree of conduction between the first end and the second end of the switch circuit. When the control circuit determines that the amplifier is operating in a low power state, the control circuit controls the first control signal to turn off the switch circuit. When the control circuit determines that the amplifier is operating in the second high power state, the control circuit controls the first control signal to turn on the switch circuit.
第1圖是本發明一實施例之放大電路100的示意圖。放大電路100包含開關電路110、放大器120及控制電路130。FIG. 1 is a schematic diagram of an
開關電路110具有第一端、第二端及控制端,開關電路110的第一端可耦接於射頻訊號輸入端IN,而開關電路110的控制端可接收第一控制訊號SIGctrl1。The
放大器120具有輸入端及輸出端,放大器120的輸入端可耦接於開關電路110之第二端,並可接收射頻訊號SIG
RF1,而放大器120的輸出端OUT則可輸出放大後的射頻訊號SIG
RF2。
The
控制電路130可耦接於放大器120,控制電路130可根據放大器120所導通之驅動電流Id產生第一控制訊號SIGctrl1,其中驅動電流Id的大小與射頻訊號SIG
RF1的功率有關。舉例來說,當射頻訊號SIG
RF1的功率越大時,放大器120所導通的驅動電流Id也會越大。
The
在有些實施例中,當控制電路130判斷放大器120是操作在低功率狀態時,表示射頻訊號SIG
RF1的功率並未大到足以造成放大器120的損壞,此時控制電路130可控制第一控制訊號SIGctrl1以將開關電路110導通。
In some embodiments, when the
然而,當控制電路130判斷放大器120是操作在第一高功率狀態時,表示射頻訊號SIG
RF1的功率較大,而有可能足以造成放大器120的損壞,此時控制電路130可根據驅動電流Id的大小控制第一控制訊號SIGctrl1以調節開關電路110的第一端與第二端之間的導通程度。也就是說,在第一高功率狀態時,開關電路110的導通程度會隨著驅動電流Id的大小而改變。舉例來說,當驅動電流Id較大時,表示射頻訊號SIG
RF1的功率較大,此時控制電路130可降低開關電路110的第一端與第二端之間的導通程度,以降低放大器130所接收到之射頻訊號SIG
RF1的功率。如此一來,在射頻訊號SIG
RF1的功率較大時,就可以避免放大器120的輸入端電壓被過度提升,而導致內部電晶體損壞。
However, when the
此外,當控制電路130判斷放大器120是操作在第二高功率狀態時,亦即當射頻訊號SIG
RF1的功率過高時,控制電路130便可控制第一控制訊號SIGctrl1以將開關電路110截止,避免放大器120受到損壞。
In addition, when the
在第1圖中,控制電路130可包含比較器134。控制電路130亦可包含電流源132及/或參考壓降電阻DR1。比較器134具有第一輸入端、第二輸入端及輸出端,比較器134的第一輸入端可耦接於偵測節點DN1,比較器134的第二輸入端可耦接於參考節點RN1以接收參考電壓Vref。偵測節點DN1可設置於放大器120內。參考壓降電阻DR1具有第一端及第二端,參考壓降電阻DR1的第一端可耦接於系統電壓端VDD,而參考壓降電阻DR1的第二端可耦接於參考節點RN1以根據參考電流Iref1產生參考電壓Vref。電流源132可耦接於參考壓降電阻DR1的第二端,並且可以提供參考電流Iref1以使參考壓降電阻DR1產生電壓差。In FIG. 1 , the
比較器134可以根據第一輸入端的電壓與第二輸入端的電壓輸出第一控制訊號SIGctrl1。在有些實施例中,偵測節點DN1的電壓會與驅動電流Id有關,因此若將參考節點RN1設定在適當的電壓值,就可以透過比較偵測節點DN1及參考節點RN1的電壓而得知驅動電流Id的變化,進而輸出對應的第一控制訊號SIGctrl1。The
在第1圖中,放大器120可包含電阻R1及電晶體M1。放大器120亦可包含電感L1。電阻R1具有第一端及第二端,電阻R1的第一端可耦接於系統電壓端VDD,而電阻R1的第二端可耦接於偵測節點DN1。電晶體M1具有第一端、第二端及控制端,電晶體M1的第一端可耦接於偵測節點DN1,而電晶體M1的控制端可耦接於放大器120的輸入端。電感L1具有第一端及第二端,電感L1的第一端可耦接於電晶體M1的第二端,而電感L1的第二端可耦接於系統電壓端VSS。在此情況下,電晶體M1的控制端會接收到射頻訊號SIG
RF1,而當射頻訊號SIG
RF1的功率較大時,電晶體M1將會導通較大的電流,此時電阻R1會產生較大的壓降,使得偵測節點DN1的電壓下降。
In FIG. 1, the
此外,在有些實施例中,放大器120還可包含電感L2,電感L2可耦接於電阻R1與電晶體M1之間。設置於放大器120的電感L1及/或L2可減少射頻訊號SIG
RF1於放大時不期望的洩漏,以維持放大器120的線性度。
In addition, in some embodiments, the
在放大電路100中,開關電路110可包含電晶體M17及M18。電晶體M17具有第一端、第二端及控制端,電晶體M17的第一端可耦接於開關電路110的第一端,而電晶體M17的控制端可耦接至開關電路110的控制端。電晶體M18具有第一端、第二端及控制端,電晶體M18的第一端可耦接於電晶體M17的第二端,而電晶體M18的控制端可耦接至開關電路110的控制端。In the
第2圖是本發明一實施例之放大電路100在不同功率狀態下的節點電壓及控制訊號波形的示意圖。在此實施例中,電晶體M17及M18可以是N型的電晶體。在此情況下,參考節點RN1的電壓可以設定成略小於偵測節點DN1在射頻訊號SIG
RF1為低功率時的電壓,因此在時段T1中,當放大電路100操作在低功率狀態時,比較器134將會輸出高電位的第一控制訊號SIGctrl1以將開關電路110中的電晶體M17及M18導通。而在時段T2中,當放大電路100操作在第一高功率狀態時,偵測節點DN1會略為下降,此時比較器134所輸出的第一控制訊號SIGctrl1會在低電位及高電位之間動態地調整,因此可以動態地調整電晶體M17及M18的導通程度,使得偵測節點DN1及參考節點RN1的電壓能夠趨於相近。舉例來說,在第一高功率狀態時,若射頻訊號SIG
RF1由小至大變化,則開關電路110則會被由大至小地導通。然而,在時段T3中,當放大電路100操作在第二高功率狀態時,亦即當射頻訊號SIG
RF1的功率比在第一高功率狀態下更高時,偵測節點DN1會明顯下降,此時控制電路130已經無法有效地將偵測節點DN1及參考節點RN1的電壓調節至相近的範圍,因此比較器134會輸出低電位的第一控制訊號SIGctrl1,以將開關電路110中的電晶體M17及M18截止。
FIG. 2 is a schematic diagram of node voltages and control signal waveforms of the amplifying
在有些實施例中,開關電路110還可包含電阻R4及R5。電阻R4具有第一端及第二端,電阻R4的第一端可耦接於電晶體M17的第一端,而電阻R4的第二端可耦接於電晶體M17的第二端。電阻R5具有第一端及第二端,電阻R5的第一端可耦接於電晶體M18的第一端,而電阻R5的第二端可耦接於電晶體M18的第二端。電阻R4及R5可以分別用來平衡電晶體M17及M18的汲極-源極電壓。In some embodiments, the
此外,在第1圖的實施例中,放大電路100還可包含開關電路140。開關電路140具有第一端、第二端及控制端,開關電路140的第一端可耦接於開關電路110的第二端,開關電路140的第二端可耦接於系統電壓端VSS,而開關電路140的控制端可接收第一控制訊號SIGctrl1。開關電路140可以在高功率狀態下,提供射頻訊號SIG
RF1的分流(shunt)路徑,因此可以進一步保護放大器120。
In addition, in the embodiment of FIG. 1 , the amplifying
舉例來說,當控制電路130判斷放大器120是操作在低功率狀態時,控制電路130可以控制開關電路140截止。當控制電路130判斷放大器120是操作在第一高功率狀態時,控制電路130也可根據驅動電流Id的大小調節開關電路140的第一端與第二端之間的導通程度,且此導通程度的變化趨勢可與開關電路110的第一端與第二端之間的導通程度的變化趨勢相反。也就是說,在第一高功率狀態時,開關電路140可能會被有限度地導通,以避免高功率的射頻訊號SIG
RF1造成放大器120的損壞。舉例來說,在第一高功率狀態時,若射頻訊號SIG
RF1由小至大變化,則開關電路140則會被由小至大地導通。此外,當控制電路130判斷放大器120是操作在第二高功率狀態時,控制電路130可控制開關電路140導通。在此情況下,即便有射頻訊號SIG
RF1能夠通過開關電路110,也會經由開關電路140所提供的分流路徑而流入系統電壓端VSS,以免對放大器120造成損壞。
For example, when the
在第1圖中,開關電路140可包含電晶體M19及M20。電晶體M19具有第一端及第二端,電晶體M19的第一端可耦接於開關電路140的第一端,而電晶體M19的控制端可耦接至開關電路140的控制端。電晶體M20具有第一端及第二端,電晶體M20的第一端可耦接於電晶體M19的第二端,而電晶體M20的控制端可耦接至開關電路140的控制端。In FIG. 1, the
此外,在有些實施例中,開關電路140還可包含反相器142。反相器142具有輸入端及輸入端,反相器142的輸入端可接收第一控制訊號SIGctrl1,而反相器142的輸出端可以輸出第二控制訊號SIGctrl2。也就是說,開關電路110及開關電路140的控制訊號可以是反相的。雖然在第1圖的實施例中,開關電路140可以包含反相器142,並利用反相器142產生第二控制訊號SIGctrl2,然而本發明並不以此為限。在有些其他實施例中,控制電路130中可另外包含能夠產生第二控制訊號SIGctrl2的電路,在此情況下,開關電路140也可不包含反相器142,而直接接收與第一控制訊號SIGctrl1有關的第二控制訊號SIGctrl2。在第1圖的實施例中,開關電路140可包含反相器142且電晶體M19及M20可為N通道場效電晶體(n-channel FET)。而在有些其他實施例中,開關電路140可省略反相器142且電晶體M19及M20可為P通道場效電晶體(p-channel FET),使電晶體M19及M20的控制端直接接收第一控制訊號SIGctrl1。Additionally, in some embodiments, the
再者,開關電路140還可包含電阻R6及R7。電阻R6具有第一端及第二端,電阻R6的第一端可耦接於電晶體M19的第一端,而電阻R6的第二端可耦接於電晶體M19的第二端。電阻R7具有第一端及第二端,電阻R7的第一端可耦接於電晶體M20的第一端,而電阻R7的第二端可耦接於電晶體M20的第二端。電阻R6及R7可以分別用來平衡電晶體M19及M20的汲極-源極電壓。Furthermore, the
在第1圖的實施例中,放大電路100可以利用開關電路110及140來對放大器120進行保護,然而本發明並不以此為限,在本發明的有些實施例中,放大電路100也可以省略開關電路140而僅利用開關電路110來保護放大器120,或省略開關電路110而僅利用開關電路140來對放大器120進行保護。 在其他實施例中,開關電路110或開關電路140也可只包括一個電晶體,例如開關電路110只包括一個電晶體M17或M18,開關電路140只包括一個電晶體M19或M20。In the embodiment of FIG. 1, the
此外,在有些實施例中,放大電路100中的放大器100也可能根據系統的需求而包含其他的元件,此時為使參考節點RN1可以提供對應參考電壓,控制電路130也可能須隨之調整。第3圖是本發明一實施例之放大電路200的示意圖。放大電路200與放大電路100具有相似的結構並可根據相似原理操作。在第3圖中,放大器220可包含電阻R2、電晶體M2及電晶體M3。放大器220亦可包含電感L3及電感L4。In addition, in some embodiments, the
電阻R2具有第一端及第二端,電阻R2的第一端可耦接於系統電壓端VDD,而電阻R2的第二端可耦接於偵測節點DN1。電感L3具有第一端及第二端,電感L3的第一端可耦接於電阻R2的第二端。電晶體M2具有第一端、第二端及控制端,電晶體M2的第一端可耦接於電感L3的第二端及放大器220的輸出端,而電晶體M2的控制端可耦接於偏壓端Vbias。電晶體M3具有第一端、第二端及控制端,電晶體M3的第一端可耦接於電晶體M2的第二端,而電晶體M3的控制端可耦接於放大器220的輸入端。電感L4具有第一端及第二端,電感L4的第一端可耦接於電晶體M3的第二端,而電感L4的第二端可耦接於系統電壓端VSS。The resistor R2 has a first terminal and a second terminal, the first terminal of the resistor R2 can be coupled to the system voltage terminal VDD, and the second terminal of the resistor R2 can be coupled to the detection node DN1. The inductor L3 has a first terminal and a second terminal, and the first terminal of the inductor L3 can be coupled to the second terminal of the resistor R2. The transistor M2 has a first terminal, a second terminal and a control terminal. The first terminal of the transistor M2 can be coupled to the second terminal of the inductor L3 and the output terminal of the
此外,控制電路230可包含參考壓降電阻DR1、電晶體M4及比較器234。控制電路230亦可包含電流源232。電晶體M4具有第一端、第二端及控制端,電晶體M4的第一端可耦接於參考壓降電阻DR1的第二端,電晶體M4的第二端可耦接於電流源232,而電晶體M4的控制端可耦接於偏壓端Vbias。如此一來,控制電路230就可以在參考節點RN1上提供與放大器220之偵測節點DN1相對應的電壓。In addition, the
再者,在第3圖中,放大電路200還可包含開關電路250及260。開關電路250與開關電路210可具有相似的結構並可根據相同的原理操作。開關電路210具有第一端、第二端及控制端,開關電路210的第一端可耦接於射頻訊號輸入端IN,開關電路210的控制端可接收第一控制訊號SIGctrl1。開關電路250具有第一端、第二端及控制端,開關電路250的第一端可耦接於開關電路210的第二端,開關電路250的第二端可耦接於放大器220的輸入端,而開關電路250的控制端可接收與第一控制訊號SIGctrl1有關的第三控制訊號SIGctrl3。例如,第一控制訊號SIGctrl1可相同於第三控制訊號SIGctrl3。Furthermore, in FIG. 3 , the
開關電路240具有第一端、第二端及控制端,開關電路240的第一端可耦接於開關電路210的第二端,開關電路240的第二端可耦接於系統電壓端VSS,而開關電路240的控制端可接收與第一控制訊號SIGctrl1有關的第二控制訊號SIGctrl2。開關電路260具有第一端、第二端及控制端,開關電路260的第一端可耦接於開關電路250的第二端,開關電路260的第二端可耦接於系統電壓端VSS,而開關電路260的控制端可接收與第一控制訊號SIGctrl1有關的第四控制訊號SIGctrl4。The
在第3圖中,控制電路230可以產生第一控制訊號SIGctrl1並可利用反相器238A產生與第一控制訊號SIGctrl1反相的第二控制訊號SIGctrl2,及利用反相器238B產生與第一控制訊號SIGctrl1反相的第四控制訊號SIGctrl4。因此開關電路210及250可以同步操作,而開關電路240及260亦可同步操作。也就是說,當控制電路230判斷放大器220是操作在低功率狀態時,控制電路230可導通開關電路210及250並截止開關電路240及260。當控制電路230判斷放大器220是操作在第一高功率狀態時,控制電路230可根據驅動電流Id的大小調節開關電路210、240、250及260的導通程度。開關電路210及250可具有相同的導通程度變化趨勢,開關電路240及260可具有相同的導通程度變化趨勢,且開關電路210及240可具有相反的導通程度變化趨勢。當控制電路230判斷放大器220是操作在第二高功率狀態時,控制電路230會截止開關電路210及250並導通開關電路240及260。In FIG. 3, the
然而本發明並不限定開關電路210及250需接收相同的訊號,在有些實施例中,開關電路210及250也可分別接收第一控制訊號SIGctrl1及與第一控制訊號SIGctrl1有關的控制訊號。相似地,在有些實施例中,開關電路240及260也可同樣接收第二控制訊號SIGctrl2,或者在接收第一控制訊號SIGctrl1之後,共用相同的反相器產生第二控制訊號SIGctrl2。However, the present invention does not limit the
第4圖是本發明另一實施例之放大電路300的示意圖,放大電路300與放大電路200具有相似的結構,並可根據相似的原理操作。然而,在放大電路300中,放大器320可包含電晶體M5、電阻R3及電晶體M6。放大器320亦可包含電感L5及電感L6。電感L5具有第一端及第二端,電感L5的第一端可耦接於系統電壓端VDD。電晶體M5具有第一端及第二端,電晶體M5的第一端可耦接於電感L5的第二端,而電晶體M5的控制端可耦接於偏壓端Vbias。電阻R3具有第一端及第二端,電阻R3的第一端可耦接於電晶體M5的第二端,而電阻R3的第二端可耦接於偵測節點DN1。電晶體M6具有第一端、第二端及控制端,電晶體M6的第一端可耦接於電阻R3的第二端,而電晶體M6的控制端可耦接於放大器320的輸入端。電感L6具有第一端及第二端,電感L6的第一端可耦接於電晶體M6的第二端,而電感L6的第二端可耦接於系統電壓端VSS。FIG. 4 is a schematic diagram of an amplifying
也就是說,相較於放大電路200,在放大電路300中,電阻R3可以設置在電晶體M5與電晶體M6之間。在此情況下,控制電路330也可調整電晶體M7與參考壓降電阻DR1的位置,使得參考節點RN1能夠提供與偵測節點DN1相對應的電壓。舉例來說,控制電路330可包含電晶體M7。電晶體M7具有第一端、第二端及控制端,電晶體M7的第一端可耦接於系統電壓端VDD,電晶體M7的第二端可耦接於參考壓降電阻DR1的第一端,而電晶體M7的控制端可耦接於偏壓端Vbias。此外,參考壓降電阻DR1的第二端則可耦接至參考節點RN1及電流源332。That is to say, compared with the amplifying
再者,在放大電路300中,開關電路340可包含反相器342,反相器342可以將第一控制訊號SIGctrl1反相以產生第二控制訊號SIGctrl2。此外,開關電路360也可接收反相器342所產生的第二控制訊號SIGctrl2,以減少所需的元件。Furthermore, in the
在放大電路100、200及300中,為了能夠在偵測節點DN1上提供與驅動電流Id相關的電壓,會分別在放大器120、220及320中設置電阻R1、R2及R3。然而,在有些實施例中,電阻R1、R2及R3所造成的壓降可能會降低放大器120、220及320的線性度。因此,在有些實施例中,放大電路可以將偵測節點設置在放大電路的外部,例如是控制電路中,以避免影響放大器的線性表現。In the
第5圖是本發明另一實施例之放大電路400的示意圖,放大電路400與放大電路100具有相似的結構,並可根據相似的原理操作。舉例來說,放大器420可包含、電晶體M9。放大器420亦可包含電感L7及電感L8。電感L7具有第一端及第二端,電感L7的第一端可耦接於系統電壓端VDD,而電感L7的第二端可耦接於放大器420的輸出端。電晶體M9具有第一端、第二端及控制端,電晶體M9的第一端可耦接於電感L7的第二端或放大器420的輸出端,而電晶體M9的控制端可耦接於放大器420的輸入端。電感L8具有第一端及第二端,電感L8的第一端可耦接於電晶體M9的第二端,而電感L8的第二端可耦接於系統電壓端VSS。FIG. 5 is a schematic diagram of an amplifying
在此情況下,控制電路430可包含參考壓降電阻DR2、參考壓降電阻DR3、電晶體M8及比較器434。控制電路430亦可包含電流源432。In this case, the
參考壓降電阻DR2具有第一端及第二端,參考壓降電阻DR2的第一端可耦接於系統電壓端VDD,而參考壓降電阻DR2的第二端可耦接於偵測節點DN1。電晶體M8具有第一端、第二端及控制端,電晶體M8的第一端可耦接於參考壓降電阻DR2的第二端,電晶體M8的第二端可耦接於系統電壓端VSS,而電晶體M8的控制端可耦接於放大器420的輸入端。如此一來,電晶體M8所產生的電流會與放大器420中電晶體M9所產生的電流同步變化,因此偵測節點DN1上的電壓也會與驅動電流Id有關。The reference voltage drop resistor DR2 has a first end and a second end, the first end of the reference voltage drop resistor DR2 can be coupled to the system voltage terminal VDD, and the second end of the reference voltage drop resistor DR2 can be coupled to the detection node DN1 . The transistor M8 has a first terminal, a second terminal and a control terminal, the first terminal of the transistor M8 can be coupled to the second terminal of the reference voltage drop resistor DR2, and the second terminal of the transistor M8 can be coupled to the system voltage terminal VSS, and the control terminal of the transistor M8 can be coupled to the input terminal of the
參考壓降電阻DR3具有第一端及第二端,參考壓降電阻DR3的第一端可耦接於系統電壓端VDD,而參考壓降電阻DR3的第二端可耦接於參考節點RN1以根據參考電流Iref1產生參考電壓Vref。電流源432可耦接於參考壓降電阻DR3,並可提供參考電流Iref1以使參考壓降電阻DR3產生壓降。The reference voltage drop resistor DR3 has a first end and a second end, the first end of the reference voltage drop resistor DR3 can be coupled to the system voltage terminal VDD, and the second end of the reference voltage drop resistor DR3 can be coupled to the reference node RN1 to The reference voltage Vref is generated according to the reference current Iref1. The
比較器434具有第一輸入端、第二輸入端及輸出端。比較器434的第一輸入端可耦接於偵測節點DN1,比較器434的第二輸入端可耦接於參考節點RN1以接收參考電壓Vref,而比較器434的輸出端可以根據第一輸入端的電壓及第二輸入端的電壓輸出第一控制訊號SIGctrl1以控制開關電路210、340、250及360。The
在放大電路400中,由於控制電路430可以透過與電晶體M8及參考壓降電阻DR2在偵測節點DN1上產生與驅動電流Id有關的電壓,因此在放大器420中亦可省略壓降電阻,而可以避免影響放大器420的線性度。此外,在有些實施例中,由於電晶體M8主要是為了能與電晶體M9同步操作,以便在參考壓降電阻DR2上產生與驅動電流Id有關的偵測電壓,因此電晶體M8的尺寸可小於電晶體M9的尺寸,進而減少控制電路430所需的電路面積。在有些實施例中,電晶體M9的通道寬長比可例如但不限於為電晶體M8的通道寬長比的八倍。In the
第6圖是本發明另一實施例之放大電路500的示意圖,放大電路500與放大電路200具有相似的結構,並可根據相似的原理操作。在第6圖中,放大器520可包含電晶體M10及電晶體M11。放大器520亦可包含電感L9及電感L10。電感L9具有第一端及第二端,電感L9的第一端可耦接於系統電壓端VDD。電晶體M10具有第一端、第二端及控制端,電晶體M10的第一端可耦接於電感L9的第二端及放大器520的輸出端,而電晶體M10的控制端可耦接於偏壓端Vbias。電晶體M11具有第一端、第二端及控制端,電晶體M11的第一端可耦接於電晶體M10的第二端,而電晶體M11的控制端可耦接於放大器520的輸入端。電感L10具有第一端及第二端,電感L10的第一端可耦接於電晶體M11的第二端,而電感L10的第二端可耦接於系統電壓端VSS。FIG. 6 is a schematic diagram of an amplifying
在此情況下,控制電路530可包含參考壓降電阻DR2、參考壓降電阻DR3、電晶體M8、比較器534、電晶體M12及電晶體M13。控制電路530亦可包含電流源532。電晶體M12具有第一端、第二端及控制端,電晶體M12的第一端可耦接於參考壓降電阻DR2的第二端,電晶體M12的第二端可耦接於電晶體M8的第一端,而電晶體M12的控制端可耦接於偏壓端Vbias。如此一來,電晶體M8及M12所產生的電流會與放大器520中電晶體M11及M10所產生的電流同步變化,因此偵測節點DN1上的電壓也會與驅動電流Id有關。In this case, the
電晶體M13具有第一端、第二端及控制端,電晶體M13的第一端可耦接於參考壓降電阻DR3的第二端,電晶體M13的第二端可耦接於電流源532,而電晶體M13的控制端可耦接於偏壓端Vbias。The transistor M13 has a first terminal, a second terminal and a control terminal, the first terminal of the transistor M13 can be coupled to the second terminal of the reference voltage drop resistor DR3, and the second terminal of the transistor M13 can be coupled to the
由於在放大電路500中,由於控制電路530可以透過與電晶體M8、M12及參考壓降電阻DR2在偵測節點DN1上產生與驅動電流Id有關的電壓,因此在放大器520中亦可省略壓降電阻,而可以避免影響放大器520的線性度。In the
在控制電路530中,偵測節點DN1是設置在電晶體M12及參考壓降電阻DR2之間,而參考節點RN1是設置在電晶體M13及參考壓降電阻DR3之間。然而,在有些實施例中,偵測節點DN1及參考節點RN1也可以設置在其他位置。In the
第7圖是本發明另一實施例之放大電路600的示意圖,放大電路600與放大電路500具有相似的結構,並可根據相似的原理操作。在第7圖中,控制電路630可包含參考壓降電阻DR2、參考壓降電阻DR3、電晶體M8、比較器634、電晶體M14及電晶體M15。控制電路630亦可包含電流源632。FIG. 7 is a schematic diagram of an amplifying
電晶體M14具有第一端、第二端及控制端,電晶體M14的第一端可耦接於系統電壓端VDD,電晶體M14的第二端可耦接於參考壓降電阻DR2的第一端,而電晶體M15的控制端可耦接於偏壓端Vbias。如此一來,電晶體M8及M14所產生的電流會與放大器520中電晶體M11及M10所產生的電流同步變化,因此偵測節點DN1上的電壓也會與驅動電流Id有關。The transistor M14 has a first terminal, a second terminal and a control terminal, the first terminal of the transistor M14 can be coupled to the system voltage terminal VDD, and the second terminal of the transistor M14 can be coupled to the first terminal of the reference voltage drop resistor DR2 terminal, and the control terminal of the transistor M15 can be coupled to the bias terminal Vbias. In this way, the currents generated by the transistors M8 and M14 change synchronously with the currents generated by the transistors M11 and M10 in the
電晶體M15具有第一端、第二端及控制端,電晶體M15的第一端可耦接於系統電壓端VDD,電晶體M14的第二端可耦接於參考壓降電阻DR3的第一端,而電晶體M15的控制端可耦接於偏壓端Vbias。此外,在第7圖中,偵測節點DN1可以設置在參考壓降電阻DR2及電晶體M8之間,而參考節點RN1可以設置在參考壓降電阻DR3及電流源632之間。The transistor M15 has a first terminal, a second terminal and a control terminal, the first terminal of the transistor M15 can be coupled to the system voltage terminal VDD, and the second terminal of the transistor M14 can be coupled to the first terminal of the reference voltage drop resistor DR3 terminal, and the control terminal of the transistor M15 can be coupled to the bias terminal Vbias. In addition, in FIG. 7 , the detection node DN1 can be set between the reference voltage drop resistor DR2 and the transistor M8 , and the reference node RN1 can be set between the reference voltage drop resistor DR3 and the
在放大電路100至600中,控制電路130至630可利用電流源132至632在參考壓降電阻DR1或DR3上產生壓降以在參考節點RN1上提供對應的參考電壓Vref,然而在有些實施例中,電流源132至632也可利用分壓電阻來替代。In the
第8圖是本發明另一實施例之放大電路700的示意圖,放大電路700與放大電路100具有相似的結構,並可根據相似的原理操作。在第8圖中,控制電路730可包含分壓電阻VR1、分壓電阻VR2及比較器734。分壓電阻VR1具有第一端及第二端,分壓電阻VR1的第一端可耦接於系統電壓端VDD,而分壓電阻VR1的第二端可耦接於參考節點RN1。分壓電阻VR2具有第一端及第二端,分壓電阻VR2的第一端可耦接於參考節點RN1以提供參考電壓Vref,而分壓電阻VR2的第二端可耦接於系統電壓端VSS。FIG. 8 is a schematic diagram of an amplifying
在此情況下,透過選擇具有適當阻值的分壓電阻VR1及VR2,就可以在參考節點RN1上提供所需的參考電壓Vref,使得比較器734能夠對應地輸出第一控制訊號SIGctrl1。In this case, by selecting the voltage dividing resistors VR1 and VR2 with appropriate resistance values, the required reference voltage Vref can be provided on the reference node RN1, so that the
綜上所述,本發明的實施例所提供之放大電路可以根據放大器所產生的驅動電流大小控制設置在放大器輸入端的開關電路,以免放大器因為操作在過高的功率狀態下而受損。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 To sum up, the amplifier circuit provided by the embodiment of the present invention can control the switch circuit disposed at the input end of the amplifier according to the driving current generated by the amplifier, so as to prevent the amplifier from being damaged due to operation in an excessively high power state. The above descriptions are only preferred embodiments of the present invention, and all equivalent changes and modifications made according to the scope of the patent application of the present invention shall fall within the scope of the present invention.
100、200、300、400、500、600、700: 放大電路
110、140、210、240、250、260、340、360: 開關電路
120、220、320、420、520: 放大器
130、230、330、430、530、630、730: 控制電路
132、232、332、432、532、632 電流源
134、234、334、434、534、634、734: 比較器
DR1、DR2、DR3: 參考壓降電阻
M1至M19: 電晶體
R1至R7: 電阻
L1至L12: 電感
RN1: 參考節點
DN1: 偵測節點
VDD、VSS: 系統電壓端
SIG
RF1、SIG
RF2: 射頻訊號
Id: 驅動電流
Iref1、Iref2: 參考電流
Vref: 參考電壓
IN: 訊號輸入端
OUT: 輸出端
SIGctrl1、SIGctrl2、SIGctrl3、SIGctrl4: 控制訊號
142、238A、238B、342: 反相器
Vbias: 偏壓端
VR1、VR2: 分壓電阻
T1、T2、T3: 時段
100, 200, 300, 400, 500, 600, 700:
第1圖是本發明一實施例之放大電路的示意圖。 第2圖是第1圖之放大電路在不同功率狀態下的節點電壓及控制訊號波形的示意圖。 第3圖是本發明另一實施例之放大電路的示意圖。 第4圖是本發明另一實施例之放大電路的示意圖。 第5圖是本發明另一實施例之放大電路的示意圖。 第6圖是本發明另一實施例之放大電路的示意圖。 第7圖是本發明另一實施例之放大電路的示意圖。 第8圖是本發明另一實施例之放大電路的示意圖。 FIG. 1 is a schematic diagram of an amplifier circuit according to an embodiment of the present invention. FIG. 2 is a schematic diagram of node voltages and control signal waveforms of the amplifier circuit of FIG. 1 under different power states. FIG. 3 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention. FIG. 4 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention. FIG. 5 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention. FIG. 6 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention. FIG. 7 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention. FIG. 8 is a schematic diagram of an amplifying circuit according to another embodiment of the present invention.
400: 放大電路
210、250、340、360: 開關電路
420: 放大器
430: 控制電路
432: 電流源
434: 比較器
M9、M8: 電晶體
L7、L8: 電感
RN1: 參考節點
DN1: 偵測節點
VDD、VSS: 系統電壓端
SIG
RF1: 射頻訊號
Id: 驅動電流
Iref1: 參考電流
Vref: 參考電壓
IN: 訊號輸入端
OUT: 輸出端
SIGctrl1、SIGctrl2: 控制訊號
342: 反相器
DR2、DR3: 參考壓降電阻
400:
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110105878A TWI770828B (en) | 2020-10-14 | 2020-10-14 | Amplification circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110105878A TWI770828B (en) | 2020-10-14 | 2020-10-14 | Amplification circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202215775A TW202215775A (en) | 2022-04-16 |
TWI770828B true TWI770828B (en) | 2022-07-11 |
Family
ID=82197261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110105878A TWI770828B (en) | 2020-10-14 | 2020-10-14 | Amplification circuit |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI770828B (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188277B1 (en) * | 1998-08-19 | 2001-02-13 | Harris Corporation | Power amplifier having monitoring and circuit protection |
TW201044773A (en) * | 2009-06-02 | 2010-12-16 | Richwave Technology Corp | Power amplifier integrated circuit with compensation mechanism for temperature and output power |
WO2013097361A1 (en) * | 2011-12-30 | 2013-07-04 | 中兴通讯股份有限公司 | Protection circuit and method for power amplifier transistor and power amplifier transistor |
US20140240884A1 (en) * | 2013-02-25 | 2014-08-28 | Advanced Power Electronics Corp. | Over current protection circuit |
US20140285262A1 (en) * | 2013-03-19 | 2014-09-25 | Fujitsu Limited | Control device of power amplifier and method of controlling power amplifier |
US20190007002A1 (en) * | 2016-03-25 | 2019-01-03 | Skyworks Solutions, Inc. | Apparatus and methods for overload protection of low noise amplifiers |
-
2020
- 2020-10-14 TW TW110105878A patent/TWI770828B/en active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6188277B1 (en) * | 1998-08-19 | 2001-02-13 | Harris Corporation | Power amplifier having monitoring and circuit protection |
TW201044773A (en) * | 2009-06-02 | 2010-12-16 | Richwave Technology Corp | Power amplifier integrated circuit with compensation mechanism for temperature and output power |
WO2013097361A1 (en) * | 2011-12-30 | 2013-07-04 | 中兴通讯股份有限公司 | Protection circuit and method for power amplifier transistor and power amplifier transistor |
US20140240884A1 (en) * | 2013-02-25 | 2014-08-28 | Advanced Power Electronics Corp. | Over current protection circuit |
US20140285262A1 (en) * | 2013-03-19 | 2014-09-25 | Fujitsu Limited | Control device of power amplifier and method of controlling power amplifier |
US20190007002A1 (en) * | 2016-03-25 | 2019-01-03 | Skyworks Solutions, Inc. | Apparatus and methods for overload protection of low noise amplifiers |
Also Published As
Publication number | Publication date |
---|---|
TW202215775A (en) | 2022-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9203368B2 (en) | Power amplifier | |
US8149055B2 (en) | Semiconductor integrated circuit device | |
US20030122622A1 (en) | Low power variable gain amplifier | |
TWI635701B (en) | Bias circuit and power amplifier circuit | |
US11290060B2 (en) | Bias circuit | |
US7525359B2 (en) | Duty cycle correction amplification circuit | |
US8665023B2 (en) | Class-AB/B amplifier with quiescent control circuit | |
US20180167035A1 (en) | Bias circuit | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
US7579878B2 (en) | High gain, high speed comparator operable at low current | |
KR20080049613A (en) | Gain variable amplification circuit | |
US8031002B2 (en) | Buffer amplifier | |
US7456692B2 (en) | Gain variable amplifier | |
TWI770828B (en) | Amplification circuit | |
TWI724980B (en) | Amplification circuit | |
JP4571145B2 (en) | Transconductance circuit | |
JP2015019328A (en) | Amplification circuit | |
US7265621B1 (en) | Fully differential operational amplifier with fast settling time | |
JP2007214748A (en) | Broadband amplifier circuit | |
US20230030235A1 (en) | Amplifier unit | |
JPWO2003028210A1 (en) | Low power variable gain amplifier | |
KR102695524B1 (en) | Power amplifier | |
KR100801563B1 (en) | Variable gain amplifier | |
KR100430344B1 (en) | Bias circuit | |
JPH04212508A (en) | Cmos amplifier circuit |