TWI770704B - Polarity compensation device and method - Google Patents
Polarity compensation device and method Download PDFInfo
- Publication number
- TWI770704B TWI770704B TW109142748A TW109142748A TWI770704B TW I770704 B TWI770704 B TW I770704B TW 109142748 A TW109142748 A TW 109142748A TW 109142748 A TW109142748 A TW 109142748A TW I770704 B TWI770704 B TW I770704B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel data
- sub
- polarity
- calculation circuit
- circuit
- Prior art date
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本發明是有關於一種顯示裝置,且特別是有關於一種極性補償裝置與方法。The present invention relates to a display device, and more particularly, to a polarity compensation device and method.
為了避免液晶(liquid crystal)分子的特性被破壞,源極驅動器會以極性反轉方式去驅動顯示面板。在充電時間很短的情況下,顯示面板可能會發生線殘像(line sticking)。舉例來說,當大尺寸且高解析度的顯示面板顯示棋盤格的測試圖樣時,在黑方塊與白方塊之間的交接處可能會出現線殘像。線殘像的原因之一是,顯示面板的子像素電路在正極性中的充電能力較弱,而所述子像素電路在負極性中的充電能力較強。當然,子像素電路在正極性中的充電能力較強,而所述子像素電路在負極性中的充電能力較弱,這樣的情況亦可能會出現線殘像。In order to prevent the properties of liquid crystal molecules from being destroyed, the source driver drives the display panel in a polarity inversion manner. In the case of a short charging time, the display panel may experience line sticking. For example, when a large-sized and high-resolution display panel displays a checkerboard test pattern, a line afterimage may appear at the intersection between the black squares and the white squares. One of the reasons for the line afterimage is that the sub-pixel circuit of the display panel has a weak charging capability in a positive polarity, while the sub-pixel circuit has a strong charging capability in a negative polarity. Of course, the charging capability of the sub-pixel circuit in the positive polarity is relatively strong, while the charging capability of the sub-pixel circuit in the negative polarity is relatively weak, and in such a case, a line afterimage may also occur.
圖1是習知的一種顯示面板100的子像素電路SPU的電路方塊(circuit block)示意圖。圖1所示顯示面板100包括多條資料線(或稱源極線,例如圖1所示資料線SL)、多條掃描線(或稱閘極線,例如圖1所示掃描線GL)以及多個子像素電路(例如圖1所示子像素電路SPU)。子像素電路SPU包括薄膜電晶體(thin film transistor,TFT)SW1以及其他元件(未繪示)。當掃描線GL導通(turn on)了薄膜電晶體SW1時,資料線SL的驅動電壓可以通過薄膜電晶體SW1而充電至子像素電路SPU中。FIG. 1 is a schematic diagram of a circuit block of a sub-pixel circuit SPU of a
然而,薄膜電晶體SW1在正極性中的閘源極(Vgs)電壓可能不同於薄膜電晶體SW1在負極性中的閘源極電壓。所述正極性是指,資料線SL的驅動電壓Vs大於共同電壓Vcom。所述負極性是指,資料線SL的驅動電壓Vs小於共同電壓Vcom。在此假設共同電壓Vcom為10伏特,表示「灰階255」的驅動電壓在正極性與負極性中分別為18伏特與2伏特。另假設當掃描線GL被掃描時,掃描線GL的掃描電壓Vg為28伏特。因此,薄膜電晶體SW1在正極性中的閘源極電壓為Vg-Vs = 28-18 = 10伏特,而薄膜電晶體SW1在負極性中的閘源極電壓為Vg-Vs = 28-2 = 26伏特。一般而言,電晶體的閘源極電壓越大,則流經這個電晶體的電流越大。顯而易見地,子像素電路SPU在正極性中的充電能力較弱,而子像素電路SPU在負極性中的充電能力較強。在正極性中的充電能力與在負極性中的充電能力不匹配,這樣的情況可能會導致線殘像的發生。However, the gate-to-source (Vgs) voltage of TFT SW1 in positive polarity may be different from the gate-to-source voltage of TFT SW1 in negative polarity. The positive polarity means that the driving voltage Vs of the data line SL is greater than the common voltage Vcom. The negative polarity means that the driving voltage Vs of the data line SL is lower than the common voltage Vcom. Here, it is assumed that the common voltage Vcom is 10 volts, which means that the driving voltage of the “gray scale 255” is 18 volts and 2 volts in the positive and negative polarities, respectively. It is also assumed that the scan voltage Vg of the scan line GL is 28 volts when the scan line GL is scanned. Therefore, the gate-source voltage of TFT SW1 in positive polarity is Vg-Vs = 28-18 = 10 volts, and the gate-source voltage of TFT SW1 in negative polarity is Vg-Vs = 28-2 = 26 volts. In general, the greater the gate-source voltage of a transistor, the greater the current flowing through this transistor. Obviously, the charging capability of the sub-pixel circuit SPU is weaker in positive polarity, while the charging capability of the sub-pixel circuit SPU is stronger in negative polarity. The charging capability in the positive polarity does not match the charging capability in the negative polarity, and such a situation may lead to the occurrence of line afterimages.
須注意的是,「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容(或全部內容)可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容,不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。It should be noted that the content of the "prior art" paragraph is used to help understand the present invention. Some (or all) of the content (or all of the content) disclosed in the "prior art" paragraph may not be known by those of ordinary skill in the art. The content disclosed in the "Prior Art" paragraph does not mean that the content has been known to those with ordinary knowledge in the technical field before the application of the present invention.
本發明提供一種極性補償裝置與極性補償方法,以盡可能地排除線殘像。The present invention provides a polarity compensation device and a polarity compensation method to eliminate line afterimages as much as possible.
在本發明的一實施例中,上述的極性補償裝置包括變化計算電路以及補償計算電路。變化計算電路被配置為計算在相同幀期間中目前子像素資料與先前子像素資料的差異值,其中目前子像素資料與先前子像素資料屬於顯示面板的一個相同資料線。補償計算電路耦接至變化計算電路,以接收差異值。補償計算電路被配置為將差異值轉換為函數值。補償計算電路依據所述相同幀期間所對應的極性來決定使目前子像素資料增加或減少函數值,以產生經補償子像素資料。In an embodiment of the present invention, the above-mentioned polarity compensation device includes a change calculation circuit and a compensation calculation circuit. The variation calculation circuit is configured to calculate the difference between the current sub-pixel data and the previous sub-pixel data in the same frame period, wherein the current sub-pixel data and the previous sub-pixel data belong to a same data line of the display panel. The compensation calculation circuit is coupled to the variation calculation circuit to receive the difference value. The compensation calculation circuit is configured to convert the difference value into a function value. The compensation calculation circuit determines to increase or decrease the function value of the current sub-pixel data according to the polarity corresponding to the same frame period to generate compensated sub-pixel data.
在本發明的一實施例中,上述的一種極性補償方法包括:由變化計算電路計算在相同幀期間中目前子像素資料與先前子像素資料的差異值,其中目前子像素資料與先前子像素資料屬於顯示面板的一個相同資料線;由補償計算電路將差異值轉換為函數值;以及由補償計算電路依據所述相同幀期間所對應的極性來決定使目前子像素資料增加或減少函數值,以產生經補償子像素資料。In an embodiment of the present invention, the above-mentioned polarity compensation method includes: calculating a difference value between the current sub-pixel data and the previous sub-pixel data in the same frame period, wherein the current sub-pixel data and the previous sub-pixel data are calculated by the variation calculation circuit. A same data line belonging to the display panel; the difference value is converted into a function value by the compensation calculation circuit; and the current sub-pixel data is determined by the compensation calculation circuit to increase or decrease the function value according to the polarity corresponding to the same frame period, so as to Compensated sub-pixel data is generated.
基於上述,本發明諸實施例所述極性補償裝置與極性補償方法可以計算同一條資料線的目前子像素資料與先前子像素資料的差異值。依照差異值與極性,補償計算電路可以增加或減少目前子像素資料,以產生經補償子像素資料。因此,所述極性補償裝置可以盡可能地排除線殘像。Based on the above, the polarity compensation device and the polarity compensation method according to the embodiments of the present invention can calculate the difference value between the current sub-pixel data and the previous sub-pixel data of the same data line. According to the difference value and polarity, the compensation calculation circuit can increase or decrease the current sub-pixel data to generate compensated sub-pixel data. Therefore, the polarity compensation device can eliminate line afterimages as much as possible.
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。In order to make the above-mentioned features and advantages of the present invention more obvious and easy to understand, the following embodiments are given and described in detail with the accompanying drawings as follows.
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言,若文中描述第一裝置耦接(或連接)於第二裝置,則應該被解釋成該第一裝置可以直接連接於該第二裝置,或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文(包括申請專利範圍)中提及的「第一」、「第二」等用語是用以命名元件(element)的名稱,或區別不同實施例或範圍,而並非用來限制元件數量的上限或下限,亦非用來限制元件的次序。另外,凡可能之處,在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。The term "coupled (or connected)" as used throughout this specification (including the scope of the application) may refer to any direct or indirect means of connection. For example, if it is described in the text that a first device is coupled (or connected) to a second device, it should be interpreted that the first device can be directly connected to the second device, or the first device can be connected to the second device through another device or some other device. indirectly connected to the second device by a connecting means. Terms such as "first" and "second" mentioned in the full text of the description (including the scope of the patent application) in this case are used to designate the names of elements or to distinguish different embodiments or scopes, rather than to limit the number of elements The upper or lower limit of , nor is it intended to limit the order of the elements. Also, where possible, elements/components/steps using the same reference numerals in the drawings and embodiments represent the same or similar parts. Elements/components/steps that use the same reference numerals or use the same terminology in different embodiments may refer to relative descriptions of each other.
圖2是依照本發明的一實施例的一種顯示裝置的電路方塊(circuit block)示意圖。圖2所示顯示裝置包括前級處理電路10、極性補償裝置300以及後級處理電路20。依照設計需求,前級處理電路10、極性補償裝置300以及後級處理電路20可以被整合於時序控制器(timing controller)中。前級處理電路10可以處理子像素資料Din,以產生目前子像素資料Cur1給極性補償裝置300。舉例來說,前級處理電路10可以對子像素資料Din進行缺陷消除(De-Mura)、線過驅動(over driving,OD)以及/或是其他影像處理。FIG. 2 is a schematic diagram of a circuit block of a display device according to an embodiment of the present invention. The display device shown in FIG. 2 includes a
極性補償裝置300耦接至前級處理電路10,以接收目前子像素資料Cur1。極性補償裝置300可以計算同一條資料線的目前子像素資料Cur1與先前子像素資料的差異值。依照差異值與極性,極性補償裝置300可以增加或減少目前子像素資料Cur1,以產生經補償子像素資料Cur2。極性補償裝置300可以盡可能地排除線殘像。The
後級處理電路20耦接至極性補償裝置300,以接收經補償子像素資料Cur2。後級處理電路20可以處理經補償子像素資料Cur2,以產生子像素資料Dout給源極驅動器(未繪示)。舉例來說,後級處理電路20可以對經補償子像素資料Cur2進行動態伽瑪控制(dynamic gamma control,DGC)、過驅動(OD)、抖動(dithering)處理以及/或是其他影像處理。The
圖3是依照本發明的一實施例說明圖2所示極性補償裝置300的電路方塊示意圖。於圖3所示實施例中,極性補償裝置300包括緩衝器310、變化計算電路320以及補償計算電路330。在一個相同幀期間中,緩衝器310可以暫存目前子像素資料Cur1以及提供先前子像素資料Pre給變化計算電路320。其中,目前子像素資料Cur1與先前子像素資料Pre是屬於顯示面板(未繪示)的一條相同資料線。FIG. 3 is a circuit block diagram illustrating the
圖4是依照本發明的一實施例的一種極性補償方法的流程示意圖。請參照圖3與圖4。於步驟S410中,變化計算電路320可以計算在一個相同幀期間中目前子像素資料Cur1與先前子像素資料Pre的差異值DV。舉例來說,差異值DV可以是|Cur1-Pre|。補償計算電路330耦接至變化計算電路320,以接收差異值DV。於步驟S420中,補償計算電路330可以將差異值DV轉換為函數值FV。舉例來說,在一些實施例中,補償計算電路330可以用差異值DV去查找依照設計需求來設定的一個或多個查找表(lookup table),以便獲得函數值FV。在另一些實施例中,補償計算電路330可以將差異值DV代入依照設計需求來定義的一個或多個等式,以便計算出函數值FV。FIG. 4 is a schematic flowchart of a polarity compensation method according to an embodiment of the present invention. Please refer to FIG. 3 and FIG. 4 . In step S410, the
舉例來說,在一些實施例中,補償計算電路330於步驟S420中可以使用下述等式1,以將差異值DV轉換為函數值FV。於等式1中,差異值DV可以是Cur1-Pre,以及GLmax表示灰階解析度。若以「8位元子像素資料」作為範例,則灰階解析度GLmax為2
8=256。
FV = |DV|*|DV|/GLmax 等式1
For example, in some embodiments, the
在另一些實施例中,補償計算電路330於步驟S420中可以使用下述等式2,以將差異值DV轉換為函數值FV。於等式2中,差異值DV可以是Cur1-Pre,GLmax表示灰階解析度,以及W表示權重值。權重值W可以是依照設計需求所決定的一個固定常數。或者,權重值W可以是依照設計需求所決定的一個動態值。舉例來說,補償計算電路330可以比較目前子像素資料Cur1與先前子像素資料Pre而獲得變化關係。所述變化關係包括「目前子像素資料Cur1大於先前子像素資料Pre」或是「目前子像素資料Cur1小於先前子像素資料Pre」。補償計算電路330可以獲知目前幀期間所對應的極性POL。補償計算電路330可以依據極性POL與所述變化關係而動態調整權重值W。
FV = (|DV|*|DV|/GLmax)*W 等式2
In other embodiments, the
在又一些實施例中,補償計算電路330於步驟S420中可以使用下述等式3,以將差異值DV轉換為函數值FV。於等式3中,差異值DV可以是Cur1-Pre,GLmax表示灰階解析度,以及W表示權重值。於等式3中的查找值LT可以是,依差異值DV而從查找表取得的一個查找值。
FV = (|DV|*|LT|/GLmax)*W 等式3
In still other embodiments, the
所述查找表可以依照設計需求來定義。舉例來說,在一些實施例中,於等式3中的查找值LT可以是,依差異值DV而從下述表1取得的一個查找值。
表1:查找表的一個範例
於步驟S430中,依據所述相同幀期間所對應的極性,補償計算電路330可以決定使目前子像素資料Cur1增加或減少函數值FV,以產生經補償子像素資料Cur2。舉例來說,對於一些顯示面板而言,薄膜電晶體(thin film transistor,TFT)在正極性中的閘源極(Vgs)電壓可能小於薄膜電晶體在負極性中的閘源極電壓。一般而言,電晶體的閘源極電壓越大,則流經這個電晶體的電流越大(充電能力較強)。因此,在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1增加函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 + FV)。在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1減少函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 - FV)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1減少函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 - FV)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1增加函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 + FV)。In step S430 , according to the polarity corresponding to the same frame period, the
對於另一些顯示面板而言,薄膜電晶體(TFT)在正極性中的閘源極(Vgs)電壓可能大於薄膜電晶體在負極性中的閘源極電壓。因此,在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1減少函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 - FV)。在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1增加函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 + FV)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1增加函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 + FV)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,補償計算電路330可以使目前子像素資料Cur1減少函數值FV,以產生經補償子像素資料Cur2(亦即Cur2 = Cur1 - FV)。For other display panels, the gate-to-source (Vgs) voltage of the thin-film transistor (TFT) in positive polarity may be greater than the gate-to-source voltage of the TFT in negative polarity. Therefore, when the polarity POL is expressed as "positive polarity", when the current sub-pixel data Cur1 is greater than (or equal to) the previous sub-pixel data Pre, the
圖5是依照本發明的一實施例說明圖3所示補償計算電路330的電路方塊示意圖。在圖5所示實施例中,補償計算電路330包括函數計算電路331、減法電路332、加法電路333、選擇電路334以及判斷電路335。函數計算電路331耦接至變化計算電路320,以接收差異值DV。函數計算電路331可以將差異值DV轉換為函數值FV。舉例來說,在一些實施例中,函數計算電路331可以用差異值DV去查照依照設計需求來設定的一個或多個查找表,以便獲得函數值FV。在另一些實施例中,函數計算電路331可以將差異值DV代入依照設計需求來定義的一個或多個等式(例如上述等式1、等式2或等式3),以便計算出函數值FV。FIG. 5 is a circuit block diagram illustrating the
減法電路332與加法電路333耦接至函數計算電路331,以接收函數值FV。減法電路332可以將目前子像素資料Cur1減以函數值FV,以產生減法結果Cur1-FV。加法電路333耦接至函數計算電路331,以接收函數值FV。加法電路333可以將目前子像素資料Cur1加以函數值FV,以產生加法結果Cur1+FV。選擇電路334耦接至減法電路332與加法電路333。選擇電路334可以動態選擇減法結果Cur1-FV與加法結果Cur1+FV其中一者作為經補償子像素資料Cur2。The
判斷電路335可以控制選擇電路334。判斷電路335還可已比較目前子像素資料Cur1與先前子像素資料Pre,以及檢查目前幀期間所對應的極性POL。對於一些顯示面板而言,薄膜電晶體(TFT)在正極性中的閘源極(Vgs)電壓可能小於薄膜電晶體在負極性中的閘源極電壓。因此,在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇加法結果Cur1+FV作為經補償子像素資料Cur2。在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇減法結果Cur1-FV作為經補償子像素資料Cur2。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇減法結果Cur1-FV作為經補償子像素資料Cur2。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇加法結果Cur1+FV作為經補償子像素資料Cur2。The
對於另一些顯示面板而言,薄膜電晶體(TFT)在正極性中的閘源極(Vgs)電壓可能大於薄膜電晶體在負極性中的閘源極電壓。因此,在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇減法結果Cur1-FV作為經補償子像素資料Cur2。在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇加法結果Cur1+FV作為經補償子像素資料Cur2。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇加法結果Cur1+FV作為經補償子像素資料Cur2。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,判斷電路335可以控制選擇電路334去選擇減法結果Cur1-FV作為經補償子像素資料Cur2。For other display panels, the gate-to-source (Vgs) voltage of the thin-film transistor (TFT) in positive polarity may be greater than the gate-to-source voltage of the TFT in negative polarity. Therefore, in the case where the polarity POL is expressed as "positive polarity", when the current sub-pixel data Cur1 is greater than (or equal to) the previous sub-pixel data Pre, the
圖6是依照本發明的一實施例說明圖5所示函數計算電路331的電路方塊示意圖。在圖6所示實施例中,函數計算電路331包括乘法電路610以及除法電路620。乘法電路610耦接至變化計算電路320,以接收差異值DV。乘法電路610可以將差異值DV乘以差異值DV,以產生乘法結果611。除法電路620耦接至乘法電路610,以接收乘法結果611。除法電路620可以將乘法結果611除以灰階解析度GLmax,以產生函數值FV。FIG. 6 is a circuit block diagram illustrating the
圖7是依照本發明的另一實施例說明圖5所示函數計算電路331的電路方塊示意圖。在圖7所示實施例中,函數計算電路331包括乘法電路710、除法電路720以及乘法電路730。乘法電路710耦接至變化計算電路320,以接收差異值DV。乘法電路710可以將差異值DV乘以差異值DV,以產生乘法結果711。除法電路720耦接至乘法電路710,以接收乘法結果711。除法電路720可以將乘法結果711除以灰階解析度GLmax,以產生除法結果721。乘法電路730耦接至除法電路720,以接收除法結果721。乘法電路730可以將除法結果721乘以權重值W,以產生函數值FV。FIG. 7 is a circuit block diagram illustrating the
權重值W可以由判斷電路335所提供。判斷電路335可以比較目前子像素資料Cur1與先前子像素資料Pre而獲得變化關係。所述變化關係包括「目前子像素資料Cur1大於先前子像素資料Pre」或是「目前子像素資料Cur1小於先前子像素資料Pre」。判斷電路335可以獲知目前幀期間所對應的極性POL。判斷電路335可以依據極性POL與所述變化關係而動態調整權重值W。舉例來說,在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,權重值W可以被設定為W(P+L2H)。在極性POL表示為「正極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,權重值W可以被設定為W(P+H2L)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1大於(或等於)先前子像素資料Pre時,權重值W可以被設定為W(P-L2H)。在極性POL表示為「負極性」的情況下,當目前子像素資料Cur1小於先前子像素資料Pre時,權重值W可以被設定為W(P-H2L)。所述權重值W(P+L2H)、W(P+H2L)、W(P-L2H)與W(P-H2L)可以依照設計需求來決定。舉例來說,所述權重值W(P+L2H)、W(P+H2L)、W(P-L2H)與W(P-H2L)的任何一個可以被定為0至2的一個實數。The weight value W may be provided by the
在一些實施例中,權重值W的調整亦可以相關於面板特性。舉例來說,對於一些顯示面板而言,薄膜電晶體在正極性中的閘源極(Vgs)電壓可能小於薄膜電晶體在負極性中的閘源極電壓。因此,所述權重值W(P+L2H)與W(P-L2H)的關係可以是「W(P+L2H) < W(P-L2H)」,以及所述權重值W(P+H2L)與W(P-H2L)的關係可以是「W(P+H2L) < W(P-H2L)」。例如,權重值W(P+L2H)可以是0.1,而權重值W(P-L2H) 可以是0.15。再舉例來說,對於另一些顯示面板而言,薄膜電晶體在正極性中的閘源極(Vgs)電壓可能大於薄膜電晶體在負極性中的閘源極電壓。因此,所述權重值W(P+L2H) 與W(P-L2H)的關係可以是「W(P+L2H) > W(P-L2H)」,以及所述權重值W(P+H2L)與W(P-H2L)的關係可以是「W(P+H2L) > W(P-H2L)」。In some embodiments, the adjustment of the weight value W may also be related to panel characteristics. For example, for some display panels, the gate-to-source (Vgs) voltage of the TFT in positive polarity may be smaller than the gate-to-source voltage of the TFT in negative polarity. Therefore, the relationship between the weight value W(P+L2H) and W(P-L2H) can be "W(P+L2H) < W(P-L2H)", and the weight value W(P+H2L) The relationship with W(P-H2L) may be "W(P+H2L) < W(P-H2L)". For example, the weight value W(P+L2H) may be 0.1, and the weight value W(P-L2H) may be 0.15. As another example, for other display panels, the gate-to-source (Vgs) voltage of the TFT in positive polarity may be greater than the gate-to-source voltage of the TFT in negative polarity. Therefore, the relationship between the weight value W(P+L2H) and W(P-L2H) can be "W(P+L2H) > W(P-L2H)", and the weight value W(P+H2L) The relationship with W(P-H2L) may be "W(P+H2L) > W(P-H2L)".
圖8是依照本發明的另一實施例說明圖5所示函數計算電路331的電路方塊示意圖。在圖8所示實施例中,函數計算電路331包括乘法電路810、除法電路820、乘法電路830以及查找表840。查找表840可以依差異值DV而取得查找值LT。所述查找表840可以依照設計需求來定義。舉例來說,在一些實施例中,查找值LT可以是,依差異值DV而從上述表1所示查找表取得的一個查找值。FIG. 8 is a circuit block diagram illustrating the
乘法電路810耦接至變化計算電路320,以接收差異值DV。乘法電路810可以將差異值乘DV以查找值LT,以產生乘法結果811。除法電路820耦接至乘法電路810,以接收乘法結果811。除法電路820可以將乘法結果811除以灰階解析度GLmax,以產生除法結果821。乘法電路830耦接至除法電路820,以接收除法結果821。乘法電路830可以將除法結果821乘以權重值W,以產生函數值FV。權重值W可以由判斷電路335所提供。The multiplying
依照不同的設計需求,上述變化計算電路320以及(或是)補償計算電路330的方塊的實現方式可以是硬體(hardware)、韌體(firmware)、軟體(software,即程式)或是前述三者中的多者的組合形式。According to different design requirements, the implementation of the blocks of the above-mentioned
以硬體形式而言,上述變化計算電路320以及(或是)補償計算電路330的方塊可以實現於積體電路(integrated circuit)上的邏輯電路。上述變化計算電路320以及(或是)補償計算電路330的相關功能可以利用硬體描述語言(hardware description languages,例如Verilog HDL或VHDL)或其他合適的編程語言來實現為硬體。舉例來說,上述變化計算電路320以及(或是)補償計算電路330的相關功能可以被實現於一或多個控制器、微控制器、微處理器、特殊應用積體電路(Application-specific integrated circuit, ASIC)、數位訊號處理器(digital signal processor, DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array, FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路。In terms of hardware, the above-mentioned blocks of the
以軟體形式及/或韌體形式而言,上述變化計算電路320以及(或是)補償計算電路330的相關功能可以被實現為編程碼(programming codes)。例如,利用一般的編程語言(programming languages,例如C、C++或組合語言)或其他合適的編程語言來實現上述變化計算電路320以及(或是)補償計算電路330。所述編程碼可以被記錄/存放在記錄媒體中,所述記錄媒體中例如包括唯讀記憶體(Read Only Memory,ROM)、存儲裝置及/或隨機存取記憶體(Random Access Memory,RAM)。電腦、中央處理器(Central Processing Unit,CPU)、控制器、微控制器或微處理器可以從所述記錄媒體中讀取並執行所述編程碼,從而達成相關功能。作為所述記錄媒體,可使用「非臨時的電腦可讀取媒體(non-transitory computer readable medium)」,例如可使用帶(tape)、碟(disk)、卡(card)、半導體記憶體、可程式設計的邏輯電路等。而且,所述程式也可經由任意傳輸媒體(通信網路或廣播電波等)而提供給所述電腦(或CPU)。所述通信網路例如是互聯網(Internet)、有線通信(wired communication)、無線通信(wireless communication)或其它通信介質。In the form of software and/or firmware, the above-mentioned related functions of the
綜上所述,上述諸實施例所述極性補償裝置300與極性補償方法可以計算同一條資料線的目前子像素資料Cur1與先前子像素資料Pre的差異值DV。依照差異值DV與極性POL,補償計算電路330可以增加或減少目前子像素資料Cur1,以產生經補償子像素資料Cur2。因此,所述極性補償裝置300可以盡可能地排除線殘像。To sum up, the
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。Although the present invention has been disclosed above by the embodiments, it is not intended to limit the present invention. Anyone with ordinary knowledge in the technical field can make some changes and modifications without departing from the spirit and scope of the present invention. Therefore, The protection scope of the present invention shall be determined by the scope of the appended patent application.
10:前級處理電路
20:後級處理電路
100:顯示面板
300:極性補償裝置
310:緩衝器
320:變化計算電路
330:補償計算電路
331:函數計算電路
332:減法電路
333:加法電路
334:選擇電路
335:判斷電路
610、710、730、810、830:乘法電路
611、711、811:乘法結果
620、720、820:除法電路
721、821:除法結果
840:查找表
Cur1:目前子像素資料
Cur1+FV:加法結果
Cur1-FV:減法結果
Cur2:經補償子像素資料
Din:子像素資料
Dout:子像素資料
DV:差異值
FV:函數值
GL:掃描線
GLmax:灰階解析度
LT:查找值
POL:極性
Pre:先前子像素資料
S410~S430:步驟
SL:資料線
SPU:子像素電路
SW1:薄膜電晶體
Vg:掃描電壓
Vs:驅動電壓
W:權重值
10: Pre-processing circuit
20: Post-processing circuit
100: Display panel
300: Polarity compensation device
310: Buffer
320: Variation Calculation Circuit
330: Compensation calculation circuit
331: Function Computation Circuits
332: Subtraction Circuits
333: Adding Circuits
334: Selection circuit
335:
圖1是習知的一種顯示面板的子像素電路的電路方塊(circuit block)示意圖。 圖2是依照本發明的一實施例的一種顯示裝置的電路方塊示意圖。 圖3是依照本發明的一實施例說明圖2所示極性補償裝置的電路方塊示意圖。 圖4是依照本發明的一實施例的一種極性補償方法的流程示意圖。 圖5是依照本發明的一實施例說明圖3所示補償計算電路的電路方塊示意圖。 圖6是依照本發明的一實施例說明圖5所示函數計算電路的電路方塊示意圖。 圖7是依照本發明的另一實施例說明圖5所示函數計算電路的電路方塊示意圖。 圖8是依照本發明的另一實施例說明圖5所示函數計算電路的電路方塊示意圖。 FIG. 1 is a schematic diagram of a circuit block of a sub-pixel circuit of a conventional display panel. FIG. 2 is a schematic circuit block diagram of a display device according to an embodiment of the present invention. FIG. 3 is a circuit block diagram illustrating the polarity compensation device shown in FIG. 2 according to an embodiment of the present invention. FIG. 4 is a schematic flowchart of a polarity compensation method according to an embodiment of the present invention. FIG. 5 is a circuit block diagram illustrating the compensation calculation circuit shown in FIG. 3 according to an embodiment of the present invention. FIG. 6 is a circuit block diagram illustrating the function calculation circuit shown in FIG. 5 according to an embodiment of the present invention. FIG. 7 is a circuit block diagram illustrating the function calculation circuit shown in FIG. 5 according to another embodiment of the present invention. FIG. 8 is a circuit block diagram illustrating the function calculation circuit shown in FIG. 5 according to another embodiment of the present invention.
300: 極性補償裝置 310: 緩衝器 320: 變化計算電路 330: 補償計算電路 Cur1: 目前子像素資料 Cur2: 經補償子像素資料 DV: 差異值 POL: 極性 Pre: 先前子像素資料 300: Polarity compensation device 310: Buffer 320: Variation Calculation Circuit 330: Compensation calculation circuit Cur1: current subpixel data Cur2: compensated sub-pixel data DV: difference value POL: Polarity Pre: previous subpixel data
Claims (17)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109142748A TWI770704B (en) | 2020-12-04 | 2020-12-04 | Polarity compensation device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109142748A TWI770704B (en) | 2020-12-04 | 2020-12-04 | Polarity compensation device and method |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202223868A TW202223868A (en) | 2022-06-16 |
TWI770704B true TWI770704B (en) | 2022-07-11 |
Family
ID=83062361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109142748A TWI770704B (en) | 2020-12-04 | 2020-12-04 | Polarity compensation device and method |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI770704B (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620235A (en) * | 2004-12-13 | 2006-06-16 | Himax Tech Inc | Line compensated overdriving circuit of color sequential display and line compensated overdriving method thereof |
CN109712580A (en) * | 2018-12-24 | 2019-05-03 | 惠科股份有限公司 | Display panel and control method and control equipment thereof |
-
2020
- 2020-12-04 TW TW109142748A patent/TWI770704B/en active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200620235A (en) * | 2004-12-13 | 2006-06-16 | Himax Tech Inc | Line compensated overdriving circuit of color sequential display and line compensated overdriving method thereof |
CN109712580A (en) * | 2018-12-24 | 2019-05-03 | 惠科股份有限公司 | Display panel and control method and control equipment thereof |
Also Published As
Publication number | Publication date |
---|---|
TW202223868A (en) | 2022-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4278510B2 (en) | Liquid crystal display device and driving method | |
KR100714871B1 (en) | Apparatus and method for compensating gray scale, and display device having the same | |
KR100915234B1 (en) | Driving apparatus of liquid crystal display for varying limits selecting gray voltages and method thereof | |
JP4621649B2 (en) | Display device and driving method thereof | |
KR101253243B1 (en) | Liquid crystal display device and method of driving the same | |
KR102060627B1 (en) | Display device and driving method thereof | |
JP4974878B2 (en) | Liquid crystal display device and driving method thereof | |
WO2021000632A1 (en) | Liquid crystal display panel and method for improving dynamic picture tailing of liquid crystal display panel | |
US20110221760A1 (en) | Display device and method for driving same | |
RU2487425C2 (en) | Display device and method of controlling display device | |
KR101254030B1 (en) | Display apparatus and apparatus and method for driving thereof | |
KR101657023B1 (en) | Display device and method for driving same | |
CN108573684B (en) | Display control method and device, computer readable storage medium and computer equipment | |
WO2016074420A1 (en) | Data voltage compensation method, data voltage compensation device and display device | |
KR101992887B1 (en) | Luquid crystal display device and method for diriving thereof | |
CN109427308B (en) | Display panel driving device and method for compensating pixel voltage | |
JP4902116B2 (en) | Liquid crystal display | |
US11386859B2 (en) | Polarity compensation device and method | |
TWI770704B (en) | Polarity compensation device and method | |
JP5098619B2 (en) | Display driving device and display device including the same | |
TWI485692B (en) | Source driver apparatus and method for driving display panel | |
KR102060542B1 (en) | Device and method of modifying image signal | |
WO2007108161A1 (en) | Liquid crystal panel driver, liquid crystal panel driving method, liquid crystal display | |
JP6197583B2 (en) | Liquid crystal display device, driving device, and driving method | |
TWI665654B (en) | Liquid crystal display and gamma voltage correction method |