TWI762002B - 具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方法 - Google Patents

具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方法 Download PDF

Info

Publication number
TWI762002B
TWI762002B TW109136967A TW109136967A TWI762002B TW I762002 B TWI762002 B TW I762002B TW 109136967 A TW109136967 A TW 109136967A TW 109136967 A TW109136967 A TW 109136967A TW I762002 B TWI762002 B TW I762002B
Authority
TW
Taiwan
Prior art keywords
master
bus
priority
bus channel
access
Prior art date
Application number
TW109136967A
Other languages
English (en)
Other versions
TW202141291A (zh
Inventor
潘冠宏
耀清 劉
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Publication of TW202141291A publication Critical patent/TW202141291A/zh
Application granted granted Critical
Publication of TWI762002B publication Critical patent/TWI762002B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40065—Bandwidth and channel allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/366—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a centralised polling arbiter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40084—Bus arbitration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/78—Architectures of resource allocation
    • H04L47/782—Hierarchical allocation of resources, e.g. involving a hierarchy of local and centralised entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/70—Admission control; Resource allocation
    • H04L47/80—Actions related to the user profile or the type of traffic
    • H04L47/805—QOS or priority aware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/36—Arbitration

Abstract

本發明係提供一種用於頻寬分配的方法，其包含從多個主裝置接收對匯流排通道存取權的請求。接著，此方法係選擇基於優先權的分配或基於積分的分配中的一種。一旦選擇基於優先權的分配，此方法基於匯流排通道存取權的預先指派的優先權，授予匯流排通道存取權。一旦選擇基於積分的分配，此方法基於匯流排通道存取權的預先分配的積分，授予匯流排通道存取權；以及從已授予匯流排通道存取權的主裝置遞減積分。

Description

具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方 法
本發明係關於電腦系統。特別是，本發明的一些實施例係針對多處理器電腦系統中的匯流排通道頻寬分配。
在單晶片系統(system on chip，SOC)設計中，由於許多區塊被整合到一個單晶片中，因此需要一個強大的晶片匯流排架構(on chip bus architecture)。ARMTM的高級高效能匯流排(Advanced High Performance Bus，AHB)廣泛地使用於各種ASIC或SOC的零件，以處理具有更多控制器及周邊裝置的多處理器設計。當多個主裝置試圖同時存取一個從屬裝置時，便產生問題。因此，需要仲裁器來確定此時哪個主裝置將能被授予從屬裝置的存取權。目前使用了許多仲裁演算法，諸如循環優先權(round-robin priority)、基於固定優先權(fixed priority-based)等。然而，這些習知方法並不令人滿意，下文將進一步解釋。
因此，需要一種改善的匯流排通道頻寬分配的方法。
發明人已觀察到習知的匯流排通道分配方法具有許多缺點。例如，基於循環優先權的分配無法提供有效的頻寬利用率。另一方面，基於固定 優先權的頻寬分配會導致主裝置處於長時間無法取得存取權的狀態，其優先權低且無法獲得匯流排通道足夠的存取權。例如，在循環優先權演算法中，所有的主裝置的優先權以循環順序進行排列，每當主裝置位於循環緩衝器的頂部時將獲得授予，接著將被移至循環緩衝器的末端。如此，可具有一個無飢餓性(starvation-free)的系統。然而，有鑑於有些請求比其它請求更為關鍵，因此此系統無法區分請求的相對重要性。在基於固定優先權的演算法中，所有主裝置的優先權是固定的，且仲裁器將匯流排存取權授予至發送請求的主裝置，此主裝置在複數個主裝置中具有最高優先權。如此，優先權較低的主裝置會長時間無法取得存取權。
又在另一種習知的分配方法中，也就是加權循環仲裁法(weighted round robin arbitration)，在開始時為每個主裝置指派積分(credits)，且在每次傳送之後，對應的主裝置的積分將減一。在主裝置使用完積分後，將以循環的方式選擇下一個主裝置。在所有主裝置用盡所有積分後，將重新加載此主裝置的所有積分。加權循環仲裁法往往很複雜，且無法提供有效的分配。例如，具有積分的主裝置會長時間壟斷匯流排。此外，當主裝置用盡積分時，其必須等待循環中的下一個回合，這會導致性能下降。
本發明實施例係提供一種分級匯流排通道頻寬分配的裝置及方法。在分級頻寬分配的一些實施例中，在第一級處，確定將時間片段的第一部分分配至第一分配方案，且將時間片段的第二部分分配至第二分配方案。僅以一實例為例，在20%的時間片段中採用基於優先權的分配(priority-based allocation)，且在80%的時間片段中採用基於積分的分配(credit-based allocation)。取決於應用方式，也可使用其它分配比率例，例如40%用於基於優先權的分配， 60%用於基於積分的分配；或是60%用於基於優先權的分配，40%用於基於積分的分配等。在其它實例中，以選擇兩個以上的分配方案並交替使用。例如，循環分配也可為替代方案之一。此外，取決於應用方式，可在第一級處確定每個分配的時間片段百分比。在一些情況下，可預先設置百分比分配，也可憑經驗確定，或也可基於效能模擬結果來確定。在一些實施例中，一個時間片段可以是一個時脈週期。在其它實施例中，一個時間片段可包含多個時脈週期。在分級頻寬分配的第二級，可執行諸如基於優先權的分配或基於積分的分配的選擇分配方案。如下所述，分級頻寬分配可提供更高的頻寬利用率，且可為每個主裝置匯流排提供足夠的分配以完成對時間敏感的任務，從而避免或減少處於長時間無法取得存取權的狀態的主裝置。在一些實施例中，可交替使用基於積分的分配及基於優先權的分配。
根據本發明的一些實施例，電子裝置係包含多個主裝置、至少一從屬裝置、匯流排通道及匯流排仲裁器。匯流排通道係耦合至多個主裝置及至少一從屬裝置。匯流排通道係配置以在主裝置與從屬裝置之間傳送訊息。在一些實施例中，匯流排仲裁器係配置以透過下列步驟授予匯流排通道存取權：對基於優先權的分配指派第一百分比時間片段，以及對基於積分的分配指派第二百分比時間片段；啟動優先權檢查電路以進行基於優先權的分配；以及啟動積分檢查電路以進行基於積分的分配。匯流排仲裁器係配置以將匯流排通道存取權授予至請求存取權的主裝置。匯流排仲裁器係包含優先權檢查電路及積分檢查電路。優先權檢查電路系配置以將匯流排通道存取權的優先權指派至多個主裝置；以及將匯流排通道存取權授予至多個主裝置中具有最高優先權的主裝置。積分檢查電路係配置以確定請求匯流排通道存取權的主裝置是否具有足夠 的被授予的積分。一旦確定只有一個請求匯流排通道存取權的主裝置具有足夠的積分，匯流排仲裁器係將匯流排通道存取權授予至主裝置。一旦確定有一個以上請求匯流排通道存取權的主裝置具有足夠的積分，匯流排仲裁器係將匯流排通道存取權授予至固定優先權方案下的主裝置。積分檢查電路還配置以從已被授予匯流排通道存取權的主裝置遞減固定數量的積分。
根據本發明的一些實施例，本發明係提供一種用於頻寬分配的方法，其包含從多個主裝置接收對匯流排通道存取權的請求，以及選擇基於優先權的分配或基於積分的分配中的一種。一旦選擇基於優先權的分配，此方法係將匯流排通道存取權授予至多個主裝置中具有最高優先權的主裝置。一旦選擇基於積分的分配，此方法首先確定多個主裝置中請求匯流排通道存取權的至少一主裝置是否具有足夠的積分。一旦確定只有一個請求匯流排通道存取權的主裝置具有足夠的積分，此方法係將匯流排通道存取權授予至主裝置。一旦確定有一個以上請求匯流排通道存取權的主裝置具有足夠的積分，此方法係將匯流排通道存取權授予至多個主裝置中具有最高優先權的主裝置。此方法還包含從已授予匯流排通道存取權的主裝置遞減積分。在一些實施例中，方法係交替地選擇基於優先權的分配或基於積分的分配中的一種。
根據一些實施例，本發明係提供一種用於頻寬分配的方法，其包含從多個主裝置接收對匯流排通道存取權的請求。接著，此方法係選擇基於優先權的分配或基於積分的分配中的一種。一旦選擇基於優先權的分配，此方法係基於匯流排通道存取權的預先指派的優先權，授予匯流排通道存取權。一旦選擇基於積分的分配，此方法係基於匯流排通道存取權的預先分配的積分，授予匯流排通道存取權，以及從已授予匯流排通道存取權的主裝置遞減積分。
根據一些實施例，本發明係提供一種電子裝置，其包含：多個主裝置；至少一個從屬裝置；耦合至多個主裝置及至少一個從屬裝置的匯流排通道；以及匯流排仲裁器，其配置以選擇性根據基於優先權的分配以及基於積分的分配，將匯流排通道存取權授予至多個主裝置中請求存取權的主裝置。其中，匯流排仲裁器對基於優先權的分配指派第一百分比時間片段，以及對基於積分的分配指派第二百分比時間片段。
為了更完整地理解本揭露，請參考以下詳細描述及所附圖式。
100:電子裝置
101,102,103,104:主裝置
111,112,113,114:從屬裝置
120,350:匯流排通道
130,200,300,590:仲裁器
310:優先權檢查電路
321,322,323,324:積分計數器
330:積分檢查電路
400:方法
410,420,421,422,430,431,432,440,441,442,443,450:步驟
500:電腦系統
510:螢幕
520:電腦
530:使用者輸出裝置
540:使用者輸入裝置
550:通訊介面
560:處理器
570:隨機存取記憶體
580:磁碟機
REQ,HBUSREQ1,HBUSREQ2,HBUSREQ3,HBUSREQ4,HADDR[31：0],HTRANS[1：0],HBURST[2：0],HRESP[1：0],HCLK,HRESETN,HGRANT1,HGRANT2,HGRANT3,HGRANT4,HMASTER[3：0],HMASTLOCK,BUSREQ1,BUSREQ2,BUSREQ3,BUSREQ4,GRANT,GRANT1,GRANT2,GRANT3,GRANT4:訊號
為了更完整地理解本揭露，請參考以下詳細描述及所附圖式，其中：圖1係為根據本發明的一些實施例的電子裝置的簡化方塊圖；圖2係為AHB仲裁器的訊號介面的簡化方塊圖；圖3係為根據本發明的一些實施例的包含匯流排仲裁器的電子裝置的一部分的簡化方塊圖；圖4係為根據本發明的一些實施例的頻寬分配的方法的簡化流程圖；以及圖5係為根據本發明的可用於實現各種實施例的裝置的簡化方塊圖。
圖1係為根據本發明的一些實施例的電子裝置的簡化方塊圖。在圖1中，電子裝置100係為多主裝置及多從屬裝置系統的實例。一般而言，電子裝置100可包含多個主裝置及至少一從屬裝置。在圖1的實例中，電子裝置100可包含四個主裝置101(主裝置1)、102(主裝置2)、103(主裝置3)及104(主裝置4)，以及四個從屬裝置111(從屬裝置1)、112(從屬裝置2)、113(從屬裝置3)及114(從 屬裝置4)。電子裝置100還具有耦合至多個主裝置及至少一從屬裝置的匯流排通道。匯流排通道120係配置以在主裝置與從屬裝置之間傳送訊息。電子裝置100可包含配置以將匯流排通道存取權授予至請求存取權的主裝置的匯流排仲裁器130。在一些實施例中，匯流排仲裁器130係配置以授予使用分級頻寬分配的匯流排通道存取權。在分級頻寬分配中，在第一級處，確定將時間片段的第一部分分配至第一分配方案，且將時間片段的第二部分分配至第二分配方案。例如，匯流排仲裁器130係配置以透過下列步驟授予匯流排通道存取權：對基於優先權的分配指派第一百分比時間片段，以及對基於積分的分配指派第二百分比時間片段；啟動優先權檢查電路以進行基於優先權的分配；以及啟動積分檢查電路以進行基於積分的分配。僅以一實例為例，在20%的時間片段中採用基於優先權的分配，且在80%的時間片段中採用基於積分的分配。在其它實例中，以選擇兩個以上的分配方案並交替使用。例如，循環分配也可為替代方案之一。此外，取決於應用方式，可在第一級處確定每個分配的時間片段百分比。在一些情況下，可預先設置百分比分配，也可憑經驗確定，或也可基於性能模擬結果來確定。在分級頻寬分配的第二級，可執行諸如基於優先權的分配或基於積分的分配的選擇分配方案，如下所述。
在一些實施例中，不同主裝置的積分將以不同的速度累積。重要的主裝置可具有更快的速度。接著，每當積分累積得足夠多時，每個主裝置可佔用頻寬而無需以循環的方式等待。頻寬的使用會有更好的效能。此外，分級頻寬分配不僅只具有基於積分的部分，而也具有共享使用的部分。這種分級排列可使系統更加動態。積分積累速度可由頻寬要求來決定，其可由例如主裝置需要的MIPS(每秒百萬條指令)來測得。僅作為實例，系統可具有頻寬為20 MIPS 的匯流排通道。第一主裝置需要16 MIPS，第二主裝置需要4 MIPS。在此情況下，第一主裝置可被分配16/20或0.8個積分單位，且第二主裝置可被分配4/20或0.2個積分單位。在一些情況下，第一主裝置可在高載模式(burst mode)下進行操作，其可利用匯流排通道的19到20 MIPS頻寬，並防止其它主裝置存取匯流排通道。在一些情況下，較小的主裝置有時會需要高頻寬。在此情況下，共享使用的部分，例如固定優先權的部分，在這種情況下會有幫助。
作為實例，電子裝置100可為可具有多CPU核心的積體電路單晶片系統(system-on-chip，SOC)。在此情況下，主裝置可為CPU核心，從屬裝置可為周邊裝置。作為另一實例，電子裝置100可具有主裝置，諸如通用處理器、圖形共處理器，直接記憶體存取器(direct memory access，DMA)引擎及編碼/解碼引擎。主裝置可對記憶體及I/O電路等具代表性的從屬裝置進行讀寫。本文描述的主裝置僅具代表性，且電子裝置100可包含具有不同功能的任何數量的主裝置。此外，電子裝置100可不限於單個積體電路。例如，多個主裝置及從屬裝置可駐留在不同的積體電路中。
作為實例，匯流排通道120可為高級高效能匯流排(AHB)。AHB係為ARMTM的一代高級微控制器匯流排架構(Advanced Microcontroller Bus Architecture，AMBA)匯流排，其旨在滿足高效能可合成設計的要求。對於多主裝置及多從屬裝置系統而言，所有主裝置向仲裁器130發送請求訊號REQ，且仲裁器130可將匯流排存取權授予訊號GRANT返回至所選的主裝置，其表示哪個主裝置具有共享匯流排的授予並傳送至從屬裝置。
圖2係為AHB仲裁器的訊號介面的簡化方塊圖。在AMBA系統中，仲裁器200的角色係為控制哪個主裝置可具有匯流排的存取權。每個匯流排 主裝置皆具有到仲裁器的REQUEST/GRANT介面，且仲裁器係使用仲裁演算法來確定哪個匯流排主裝置目前具有最高優先權。圖2係繪示AHB仲裁器200的訊號介面。訊號係包含HBUSREQ1、HBUSREQ2、HBUSREQ3、HBUSREQ4、HADDR[31：0]、HTRANS[1：0]、HBURST[2：0]、HRESP[1：0]、HCLK、HRESETN、HGRANT1、HGRANT2、HGRANT3、HGRANT4、HMASTER[3：0]及HMASTLOCK。
圖2中的仲裁器200係為仲裁器的實例，其中可實現本發明的實施例。可實現不同的匯流排通道分配算法。然而，習知的匯流排通道分配算法具有局限性，其中的一些局限性已於上述作解釋。在本發明的實施例中，描述了寬分配仲裁器，其可提供更高的頻寬最佳化及無飢餓性的系統。
圖3係為根據本發明的一些實施例的包含匯流排仲裁器的電子裝置的一部分的簡化方塊圖。如圖3所示，匯流排仲裁器300係包含優先權檢查電路310、多個匯流排積分計數器321(積分計數器1)、322(積分計數器2)、323(積分計數器3)、324(積分計數器4)及積分檢查電路330。圖3還示出四個主裝置101(主裝置1)、102(主裝置2)、103(主裝置3)及104(主裝置4)，類似於圖1中的裝置。圖3還示出透過匯流排仲裁器300連接主裝置101-104的匯流排通道350，以及連接從屬裝置的共享匯流排(未示出)。主裝置101-104係分別將匯流排請求訊號BUSREQ1、BUSREQ2、BUSREQ3及BUSREQ4發送至匯流排仲裁器300，且匯流排仲裁器300係分別將匯流排授予訊號GRANT1、GRANT2、GRANT3及GRANT4返回至主裝置101-104。
在一些實施例中，匯流排仲裁器300係配置以透過下列步驟授予匯流排通道存取權：對基於優先權的分配指派第一百分比時間片段，以及對基 於積分的分配指派第二百分比時間片段；啟動優先權檢查電路以進行基於優先權的分配；以及啟動積分檢查電路以進行基於積分的分配。
優先權檢查電路310係配置以將匯流排通道存取權的優先權指派至多個主裝置101-104。優先權檢查電路310係將匯流排通道存取權授予至多個主裝置中具有最高優先權的主裝置。例如，在基於優先權的分配中，在開始時，每個主裝置皆被指派一個優先權。接著，具有最高優先權的主裝置將被授予匯流排通道存取權，而另一個主裝置將處於等待狀態。
多個積分計數器321、322、323及324中的每一個分別與多個主裝置101、102、103及104之一相對應。積分檢查電路330確定多個主裝置中請求匯流排通道存取權的至少一主裝置是否具有足夠的積分，且對應地分配匯流排通道存取權。例如，一旦確定只有一個請求匯流排通道存取權的主裝置具有足夠的積分，積分檢查電路330係將匯流排通道存取權授予至那主裝置。此外，一旦確定有一個以上請求匯流排通道存取權的主裝置具有足夠的積分，積分檢查電路330係將匯流排通道存取權授予至具有最高優先權或最高積分計數的主裝置。積分檢查電路330還從已授予匯流排通道存取權的主裝置遞減積分。在此情況下，積分可被分配及消耗。
例如，每個積分計數器可設定為不同的積分分配。例如，每個積分計數器可在不同的時間間隔分配不同數量的積分。可更頻繁地分配第一主裝置的第一積分計數器，例如每一個時間片段一次或頻率比另一個主裝置的第二積分數計數器少。類似地，在分配時，第一主裝置的第一積分計數器可比另一主裝置的第二積分計數器分配更多的積分。當主裝置發出匯流排通道存取權的請求，積分檢查電路330係檢查對應的積分計數器，以確認主裝置對於請求是否 具有足夠的積分。若主裝置有足夠的積分，請求會被授予，且一定數量的積分會被扣除或遞減。若多個主裝置同時請求匯流排通道存取權，且其皆具有足夠的積分，則匯流排仲裁器300可啟動優先權檢查電路310以將匯流排通道存取權授予至多個主裝置中具有最高優先權的主裝置。
在一些實施例中，匯流排通道的頻寬係分為兩部分，其為對基於積分的部分及基於優先權的部分。每個部份的百分比皆可進行編程及即時更改。例如，此百分可被編程為20%及80%。例如，在20%的時間片段中，可使用匯流排通道存取權的基於優先權的分配。在80%的時間片段中，可使用基於積分的分配。
在基於優先權的分配中，每當主裝置請求匯流排通道存取權時，若匯流排通道閒置，其將獲得授予。若有一個以上的主裝置同時請求匯流排通道存取權，基於優先權的分配將用於決定哪個主裝置可獲得授予。
在基於積分的分配中，例如，四個主裝置中的每一個可具有積分用計數器。每個積分計數器的最大容量可為相同，其表示每個主裝置的最大積分係為相同。取決於每個不同的主裝置所需的頻寬，由於主裝置需要比其它裝置更多的資料通訊，積分消耗的速度可為不同。因此，每個主裝置的積分可以不同的速度增加，但在此實例中，每個主裝置的最大積分係為相同。在此情況下，當主裝置已接收最大數量的積分，其積分無法再增加，除非其使用掉一些積分。
在一些實施例中，主裝置的最大積分以及每個主裝置的積分累積速度也可即時進行編程。每個主裝置的預設積分係設定為最大積分，其表示每個主裝置在開始時皆具有足夠的額度以進行交易。例如，每個主裝置的最大積 分可設定為3。第一主裝置需要兩個時脈週期才能獲得一個積分，第二主裝置需要四個時脈週期才能獲得一個積分，第三主裝置需要八個時脈週期才能獲得一個積分，且第四主裝置需要十六個時脈週期才能獲得一個積分。當主裝置須要匯流排通道的存取權時，仲裁器的第一步驟係為檢查此主裝置是否對請求具有足夠的積分。若主裝置確實有足夠的積分，則授予請求。在一實例中，基於此交易所需的頻寬，確定此交易所需的積分。若此交易需要較大的頻寬，則需要不止一個積分。
在授予請求後，遞減此主裝置的總積分。遞減的數值可基於其所需的頻寬。在一些實施例中，若此時的主裝置至少具有至少一個積分，但不足以進行交易。若沒有其它合格的主裝置也同時對匯流排發出請求，仲裁器可將匯流排通道存取權授予至此主裝置。然而，此主裝置的積分可為負(等於當前的積分減去所需積分)。隨後，主裝置將需要償還借入的積分。這可提高頻寬利用率，以避免匯流排長時間處於閒置狀態。
在另一實例中，若複數個主裝置同時請求匯流排通道存取權且具有足夠的積分，匯流排通道存取權的授予可基於優先權。在基於優先權的分配中，每個主裝置在開始時皆被指派一個優先權。接著，具有最高優先權的主裝置將被授予匯流排通道存取權，而另一個主裝置將處於等待狀態。
圖4係為根據本發明的一些實施例的頻寬分配的方法的簡化流程圖。上述的方法可在圖4中總結並且在下述進一步解釋。方法400可包含將匯流排通道存取權的優先權指派至多個主裝置，以及將匯流排通道存取權的積分分配至多個主裝置。在步驟410，此方法係包含從多個主裝置接收對匯流排通道存取權的請求。在步驟420，此方法係選擇選擇基於優先權的分配或基於積分的分 配中的一種。於此，此方法還可包含對基於優先權的分配指派第一百分比時間片段，以及對基於積分的分配指派第二百分比時間片段。
在步驟421，一旦選擇基於優先權的分配，此方法基於與發出請求的主裝置相關的優先權授予匯流排通道存取權。在步驟422，一旦選擇基於積分的分配，此方法基於與發出請求的主裝置相關的積分授予匯流排通道存取權。
為了說明關於基於優先權的分配的更多細節，在步驟430，此方法係檢查多少個主裝置正在請求匯流排通道的存取權。在步驟431，若只有一個主裝置正在請求匯流排通道存取權，此主裝置會被授予存取權。在步驟432，若有一個以上的主裝置正在請求匯流排通道存取權，具有最高優先權的主裝置被授予匯流排通道存取權。
一旦選擇基於積分的分配，在步驟440，此方法係確定多個主裝置中請求匯流排通道存取權的至少一主裝置是否具有足夠的積分。在步驟441，一旦確定沒有請求匯流排通道存取權的主裝置具有足夠的積分，此方法返回至步驟410，在此考量隊列中的未決請求(pending request)。當基於優先權的分配啟動時，此請求可被授予存取權。
在步驟442，一旦確定只有一個請求匯流排通道存取權的主裝置具有足夠的積分，此方法係將匯流排通道存取權授予至主裝置。在步驟443，一旦確定有一個以上請求匯流排通道存取權的主裝置具有足夠的積分，此方法係將匯流排通道存取權授予至具有最高優先權或最高積分的主裝置。
在步驟450，對在步驟442或步驟443中接收到匯流排通道存取權的主裝置遞減積分。接著，此方法返回至步驟410以服務匯流排通道存取權的隊列(queue)。
在一些實施例中，此方法係在20%的時間片段中選擇基於優先權的分配，且在80%的時間片段中交替地選擇基於積分的分配。
在一些實施例中，此方法係定期地將匯流排通道存取權的積分分配至多個主裝置。在一實施例中，此方法係在每個時間片段中將匯流排通道存取權的積分分配至主裝置一次。在一實施例中，此方法係基於主裝置的匯流排通道需求將匯流排通道存取權的積分分配至主裝置。在一些實施例中，此方法係動態地指派匯流排通道存取權的優先權。
圖5係為根據本發明的可用於實現各種實施例的裝置的簡化方塊圖。圖5僅係為併入本揭露之實施例的說明，且不限制如申請專利範圍中所述之本揭露的範圍。所屬技術領域具有通常知識者將認識到其它變化、變更及替代。在一實施例中，電腦系統500通常包含螢幕510、電腦520、使用者輸出裝置530、使用者輸入裝置540、通訊介面550等。
如圖5所示，電腦520可包含處理器560，處理器係經由匯流排子系統600與複數個周邊裝置進行通訊。這些周邊裝置可包含使用者輸出裝置530、使用者輸入裝置540、通訊介面550及儲存子系統，諸如隨機存取記憶體(RAM)570及磁碟機580。電腦520還可包含仲裁器590。
圖5係為能夠將本揭露的電腦系統具體化的表示。例如，圖1中的電子裝置100可使用類似於圖5中描述的系統500的系統來實現。例如，圖5中的處理器560可表示圖1中的多個主裝置。作為特定實例，處理器560可表示SOC中的多核心。此外，周邊裝置530、540及550等可表示圖1中描繪的一些從屬裝置。圖1中的仲裁器的功能可由圖5中描繪的仲裁器590來執行。可替代地，圖1中的仲裁器的功能可由圖5中描繪的處理器560之一來執行。例如，系統500的一部分 可表示可用於實現仲裁器功能的數位訊號處理器。可替代地，在通用處理器中執行的軟體程式碼可用於實現仲裁器功能，諸如系統500中所描述。
使用者輸入裝置540可包含用於將訊息輸入到電腦系統520的所有可能類型的裝置及機制。這些裝置可包含鍵盤、小鍵盤、整合至顯示器中的觸控螢幕、音頻輸入裝置(例如語音辨識系統)、麥克風及其它類型的輸入裝置。在各種實施例中，使用者輸入裝置540通常被具體化為電腦滑鼠、軌跡球、軌跡板、手搖桿、無線遙控器、繪圖板、語音指令系統、眼睛追蹤系統等。使用者輸入裝置540通常允許使用者經由諸如單擊按鈕的指令來選擇出現在螢幕510上的物件、圖標、文本等。
使用者輸出裝置530係包含用於從電腦520輸出訊息的所有可能類型的裝置及機制。這些可包含顯示器(例如，螢幕510)，非可視顯示器，諸如音頻輸出裝置等。
通訊介面550係提供連結到其它通訊網路及裝置的介面。通訊介面550可作為從其它系統接收資料及向其它系統傳輸資料的介面。通訊介面550的實施例通常包含乙太網卡(Ethernet card)、調變解調器(電話、衛星、電纜、ISDN)、(異步)數位用戶線路(digital subscriber line，DSL)單元、FireWire介面、USB介面等。例如，通訊介面550可耦合至電腦網路、至FireWire匯流排等。在其它實施例中，通訊介面550可物理性地整合在電腦520的主機板上，且可為軟件程式，例如軟DSL等。
在各種實施例中，電腦系統500還可包含能夠透過網路進行通訊的軟體，諸如HTTP、TCP/IP、RTP/RTSP協定等。在本揭露的替代實施例中，還可使用其它通訊軟體及傳輸協定，例如IPX、UDP等。在一些實施例中，電腦 520係包含來自英特爾公司(Intel)的至少一至Xeon微處理器作為處理器560。此外，在一實施例中，電腦520係包含以UNIX為基礎的作業系統。處理器560還可包含特殊目的處理器，諸如數位訊號處理(digital signal processor，DSP)、精簡指令集電腦(reduced instruction set computer，RISC)等。
隨機存取記憶體(RAM)570及磁碟機580係為配置為儲存資料的有形儲存媒體的實例，諸如本揭露的實施例，其包含可執行電腦程式碼、人類可讀程式碼等。其它類型的有形儲存媒體係包含磁片、可移動硬碟、光學儲存媒體(諸如CD-ROM、DVD及條碼)、半導體記憶體(諸如快閃記憶體、唯讀記憶體(ROM)、電池支持揮發性記憶體、網路儲存裝置)等。隨機存取記憶體570及磁碟機580可配置以儲存提供本揭露的功能的基本程式設計及資料建構。
提供本揭露的功能的軟體程式碼模組及指令可儲存在隨機存取記憶體570及磁碟機580中。這些軟體模組可由處理器560執行。隨機存取記憶體570及磁碟機580可提供用於儲存根據本揭露使用的資料的儲存庫。
隨機存取記憶體570及磁碟機580可包含複數個記憶體，其包含用於在程式執行期間儲存指令及資料的主隨機存取記憶體及儲存固定非暫態性指令的唯讀記憶體。隨機存取記憶體570及磁碟機580可包含檔案儲存子系統，檔案儲存子系統為程式及資料檔案提供永久(非揮發性)儲存。隨機存取記憶體570及磁碟機580還可包含可移動儲存系統，諸如可移動快閃記憶體。
匯流排子系統600係提供一種機制，其用於使電腦520的各個部件及子系統按照預期的方式相互通訊。儘管匯流排子系統600示意性地示出為單匯流排，然而匯流排系統的替代實施例可利用多個匯流排。
圖5係為能夠將本揭露的電腦系統具體化的表示。對於所屬技術領域具有通常知識者將顯而易見的是，許多其它軟體及硬體的配置係適用於本揭露。例如，電腦可為桌上型、可攜式、機架安裝式或平板電腦配置。另外，電腦可為一系列的聯網電腦。此外，可考量其它微處理器的使用，諸如PentiumTM或ItaniumTM微處理器、來自先進微型裝置公司(Advanced Micro Devices,Inc)的OpteronTM或AthlonXPTM微處理器，以及ARMTM微處理器等。此外，可考量其它類型的作業系統，諸如來自微軟公司(Microsoft Corporation)的Windows®、WindowsXP®、WindowsNT®等、來自昇陽電腦公司(Sun Microsystems)的Solaris、LINUX、UNIX、來自蘋果電腦公司(Apple Computer)的IOS、來自谷歌(Google)的Chrome等。在其它實施例中，上述技術可在晶片或輔助處理板上實現。
本揭露的各種實施例可以軟體或硬體中的邏輯或兩者的組合的形式來實現。邏輯可儲存在電腦可讀或機器可讀的非暫態儲存媒體中，作為一組適應於指導電腦系統的處理器的指令，以執行本揭露的實施例中所揭露的一組步驟。邏輯可儲存在電腦可讀或機器可讀的非暫態儲存媒體中，作為一組適應於指導電腦系統的處理器的指令，以執行本揭露的實施例中所揭露的一組步驟。邏輯可形成電腦程式產品的一部分，電腦程式產品適應於指導訊息處理裝置以執行本揭露的實施例中所揭露的一組步驟。基於本文提供的揭露及教示，所屬技術領域具有通常知識者將理解實現本揭露的其它方式及/或方法。
本文描述的資料結構及程式碼可部分或完全儲存在電腦可讀儲存媒體及/或硬體模組及/或硬體裝置上。電腦可讀儲存媒體包含但不限於揮發性記憶體、非揮發性記憶體、磁性及光學儲存裝置(諸如磁碟機、磁帶、光碟(CD)、數位多功能光碟或數位影音光碟(DVD))，或是其它現在已知或將來開發的能夠 儲存程式碼及/或資料的媒體。本文所述的硬體模組或裝置包含但不限於應用特定積體電路(ASIC)、場效可程式規劃邏輯閘陣列(FPGA)、專用或共享處理器及/或其它現在已知或將來開發的硬體模組或裝置。
本文描述的方法及過程可部分或全部具體化為儲存在電腦可讀儲存媒體或裝置中的程式碼及/或資料，從而當電腦系統讀取及執行程式碼及/或資料時，電腦系統可執行相關方法及過程。此方法及過程還可部分地或完全地具體化為在硬體模組或裝置中，使得當硬體模組或裝置被啟動時，其可執行相關的方法及過程。可使用程式碼、資料及硬體模組或裝置的組合來將本文揭露的方法及過程具體化。
特定實施例已描述於本文中。然而，可對這些實施例進行各種變更，且本文提出的原理也可應用於其它實施例。另外，在不偏離申請專利範圍的情況下，各種部件及/或方法的步驟/區塊可以特別揭露的佈置以外的佈置來實現。鑑於這些教示，所屬技術領域具有通常知識者將容易想到其它實施例及變更。因此，當結合以上說明書及所附圖式來看時，所附申請專利範圍旨在涵蓋所有這樣的實施例及變更。
100:電子裝置
101,102,103,104:主裝置
111,112,113,114:從屬裝置
120:匯流排通道
130:仲裁器
REQ,GRANT:訊號

Claims (18)

  1. 一種電子裝置，其包含：多個主裝置；至少一從屬裝置；一匯流排通道，其耦合至該多個主裝置及該至少一從屬裝置，該匯流排通道係配置以在一主裝置與一從屬裝置之間傳送訊息；以及一匯流排仲裁器，係配置以根據一基於優先權的分配以及一基於積分的分配，將匯流排通道存取權授予至請求存取權的主裝置，其中該匯流排仲裁器係包含：一優先權檢查電路，其配置以：將該匯流排通道存取權的優先權指派至該多個主裝置；以及將該匯流排通道存取權授予至該多個主裝置中具有最高優先權的該主裝置；以及一積分檢查電路，其配置以：確定該多個主裝置中請求該匯流排通道存取權的至少一主裝置是否具有足夠的積分；一旦確定只有一個請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至該主裝置； 一旦確定有一個以上請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至具有最高優先權或該最高積分計數的該主裝置；以及從已授予該匯流排通道存取權的該主裝置遞減積分。
  2. 如請求項1所述之電子裝置，其中該匯流排仲裁器係配置以透過下列步驟授予該匯流排通道存取權：對該基於優先權的分配指派一第一百分比時間片段，以及對該基於積分的分配指派一第二百分比時間片段；啟動該優先權檢查電路以進行該基於優先權的分配；以及啟動該積分檢查電路以進行該基於積分的分配。
  3. 如請求項2所述之電子裝置，其中該匯流排仲裁器係交替地執行該基於優先權的分配以及該基於積分的分配。
  4. 如請求項1所述之電子裝置，其中該匯流排仲裁器係在20%的時間內執行該基於優先權的分配，且在80%的時間內執行該基於積分的分配。
  5. 如請求項1所述之電子裝置，其中該匯流排仲裁器係定期地將該匯流排通道存取權的積分分配至該多個主裝置。
  6. 如請求項1所述之電子裝置，其中該匯流排仲裁器係在每個時間片段中將該匯流排通道存取權的積分分配至該主裝置一次。
  7. 如請求項1所述之電子裝置，其中該匯流排仲裁器係基於該主裝置的匯流排通道需求將該匯流排通道存取權的積分分配至該主裝置。
  8. 一種用於頻寬分配的方法，其包含：從多個主裝置接收對匯流排通道存取權的請求；選擇一基於優先權的分配或一基於積分的分配中的一種；一旦選擇該基於優先權的分配，將該匯流排通道存取權授予至該多個主裝置中具有最高優先權的主裝置；以及一旦選擇該基於積分的分配，確定該多個主裝置中請求該匯流排通道存取權的至少一主裝置是否具有足夠的積分；一旦確定只有一個請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至該主裝置；一旦確定有一個以上請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至該多個主裝置中具有最高優先權的該主裝置；以及從已授予該匯流排通道存取權的該主裝置遞減積分。
  9. 如請求項8所述之方法，其進一步包含對該基於優先權的分配指派一第一百分比時間片段，以及對該基於積分的分配指派一第二百分比時間片段。
  10. 如請求項8所述之方法，其進一步包含在20%的時間片段中選擇該基於優先權的分配，且在80%的時間片段中交替地選擇該基於積分的分配。
  11. 如請求項8所述之方法，其進一步包含定期地將該匯流排通 道存取權的積分分配至該主裝置。
  12. 如請求項8所述之方法，其進一步包含在每個時間片段中將該匯流排通道存取權的積分分配至該主裝置一次。
  13. 如請求項8所述之方法，其進一步包含基於該主裝置的匯流排通道需求將該匯流排通道存取權的積分分配至該主裝置。
  14. 如請求項8所述之方法，其進一步包含動態地指派該匯流排通道存取權的優先權。
  15. 一種用於頻寬分配的方法，其包含：多個主裝置接收對匯流排通道存取權的請求；對一基於優先權的分配指派一第一百分比時間片段，以及對一基於積分的分配指派一第二百分比時間片段；選擇該基於優先權的分配或該基於積分的分配中的一種；一旦選擇該基於優先權的分配，基於該匯流排通道存取權的預先指派的優先權，授予該匯流排通道存取權；以及一旦選擇該基於積分的分配，基於該匯流排通道存取權的預先分配的積分，授予該匯流排通道存取權；以及從已授予該匯流排通道存取權的一主裝置遞減積分。
  16. 如請求項15所述之方法，更包含：將該匯流排通道存取權的優先權指派至該多個主裝置；以及 將該匯流排通道存取權的積分分配至該多個主裝置。
  17. 如請求項15所述之方法，其進一步包含：一旦選擇該基於積分的分配，確定該多個主裝置中請求該匯流排通道存取權的至少一主裝置是否具有足夠的積分；一旦確定只有一個請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至該主裝置；一旦確定有一個以上請求該匯流排通道存取權的主裝置具有足夠的積分，將該匯流排通道存取權授予至該多個主裝置中具有最高優先權的該主裝置。
  18. 一種電子裝置，其包含：多個主裝置；至少一個從屬裝置；一匯流排通道，其耦合至該多個主裝置及該至少一個從屬裝置；以及一匯流排仲裁器，其配置以選擇性根據一基於優先權的分配以及一基於積分的分配，將匯流排通道存取權授予至該多個主裝置中請求存取權的主裝置；其中該匯流排仲裁器對該基於優先權的分配指派一第一百分比時間片段，以及對該基於積分的分配指派一第二百分比時間片段。
TW109136967A 2020-04-19 2020-10-23 具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方法 TWI762002B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/852,537 2020-04-19
US16/852,537 US11055243B1 (en) 2020-04-19 2020-04-19 Hierarchical bandwidth allocation bus arbiter

Publications (2)

Publication Number Publication Date
TW202141291A TW202141291A (zh) 2021-11-01
TWI762002B true TWI762002B (zh) 2022-04-21

Family

ID=76658054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109136967A TWI762002B (zh) 2020-04-19 2020-10-23 具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方法

Country Status (4)

Country Link
US (1) US11055243B1 (zh)
KR (1) KR102605127B1 (zh)
CN (1) CN113535634B (zh)
TW (1) TWI762002B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11741025B2 (en) * 2020-12-01 2023-08-29 Western Digital Technologies, Inc. Storage system and method for providing a dual-priority credit system
CN113868157A (zh) * 2021-08-20 2021-12-31 山东云海国创云计算装备产业创新中心有限公司 一种ahb系统总线的仲裁方法、装置、ahb系统总线及介质
US11860799B2 (en) * 2021-12-20 2024-01-02 Micron Technologies, Inc. Memory request modulation
CN116225346B (zh) * 2023-05-09 2023-07-25 此芯科技(上海)有限公司 一种内存数据访问方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060200607A1 (en) * 2005-03-01 2006-09-07 Subramaniam Ganasan Jaya P Bus access arbitration scheme
US20170075838A1 (en) * 2015-09-14 2017-03-16 Qualcomm Incorporated Quality of service in interconnects with multi-stage arbitration
TW201820155A (zh) * 2016-11-03 2018-06-01 美商微晶片科技公司 具有可程式化優先等級的系統仲裁器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
JP2004534462A (ja) * 2001-07-05 2004-11-11 サンドバースト コーポレーション リンク帯域幅割り当て方法および装置
US7051135B2 (en) * 2002-11-22 2006-05-23 Ess Technology, Inc. Hierarchical bus arbitration
TWI244001B (en) * 2004-01-09 2005-11-21 Magima Digital Information Co An arbiter and the method thereof
US7373467B2 (en) * 2004-05-17 2008-05-13 Hewlett-Packard Development Company, L.P. Storage device flow control
TWI263905B (en) * 2004-09-16 2006-10-11 Winbond Electronics Corp Method and apparatus for interconnection of multiple buses with different clock frequencies
US9262356B2 (en) * 2006-12-15 2016-02-16 Lantiq Beteiligungs-GmbH & Co.KG Arbiter device and arbitration method
TW200841180A (en) * 2007-04-04 2008-10-16 Magima Digital Information Co Ltd Method and system for bus arbitrating
US20090077274A1 (en) * 2007-09-19 2009-03-19 Advanced Micro Devices Multi-Priority Communication in a Differential Serial Communication Link
KR101013769B1 (ko) * 2008-12-16 2011-02-14 인하대학교 산학협력단 버스 중재방법 및 장치
TW201339842A (zh) * 2012-03-20 2013-10-01 Copystar Backup & Storage Corp 協同式匯流排仲裁多工架構及依該架構所進行之資料存取仲裁方法
US9674098B2 (en) * 2013-07-02 2017-06-06 Intel Corporation Credit flow control for ethernet
DE102013227059A1 (de) * 2013-12-23 2015-06-25 Robert Bosch Gmbh Verfahren zur deterministischen datenübertragung in einem bussystem und bussystem
US10102165B2 (en) * 2014-11-25 2018-10-16 International Business Machines Corporation Arbitration in an SRIOV environment
US9934179B2 (en) * 2015-02-17 2018-04-03 Mediatek Inc. Wafer-level package with at least one input/output port connected to at least one management bus
US10528503B1 (en) * 2018-07-16 2020-01-07 Qualcomm Incorporated Real-time dynamic addressing scheme for device priority management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060200607A1 (en) * 2005-03-01 2006-09-07 Subramaniam Ganasan Jaya P Bus access arbitration scheme
US20170075838A1 (en) * 2015-09-14 2017-03-16 Qualcomm Incorporated Quality of service in interconnects with multi-stage arbitration
TW201820155A (zh) * 2016-11-03 2018-06-01 美商微晶片科技公司 具有可程式化優先等級的系統仲裁器

Also Published As

Publication number Publication date
KR20210129585A (ko) 2021-10-28
KR102605127B1 (ko) 2023-11-23
CN113535634B (zh) 2023-05-23
CN113535634A (zh) 2021-10-22
US11055243B1 (en) 2021-07-06
TW202141291A (zh) 2021-11-01

Similar Documents

Publication Publication Date Title
TWI762002B (zh) 具有分級頻寬分配匯流排仲裁器之電子裝置及其頻寬分配方法
EP1861787B1 (en) Bus access arbitration scheme
US6393506B1 (en) Virtual channel bus and system architecture
US6976109B2 (en) Multi-level and multi-resolution bus arbitration
EP1403773B1 (en) Resource management device
US6804738B2 (en) Method and apparatus for scheduling a resource to meet quality-of-service restrictions
US5623672A (en) Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment
US6519666B1 (en) Arbitration scheme for optimal performance
CN103201726B (zh) 提供细粒度仲裁系统
EP2558944B1 (en) Methods of bus arbitration for low power memory access
CN107480078B (zh) 一种总线带宽分配方法、装置及芯片
JP2016521936A (ja) クレジットに基づく調停のためのサービスレート再分配
US20030088722A1 (en) System and method for managing priorities in a PCI bus system
JP2005216308A (ja) 帯域幅成形システム及び方法
US10268604B2 (en) Adaptive resource management in a pipelined arbiter
US20050289278A1 (en) Apparatus and method for programmable completion tracking logic to support multiple virtual channels
US7487276B2 (en) Bus arbitration system
US8140728B1 (en) Data packet arbitration system
US6889283B2 (en) Method and system to promote arbitration priority in a buffer queue
KR100973419B1 (ko) 버스 중재 방법 및 장치
JP2007164713A (ja) リソース管理装置及びリソース管理方法
KR101051926B1 (ko) 버스 시스템의 버스 중재 장치 및 방법
JPH1125035A (ja) バス調停装置
JP2005518045A (ja) 多数リクエスト信号間の公正アービトレーションのシステム及び方法
JP2010170473A (ja) バス調停装置