TWI756296B - 製造具有一前側及與該前側相對之一背側之一裝置之方法 - Google Patents

製造具有一前側及與該前側相對之一背側之一裝置之方法 Download PDF

Info

Publication number
TWI756296B
TWI756296B TW106139370A TW106139370A TWI756296B TW I756296 B TWI756296 B TW I756296B TW 106139370 A TW106139370 A TW 106139370A TW 106139370 A TW106139370 A TW 106139370A TW I756296 B TWI756296 B TW I756296B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
sealing structure
implementations
front side
Prior art date
Application number
TW106139370A
Other languages
English (en)
Other versions
TW201833019A (zh
Inventor
堯令 潘
太寧 章
賢哲 洪
Original Assignee
美商歐柏西迪恩感應器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商歐柏西迪恩感應器公司 filed Critical 美商歐柏西迪恩感應器公司
Publication of TW201833019A publication Critical patent/TW201833019A/zh
Application granted granted Critical
Publication of TWI756296B publication Critical patent/TWI756296B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0058—Packages or encapsulation for protecting against damages due to external chemical or mechanical influences, e.g. shocks or vibrations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Micromachines (AREA)
  • Electroluminescent Light Sources (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供用於具有背側互連之3-D裝置封裝之裝置及方法。可諸如藉由真空層壓及接合來氣密式密封一或多個裝置元件使之免受一周圍環境影響。一或多個通孔連接件提供自一裝置元件至一裝置基板之一背側之電互連，且提供自該裝置基板至該裝置之該背側上之外部電路之電互連。該外部電路可包含一印刷電路板或撓性電路。在一些實施方案中，在該背側上提供電連接至該等通孔連接件之至少一者之一導電墊。在一些實施方案中，該一或多個通孔連接件電連接至一或多個電組件或互連，諸如一TFT或一佈線。

Description

製造具有一前側及與該前側相對之一背側之一裝置之方法
本發明係關於三維(3-D)裝置封裝，且更特定言之係關於用於3-D裝置封裝之背側導電互連件。
機電系統(EMS)包含具有電及機械元件、致動器、傳感器、感測器、光學組件(諸如鏡及光學膜)及電子器件之裝置。EMS裝置或元件可以各種尺度製造，包含(但不限於)微尺度及奈米尺度。例如，微機電系統(MEMS)裝置可包含具有在約1微米至數百微米或更多之範圍內之尺寸之結構。奈米機電系統(NEMS)裝置可包含具有小於1微米之尺寸(例如，包含小於幾百奈米之尺寸)之結構。機電元件可使用蝕除基板或經沈積材料層之部分或增加層以形成電及機電裝置之沈積、蝕刻、微影及其他微機械加工程序來產生。
裝置封裝可保護包含基於EMS及MEMS之裝置元件之裝置之功能組件免受環境影響。基於EMS或MEMS之裝置元件之一種類型係一干涉量測調變器(IMOD)。圍繞基於EMS及MEMS之裝置元件之一密封件可圍封裝置且保護該裝置免受水分及環境污染物影響以及對系統組件提供機械支撐。此外，裝置封裝可在一製程中整合不同功能組件且實現系統級封裝 (SiP)。
本發明之系統、方法及裝置各具有若干發明態樣，其單單一者不單獨作為本文中所揭示之所要屬性。
本發明中所描述之標的之一發明態樣可實施於具有一前側及與該前側相對之一背側之一裝置中。該裝置包含：一裝置基板；一裝置元件，其在該裝置基板上且在該裝置之該前側上，其中該裝置元件經氣密式密封；一導電墊，其經暴露於該裝置之該背側上；及一或多個通孔連接件，其至少部分延伸穿過該裝置基板。該等通孔連接件之至少一者電連接至該導電墊，且該一或多個通孔連接件提供自該裝置元件至該導電墊之電互連。
在一些實施方案中，一或多個通孔連接件電連接至裝置基板中之一佈線及一薄膜電晶體(TFT)之一或兩者。在一些實施方案中，裝置具有一裝置區域及在該裝置區域外部之一周邊區域，其中裝置元件及導電墊係在該裝置區域中。在一些實施方案中，裝置具有一裝置區域及在該裝置區域外部之一周邊區域，其中裝置元件係在該裝置區域中且導電墊及一或多個通孔連接件係在該周邊區域中。在一些實施方案中，導電墊連接至裝置之背側上之一撓性電路或一印刷電路板(PCB)。裝置具有與該PCB之一墊間距相容之一墊間距。在一些實施方案中，裝置進一步包含用以氣密式密封裝置元件之一層壓密封結構。裝置元件包含具有一釋放孔之一保護層，該釋放孔延伸穿過該保護層而至該裝置元件內部之一腔，其中該層壓密封結構包含覆蓋該釋放孔之一接合組件、該接合組件上之一黏著層及該黏著層上之一障壁層。在一些實施方案中，裝置元件進一步包含該保護層上之一密封環，其中該接合組件與該密封環形成一金屬間接合或與該保護層形成 一介電質間接合。在一些實施方案中，裝置進一步包含該裝置之背側上之一被動組件，其中該被動組件包含一電阻器、電容器或一電感器。
本發明中所描述之標的之另一發明態樣可實施於一裝置中。該裝置包含一基板及定位於該基板上之複數個裝置元件。該等裝置元件之各者包含一功能單元及該功能單元上之一保護層，其中該保護層具有延伸穿過該保護層以接達該裝置元件內部之一腔之一釋放孔。該裝置進一步包含接合於該複數個裝置元件上以氣密式密封該裝置之一層壓密封結構，其中該層壓密封結構包含一黏著層及該黏著層之面向該複數個裝置元件之一側上之一或多個接合組件，該等接合組件之各者密封該保護層之釋放孔之各者。
在一些實施方案中，層壓密封結構進一步包含黏著層之與面向複數個裝置元件之側相對之一側上之一障壁層。在一些實施方案中，保護層包含一接合結構，其中接合組件之各者與該接合結構形成一金屬間接合或與該接合結構形成一介電質間接合，其中該金屬間接合包含與該接合結構之一金屬鍵且該介電質間接合包含與該接合結構之一共價鍵。在一些實施方案中，腔內部之一壓力係控制為小於該腔外部之一壓力。
本發明中所描述之標的之另一發明態樣可實施於製造具有一前側及與該前側相對之一背側之一裝置之一方法中。該方法包含：提供一載體基板；在該載體基板上形成一釋放層；在該釋放層上形成一導電墊；在該釋放層及該導電墊上形成一裝置基板；在該裝置之一前側上形成至少部分穿過該裝置基板以連接至該裝置之一背側上之該導電墊之一通孔連接件；在該裝置基板上在該前側上形成一裝置元件，其中該裝置元件透過該通孔連接件電連接至該導電墊；及形成一密封結構以氣密式密封該裝置元件使之免受周圍環境影響。
在一些實施方案中，形成密封結構包含形成延伸至裝置元件中之一釋放孔及將該密封結構層壓於該裝置元件及該釋放孔上，其中該密封結構包含覆蓋該釋放孔之一接合組件及該接合組件上之一黏著層。在一些實施方案中，層壓密封結構包含：將裝置元件之一腔內部之一壓力降低至小於50托(Torr)；使該密封結構與該裝置元件接觸；及將該腔外部之一壓力增加至大於50托。在一些實施方案中，該方法進一步包含移除釋放層以使載體基板自裝置卸離及使導電墊暴露於該裝置之背側處。在一些實施方案中，該方法進一步包含藉由將外部電路連接至該經暴露之導電墊而將該外部電路連接至裝置，其中該外部電路包含一撓性電路或一PCB。
本發明中所描述之標的之另一發明態樣可實施於製造具有一前側及與該前側相對之一背側之一裝置之一方法中。該方法包含：提供一載體基板；在該載體基板上形成一釋放層；在該釋放層上形成一裝置基板，其中該裝置基板包含一或多個電組件或互連件；在該裝置之該前側上形成至少部分穿過該裝置基板之一第一通孔連接件；在該裝置基板上該裝置之該前側上形成一裝置元件，其中該裝置元件透過該第一通孔連接件電連接至該一或多個電組件或互連件；在該裝置之該背側上形成至少部分穿過該裝置基板以連接至該一或多個電組件或互連件之一第二通孔連接件；在該裝置之該背側處形成連接至該第二通孔連接件之一導電墊；及形成一密封結構以氣密式密封該裝置元件。
在一些實施方案中，該方法進一步包含形成延伸至裝置元件中之一釋放孔及將密封結構層壓於該裝置元件及該釋放孔上，其中該密封結構包含覆蓋該釋放孔之一接合組件及該接合組件上之一黏著層。在一些實施方案中，該方法進一步包含藉由將外部電路連接至導電墊而將該外部電路連 接至裝置，其中該外部電路包含一撓性電路或一PCB。在一些實施方案中，該方法進一步包含移除釋放層以使載體基板自裝置卸離及使裝置基板暴露於該裝置之背側處。
在隨附圖式及下文描述中闡述本發明中所描述之標的之一或多個實施方案之細節。儘管主要就基於EMS及MEMS之裝置元件描述本發明中所提供之實例，然本文中所提供之概念可應用於其他類型之裝置元件，諸如液晶顯示器(LCD)元件、有機發光二極體(「OLED」)元件及場發射顯示元件及微LED顯示器。將自描述、圖式及技術方案明白其他特徵、態樣及優點。應注意，以下圖式之相對尺寸可不按比例繪製。
21:處理器/系統處理器
22:陣列驅動器
27:網路介面
28:訊框緩衝器
29:驅動器控制器
30:顯示器/顯示陣列
40:顯示裝置
41:外殼
43:天線
45:揚聲器
46:麥克風
47:收發器
48:輸入裝置
50:電源供應器
52:調節硬體
100:裝置
100a:前側
100b:背側
100c:裝置區域
100d:周邊區域
110:基板/載體基板
120:釋放層
132:導電墊
134:通孔連接件
140:裝置基板
150:裝置元件
151:釋放孔
152:保護層
153:腔/間隙
154:犧牲層
160:密封結構
170:模製層
182:焊料凸塊
184:撓性電路/外部電路
200:裝置
200c:裝置區域
200d:周邊區域
234:通孔連接件
300:裝置
300a:前側
300b:背側
300c:裝置區域
300d:周邊區域
310:基板/載體基板
320:釋放層
330:緩衝層
340:裝置基板
342:電組件或互連件/電線
344:第一通孔連接件
346:第二通孔連接件
348:導電墊
350:裝置元件
351:釋放孔
352:保護層
353:腔/間隙
354:犧牲層
360:密封結構
370:模製層
380:載體層/載體玻璃
381:開口
382:焊料組件
390:外部電路/印刷電路板(PCB)
392:接觸墊
395:底膠填充層
400:裝置
410:載體基板
420:釋放層
450:裝置元件
451:釋放孔
452:保護層
453:腔/間隙
454:犧牲層
456:功能單元
460:密封結構
462:載體層
464:黏著層
466:接合組件
470:平坦化層
472:接合結構
480:障壁層
500:程序
505:方塊
510:方塊
515:方塊
520:方塊
525:方塊
530:方塊
535:方塊
600:程序
605:方塊
610:方塊
615:方塊
620:方塊
625:方塊
630:方塊
635:方塊
640:方塊
圖1A至圖1K展示製造具有背側互連之一例示性裝置之一程序中之各個階段之截面示意圖解。
圖2展示具有一縮小之窄邊界之一例示性裝置之一俯視圖之一示意圖。
圖3A至圖3P展示製造具有背側互連之一例示性裝置之一程序中之各個階段之截面示意圖解。
圖4A至圖4G展示製造具有一層壓密封結構之一例示性裝置之一程序中之各個階段之截面示意圖解。
圖5展示用於製造一裝置之一例示性程序之一流程圖。
圖6展示用於製造一裝置之一例示性程序之一流程圖。
圖7A及圖7B係繪示包含複數個顯示元件之一顯示裝置之系統區塊圖。
各種圖式中之相同元件符號及名稱指示相同元件。
以下描述係指向出於描述本發明之新穎態樣之目的之特定實施方案。然而，此項技術之一般技術者將易於認知本文中之教示可以大量不同方式應用。所描述之實施方案可在經組態以顯示無論係動態(諸如視訊)或靜態(諸如靜止影像)及無論係文字、圖形或圖像之一影像之任何裝置、設備或系統中實施。。更特定言之，預期所描述之實施方案可包含於多種電子裝置中或與多種電子裝置相關聯，該等電子裝置諸如(但不限於)：行動電話、啟用多媒體網際網路之蜂巢式電話、行動電視接收器、無線裝置、智慧型手機、Bluetooth®裝置、個人資料助理(PDA)、無線電子郵件接收器、掌上型或可攜式電腦、小筆電、筆記型電腦、智慧型筆電、平板電腦、印表機、影印機、掃描儀、傳真裝置、全球定位系統(GPS)接收器/導航器、相機、數位媒體播放器(諸如MP3播放器)、攝錄影機、遊戲主控台、腕錶、時鐘、計算器、電視監視器、平板顯示器、電子閱讀裝置(諸如電子閱讀器)、電腦監視器、汽車顯示器(包含里程表及速度計顯示器等)、駕駛艙控制裝置或顯示器、攝影機景觀顯示器(諸如一車輛中之一後視攝影機之顯示器)、電子相冊、電子廣告牌或標誌牌、投影儀、建築結構、微波爐、冰箱、立體聲系統、卡帶錄影機或播放器、DVD播放器、CD播放器、VCR、收音機、可攜式記憶體晶片、洗衣器、乾衣器、洗衣器/乾衣器、停車計時器、包裝(諸如，在包含微機電系統(MEMS)應用之機電系統(EMS)應用以及非EMS應用中)、美學結構(諸如一件珠寶或衣服上之影像顯示器)及多種EMS裝置。本文中之教示亦可用於非顯示器應用中，諸如(但不限於)：電子切換裝置、射頻濾波器、感測器、加速計、迴轉儀、運動感測裝置、磁強計、消費型電子器件之慣性組件、消費型電子 產品之部分、變容二極體、液晶裝置、電泳裝置、驅動方案、製程及電子測試設備。因此，教示並不意欲限於僅在圖中描繪之實施方案，而是具有如此項技術之一般技術者將易於明白之廣泛適用性。
本文中所描述之一些實施方案使3-D與裝置封裝及背側互連相關。對電子組件之尺寸縮小及複雜度增加之需求已驅使半導體產業產生更小及更複雜之積體電路(IC)。對於諸如日益增多之可攜式電子組件(智慧型電話、智慧型手錶等)之許多應用，已實施各種3-D封裝技術以降低成本、縮小外觀尺寸及縮小輪廓。晶圓級封裝容許在晶圓自身上封裝裝置及IC，而非將晶圓切塊成若干個別IC且接著將其封裝。晶片尺度封裝容許封裝使得總封裝面積並不比IC晶片自身之尺寸大很多。晶圓級晶片尺度封裝(WL-CSP)容許IC晶片直接安裝於(例如)一印刷電路板(PCB)上。此等封裝方案降低整體製造成本，提供較薄外觀尺寸，提供一較低輪廓及改良裝置效能。
IC晶片可包含一裝置之裝置元件。一些IC晶片可包含顯示器(諸如OLED、IMOD、LCD、LED、雙穩態顯示器或類比顯示器)之顯示元件。一些IC晶片可包含薄膜切換裝置，諸如薄膜電晶體(TFT)或薄膜二極體。薄膜切換裝置可與顯示元件電連通。
包含導線接合封裝、覆晶封裝及晶圓級晶片尺度封裝之許多習知類型的封裝經由IC晶片自身提供電路佈線能力。導電墊、佈線、焊料凸塊及其他電組件經形成於一晶圓之一前側(或前表面)上使得可製成至IC晶片之電互連。然而，此可限制裝置整合且導致較笨重及較大封裝。此外，許多習知封裝技術導致具有可限制有用顯示區域且引起較大外觀尺寸之一寬邊界之裝置。許多EMS及MEMS技術中之封裝解決方案常常與裝置或系統 之其餘部分分立，從而導致較笨重及較大封裝。尤其在EMS及MEMS封裝中，期望不僅整合裝置組件與電路同時最小化封裝尺寸，而且充分保護該等裝置組件。
包含OLED及MEMS、LED裝置之許多電子裝置經封裝以耐受環境力並且保護電子裝置使之免受水分進入及其他環境作用因素(諸如氧氣)之影響。例如，水分可導致EMS或MEMS裝置中之靜摩擦及裝置故障，且氧氣可使OLED隨時間降級並降低裝置效能。因此，各種電子裝置需要有效密封來保護裝置免受周圍力及條件之影響。使用基於環氧樹脂之黏著劑之裝置密封可比其他密封技術更便宜及更簡單，但並不提供氣密密封。此外，基於環氧樹脂之黏著劑可缺乏足夠機械強度，釋氣可太高且過於可滲透以致水分進入。使用金屬焊接或一玻璃料之裝置密封可提供氣密密封，但程序較複雜，可導致一低良率且焊料或玻璃料之材料無法與裝置相容。使用薄膜囊封(TFE)之裝置密封可提供氣密密封，但程序(諸如物理氣相沈積、化學氣相沈積等)可為昂貴的。
本發明提供至一裝置之一背側(或背表面)之通孔連接件及佈線，而非提供至一裝置之一前側(或前表面)之通孔連接件及佈線。可提供未蝕刻穿過一基板以形成矽通孔或玻璃通孔之通孔連接件。可將導電墊佈線至裝置之背側上之較佳區域使得該等導電墊與外部電路相容。此外，本發明提供一氣密密封以保護裝置組件免受環境力影響。該氣密密封可包含使用焊料或介電材料而無需一焊接程序之一層壓結構。
可實施本發明中所描述之標的之特定實施方案以實現以下潛在優點之一或多者。氣密式密封裝置可在一晶圓級或面板級上執行以降低整體製造成本。此容許將裝置封裝於晶圓或面板自身上，而非將晶圓或面板切塊 成若干離散裝置且接著將其封裝。氣密密封提供保護以免水分進入及其他環境力以改良裝置可靠性及使用年限(lifetime)。此外，氣密式密封裝置可對裝置提供機械強度且實現背側處理。藉由背側處理，可在一裝置之一背側而非一前側上製成電互連。可使用一或多個通孔連接件製成自一裝置元件至該背側上之一墊之電互連。此背側處理最小化邊緣上之電路及硬體以實現一較窄邊界或邊框，此容許裝置中之一較大作用區域。此外，此背側處理可將不同功能組件整合於一裝置封裝中，且可在無矽通孔(TSV)或玻璃通孔(TGV)之情況下在一晶圓級或面板級上執行。此可簡化製程，降低製造成本，提供較大裝置整合且實現系統級封裝(SiP)操作。此外，此背側處理消除背側上之一厚基板以縮小外觀尺寸及提供一較薄輪廓。背側處理亦可實現墊在背側上之佈線以提供可與外部電路(諸如PCB)之一墊間距相容之一墊間距。
圖1A至圖1K展示製造具有背側互連之一例示性裝置之一程序中之各個階段之截面示意圖解。製造裝置之程序可依一不同順序執行或藉由不同、較少或額外操作來執行。裝置100包含一前側100a及與前側100a相對之一背側100b。前側100a包含安置於一裝置基板140上之裝置元件150，諸如OLED、MEMS或LED裝置元件。
圖1A展示部分製造之裝置100之一截面示意圖，其中提供一基板110。該基板110可由包含實質上透明材料及不透明材料之任何合適基板材料製成。基板110可包含可用於頂部發射OLED或LED顯示器中且使IMOD顯示器反轉之一不透明或半透明材料。基板110可包含可用於底部發射OLED或LED顯示器及IMOD顯示器中之一透明或實質上透明材料。透明或實質上透明材料之實例可包含玻璃及塑膠。如本文中所使用之實質 透明度可定義為約70%或更大(諸如約80%或更大或約90%或更大)之可見光之透射率。玻璃基板(有時稱為玻璃板或玻璃面板)可為或包含硼矽酸鹽玻璃、鈉鈣玻璃、光阻玻璃、石英、派熱司玻璃(Pyrex)或其他合適玻璃材料。可使用一非玻璃基板，諸如聚碳酸酯、丙烯酸、聚醯亞胺、聚對苯二甲酸乙二酯(PET)或聚醚醚酮(PEEK)基板。在一些實施方案中，基板110可為不透明或半透明且由矽、金屬、陶瓷、合金、鋁箔或其他合適材料製成。在一些實施方案中，基板110可具有幾微米至數百微米之一厚度。基板110通常可具有大於約10μm之一厚度。基板110可為一載體基板，此係因為該載體基板經組態以隨後自裝置100卸離或移除。
圖1B展示直至此時之部分製造之裝置100之一截面示意圖，其中在載體基板110上提供一釋放層120。該釋放層120可包含能夠(諸如)藉由一熱、化學或雷射移除程序移除使得載體基板110可隨後自裝置100之其餘部分卸離之一材料。釋放層120可藉由一習知沈積程序形成於載體基板110上，舉例而言，諸如一化學氣相沈積(CVD)、電漿輔助化學氣相沈積(PECVD)、物理氣相沈積(PVD)程序、基於溶液之塗佈程序或蒸鍍程序。在一些實施方案中，釋放層120包含一合適犧牲材料，諸如鉬、非晶矽、多晶矽、鍺、氧化鍺、包含二氧化矽之氧化矽、聚合物及其組合。在一些實施方案中，釋放層120具有介於約0.01μm與約1μm之間，或介於約0.1μm與約0.5μm之間之一厚度。
圖1C展示直至此時之部分製造之裝置100之一截面示意圖，其中在釋放層120上形成一或多個導電墊132。在一些實施方案中，在該等導電墊132與釋放層120之間形成一緩衝層(未展示)以對裝置100提供額外機械強度。裝置100可包含一裝置區域100c及在裝置區域100c外部之一周邊區域 100d。周邊區域100d可圍繞裝置區域100c。例如，在一顯示裝置中，裝置區域100c可包含一作用顯示區域且周邊區域100d可包含一非顯示區域。導電墊132包含一導電材料(諸如一金屬)，且可提供至裝置100之其他電子組件之電互連。導電墊132可使用任何合適沈積技術沈積且圖案化於裝置100之周邊區域100d中。
圖1D展示直至此時之部分製造之裝置100之一截面示意圖，其中在導電墊132及釋放層120上形成一裝置基板140。裝置基板140可為一主動基板或一被動基板。作為一主動基板，裝置基板140可包含主動組件，諸如電晶體、金屬層及佈線。例如，裝置基板140可包含TFT及佈線之一或兩者。作為一被動基板，裝置基板140可包含被動組件，諸如電阻器、電容器及電感器。裝置基板140比載體基板110薄。在一些實施方案中，裝置基板140實質上比載體基板110薄，諸如裝置基板140的厚度係載體基板110的至少1/3、1/5、1/10、1/20或1/50。在一些實施方案中，裝置基板140具有介於約0.5μm與約10μm之間，或介於約1μm與約10μm之間之一厚度。在一些實施方案中，裝置基板140包含任何合適基板材料，諸如玻璃、塑膠、矽、金屬、陶瓷、合金或任何其他合適基板材料。
圖1E展示直至此時之部分製造之裝置100之一截面示意圖，其中形成至少部分穿過裝置基板140以連接至一或多個導電墊132之一或多個通孔連接件134。在裝置100之周邊區域100d中蝕刻、鑽孔或以其他方式移除裝置基板140之至少一部分。可暴露一或多個導電墊132。可在周邊區域100d中沈積及圖案化導電材料以形成通孔連接件134且提供至導電墊132之電連接。一或多個通孔連接件134可包含一導電材料(諸如一金屬)且可使用任何合適技術進行沈積及圖案化。一或多個通孔連接件134可提供自 裝置區域100c至周邊區域100d之電互連。
圖1F展示直至此時之部分製造之裝置100之一截面示意圖，其中在裝置基板140上裝置區域100c中形成一或多個裝置元件150。該等裝置元件150係安置於裝置100之前側100a中。裝置元件150之放置或定位可界定裝置100之前側100a以及裝置區域100c。至少一些裝置元件150可藉由一或多個通孔連接件134電連接至一或多個導電墊132。因此，可製成自裝置區域100c中之裝置元件150至周邊區域100d之與其他電路及組件之連通。此外，如下文所論述，可製成自前側100a中之裝置元件150至裝置100之背側100b之與其他電路及組件之連通。
在一些實施方案中，裝置元件150可包含經組態以執行裝置100之一或多個操作之任何主動元件。在一些實施方案中，裝置元件150可包含顯示元件，諸如OLED元件、LED元件、EMS顯示元件或MEMS顯示元件。在一些實施方案中，裝置元件150包含並非顯示元件之EMS或MEMS元件。並非顯示元件之EMS或MEMS元件之實例包含(但不限於)：觸控感測器、壓力感測器、氣體感測器、RF切換器、加速度計、迴轉儀、麥克風及揚聲器。裝置元件150經組態以密封於裝置區域100c中。在一些實施方案中，裝置元件150經組態以密封於一受控環境及壓力內。如圖1F中所展示，裝置元件150之各者可包含一保護層152及在該保護層152內之一犧牲層154。犧牲層154可包含任何合適犧牲材料。犧牲材料之實例包含(但不限於)：鉬、非晶矽、多晶矽、鍺、氧化鍺、包含二氧化矽之氧化矽、聚合物及其組合。合適聚合物可包含聚甲基丙烯酸甲酯(PMMA)、聚醯亞胺及光阻劑。保護層152可包含(例如)保護裝置元件150之功能單元之一介電材料。在一些實施方案中，此等功能單元可包含OLED或LED顯示層或一 EMS或MEMS元件之可移動層。
圖1G展示直至此時之部分製造之裝置100之一截面示意圖，其中形成穿過保護層152之一釋放孔151且移除犧牲層154以形成接達裝置元件150之各者之一腔153。在一些實施方案中，釋放孔151提供使蝕刻劑通過且容許蝕刻犧牲層154之通道。移除犧牲層154導致形成一間隙或腔153使得裝置元件150之功能單元可經受一受控壓力或環境。在一些實施方案中，在移除犧牲層154之後，至少一些裝置元件150中之一壓力可經控制以小於約760托或小於約50托之一壓力。在其中功能單元係一EMS或MEMS元件之可移動層之一些實施方案中，該等可移動層可在腔153內移動。在一些實施方案中，界定一抽空間隙之一腔153並不存在。例如，在OLED元件之囊封中，無需用於界定腔153之一犧牲層154。
圖1H展示直至此時之部分製造之裝置100之一截面示意圖，其中提供一密封結構160以氣密式密封一或多個裝置元件150。如圖1H中所展示，密封結構160可形成、定位、放置或安置於一或多個裝置元件150上。密封結構160可阻塞、密封或以其他方式覆蓋釋放孔151。在一些實施方案中，密封結構160可覆蓋裝置100之前側100a中之保護層152。密封結構160氣密式密封裝置元件150使之免受周圍環境影響且保護裝置元件150免受環境力(諸如水分進入)影響。在一些實施方案中，氣密式密封裝置元件150包含將密封結構160層壓於裝置元件150上。腔153中之一壓力可經控制以(例如)小於裝置元件150之各者外部之一壓力。在下文圖4A至圖4G中進一步詳細描述層壓程序之一實例。在一些實施方案中，氣密式密封裝置元件150包含在裝置元件150上沈積一薄膜囊封層。在一些實施方案中，密封結構160覆蓋裝置區域100c中之裝置元件150及周邊區域 100d中之一或多個通孔連接件134。因此，密封結構160在封裝程序中圍封裝置元件150。
圖1I展示直至此時之部分製造之裝置100之一截面示意圖，其中在密封結構160上形成一模製層170。模製層170係視需要提供於裝置100中以對該裝置100提供機械剛度。在一些實施方案中，模製層170包含聚合物材料。在其中裝置元件150為顯示元件之一些實施方案中，諸如其中光必須透射穿過模製層之頂部發射或頂部反射顯示元件(諸如OLED、LED、EMS或MEMS顯示元件)，模製層170係實質上透明以容許光穿過。在一些實施方案中，模製層170具有大於約10μm、介於約10μm與約100μm之間、或大於約100μm之一厚度。
圖1J展示直至此時之部分製造之裝置100之一截面示意圖，移除釋放層120且將載體基板110自裝置100卸離以使一或多個導電墊132暴露於裝置100之背側100b上。可使用任何合適技術(諸如藉由雷射輻照、加熱或蝕刻程序)移除釋放層120。將載體基板110自裝置100卸離且縮小了裝置100之輪廓。藉此在裝置100之前側100a上而非裝置100之背側100b上提供針對裝置元件150之大部分機械支撐。此外，可提供自裝置元件150之電互連至裝置100之背側100b而非至裝置100之前側100a。如圖1J中所展示，在裝置100之背側100b上將導電墊132重新佈線至裝置100之邊緣，其中該等經重新佈線之導電墊132藉由通孔連接件134與裝置元件150電互連。導電墊132係在無TSV或TGV之情況下且在無重新分佈或佈線層之情況下重新佈線。導電墊132係使用裝置基板140之一薄層中之短互連件重新佈線。
圖1K展示直至此時之部分製造之裝置100或經完成裝置100之一截面 示意圖。可將額外電路及電子器件連接至裝置100之背側100b及裝置100之周邊區域100d處。藉由使額外電路及電子器件連接至背側100b，此可使裝置100之邊界變窄或以其他方式縮小裝置100之邊界同時增加系統之功能性。此外，相較於習知裝置封裝技術，此可產生一較薄輪廓及較小外觀尺寸。在一些實施方案中，將一撓性電路連接至背側100b上之一導電墊132。在一些實施方案中，將一PCB或其他IC連接至背側100b上之一導電墊132。此等電子器件可透過導電墊132及一或多個通孔連接件134與至少一些裝置元件150電連通。因此，在裝置100之背側100b上提供自裝置元件150至PCB、IC或撓性電路之佈線。可在無任何玻璃通孔或矽通孔的情況下完成佈線。可在無額外佈線元件或層(包含重佈層)之情況下完成佈線。如圖1K中所展示，在一導電墊132上形成一焊料凸塊182以連接至背側100b上之一撓性電路184。
圖1A至圖1K之封裝程序可容許複數個裝置元件150之晶圓級晶片尺度封裝。圖1A至圖1K之封裝程序可產生具有背側互連之一裝置100。裝置100包含一前側100a及與該前側100a相對之一背側100b。裝置100包含一裝置基板140、在裝置基板140上且在裝置100之前側100a上之一裝置元件150。氣密式密封裝置元件150。在裝置基板140中提供一導電墊132或被動組件(未展示)。導電墊132或被動組件(未展示)係暴露於裝置100之背側100b上，其中該導電墊132或該被動組件藉由裝置基板140中之一通孔連接件134而電連接至裝置元件150。通孔連接件134及導電墊132定位於裝置100之一周邊區域100d中，其中周邊區域100d係在一裝置區域100c外部。裝置元件150定位於裝置基板140上裝置100之裝置區域100c中。
在一些實施方案中，被動組件係一電阻器、電容器或電感器。在一 些實施方案中，導電墊132經連接至裝置100之背側100b處之外部電路184(諸如一PCB或撓性電路)。在一些實施方案中，裝置元件150係一EMS裝置元件、一MEMS裝置元件、一OLED元件或一LED元件。裝置元件150可藉由一密封結構160(諸如一層壓密封結構或一薄膜囊封層)氣密式密封。一層壓密封結構可包含覆蓋一釋放孔151之一接合組件、該接合組件上之一黏著層及該黏著層上之一障壁層。在一些實施方案中，裝置元件150進一步包含保護層152上之一密封環(未展示)，其中層壓密封結構之接合組件在無需焊接程序的情況下與該密封環形成一金屬間接合或與該保護層152形成一介電質間接合。藉由一層壓密封結構，腔153內部之一壓力可經控制以小於該腔153外部之一壓力。在一些實施方案中，裝置100進一步包含裝置100之前側100a上之一模製層170，其中模製層170對裝置100提供機械強度。例如，模製層170具有大於約10μm、介於約10μm與約100μm之間或大於約100μm之一厚度，且可實質上透明。裝置100可進一步包含模製層170上之一載體玻璃(未展示)。在一些實施方案中，通孔連接件134至少部分延伸穿過裝置基板140且具有介於約0.1μm與約2μm之間的一深度。
圖2展示具有一縮小之窄邊界之一例示性裝置之一俯視圖(或前側)之一示意圖。在圖1A至圖1K中或在圖1A至圖1P中完成一製程之後可形成一裝置200。如圖2中所展示，裝置200具有可稱為一「顯示區域」、「作用區域」或「作用顯示區域」之一裝置區域200c。裝置200亦具有在裝置區域200c外部之一周邊區域200d，其中周邊區域200d可稱為一「非顯示區域」或「非作用區域」。周邊區域200d之尺寸可對應裝置200之邊界或邊框窄或寬的程度。複數個裝置元件(未展示)或一裝置元件陣列定位於裝置 區域200c中。複數個通孔連接件234定位於裝置200之周邊區域200d中。周邊區域200d中之複數個通孔連接件234用作自裝置元件至裝置200之背側上之導電墊之電互連。
典型裝置封裝可導致可限制一有用裝置區域200c之寬邊界。然而，本發明中所描述之封裝解決方案提供可增加一有用裝置區域200c之一窄邊界。藉由圖2中之一實例，周邊區域200d之一窄邊界可為約1000μm寬。本發明之封裝解決方案可導致覆蓋1000μm寬邊界之約200μm或更少之密封區域(及TFT電路)。此留下一額外800μm以容納至裝置200之一背側上之導電墊之通孔連接件234。在一些實施方案中，僅導電墊之寬度佔據或界定邊界之空間。例如，導電墊之寬度可為約100μm或500μm。在下文圖4A至圖4G中進一步詳細描述本發明之一封裝解決方案之一個實例。
一氣密式密封裝置封裝提供至一裝置之一背側之通孔連接件及佈線。雖然本發明之一些態樣如圖1A至圖1K中所展示般在一裝置之一周邊區域中提供背側互連，但本發明之一些態樣在一裝置之一裝置區域中提供背側互連。此亦容許一縮小之邊界及更大裝置整合。
圖3A至圖3P展示製造具有背側互連之一例示性裝置之一程序中之各個階段之截面示意圖解。製造該裝置之程序可依一不同順序執行或藉由不同、較少或額外操作來執行。裝置300包含一前側300a及與該前側300a相對之一背側300b。該前側300a包含安置於一裝置基板340上之裝置元件350，諸如OLED、LED、EMS或MEM裝置元件。
圖3A展示部分製造之裝置300之一截面示意圖。在圖3A中，提供一基板310。基板310可由任何合適基板材料(諸如矽、金屬、陶瓷、鋁箔、合金、塑膠、玻璃等)製成。基板310可包含可用於頂部發射顯示器應用中 之一不透明或半透明材料。基板310可包含可用於底部發射顯示器應用中之一透明或實質上透明材料。透明或實質上透明材料之實例包含玻璃及塑膠。玻璃基板(有時稱為玻璃板或玻璃面板)可為或包含硼矽酸玻璃、鈉鈣玻璃、光阻玻璃、石英、派熱司玻璃或其他合適玻璃材料。可使用一非玻璃基板，諸如聚碳酸酯、丙烯酸、聚醯亞胺、PET或PEEK基板。在一些實施方案中，基板310可具有幾微米至數百微米之一厚度。基板310可為一載體基板，此係因為該載體基板經組態以隨後自裝置300卸離或移除。
圖3B展示直至此時之部分製造之裝置300之一截面示意圖，其中在載體基板310上提供一釋放層320。在一些實施方案中，在釋放層320上視需要形成一緩衝層330。釋放層320可包含能夠(諸如)藉由熱、化學或雷射移除程序移除使得載體基板310可隨後自裝置300之其餘部分卸離之一材料。釋放層320可藉由一習知沈積程序形成於載體基板310上，舉例而言，諸如CVD、PECVD、PVD、基於溶液之塗佈或蒸鍍程序。在一些實施方案中，釋放層320包含犧牲材料，諸如鉬、非晶矽、多晶矽、鍺、氧化鍺、包含二氧化矽之氧化矽、聚合物及其組合。在一些實施方案中，釋放層320具有介於約0.01μm與約1μm之間或介於約0.1μm與約0.5μm之間之一厚度。
緩衝層330可對裝置300提供額外機械強度及剛度。在一些實施方案中，緩衝層330可包含可為玻璃材料之介電材料。該介電材料可包含氮化矽、碳化矽、氮氧化矽、氧化矽、陶瓷、玻璃陶瓷、塑膠、聚合物、環氧樹脂及類似者。在一些實施方案中，緩衝層330可具有介於約0.5μm與約5μm之間或介於約1μm與約3μm之間的一厚度。
圖3C展示直至此時之部分製造之裝置300之一截面示意圖，其中在釋 放層320上形成一裝置基板340。裝置基板340可為一主動基板或一被動基板。作為一主動基板，裝置基板340可包含主動組件，諸如電晶體、金屬層及佈線。作為一被動基板，裝置基板340可包含被動組件，諸如電阻器、電容器及電感器。裝置基板340比載體基板310薄。在一些實施方案中，裝置基板340實質上比載體基板310薄，諸如裝置基板340的厚度係載體基板310之至少1/3、1/5、1/10、1/20或1/50。在一些實施方案中，裝置基板340具有介於約0.5μm與約10μm之間或介於約1μm與約10μm之間之一厚度。在一些實施方案中，裝置基板340包含任何合適基板材料，諸如矽、金屬、陶瓷、鋁箔、合金、玻璃或塑膠。
無關於裝置基板340是否係一主動基板(或主動層)或被動基板(或被動層)，裝置基板340包含一或多個電組件或互連件342。在一些實施方案中，該一或多個電組件或互連件342可包含一主動層中之一或多個TFT、金屬互連件、佈線、信號線、資料線及電力線。在一些實施方案中，一或多個電組件或互連件342可表示一被動層中之佈線、金屬互連件、金屬層或被動組件(諸如電阻器、電容器及電感器)。電組件或互連件342係裝置基板340之部分。舉例而言，如圖3C中所展示，一些電組件或互連件342可為佈線(較長線)且一些電組件或互連件342可為電力線(較短線)。
圖3D展示直至此時之部分製造之裝置300之一截面示意圖，其中形成至少部分穿過裝置基板340以連接至裝置基板340中之一或多個電組件或互連件342之一或多個第一通孔連接件344。裝置基板340之至少一部分經蝕刻、鑽孔或以其他方式移除，且導電材料經沈積以形成該一或多個第一通孔連接件344。該一或多個第一通孔連接件344可僅部分延伸至裝置基板340中一淺深度處以連接至一或多個電組件或互連件342。一或多個 第一通孔連接件344並未形成玻璃通孔或矽通孔。一或多個第一通孔連接件344可包含一導電材料(諸如一金屬)且可使用任何合適技術進行沈積。一或多個第一通孔連接件344經設置於裝置300之一前側300a上。一或多個第一通孔連接件344將提供一裝置區域300c中之自裝置元件350至電組件或互連件342之電互連。裝置300可包含一裝置區域300c及在裝置區域300c外部之一周邊區域300d。例如，在一顯示裝置中，裝置區域300c可包含一作用顯示區域且周邊區域300d可包含一非顯示區域。
圖3E展示直至此時之部分製造之裝置300之一截面示意圖，其中在裝置基板340上裝置區域300c中形成一或多個裝置元件350。該等裝置元件350安置於該裝置300之前側300a中。裝置元件350之放置或定位可界定裝置300之前側300a以及裝置區域300c。至少一些裝置元件350可藉由一或多個第一通孔連接件344電連接至裝置基板340中之一或多個電組件或互連件342。因此，可製成裝置區域300c中自裝置元件350至裝置基板340之與其他電路及組件之連通。此外，如下文所論述，可製成自前側300a中之裝置元件350至裝置300之背側300b之與其他電路及組件之連通。
在一些實施方案中，裝置元件350可包含經組態以執行裝置300之一或多個操作之任何主動元件。在一些實施方案中，裝置元件350包含一顯示元件，諸如一OLED、LED、EMS或MEMS顯示元件。在一些實施方案中，裝置元件350包含並非係一顯示元件之一EMS或MEMS元件。並非係顯示元件之EMS或MEMS元件之實例包含(但不限於)：觸控感測器、壓力感測器、氣體感測器、RF切換器、加速度計、迴轉儀、麥克風及揚聲器。裝置元件350經組態以密封於裝置區域300c中。在一些實施方案中，裝置元件350經組態以密封於一受控環境及壓力內。如圖3E中所展示，裝 置元件350之各者可包含一保護層352及在該保護層352內之一犧牲層354。該犧牲層354可包含(例如)任何合適犧牲材料。犧牲材料之實例包含(但不限於)：鉬、非晶矽、多晶矽、鍺、氧化鍺、包含二氧化矽之氧化矽、聚合物及其組合。保護層352可包含(例如)保護裝置元件350之功能單元之一介電材料。在一些實施方案中，此等功能單元可包含OLED或LED顯示層或一EMS或MEMS元件之可移動層。
圖3F展示直至此時之部分製造之裝置300之一截面示意圖，其中在一或多個裝置元件350上形成一模製層370。該模製層370係視需要設置於裝置300中以對裝置300提供機械強度及剛度。在一些實施方案中，模製層370包含聚合物材料。在其中裝置元件350係顯示元件(諸如OLED、LED、EMS或MEMS顯示元件)之一些實施方案中，模製層370係實質上透明以容許光穿過。在一些實施方案中，模製層370具有大於約10μm、介於約10μm與約100μm之間或大於約100μm之一厚度。
圖3F中之部分製造之裝置300可進一步包含模製層370上之一載體層或載體玻璃380。載體層380可對裝置300提供進一步機械強度及剛度。又，載體層380可用作裝置300之進一步保護及支撐。
圖3G展示直至此時之部分製造之裝置300之一截面示意圖，其中移除釋放層320且將載體基板310自裝置300卸離。緩衝層330可暴露於裝置300之背側300b處。可使用任何合適技術(諸如藉由雷射輻照、加熱或蝕刻程序)移除釋放層320。將載體基板310自裝置300卸離且縮小裝置300之輪廓。藉此在裝置300之前側300a上而非裝置300之背側300b上提供用於裝置元件350之大部分機械支撐。此外，自裝置元件350之電互連可提供至裝置300之背側300b而非至裝置300之前側300a。
圖3H展示直至此時之部分製造之裝置300之一截面示意圖，其中形成至少部分穿過裝置基板340以連接至裝置基板340中之一或多個電組件或互連件342之一或多個第二通孔連接件346。一或多個第一通孔連接件344係形成於裝置300之前側300a上，而一或多個第二通孔連接件346係形成於裝置300之背側300b上。在一些實施方案中，一或多個第二通孔連接件346經形成穿過緩衝層330以連接至裝置基板340中之一或多個電組件或互連件342。裝置基板340之至少一部分及視需要緩衝層330經蝕刻、鑽孔或以其他方式移除。一或多個第二通孔連接件346可僅部分延伸至裝置基板340中一淺深度處以連接至一或多個電組件或互連件342。一或多個第二通孔連接件346並未形成玻璃通孔或矽通孔。沈積導電材料以形成一或多個第二通孔連接件346。一或多個第二通孔連接件346可包含一導電材料(諸如一金屬)且可使用任何合適技術沈積。一或多個第二通孔連接件346將提供自裝置區域300c中之電組件或互連件342至額外電路及組件(諸如PCB、IC或撓性電路)之電互連。
圖3I展示直至此時之部分製造之裝置300之一截面示意圖，其中在裝置300之背側300b上形成一或多個導電墊348且使之連接至一或多個第二通孔連接件346。在一些實施方案中，該等導電墊348可安置於緩衝層330上，其中一或多個第二通孔連接件346延伸穿過緩衝層330。在一些實施方案中，導電墊348可安置於裝置基板340上裝置300之背側300b處，其中裝置300缺乏一緩衝層330。導電墊348包含一導電材料(諸如一金屬)且可提供至裝置300之其他電子組件之電互連。導電墊348可使用任何合適沈積技術沈積且經圖案化於裝置300之裝置區域300c中。
一或多個第二通孔連接件346及導電墊348係定位於裝置300之背側 300b中及裝置300之裝置區域300c中。使導電墊348處於裝置區域300c中容許重新佈線至裝置區域300c。儘管導電墊132在圖1A至圖1K中被重新佈線至一裝置100之一周邊區域100d，然導電墊348在圖I中被重新佈線至裝置區域300c。此重新佈線裝置300之自裝置300之邊緣至一區域陣列之電互連。此可提供增加之墊間距，其可導致與具有一大間距之PCB之更大相容性。可與PCB相容之一典型墊間距可介於約200μm與約300μm之間，諸如約250μm。
圖3J展示直至此時之部分製造之裝置300之一截面示意圖，其中形成一釋放孔351以接達一或多個裝置元件350。在一些實施方案中，該釋放孔351提供使蝕刻劑通過且容許蝕刻犧牲層354之通道。釋放孔351可經形成穿過裝置300之一前側300a或背側300b。如圖3J中所展示，釋放孔351可經形成穿過裝置300之背側300b且特定言之穿過裝置基板340及緩衝層330。
圖3K展示直至此時之部分製造之裝置300之一截面示意圖，其中移除犧牲層354以在裝置元件350之各者內形成一腔353。移除犧牲層354導致形成一間隙或腔353使得裝置元件350之功能單元可經受一受控壓力或環境。在一些實施方案中，在移除犧牲層354之後，可將至少一些裝置元件350之一壓力控制為小於約760托或小於約50托之一壓力。在其中功能單元係一EMS或MEMS元件之可移動層之一些實施方案中，該等可移動層可在腔353內移動。
圖3L展示直至此時之部分製造之裝置300之一截面示意圖，其中提供一密封結構360以氣密式密封一或多個裝置元件350。如圖3L中所展示，該密封結構360經形成、定位、放置或安置於裝置之一背側300b上以圍封 裝置元件350。密封結構360可阻塞、密封或以其他方式覆蓋釋放孔351。在一些實施方案中，密封結構360可覆蓋在裝置300之背側300b上之導電墊348。密封結構360氣密式密封裝置元件350使之免受周圍環境影響且保護裝置元件350使之免受環境力(諸如水分進入)影響。在一些實施方案中，氣密式密封裝置元件350包含將密封結構360層壓於裝置300之背側300b上。例如，將密封結構360層壓於背側300b上之導電墊348及緩衝層330上。腔353中之一壓力可小於裝置元件350之各者外部之一壓力。在下文圖4A至圖4G中進一步詳細描述層壓程序之一個實例。在一些實施方案中，氣密式密封裝置元件350包含將一薄膜囊封層沈積於裝置300之背側上。例如，密封結構360作為一薄膜囊封層沈積在背側300b上之導電墊348及緩衝層330上。在一些實施方案中，密封結構360覆蓋裝置區域300c中之裝置元件350、一或多個第二通孔連接件346及一或多個導電墊348。因此，密封結構360在封裝程序中圍封裝置元件350。
圖3M展示直至此時之部分製造之裝置300之一截面示意圖，其中移除密封結構360之一部分以暴露至少一些導電墊348。可在密封結構360中形成一或多個開口381。該一或多個開口381可至少部分延伸穿過密封結構360以使至少一些導電墊348暴露於裝置300之背側300b上。在一些實施方案中，可藉由任何合適蝕刻技術形成一或多個開口381。
圖3N展示直至此時之部分製造之裝置300之一截面示意圖，其中在開口381之各者中形成一或多個焊料組件382。例如，該等焊料組件382可包含一焊料凸塊或焊球。一或多個焊料組件382連接至裝置300之背側300b上之一或多個導電墊348。焊料組件382可用作一導電終端以容許外部電路電耦合至裝置元件350(或增進對裝置元件350之電接取)。焊料組 件382可具有可與外部電路之間距相容之一特定間距。將理解，沈積於開口381之各者中之物並不限於焊料組件382，而是可包含任何合適電互連結構。
圖3O展示直至此時之部分製造之裝置300之一截面示意圖，其中將外部電路390電連接至焊料組件382。該外部電路390可在一或多個接觸墊392處連接至一或多個焊接組件382。用於裝置300之導電墊348之一墊間距可與用於外部電路390之接觸墊392之一墊間距相容。在一些實施方案中，外部電路390包含一PCB、IC或撓性電路。例如，外部電路390包含一PCB。典型PCB可經設計具有一大間距，且具有在裝置區域300c中之背側互連之裝置300之墊間距可與典型PCB之大間距相容。換言之，藉由將導電墊348重新佈線至裝置區域300c而非至周邊區域300d，墊間距增加。重新佈線導電墊348發生在裝置300之背側300b上而未不利地影響裝置300之前側300a。
可藉由將裝置300與外部電路390(諸如一PCB)電耦合來形成一裝置封裝。裝置300可藉由一覆晶方法直接連接而無需使用一中介導線接合或捲帶自動接合。在一些實施方案中，在裝置300與外部電路390之間提供一選用底膠填充層395。該底膠填充層395可提供裝置300與外部電路390之間的機械剛度及強度，可有助於傳送熱且有時充當一散熱器，且可緩解裝置300與外部電路390之間的熱失配。
圖3P展示直至此時之部分製造之裝置300或附接至外部電路390之經完成裝置300之一截面示意圖，其中自裝置300移除模製層370及載體玻璃380。在其中裝置元件350包含顯示元件之實施方案中，移除模製層370及載體玻璃380可容許光在裝置區域300c中穿過。
外部電路390連接至裝置300之背側300b。藉由使額外電路及電子器件連接至背側300b，此可增加系統之功能性且使裝置300之邊界變窄或以其他方式縮小裝置300之邊界。例如，裝置300之邊界之寬度可為小於約1mm、小於約500μm或小於約100μm。邊界之寬度可足夠窄以用於晶圓級晶片尺度封裝，其中裝置封裝之一區域並非遠大於其上形成該裝置封裝之晶粒，或並非大於晶粒之區域之1.5倍，諸如係晶粒之區域之1.2倍。此外，相較於習知裝置封裝技術，使額外電路及電子器件連接至背側300b產生一較薄輪廓及較小外觀尺寸。外部電路390可透過導電墊348及一或多個第一通孔連接件344以及一或多個第二通孔連接件346而與至少一些裝置元件350電連通。因此，在裝置300之背側300b上提供自裝置元件350至PCB、IC或撓性電路之佈線。可在無任何玻璃通孔或矽通孔的情況下完成佈線。可在無額外佈線元件或層(包含重新分佈層)之情況下完成佈線。可使用裝置基板340之一薄層中之短互連件完成佈線。
圖3A至圖3P之封裝程序可容許複數個裝置元件350之晶圓級晶片尺度封裝。圖3A至圖3P之封裝程序可製造具有背側互連之一裝置300。該裝置300包含一前側300a及與該前側300a相對之一背側300b。該裝置300包含一裝置基板340、該裝置基板340上及該裝置300之前側上之一裝置元件350。該裝置元件350經氣密式密封。一導電墊348或被動組件(未展示)係暴露於裝置300之背側300b上，其中該導電墊348或該被動組件藉由裝置基板340中之一第一通孔連接件344及一第二通孔連接件346之一或兩者電連接至裝置元件350。在裝置基板340中提供電連接至第一通孔連接件344及第二通孔連接件346之一或多個電線或互連件342，其中該一或多個電線或互連件342包含一或多條佈線。裝置元件350係定位於裝置基板340上 裝置300之裝置區域300c中，其中一周邊區域300d係在該裝置區域300c外部。第二通孔連接件346及導電墊348係定位於裝置300之裝置區域300c中。
在一些實施方案中，被動組件係一電阻器、電容器或電感器。在一些實施方案中，導電墊348可在裝置300之背側300b處連接至一PCB 390。在一些實施方案中，裝置元件350係一EMS裝置元件、一MEMS裝置元件、一OLED元件或一LED元件。裝置元件350可藉由一密封結構360(諸如一層壓密封結構或一薄膜囊封層)氣密式密封。一層壓密封結構可包含覆蓋一釋放孔351之一接合組件、該接合組件上之一黏著層及該黏著層上之一障壁層。在一些實施方案中，裝置元件350進一步包含保護層352上之一密封環(未展示)，其中層壓密封結構之接合組件在無需焊接程序的情況下與該密封環形成一金屬間接合或與該保護層352形成一介電質間接合。藉由一層壓密封結構，腔353內部之一壓力可經控制以小於該腔353外部之一壓力。在一些實施方案中，裝置300進一步包含裝置300之前側300a上之一模製層370，其中該模製層370對裝置300提供機械強度及剛度。例如，模製層370具有大於約10μm、介於約10μm與約100μm之間或大於約100μm之一厚度，且可實質上透明。裝置300可進一步包含模製層370上之一載體玻璃380。在一些實施方案中，第一通孔連接件344至少部分延伸穿過裝置基板340且具有介於約0.1μm與約2μm之間的一深度。在一些實施方案中，第二通孔連接件346至少部分延伸穿過裝置基板340且具有介於約0.1μm與約2μm之間的一深度。
氣密式密封裝置封裝對於裝置操作及可靠性可為重要的。本發明之一氣密密封為裝置封裝提供保護使之免受周圍環境影響且可應用於晶圓級 封裝。此外，氣密密封提供小外觀尺寸、低輪廓及縮小之邊界，同時實現背側互連。氣密密封可藉由一直接接合或藉由由一壓力差驅動之層壓程序予以提供。
圖4A至圖4G展示製造具有一層壓密封結構之一例示性裝置之一程序中之各個階段之截面示意圖解。製造該裝置之程序可依一不同順序執行或藉由不同、較少或額外操作執行。
圖4A展示一部分製造之裝置400之一截面示意圖，其中複數個裝置元件450係定位於一載體基板410及一釋放層420上。該複數個裝置元件450可經配置為裝置元件450之一陣列。裝置元件450之該陣列可為一顯示元件陣列，可透過該顯示元件陣列形成一影像。該釋放層420可插置於該載體基板410與裝置元件450之該陣列之間。在一些實施方案中，在複數個裝置元件450上形成一平坦化層470以提供其上可形成後續層/結構之一平坦表面。在一些實施方案中，裝置元件450之各者可為一EMS裝置元件、一MEMS裝置元件、一OLED元件或一LED元件。
在一些實施方案中，裝置元件450之各者可包含一保護層452、一犧牲層454及一功能單元456。該保護層452可圍封該犧牲層454及該功能單元456，且該犧牲層454可圍繞或覆蓋該功能單元456。舉例而言，該功能單元456可包含一OLED或LED顯示層或一EMS或MEMS裝置元件之一可移動層。
圖4B展示直至此時之部分製造之裝置400之一截面示意圖，其中在複數個裝置元件450上視需要形成複數個接合結構472。該複數個接合結構472可使用任何合適沈積及圖案化技術沈積並圖案化在平坦化層470上。在一些實施方案中，複數個接合結構472係由金屬製成且可用作密封環。 此等密封環可提供用於金屬間接合之一接合介面。替代性地，複數個接合結構472係由一介電材料製成且可用作一介電環。此等介電環可提供用於介電質間接合之一接合介面。
圖4C展示直至此時之部分製造之裝置400之一截面示意圖，其中形成延伸至複數個裝置元件450中之複數個釋放孔451。釋放孔451可經形成穿過保護層452以暴露裝置元件450中之犧牲層454。在一些實施方案中，釋放孔451可經形成穿過接合結構472及平坦化層470。在一些實施方案中，釋放孔451可與裝置元件450之各者之一中心對準。在一些實施方案中，各釋放孔451提供使蝕刻劑通過且容許蝕刻犧牲層454之通道。在一些實施方案中，可藉由蝕刻、雷射鑽孔或任何其他合適技術形成釋放孔451。在一些實施方案中，釋放孔451之各者之一深度可介於約0.5μm與約20μm之間或介於約1μm與約10μm之間。
圖4D展示直至此時之部分製造之裝置400之一截面示意圖，其中移除犧牲層454以在裝置元件450之各者內形成一腔453。移除犧牲層454導致形成一間隙或腔453使得裝置元件450之功能單元456可經受一受控壓力或環境。在其中功能單元456係一EMS或MEMS元件之可移動層之一些實施方案中，該等可移動層可在腔453內移動。
在移除犧牲層454之後，在複數個裝置元件450上提供一密封結構460。該密封結構460密封裝置元件450使之免於暴露於周圍環境。如圖4D中所展示，密封結構460包含一載體層462、一黏著層464及複數個接合組件466。圖4D中之密封結構460亦可被稱為「密封帶」。該黏著層464可經形成、放置、定位或安置於該載體層462上。該等接合組件466之各者可經形成、放置、定位或安置於黏著層464上。載體層462可包含一基板材 料，諸如矽、金屬、陶瓷、鋁箔、合金、玻璃或塑膠。用於載體層462之基板材料之一些實例包含聚對苯二甲酸乙二酯(PET)及聚萘二甲酸乙二酯(PEN)。載體層462可自黏著層464卸離。在一些實施方案中，載體層462具有介於約10μm與約500μm之間，或介於約100μm與約300μm之間的一厚度。黏著層464可包含一黏著材料，諸如基於環氧樹脂之黏著劑。在一些實施方案中，黏著層464具有介於約0.1μm與約100μm之間，或介於約5μm與約50μm之間的一厚度。接合組件466可各包含用於金屬間接合之一低溫焊料或用於介電質間接合之一介電材料。低溫焊料之一些實例包含銦基、鉍基、錫基、金基及銅基金屬及金屬合金。介電材料之一實例包含二氧化矽(SiO2)。接合組件466之低溫焊料可接合至接合結構472以形成一金屬間接合，或接合組件466之介電材料可接合至接合結構472、平坦化層470或保護層452以形成一介電質間接合。
在使密封結構460與包含平坦化層470及複數個裝置元件450之裝置400接觸之前，可控制該等裝置元件450之各者之腔453內部之一壓力。在一些實施方案中，裝置元件450之各者之腔453可經真空泵抽至幾托或更小，或經泵抽至小於約50托，或經泵抽至小於約760托。控制腔453內部之壓力可保護裝置元件450之功能單元456且改良裝置操作。
圖4E展示直至此時之部分製造之裝置400之一截面示意圖，其中密封結構460接觸裝置400以氣密式密封裝置元件450。在具有接合結構472之一些實施方案中，密封結構460可經定向、定位及對準使得接合組件466接觸接合結構472。在不具有接合結構472之一些實施方案中，密封結構460可經定向、定位及對準使得接合組件466接觸平坦化層470或保護層452。接合組件466阻塞、密封或以其他方式覆蓋釋放孔451。釋放孔451 係在不使用任何焊接程序或額外罩蓋層的情況下阻塞、密封或以其他方式覆蓋。當密封結構460與裝置400接觸時，可使腔453外部之一壓力達到實質上高於腔453內部之一壓力。例如，腔453外部之壓力可增加至大於100托或大氣壓。腔453外部與內部之間的一壓力差可引起力施加於密封結構460上，其中腔453外部之壓力大於腔453內部之壓力。此將密封結構460層壓於裝置元件450及釋放孔451上。接合組件466可被壓抵於接合結構472以形成金屬間接合或介電質間接合，或接合組件466可被壓抵於平坦化層470或保護層452以形成介電質間接合。在一些實施方案中，腔453內部之壓力可經泵抽至幾托或更小，且腔453外部之壓力可保持於大氣壓或更大，且大量壓力差引起密封結構460接合至裝置400。此類型之接合可被稱為「真空層壓」。
此外，接合組件466可暴露至一高溫。在一些實施方案中，該高溫大於室溫但小於約350℃或小於約300℃。高壓力差與高溫之組合產生接合組件466與接合結構472之間的用於一金屬間接合或介電質間接合或接合組件466與平坦化層470或保護層452之間用於一介電質間接合之一直接接合。
金屬間接合或介電質間接合在裝置400中形成一氣密密封。金屬間接合可包含在未使焊料回流的情況下形成之一金屬鍵。介電質間接合可包含可在非金屬原子之間形成之一共價鍵。在一些實施方案中，舉例而言，氫原子可用作連接接合組件466中之氧原子與保護層452中之氧原子之一中間物。氧化物間接合形成用於一氣密密封之一非常強共價鍵。
圖4F展示直至此時之部分製造之裝置400之一截面示意圖，其中在密封結構460接合或層壓至裝置400之後移除載體層462。在一些實施方案 中，載體層462可自黏著層464去接合、剝離或以其他方式卸離。黏著層464保持保形塗佈於裝置元件450上。黏著層464及接合組件466對裝置元件450提供一氣密密封。
圖4G展示直至此時之部分製造之裝置400或經完成裝置400之一截面示意圖，其中在黏著層464上視需要形成、定位、放置或安置一障壁層480。在一些實施方案中，障壁層480可用密封結構460預先構建。在黏著層464可能不足以防止污染物擴散、水分進入或其他環境力之情況下，障壁層480對裝置400提供額外保護。在一些實施方案中，障壁層480包含任何合適絕緣材料，諸如氧化鋁(AlOx)、氮化鋁(AlN)及氮化矽(SiN)。
釋放層420能夠被移除且載體基板410能夠自裝置400卸離。移除釋放層420及載體基板410使裝置400能夠形成背側互連。這樣，處理可在裝置400之一背側上繼續進行，如先前參考圖1A至圖1K、圖2及圖3A至圖3P所描述。此外，移除釋放層420及載體基板410縮小外觀尺寸，提供一較薄輪廓且最小化裝置400之邊緣上之電路及其他硬體。可藉由導電墊之寬度而非藉由裝置400之一前側上之電路或其他硬體來判定裝置400之邊緣上之總佔據空間。
圖5展示繪示根據一些實施方案之用於製造一裝置之一例示性程序之一流程圖。一程序500可依一不同順序執行或藉由不同、較少或額外操作來執行。
在程序500之方塊505，提供一載體基板。該載體基板可由任何合適基板材料(諸如矽、金屬陶瓷、合金、鋁箔、玻璃或塑膠)製成。在一些實施方案中，該載體基板具有大於10μm、介於10μm與100μm之間或大於100μm之一厚度。該載體基板可經組態以自一裝置移除。
在程序500之方塊510，在載體基板上形成一釋放層。該釋放層可包含能夠(諸如)藉由熱、化學或雷射移除程序移除之一材料。在一些實施方案中，釋放層包含一犧牲材料。在一些實施方案中，釋放層具有介於約0.05μm與約1μm之間或介於約0.1μm與約0.5μm之間的一厚度。
在程序500之方塊515，在釋放層上形成一導電墊。在一些實施方案中，程序500進一步包含在該導電墊與釋放層之間形成一緩衝層。一裝置可包含一裝置區域及在該裝置區域外部之一周邊區域。該周邊區域可圍繞該裝置區域。在一些實施方案中，導電墊可經圖案化於裝置之周邊區域中。
在程序500之方塊520，在釋放層及導電墊上形成一裝置基板。在一些實施方案中，該裝置基板可經形成為具有一TFT及佈線之一或兩者之一主動基板。在一些實施方案中，裝置基板可經形成為具有被動組件(諸如電阻器、電容器及電感器)之一被動基板。該裝置基板可包含任何合適基板材料，諸如矽、金屬、陶瓷、合金、鋁箔、玻璃或塑膠。在一些實施方案中，裝置基板具有介於約0.5μm與約20μm之間或介於約1μm與約10μm之間的一厚度。載體基板可實質上比裝置基板厚。
在程序500之方塊525，在裝置之一前側上形成至少部分穿過裝置基板以連接至裝置之一背側上之導電墊之一通孔連接件。該前側可表示裝置之其上形成一裝置元件之一側，且該背側係與該前側相對之一側。可在裝置之一周邊區域中蝕刻、鑽孔或以其他方式移除裝置基板之至少一部分。可將導電材料沈積於裝置基板之經移除部分中以形成通孔連接件。通孔連接件提供自裝置之一裝置元件至導電墊之電互連。
在程序500之方塊530，在裝置基板上裝置之前側上形成一裝置元 件，該裝置元件透過通孔連接件電連接至導電墊。裝置元件之放置或定位可界定裝置之前側。裝置元件係形成於裝置之裝置區域中。可製成自來自前側之裝置元件至背側之與外部電路之連通，且可製成自裝置區域至周邊區域之與外部電路之連通。在一些實施方案中，裝置元件包含一EMS裝置元件、一MEMS裝置元件、一OLED元件或一LED元件。可將裝置元件密封於一受控環境內。在一些實施方案中，裝置元件包含一保護層、一犧牲層及一功能單元。該保護層可圍封該犧牲層及該功能單元，且該犧牲層可圍繞或覆蓋該功能單元。該功能單元可包含(例如)一OLED或LED顯示層或一EMS或MEMS裝置元件之一可移動層。
在程序500之方塊535，形成氣密式密封裝置元件之一密封結構。在一些實施方案中，程序500進一步包含形成至裝置元件中之一釋放孔及移除犧牲層以在裝置元件內形成一腔。當該腔形成於裝置元件內時，可控制(諸如真空泵抽)該腔內之一壓力以提供一受控環境。例如，可將腔中之一壓力降低至小於約760托、小於約50托或小於約5托。密封結構可接觸裝置以氣密式密封裝置元件。在一些實施方案中，密封結構可阻塞、密封或以其他方式覆蓋釋放孔。密封結構可保護裝置元件免受水分進入及其他環境力之影響。在一些實施方案中，形成密封結構包含將密封結構層壓於裝置元件及釋放孔上，其中密封結構包含覆蓋釋放孔之一接合組件及該接合組件上之一黏著層。腔內部之一壓力可小於腔外部之一壓力。例如，層壓密封結構可包含：將裝置元件之一腔內部之一壓力降低至小於50托；使密封結構與裝置元件接觸；及將該腔外部之一壓力增加至大於50托。在一些實施方案中，形成密封結構包含將一薄膜囊封層沈積於裝置元件及釋放孔上。密封結構在一裝置封裝程序中圍封裝置元件。在一些實施方案中，程 序500進一步包含在裝置之前側上裝置元件上形成一模製層。該模製層可對裝置提供機械剛度及強度。該模製層可包含聚合物材料。該模製層可具有大於約10μm、介於約10μm與約100μm之間或大於約100μm之一厚度。
在程序500之一些實施方案中，移除釋放層以將載體基板自裝置卸離且使導電墊暴露於裝置之背側處。可藉由雷射輻照、加熱、蝕刻或其他合適移除程序來移除釋放層。釋放層之移除及載體基板之卸離降低裝置之輪廓，且可製成至裝置之背側上之外部電路之電互連。在一些實施方案中，程序500進一步包含將外部電路連接至裝置之背側處之導電墊。例如，該外部電路可包含一撓性電路或PCB。
圖6展示繪示根據一些其他實施方案之用於製造一裝置之一例示性程序之一流程圖。程序600可依一不同順序執行或藉由不同、較少或額外操作來執行。
在程序600之方塊605，提供一載體基板。該載體基板可由任何合適基板材料(諸如矽、金屬、陶瓷、合金、鋁箔、玻璃或塑膠)製成。在一些實施方案中，該載體基板具有大於10μm、介於10μm與100μm之間或大於100μm之一厚度。該載體基板可經組態以自一裝置移除。
在程序600之方塊610，在載體基板上形成一釋放層。該釋放層可包含能夠(諸如)藉由熱、化學或雷射移除程序移除之一材料。在一些實施方案中，釋放層包含一犧牲材料。在一些實施方案中，釋放層具有介於約0.05μm與約1μm之間或介於約0.1μm與約0.5μm之間的一厚度。
在程序600之方塊615，在釋放層上形成一裝置基板，其中該裝置基板包含一TFT及佈線之一或兩者。在一些實施方案中，程序600進一步包 含在釋放層與裝置基板之間形成一緩衝層。一裝置可包含一裝置區域及在該裝置區域外部之一周邊區域。該周邊區域可圍繞該裝置區域。在一些實施方案中，裝置基板可經形成為一主動基板，其中該主動基板具有一或多個電組件或互連件(諸如佈線及TFT)。可在裝置基板中提供額外金屬互連件、信號線、資料線、電力線。在一些實施方案中，裝置基板可經形成為具有被動組件(諸如電阻器、電容器及電感器)之一被動基板。裝置基板可包含任何合適基板材料，諸如矽、金屬、陶瓷、合金、鋁箔、玻璃或塑膠。在一些實施方案中，裝置基板具有介於約0.5μm與約20μm之間或介於約1μm與約10μm之間的一厚度。載體基板可實質上比裝置基板厚。
在程序600之方塊620，在裝置之一前側上形成至少部分穿過裝置基板之一第一通孔連接件。蝕刻、鑽孔或以其他方式移除裝置基板之至少一部分，且將導電材料沈積於該經移除部分中以形成該第一通孔連接件。該第一通孔連接件可電連接至裝置基板之一或多個電組件或互連件。該第一通孔連接件提供自一裝置元件至裝置基板之電互連。
在程序600之方塊625，在裝置基板上在裝置之前側上形成一裝置元件，該裝置元件透過第一通孔連接件電連接至一或多個電組件或互連件。裝置元件之放置或定位可界定裝置之前側。裝置元件係形成於裝置之裝置區域中。可製成自來自前側之裝置元件至背側之與外部電路之連通。在一些實施方案中，裝置元件包含一EMS裝置元件、一MEMS裝置元件、一OLED元件或一LED元件。可將裝置元件密封於一受控環境內。在一些實施方案中，裝置元件包含一保護層、一犧牲層及一功能單元。該保護層可圍封該犧牲層及該功能單元，且該犧牲層可圍繞或覆蓋該功能單元。該功能單元可包含(例如)一OLED或LED顯示層或一EMS或MEMS裝置元件之 一可移動層。在一些實施方案中，程序600進一步包含在裝置元件上在裝置之前側上形成一模製層。該模製層可對裝置提供機械剛度及強度。該模製層可包含聚合物材料。該模製層可具有大於約10μm、介於約10μm與約100μm之間或大於約100μm之一厚度。在一些實施方案中，程序600進一步包含在模製層上提供一載體玻璃。
在程序600之一些實施方案中，移除釋放層以將載體基板自裝置卸離且使裝置基板暴露於裝置之背側處。在一些實施方案中，緩衝層係暴露於裝置之背側處。可藉由雷射輻照、加熱、蝕刻或其他合適移除程序來移除釋放層。釋放層之移除及載體基板之卸離降低裝置之輪廓，且可製成至裝置之背側上之外部電路之電互連。
在程序600之方塊630，在裝置之背側上形成至少部分穿過裝置基板之一第二通孔連接件。蝕刻、鑽孔或以其他方式移除裝置基板之至少一部分，且將導電材料沈積於該經移除部分中以形成該第二通孔連接件。該第二通孔連接件可電連接至裝置基板之一或多個電組件或互連件。該第二通孔連接件提供自該一或多個電組件或互連件至裝置之一背側之電互連。該第二通孔連接件係提供於裝置之裝置區域中。第一通孔連接件係形成於裝置之前側上，而第二通孔連接件係形成於裝置之背側上。在一些實施方案中，第二通孔連接件經形成穿過緩衝層以連接至一或多個電組件或互連件。該等第一通孔連接件及第二通孔連接件佈線自裝置元件至外部電路(諸如一撓性電路或PCB)之電互連。
在程序600之方塊635，在裝置之背側上形成一導電墊，該導電墊透過第二通孔連接件電連接至一TFT及佈線之一或兩者。可在緩衝層上或在裝置基板上在裝置之背側處形成導電墊。可在裝置之裝置區域中形成導電 墊。使導電墊處於裝置區域中容許重新佈線至裝置區域。換言之，此重新佈線自裝置之邊緣至一區域陣列之電互連。此可提供增加之墊間距，其可導致與通常具有一大間距之PCB之更大相容性。
在程序600之方塊640，形成氣密式密封裝置元件之一密封結構。該密封結構可形成於裝置之前側或背側上。在一些實施方案中，程序600進一步包含形成至裝置元件中之一釋放孔及移除犧牲層以在裝置元件內形成一腔。當該腔形成於裝置元件內時，可控制(諸如真空泵抽)該腔內之一壓力以提供一受控環境。例如，可將腔中之一壓力降低至小於約760托、小於約50托或小於約5托。密封結構可接觸裝置以氣密式密封裝置元件。在一些實施方案中，密封結構可阻塞、密封或以其他方式覆蓋釋放孔。此可在不使用焊接程序或額外罩蓋層的情況下完成。密封結構可保護裝置元件免受水分進入及其他環境力之影響。在一些實施方案中，形成密封結構包含將密封結構層壓於裝置元件及釋放孔上，其中密封結構包含覆蓋釋放孔之一接合組件及該接合組件上之一黏著層。腔內部之一壓力可小於腔外部之一壓力。例如，層壓密封結構可包含：將裝置元件之一腔內部之一壓力降低至小於50托；使密封結構與裝置元件接觸；及將腔外部之一壓力增加至大於50托。在一些實施方案中，形成密封結構包含將一薄膜囊封層沈積於裝置元件及釋放孔上。密封結構在一裝置封裝程序中圍封裝置元件。在一些實施方案中，程序600進一步包含將外部電路連接至裝置之背側處之導電墊。例如，該外部電路可包含一撓性電路或PCB。
圖7A及圖7B係繪示包含複數個顯示元件之一顯示裝置40之系統區塊圖。該顯示裝置40可為(例如)一智慧型電話、一蜂巢式電話或行動電話。然而，該顯示裝置40之相同組件或其之略微變動亦闡釋各種類型之顯示裝 置，諸如電視、電腦、平板電腦、電子閱讀器、手持式裝置及可攜式媒體裝置。
顯示裝置40包含一外殼41、一顯示器30、一天線43、一揚聲器45、一輸入裝置48及一麥克風46。該外殼41可由包含射出模製及真空成型之各種製程之任一者形成。此外，該外殼41可由各種材料之任一者製成，該等材料包含(但不限於)：塑膠、金屬、玻璃、橡膠及陶瓷或其組合。該外殼41可包含可與具有不同色彩或含有不同標識、圖像或符號之其他可移除部分互換之可移除部分(未展示)。
顯示器30可為包含一雙穩態或類比顯示器之各種顯示器之任一者。顯示器30亦可經組態以包含一平板顯示器(諸如電漿、EL、OLED、STN LCD或TFT LCD)或一非平板顯示器(諸如一CRT或其他管式裝置)。
圖7A中示意性地繪示顯示裝置40之組件。顯示裝置40包含一外殼41且可包含至少部分圍封於該外殼中之額外組件。例如，顯示裝置40包含一網路介面27，網路介面27包含可耦合至一收發器47之一天線43。網路介面27可為可顯示於顯示裝置40上之一影像資料源。因此，網路介面27係一影像源模組之一個實例，但處理器21及輸入裝置48亦可用作一影像源模組。收發器47連接至一處理器21，該處理器21連接至調節硬體52。調節硬體52可經組態以調節一信號(諸如濾波或以其他方式操縱一信號)。調節硬體52可連接至一揚聲器45及一麥克風46。處理器21亦可連接至一輸入裝置48及一驅動器控制器29。驅動器控制器29可耦合至一訊框緩衝器28及一陣列驅動器22，陣列驅動器22繼而可耦合至一顯示陣列30。顯示裝置40中之一或多個元件(包含圖7A中未明確描繪之元件)可經組態以用作一記憶體裝置且經組態以與處理器21通信。在一些實施方案中，一電源供 應器50可提供電力至特定顯示裝置40設計中之實質上所有組件。
網路介面27包含天線43及收發器47使得顯示裝置40可經由一網路與一或多個裝置通信。網路介面27亦可具有一些處理能力以緩解(例如)處理器21之資料處理要求。天線43可傳輸及接收信號。在一些實施方案中，天線43根據包含IEEE 16.11(a)、(b)或(g)之IEEE 16.11標準或包含IEEE 802.11a、b、g、n之IEEE 802.11標準及其進一步實施方案傳輸及接收RF信號。在一些其他實施方案中，天線43根據Bluetooth®標準傳輸及接收RF信號。在一蜂巢式電話之情況中，天線43可經設計以接收分碼多重存取(CDMA)、分頻多重存取(FDMA)、分時多重存取(TDMA)、全球行動通信系統(GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面中繼式無線電(TETRA)、寬頻-CDMA(W-CDMA)、演進資料最佳化(EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、演進高速封包存取(HSPA+)、長期演進(LTE)、AMPS或用於在一無線網路(諸如利用3G、4G或5G技術之一系統)內通信之其他已知信號。收發器47可預處理自天線43接收之信號使得該等信號可藉由處理器21接收且藉由該處理器21進一步操縱。收發器47亦可處理自處理器21接收之信號使得可經由天線43自顯示裝置40傳輸該等信號。
在一些實施方案中，收發器47可由一接收器取代。此外，在一些實施方案中，網路介面27可由一影像源取代，該影像源可儲存或產生待發送至處理器21之影像資料。處理器21可控制顯示裝置40之整體操作。處理器21接收資料(諸如來自網路介面27或一影像源之經壓縮影像資料)，且將該資料處理成原始影像資料或處理成可易於處理成原始影像資料之一格 式。處理器21可將經處理資料發送至驅動器控制器29或至訊框緩衝器28以用於儲存。原始資料通常指代識別一影像內之各個位置處之影像特性之資訊。例如，此等影像特性可包含色彩、飽和度及灰階位準。
處理器21可包含用以控制顯示裝置40之操作之一微控制器、CPU或邏輯單元。調節硬體52可包含用於將信號傳輸至揚聲器45及用於自麥克風46接收信號之放大器及濾波器。調節硬體52可為顯示裝置40內之離散組件或可併入於處理器21或其他組件內。
驅動器控制器29可直接自處理器21或自訊框緩衝器28獲取藉由處理器21產生之原始影像資料，且可將該原始影像資料適當重新格式化以用於高速傳輸至陣列驅動器22。在一些實施方案中，驅動器控制器29可將原始影像資料重新格式化成具有類光柵格式之一資料流使得其具有適於跨顯示陣列30掃描之一時間順序。接著，驅動器控制器29將經格式化之資訊發送至陣列驅動器22。儘管一驅動器控制器29(諸如一LCD控制器)通常係作為一獨立積體電路(IC)與系統處理器21相關聯，然可以許多方式實施此等控制器。例如，控制器可作為硬體嵌入於處理器21中，作為軟體嵌入於處理器21中或與陣列驅動器22完全整合於硬體中。
陣列驅動器22可自驅動器控制器29接收經格式化之資訊且可使視訊資料重新格式化成每秒多次應用於來自顯示器之顯示元件之x-y矩陣之數百個及有時數千個(或更多)之引線之一組平行波長。
在一些實施方案中，驅動器控制器29、陣列驅動器22及顯示陣列30係適於本文中所描述之任一類型之顯示器。例如，驅動器控制器29可為一習知顯示控制器或一雙穩態顯示控制器。此外，陣列驅動器22可為一習知驅動器或一雙穩態顯示驅動器。此外，顯示陣列30可為一習知顯示陣列或 一雙穩態顯示陣列。在一些實施方案中，驅動器控制器29可與陣列驅動器22整合。此一實施方案在高度整合系統(例如，行動電話、可攜式電子裝置、錶或小面積顯示器)中可係有用的。
在一些實施方案中，輸入裝置48可經組態以容許(例如)一使用者控制顯示裝置40之操作。該輸入裝置48可包含一鍵台(諸如一QWERTY鍵盤或一電話鍵台)、一按鈕、一切換器、一搖桿、一觸敏螢幕、與顯示陣列30整合之一觸敏螢幕或一壓感或熱感薄膜。麥克風46可組態為顯示裝置40之一輸入裝置。在一些實施方案中，透過麥克風46之語音命令可用於控制顯示裝置40之操作。
電源供應器50可包含各種能量儲存裝置。例如，電源供應器50可為一可再充電電池，諸如鎳鎘電池或鋰離子電池。在使用一可再充電電池之實施方案中，該可再充電電池可使用來自(例如)一壁式插座或一光伏打裝置或陣列之電力進行充電。或者，該可再充電電池可無線充電。電源供應器50亦可為一可再生能源、一電容器或包含塑膠太陽能電池或太陽能電池塗料之一太陽能電池。電源供應器50亦可經組態以自一壁式插座接收電力。
在一些實施方案中，控制可程式化性駐留於可定位於電子顯示系統中之若干位置處之驅動器控制器29中。在一些其他實施方案中，控制可程式化性駐留於陣列驅動器22中。可在任何數目個硬體或軟體組件中及在各種組態中實施上文所描述之最佳化。
如本文中所使用，指代一項目清單「之至少一者」之一片語係指包含單個部件之該等項目之任何組合。作為一實例，「a、b或c之至少一者」意欲涵蓋：a、b、c、a-b、a-c、b-c及a-b-c。
結合本文中所揭示之實施方案描述之各種闡釋性邏輯、邏輯區塊、模組、電路及演算法步驟可實施為電子硬體、電腦軟體或兩者之組合。已在功能性方面大體上描述且在上文所描述之各種闡釋性組件、區塊、模組、電路及步驟中繪示硬體及軟體之可互換性。是否在硬體中或在軟體中實施此功能性取決於施加於整體系統上之特定應用及設計約束。
可使用一通用單晶片或多晶片處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本文中所描述之功能之其任何組合來實施或執行用於實施結合本文中所揭示之態樣描述之各種闡釋性邏輯、邏輯區塊、模組及電路之硬體及資料處理設備。一通用處理器可為一微處理器或任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(諸如一DSP及一微處理器之一組合)、複數個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態。在一些實施方案中，可藉由特定於一給定功能之電路執行特定步驟及方法。
在一或多項態樣中，可將所描述的功能實施於硬體、數位電子電路、電腦軟體、韌體中，包含本說明書中揭示之結構及其結構等效物或其任何組合。本說明書中所描述之標的之實施方案亦可實施為在一電腦儲存媒體上編碼之用於藉由資料處理設備執行或用以控制資料處理設備之操作之一或多個電腦程式(即，電腦程式指令之一或多個模組)。
熟習此項技術者可易於明白對本發明中所描述之實施方案之各種修改，且本文中所定義之一般原理可在不脫離本發明之精神或範疇之情況下應用於其他實施方案。因此，發明申請專利範圍不意欲限於本文中所展示 之實施方案，但應符合與本發明、本文中所揭示之原理及新穎特徵一致之最廣泛範疇。此外，一般技術者將易於瞭解，術語「上」及「下」、「頂部」及「底部」、「上面」及「下面」、「上方」及「下方」及類似者有時係為了易於描述圖式而使用且指示對應於在一適當定向頁上之圖之定向之相對位置，且不可反映如經實施之一顯示元件之適當定向。
本說明書中在單獨實施方案之背景內容中描述之特定特徵亦可組合實施於一單個實施方案中。相反地，在一單個實施方案之背景內容中描述之各種特徵亦可單獨或以任何合適子組合實施於多個實施方案中。此外，儘管上文可將特徵描述為以特定組合起作用且即使最初如此主張，但在一些情況中，來自所主張之組合之一或多個特徵可自組合中切除且所主張的組合可係關於一子組合或一子組合之變動。
類似地，雖然在圖式中依一特定順序描繪操作，但一般技術者將易於認知，不需要依所展示之特定順序或循序順序來執行此等操作，或執行所有經繪示之操作以達成所要結果。此外，圖式可示意性地描繪呈一流程圖之形式之一或多個例示性程序。然而，並未描繪之其他操作可併入於經示意性繪示之該等例示性程序中。例如，可在經繪示操作之任一者之前、之後、同時或之間執行一或多個額外操作。在特定境況中，多任務處理及並行處理可為有利的。此外，上文所描述之實施方案中之各種系統組件之分離不應理解為在所有實施方案中需要此分離，且應理解，所描述之程式組件及系統通常可一起整合於一單個軟體產品中或封裝於多個軟體產品中。此外，其他實施方案係在以下發明申請專利範圍之範疇內。在一些情況中，發明申請專利範圍中所敘述之動作可依一不同順序執行且仍達成所要結果。
200:裝置
200c:裝置區域
200d:周邊區域
234:通孔連接件

Claims (15)

  1. 一種製造具有一前側及與該前側相對之一背側之一裝置之方法，該方法包括：提供一載體基板；在該載體基板上形成一釋放層；在該釋放層上形成一導電墊；在該釋放層及該導電墊上形成一裝置基板；在該裝置之一前側上形成至少部分穿過該裝置基板以連接至該裝置之一背側上之該導電墊之一通孔連接件；在該裝置基板上在該前側上形成一裝置元件，該裝置元件透過該通孔連接件電連接至該導電墊；形成用以氣密式密封該裝置元件使之免受周圍環境影響之一密封結構；及移除該釋放層以將該載體基板自該裝置卸離且使該導電墊暴露於該裝置之該背側處。
  2. 如請求項1之方法，其中形成該密封結構包括：形成延伸至該裝置元件中之一釋放孔；將該密封結構層壓於該裝置元件及該釋放孔上，其中該密封結構包含覆蓋該釋放孔之一接合組件及該接合組件上之一黏著層。
  3. 如請求項2之方法，其中層壓該密封結構包括： 將該裝置元件之一腔內部之一壓力降低至小於50托；使該密封結構與該裝置元件接觸；及將該腔外部之一壓力增加至大於50托。
  4. 如請求項1之方法，其中形成該密封結構包括：形成延伸至該裝置元件中之一釋放孔；及將一薄膜囊封層沈積於該裝置元件及該釋放孔上。
  5. 如請求項2之方法，其中將該密封結構層壓包括在與面向該裝置元件之該黏著層之一第二側相對之該黏著層之一第一側上形成一障壁層。
  6. 如請求項1之方法，其中該裝置元件係一EMS元件、一MEMS元件、一OLED元件或一LED元件。
  7. 如請求項1之方法，其中該等通孔連接件電連接至該裝置基板中之一佈線及一薄膜電晶體(TFT)之一或兩者。
  8. 一種製造具有一前側及與該前側相對之一背側之一裝置之方法，該方法包括：提供一載體基板；在該載體基板上形成一釋放層；在該釋放層上形成一裝置基板，其中該裝置基板包含一或多個電組件或互連件； 在該裝置之該前側上形成至少部分穿過該裝置基板之一第一通孔連接件；在該裝置基板上在該裝置之該前側上形成一裝置元件，該裝置元件透過該第一通孔連接件電連接至該一或多個電組件或互連件；在該裝置之該背側上形成至少部分穿過該裝置基板以連接至該一或多個電組件或互連件之一第二通孔連接件；在該裝置之該背側處形成連接至該第二通孔連接件之一導電墊；形成用以氣密式密封該裝置元件之一密封結構；及移除該釋放層以將該載體基板自該裝置卸離且使該導電墊暴露於該裝置之該背側處。
  9. 如請求項8之方法，其進一步包括：形成延伸至該裝置元件中之一釋放孔；將該密封結構層壓於該裝置元件及該釋放孔上，其中該密封結構包含覆蓋該釋放孔之一接合組件及該接合組件上之一黏著層。
  10. 如請求項9之方法，其中層壓該密封結構包括：將該裝置元件之一腔內部之一壓力降低至小於50托；使該密封結構與該裝置元件接觸；及將該腔外部之一壓力增加至大於50托。
  11. 如請求項9之方法，其中將該密封結構層壓包括在與面向該裝置元件之該黏著層之一第二側相對之該黏著層之一第一側上形成一障壁層。
  12. 如請求項8之方法，其進一步包括：形成延伸至該裝置元件中之一釋放孔；將一薄膜囊封層沈積於該裝置元件及該釋放孔上。
  13. 如請求項8之方法，其進一步包括：藉由將外部電路連接至該導電墊而將該外部電路連接至該裝置，該外部電路包含一撓性電路或一PCB。
  14. 如請求項8之方法，其中該裝置元件係一EMS元件、一MEMS元件、一OLED元件或一LED元件。
  15. 如請求項8之方法，其中該等通孔連接件電連接至該裝置基板中之一佈線及一薄膜電晶體(TFT)之一或兩者。
TW106139370A 2016-11-14 2017-11-14 製造具有一前側及與該前側相對之一背側之一裝置之方法 TWI756296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/351,180 2016-11-14
US15/351,180 US10453766B2 (en) 2016-11-14 2016-11-14 Integrated packaging devices and methods with backside interconnections

Publications (2)

Publication Number Publication Date
TW201833019A TW201833019A (zh) 2018-09-16
TWI756296B true TWI756296B (zh) 2022-03-01

Family

ID=60480459

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106139370A TWI756296B (zh) 2016-11-14 2017-11-14 製造具有一前側及與該前側相對之一背側之一裝置之方法

Country Status (3)

Country Link
US (2) US10453766B2 (zh)
TW (1) TWI756296B (zh)
WO (1) WO2018089919A2 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10817096B2 (en) 2014-02-06 2020-10-27 Apple Inc. Force sensor incorporated into display
KR20170103026A (ko) 2013-02-08 2017-09-12 애플 인크. 용량성 감지에 기초한 힘 결정
US9671889B1 (en) 2013-07-25 2017-06-06 Apple Inc. Input member with capacitive sensor
AU2015217268B2 (en) 2014-02-12 2018-03-01 Apple Inc. Force determination employing sheet sensor and capacitive array
WO2015163843A1 (en) 2014-04-21 2015-10-29 Rinand Solutions Llc Mitigating noise in capacitive sensor
US10006937B2 (en) 2015-03-06 2018-06-26 Apple Inc. Capacitive sensors for electronic devices and methods of forming the same
US10007343B2 (en) 2016-03-31 2018-06-26 Apple Inc. Force sensor in an input device
KR102367881B1 (ko) * 2017-07-03 2022-02-25 삼성디스플레이 주식회사 표시 장치
US10866683B2 (en) 2018-08-27 2020-12-15 Apple Inc. Force or touch sensing on a mobile device using capacitive or pressure sensing
US10496211B1 (en) 2018-09-27 2019-12-03 Apple Inc. Force sensing using measurements of air pressure and air flow
US11847311B2 (en) 2019-05-22 2023-12-19 Apple Inc. Characterization of a venting state or other system parameter that affects the characterization of a force applied to a device
CN110856090A (zh) * 2019-10-24 2020-02-28 钰太芯微电子科技（上海）有限公司 一种新型的抗射频干扰的微机电系统麦克风结构
CN110739341A (zh) * 2019-10-30 2020-01-31 安徽熙泰智能科技有限公司 一种Micro OLED显示器结构及其制备方法
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US20210391301A1 (en) * 2020-06-10 2021-12-16 Intel Corporation High speed memory system integration
WO2022222131A1 (zh) * 2021-04-23 2022-10-27 京东方科技集团股份有限公司 集成有无源器件的基板及其制备方法
US20240270566A1 (en) * 2022-03-31 2024-08-15 Beijing Boe Optoelectronics Technology Co., Ltd. Electronic device and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026361A1 (en) * 2001-02-06 2004-02-12 Akihiko Namba Surface acoustic wave device its manufacturing method and electronic circuit device
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
US20100244161A1 (en) * 2007-11-30 2010-09-30 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20130119492A1 (en) * 2010-01-29 2013-05-16 Epcos Ag Miniaturized Electrical Component Comprising an MEMS and an ASIC and Production Method
TW201514535A (zh) * 2013-08-14 2015-04-16 Qualcomm Mems Technologies Inc 堆疊孔洞結構及製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6929974B2 (en) 2002-10-18 2005-08-16 Motorola, Inc. Feedthrough design and method for a hermetically sealed microdevice
US7675162B2 (en) 2006-10-03 2010-03-09 Innovative Micro Technology Interconnect structure using through wafer vias and method of fabrication
US8159056B1 (en) * 2008-01-15 2012-04-17 Rf Micro Devices, Inc. Package for an electronic device
TWI434803B (zh) * 2010-06-30 2014-04-21 Ind Tech Res Inst 微機電元件與電路晶片之整合裝置及其製造方法
US9105714B2 (en) * 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards
US9764946B2 (en) 2013-10-24 2017-09-19 Analog Devices, Inc. MEMs device with outgassing shield
EP3077326B1 (en) 2013-12-06 2022-10-26 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Packaging structure of a microelectronic device having a hermeticity improved by a diffusion barrier layer
US9156678B2 (en) 2013-12-12 2015-10-13 Qualcomm Mems Technologies, Inc. MEMS encapsulation by multilayer film lamination

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026361A1 (en) * 2001-02-06 2004-02-12 Akihiko Namba Surface acoustic wave device its manufacturing method and electronic circuit device
US20070099395A1 (en) * 2005-11-03 2007-05-03 Uppili Sridhar Wafer level packaging process
US20100244161A1 (en) * 2007-11-30 2010-09-30 Skyworks Solutions, Inc. Wafer level packaging using flip chip mounting
US20130119492A1 (en) * 2010-01-29 2013-05-16 Epcos Ag Miniaturized Electrical Component Comprising an MEMS and an ASIC and Production Method
TW201514535A (zh) * 2013-08-14 2015-04-16 Qualcomm Mems Technologies Inc 堆疊孔洞結構及製造方法

Also Published As

Publication number Publication date
TW201833019A (zh) 2018-09-16
WO2018089919A2 (en) 2018-05-17
US10453766B2 (en) 2019-10-22
US20180138102A1 (en) 2018-05-17
US11282760B2 (en) 2022-03-22
WO2018089919A3 (en) 2018-06-21
US20200294878A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
TWI756296B (zh) 製造具有一前側及與該前側相對之一背側之一裝置之方法
US9617148B2 (en) Interposer for hermetic sealing of sensor chips and for their integration with integrated circuit chips
TWI552279B (zh) 用於感測器晶片的氣密式密封的裝置、系統及平台
TW201323316A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
TW201318112A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
US20100019393A1 (en) Packaging structure for integration of microelectronics and mems devices by 3d stacking and method for manufacturing the same
TW201328962A (zh) 以玻璃作為基板材料以及用於微機電系統及積體電路裝置之最終封裝
JP5781230B2 (ja) 一体型受動要素付きのバックプレート相互接続部
KR102257709B1 (ko) 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들
US10179729B2 (en) Hermetic encapsulation for microelectromechanical systems (MEMS) devices
US20130106868A1 (en) Encapsulation of ems devices on glass
WO2013066294A1 (en) Multi die package structures
TW200707603A (en) Backside method and system for fabricating semiconductor components with conductive interconnects
CN105480936B (zh) 一种半导体器件及其制作方法和电子装置
TW201532947A (zh) 藉由多層膜層壓之微機電系統囊封
JP2015501008A (ja) 薄い背面ガラス相互接続部
CN109065739B (zh) 一种oled器件封装结构、制作方法及显示装置
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US10150667B2 (en) Panel level packaging for MEMS application
CN110739341A (zh) 一种Micro OLED显示器结构及其制备方法
KR20150123106A (ko) 캡 기판, 구조물 및 그 제조 방법
CN116924322A (zh) 一种半导体器件及其制备方法和电子装置
CN113526454A (zh) 一种mems封装结构及其制作方法
TW201643502A (zh) 機電系統元件之預釋放封裝
KR20150123104A (ko) 구조물 제조 방법 및 이를 이용하여 제조한 구조물