TWI753354B - 斜坡信號沈降降低電路 - Google Patents

斜坡信號沈降降低電路 Download PDF

Info

Publication number
TWI753354B
TWI753354B TW109101687A TW109101687A TWI753354B TW I753354 B TWI753354 B TW I753354B TW 109101687 A TW109101687 A TW 109101687A TW 109101687 A TW109101687 A TW 109101687A TW I753354 B TWI753354 B TW I753354B
Authority
TW
Taiwan
Prior art keywords
ramp
capacitance
comparator
signal
generator
Prior art date
Application number
TW109101687A
Other languages
English (en)
Other versions
TW202037149A (zh
Inventor
海老原弘知
王睿
左亮
Original Assignee
美商豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商豪威科技股份有限公司 filed Critical 美商豪威科技股份有限公司
Publication of TW202037149A publication Critical patent/TW202037149A/zh
Application granted granted Critical
Publication of TWI753354B publication Critical patent/TWI753354B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/532—Control of the integration time by controlling global shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

比較電路包括具有經組態以接收一像素信號之一第一輸入之一比較器。一開關耦接至該比較器之一第二輸入、一參考產生器及一斜坡產生器。一第一電容耦接至該開關。該開關經組態以將該第一電容耦接至該參考產生器以在一斜坡信號中之一斜坡事件之前將該第一電容充電至來自該參考產生器之一參考電壓，並經組態以在該斜坡信號中之該斜坡事件之一起始時將該第一電容耦接至來自該斜坡產生器之該斜坡信號。該第一電容經耦接以在該斜坡信號中之該斜坡事件之該起始時將正電流注入提供至該斜坡信號中以降低該斜坡信號中之一斜坡沈降時間，該斜坡信號被提供至該比較器之該第二輸入。

Description

斜坡信號沈降降低電路
本發明大體上係關於影像感測器，且尤其但非獨占式地係關於在影像感測器中在類比至數位轉換中與斜坡產生器一起使用之比較器電路。
影像感測器已變得隨處可見。它們廣泛用於數位靜態相機、蜂巢式電話、安保攝像頭，以及醫學、汽車及其他應用。用於製造影像感測器之技術已經以大步調持續發展。舉例而言，對較高解析度及較低功率消耗之需求已促進了此等裝置之進一步小型化及整合。
影像感測器習知地接收在像素陣列上之光，該光在像素中產生電荷。光之強度可影響在每一像素中產生之電荷之數量，其中較高強度產生較高數量之電荷。類比至數位轉換器(ADC)通常用於CMOS影像感測器(CIS)中以由影像感測器將電荷轉換成電荷之數位表示。ADC基於影像電荷信號與參考電壓信號之比較產生電荷之數位表示。參考電壓信號可習知地係由斜坡產生器提供之斜坡信號，且比較可習知地由比較器執行，該比較器提供可與計數器一起使用之輸出以產生影像電荷之數位表示。
應瞭解，由斜坡產生器產生並由比較器接收之斜坡信號之斜坡沈降時間或延遲可限制影像感測器之最大圖框速率。因此，降低由比較器接收之斜坡信號之斜坡沈降時間可增大最大圖框速率並因此增大影像感測器之效能。
本文中描述了係關於包括降低斜坡信號沈降時間之比較器輸入電路之比較電路之實例。在以下描述中，闡述眾多特定細節以提供對實例之透徹理解。然而，熟習相關技術者將認識到，可在沒有該等特定細節中之一或多者的情況下或藉由其他方法、組件、材料等實踐本文中所描述之技術。在其他例項中，未示出或詳細描述眾所周知的結構、材料或操作以避免混淆某些態樣。
在本說明書通篇中參考「一個實例」或「一個實施例」意謂結合實例描述之特定特徵、結構或特性包括於本發明之至少一個實例中。因此，在本說明書通篇中在不同位置中出現片語「在一個實例中」或「在一個實施例中」未必都係指同一實例。此外，該等特定特徵、結構或特性可在一或多個實例中以任何合適方式組合。
在本說明書通篇中，使用若干技術術語。除非本文中明確定義，或其使用情境將明顯另外表明，否則此等術語將採用其在它們所出現之領域中之普通含義。應注意，元件名稱及符號在本文中可互換使用(例如Si對矽)；然而，兩者具有相同含義。
圖 1 繪示根據本發明之實施例之成像系統100之一個實例。成像系統100包括像素陣列102、控制電路104、讀出電路108及功能邏輯106。在一個實例中，像素陣列102係光電二極體之二維(2D)陣列，或影像感測器像素(例如像素P1、P2……、Pn)。如所繪示，將光電二極體配置成列(例如列R1至Ry)及行(例如行C1至Cx)，以獲取人、位置、物件等之影像資料，其可隨後用於呈現該人、位置、物件等之2D影像。然而，光電二極體不必配置成列及行，且可採用其他組態。
在一個實例中，在像素陣列102中之每一影像感測器光電二極體/像素已獲取其影像資料或影像電荷之後，影像資料由讀出電路108讀出，並隨後傳遞至功能邏輯106。讀出電路108可耦接至來自像素陣列102中之複數個光電二極體之讀出影像資料。在各種實例中，讀出電路108可包括放大電路、類比至數位(ADC)轉換電路或其他者。在一些實施例中，可包括一或多個比較器112以用於讀出行中之每一者。一或多個比較器112可包括於例如包括於讀出電路108中之各別類比至數位轉換器(ADC)中。功能邏輯106可簡單地儲存影像資料，或者甚至藉由應用後期影像效果(例如修剪、旋轉、去除紅眼、調節亮度、調節對比度或其他效果)來操控影像資料。在一個實例中，讀出電路108可沿(所繪示)讀出行線一次讀出一列影像資料，或可使用多種其他技術(未繪示)來讀出影像資料，該等技術係例如串列讀出或同時完全並列讀出所有像素。
為了執行ADC，舉例而言，讀出電路108可自斜坡產生器電路110接收參考電壓斜坡信號VRAMP 130。VRAMP 130可由比較器112接收，該比較器亦可自像素陣列102之像素接收影像電荷信號。比較器112可基於VRAMP 130與影像電荷電壓位準之比較判定影像電荷之數位表示。在一個實例中，當輸入VRAMP 130電壓達到輸入影像電荷電壓位準時比較器112之輸出電路自第一狀態過渡至第二狀態。在該實例中，耦接至ADC中之比較器之計數器中之值可用於產生影像電荷之數位表示。如下文將進一步詳細論述，由斜坡產生器110產生並通過比較器輸入電路由比較器112接收之斜坡信號VRAMP 130之斜坡沈降時間或延遲降低以增大最大圖框速率並因此改良根據本發明之教示之成像系統100之效能。
在一個實例中，控制電路104耦接至像素陣列102以控制像素陣列102中之複數個光電二極體之操作。舉例而言，控制電路104可產生用於控制影像獲取之快門信號。在一個實例中，快門信號係用於在單一獲取窗口期間同時使像素陣列102內之所有像素能夠同時捕捉其各別影像資料之全域快門信號。在另一實例中，快門信號係滾動快門信號，使得在連續獲取窗口期間依序啟用像素之每一列、行或群組。在另一實例中，影像獲取與例如閃光之照明效果同步。
在一個實例中，成像系統100可包括在數位相機、手機、膝上型電腦或其類似者中。另外，成像系統100可耦接至硬體之其他件，例如處理器(一般用途或其他用途)、記憶體元件、輸出(USB埠、無線傳輸器、HDMI埠等)、照明設備/閃光、電輸入(鍵盤、觸控顯示器、軌跡墊、滑鼠、麥克風等)及/或顯示器。硬體之其他件可將指令傳遞至成像系統100，自成像系統100提取影像資料，或操控由成像系統100供應之影像資料。
圖 2A 示出根據本發明之教示與影像感測器中之類比至數位轉換器中之比較器一起使用之斜坡產生器210之實例的示意圖。應注意，圖 2A 之斜坡產生器210可為圖 1 之斜坡產生器110之實例，且下文中參考之類似地命名及編號之元件係有聯繫的並類似於如上文所描述而起作用。在圖 2A 中所描繪之實例中，應瞭解，斜坡產生器210係電流導引實施方案。因而，斜坡產生器210包括提供電流218之電流源212，該電流源耦接至電阻R 214及負載電容CLOAD 216以產生如圖所示之斜坡信號VRAMP 230。
雖然在圖 2A 中出於闡釋目的而繪示了電流導引實施方案以產生斜坡信號VRAMP 230，但應瞭解，亦可採用其他斜坡產生實例且仍然享受根據本發明之教示的下文所描述之技術之優勢。舉例而言，在另一實例中，根據本發明之教示亦可利用基於電流積分之斜坡產生器以產生斜坡信號VRAMP 230。
圖 2B 係繪示包括圖 2A 中繪示之實例電流導引實例斜坡產生器之斜坡信號之一些信號的時序圖。如圖 2B 中描繪之實例中所示，在時間t0電流218開始減小。虛線220示出在沒有負載電容216的情況下VRAMP信號230的情況。然而，實線222示出取決於斜坡產生器210之電流導引電路之電阻R 214及VRAMP信號230上之負載電容216實際VRAMP信號230自虛線220延遲。
如圖 2B 中所示，電阻R 214及負載電容216在t0時間在斜坡事件之起始時引起斜坡信號VRAMP 230中之非線性及延遲。延遲斜坡信號中之非線性延遲斜坡事件的特徵可在於： 延遲斜坡信號：
Figure 02_image001
。 延遲斜坡信號與圖 2B 中所示之理想線224漸近。理想線224在沒有負載電容CLOAD 216的情況下以τ (Vramp之時間常數：τ = R • C，其中C係負載電容)自斜坡信號VRAMP 230延遲且其特徵可在於線性函數： 理想線：
Figure 02_image003
。 斜坡信號VRAMP 230之非線性部分的特徵可在於VRAMP 230與理想線224之間的差。 非線性部分：
Figure 02_image005
斜坡信號VRAMP 230中之斜坡事件之非線性部分不可用於類比至數位轉換。因此，類比至數位轉換延遲直至斜坡信號中之斜坡事件之線性部分。非線性之主要結果係增大之斜坡沈降時間，其增大了自影像感測器讀取影像資料所需要的時間量，其減小了影像感測器之可能的最大圖框速率。
圖 3 係根據本發明之教示繪示包括用於具有耦接至用於斜坡產生器310之等效電路及用於參考產生器328之等效電路的實例比較器輸入電路之比較器312之等效電路之比較電路之實例的示意圖。應注意，圖 3 之斜坡產生器310及比較器312可為上文在圖 1 至圖 2B 中所繪示之斜坡產生器及比較器之實例，且下文中參考之類似地命名及編號之元件係有聯繫的並類似於如上文所描述而起作用。如所描繪之實例中所示，比較器312被繪示為具有第一輸入及第二輸入以及輸出。在所描繪之實例中，比較器312被繪示為具有比較器輸出cmpout 368、非反相輸入及反相輸入之運算放大器。
在一個實例中，比較器312之反相輸入經組態以通過電容360接收影像電荷信號358。影像電荷信號358可為表示通過位元線自像素陣列之像素接收之影像資料之像素信號，如針對圖 1 中之例項所繪示。
比較器312之非反相輸入在圖 3 中被繪示為耦接至內部電容364。在比較器312外部之電容362被繪示為耦接至比較器312之非反相輸入。在所繪示之實例中，電容362及在比較器312之非反相輸入處之內部電容364之等效組合電容在圖 3 中被繪示為電容Ccmp 366。
圖 3 中所示之實例亦繪示比較器輸入電路經耦接以將比較器輸入信號cmpin 354提供至比較器312之非反相輸入。在所繪示之實例中，通過電容362將比較器輸入信號cmpin 354提供至比較器312之非反相輸入。在所繪示之實例中，比較器輸入電路包括比較器輸入電容Cp_cmpin 356及開關352。電容Cp_cmpin 356耦接於開關352與接地之間。Cp_cmpin 356提供比較器輸入信號cmpin 354，通過電容362將該比較器輸入信號電容耦接至比較器312之非反相輸入。在所描繪之實例中，如圖所示，開關352亦耦接至參考產生器328及斜坡產生器310。
在該實例中，開關352經組態以將電容Cp_cmpin 356耦接至參考產生器328以在來自斜坡產生器310之斜坡信號Ramp 330中之斜坡事件之前將電容Cp_cmpin 356充電至來自參考產生器328之參考電壓Ref 340。隨後，開關352進一步經組態以在斜坡信號Ramp 330中之斜坡事件之起始時將電容Cp_cmpin 356耦接至來自斜坡產生器310之斜坡信號Ramp 330。在如此操作時，電容Cp_cmpin 356經耦接以在斜坡信號Ramp 330中之斜坡事件之起始時將自參考電壓Ref 340接收之正電流注入提供至斜坡信號Ramp 330中以降低斜坡信號Ramp 330中之斜坡沈降時間，根據本發明之教示，該斜坡信號經耦接以經由比較器輸入cmpin 354通過電容362被提供至比較器312之非反相輸入。
在各種實例中，應瞭解，根據本發明之教示，包括例如電容Cp_cmpin 356、開關352及/或電容360及362中之一或多者之比較器輸入電路可包括於比較器(例如比較器312)內部。在其他實例中，應瞭解，根據本發明之教示，電容Cp_cmpin 356、開關352及/或電容360及362中之一或多者可包括於比較器312外部。舉例而言，在開關352在比較器外部之實例中，開關352可包括於數位至類比轉換器(DAC)中，使得可能存在一個全域開關352或僅少數全域開關352。
在其他各種實例中，應瞭解，選用的斜坡緩衝器351亦可包括於及耦接於斜坡產生器310之輸出與開關352之間。在此類實例中，斜坡緩衝器351可用於緩衝斜坡信號Ramp 330，並可包括於例如具有斜坡類比至數位轉換器(ADC)之CMOS影像感測器組態中。在此類實例中，分散式斜坡緩衝器351可用於降低自比較器312至斜坡信號330之反沖或僅增大自斜坡產生器310至比較器312之信號鏈之頻寬。
返回參考圖 3 中所描繪之實例，參考產生器328之等效電路經組態以產生參考電壓Ref 340。在所繪示之實例中，將參考產生器328之等效電路描繪為包括耦接至輸出電阻344之內部電壓源342以提供恆定參考電壓Ref 340。
在圖 3 中所描繪之實例中，斜坡產生器310之等效電路經組態以產生斜坡電壓Ramp 330。該實例將斜坡產生器310之等效電路繪示為包括耦接至輸出電阻Ro_ramp 348之內部電壓源346以在斜坡產生器310之輸出處提供斜坡信號Ramp 330。電容Cp_ramp 350表示斜坡信號Ramp 33上之電容，並被繪示為耦接於斜坡產生器310之輸出與接地之間。
在操作中，在斜坡信號Ramp 330中之斜坡事件之前，比較器輸入電路之開關352經組態以將電容Cp_cmpin 356充電至來自參考產生器328之參考電壓Ref 340。隨後，在斜坡信號Ramp 330中之斜坡事件之起始時，開關352隨後經組態以耦接電容Cp_cmpin 356以將正電流注入提供至斜坡信號Ramp 330中，根據本發明之教示，該斜坡信號經耦接以在斜坡事件期間被提供至比較器312。
為了繪示，圖 4 係繪示根據本發明之教示之控制信號ctrl 452、參考信號Ref 440、斜坡信號Ramp 430及比較器輸入信號cmpin 454之實例的實例時序圖。在該實例中，應瞭解，控制信號ctrl 452、參考信號Ref 440、斜坡信號Ramp 430及比較器輸入信號cmpin 454係根據本發明之教示在圖 3 中發現之信號之實例。因而，應瞭解，下文中參考之類似地命名及編號之元件係有聯繫的並類似於如上文所描述而起作用。
在一個實例中，在操作期間控制信號ctrl 452在第一狀態與第二狀態之間切換。當在第一狀態(例如邏輯低)中時，控制信號ctrl 452控制開關352以將Cp_cmpin電容354耦接至圖 3 中之斜坡產生器310。當在第二狀態(例如邏輯高)中時，控制信號ctrl 452控制開關352以將Cp_cmpin電容354耦接至圖 3 中之參考產生器328。
另外，在圖 3 中所示之實例中，當控制信號ctrl 452自第一狀態過渡至第二狀態時斜坡信號Ramp 430自第一較低恆定位準過渡至較高第二恆定位準。在所繪示之實例中，當控制信號ctrl 452自第二狀態過渡至第一狀態時斜坡事件(例如斜坡信號中之斜坡)開始。
為了繪示，圖 4 中所示之實例繪示在時間T1之前控制信號ctrl 452在第一狀態中。因而，開關352將電容Cp_cmpin 356耦接至斜坡產生器310以接收斜坡信號Ramp 430。另外，斜坡信號Ramp 430係第一較低恆定位準。因此，在時間T1之前比較器輸入信號cmpin 454 (例如跨越圖 3 中之電容Cp_cmpin 356之電壓)被預充電或初始化至斜坡信號Ramp 430之相同的第一較低恆定位準。
在時間T1，控制信號ctrl 452自第一狀態過渡至第二狀態。因此，如圖所示在時間T1斜坡信號Ramp 430自第一較低恆定位準過渡至較高第二恆定位準。另外，在開始於時間T2之斜坡信號中之斜坡事件之前，開關352將電容Cp_cmpin 356耦接至參考產生器328以接收恆定參考電壓Ref 440。如所描繪之實例中所示，在斜坡事件之前恆定參考電壓Ref 440大於斜坡信號Ramp 430之值。特定言之，恆定參考電壓Ref 440等於斜坡信號Ramp 430之第二較高恆定位準加上電壓∆V 470。因此，比較器輸入信號cmpin 454 (例如跨越圖 3 中之電容Cp_cmpin 356之電壓)被上拉或充電至高達較高參考電壓Ref 440，其在時間T1等於斜坡信號Ramp 430 + ∆V，其在斜坡信號Ramp 430中之斜坡事件之前。
在時間T2，斜坡事件之起始開始，且如圖所示斜坡信號Ramp 430值因此開始斜降。另外，控制信號ctrl 452過渡回至第一狀態，此使得開關352將電容Cp_cmpin 356耦接回至斜坡產生器310。然而，此時電容Cp_cmpin 356已經被充電至高達較高恆定參考電壓Ref 440，其等於斜坡信號Ramp 430與∆V 470之總和。
因此，在時間T2，當斜坡事件開始且斜坡信號Ramp 430開始隨時間之推移而減小時，跨越Cp_cmpin電容356之比較器輸入信號cmpin 454之電壓大於斜坡信號Ramp 430之電壓。因此，當比較器輸入電壓cmpin 354連接由開關352自參考產生器328切換至斜坡產生器310時在時間T2存在自Cp_cmpin電容356至斜坡信號Ramp 430中之正電荷注入。根據本發明之教示來自Cp_cmpin電容356之此正電荷注入產生補償斜坡沈降誤差之補償信號。因而，根據本發明之教示如圖 4 中經由比較器輸入電壓cmpin 454所繪示在比較器312之非反相輸入處接收到的所得斜坡事件實質上更加線性。
對於一階系統，在斜坡信號Ramp 430中在斜坡事件之起始時在時間T2初始誤差可被假設為近似地等於-K τ 。為了補償在時間T2之此初始誤差，由比較器312接收之cmpin 354處之電壓藉由來自Cp_cmpin 356之正電荷注入在時間T2增加了∆V =Kτ 。返回參考圖 3 中所示之等效電路且假設一階系統，在類比至數位轉換期間斜坡信號之時間常數τ 係：τ =Ro_ramp (Cp_ramp +Cp_cmpin +Ccmp )， 其中Ro_ramp 係斜坡產生器310之等效輸出電阻348，Cp_ramp 係斜坡信號Ramp 330上之電容350，Cp_cmpin 係比較器輸入cmpin 354上之電容，且Ccmp 係比較器312之等效輸入電容366。以此方式，恆定電壓差∆V 470可定義如下：
Figure 02_image007
因此，假設K τ 係常數，恆定電壓差∆V 470等於常數K τ 與Cp_cmpin 及Ccmp 之總和除以Cp_ramp 、Cp_cmpin 及Ccmp 之總和的商的乘積。以此方式，根據本發明之教示來自Cp_cmpin 356之正電荷注入因此在時間T2產生沈降誤差之K τ 以降低斜坡信號中之斜坡沈降時間。
作為進一步繪示，圖 5 係根據本發明之教示亦示出如上文所論述用於一階系統之實例斜坡產生器、參考產生器及比較器之實例補償信號及斜坡信號的另一實例時序圖。如圖 5 中所示，在時間T2之後在無補償的情況下斜坡信號Ramp 530係非線性的且延遲的，且非線性部分的特徵在於： 非線性部分：
Figure 02_image009
。 斜坡信號與線性理想線漸近，該線性理想線的特徵在於： 理想線：
Figure 02_image011
。 補償信號570示出了在時間T2出現之電流脈衝，根據本發明之教示當開關352自耦接至參考產生器328切換為耦接至斜坡產生器310時該電流脈衝提供電流注入。因而，斜坡信號Ramp 530與補償信號570之組合引起如在圖 5 之右上方所示之實質上線性的校正之斜坡信號554。
此外，如在圖 5 之底部所示，在時間T2誤差572係-K τ ，其在斜坡信號Ramp 530中在斜坡事件之起始時。在時間T2之後，誤差572根據以下函數隨著時間推移減小：
Figure 02_image013
。 隨著時間推移由補償信號570之電流脈衝提供之補償被繪示為具有校正分量574，其在時間T2近似地係K τ ，並隨後隨著時間推移減小以根據以下函數補償誤差572：
Figure 02_image015
。 因此，誤差572與校正分量574之組合被繪示為實質上係零，具有如在圖 5 之右下方所示之組合誤差信號576。
圖 6 係繪示具有比較器、斜坡產生器及參考產生器之比較電路之另一實例的示意圖。根據本發明之教示，比較器包括耦接至斜坡產生器及參考產生器之實例比較器輸入電路。應注意，圖 6 中繪示之實例電路與圖 3 中繪示之實例電路共用許多類似性，且下文中參考之類似地命名及編號之元件係有聯繫的並類似於如上文所描述而起作用。應瞭解，出於簡潔起見將不再描述在圖 3 與圖 6 中之實例電路之間共同的元件。然而，在圖 6 中繪示之實例電路與在圖 3 中之實例電路之間的一個差異在於，在圖 6 中繪示之實例電路中，僅切換比較器輸入電容之一部分。
特定言之，如圖 6 中描繪之實例中所示，開關652耦接至比較器612之非反相輸入、參考產生器628及斜坡產生器628。另外，電容Cp_ncvoff 678亦耦接至開關652。類似於先前所描述之實例，開關652經組態以將電容Cp_ncvoff 678耦接至參考產生器628以在來自斜坡產生器610之斜坡信號Ramp 630中之斜坡事件之前將電容Cp_ncvoff 678充電至來自參考產生器628之參考電壓Ref 640。隨後，開關652進一步經組態以在斜坡信號Ramp 630中之斜坡事件之起始時將電容Cp_ncvoff 678耦接至來自斜坡產生器610之斜坡信號Ramp 630。在如此操作時，電容Cp_ncvoff 678經耦接以在斜坡信號Ramp 630中之斜坡事件之起始時將自參考電壓Ref 640接收之正電流注入提供至斜坡信號Ramp 630中，該斜坡信號經耦接以被提供至比較器612之非反相輸入。
如在圖 6 中所示之實例中所描繪，在類比至數位轉換期間斜坡信號之時間常數τ 係：τ =Ro_ramp (Cp_ramp +Cp_ncvoff +Ccmp_off +Ccmp_ramp )， 其中Ro_ramp 係斜坡產生器610之等效輸出電阻648，Cp_ramp 係斜坡信號Ramp 630上之等效電容686 (包括電容650及電容680)，Cp_ncvoff 係跨越電容Cp_ncvoff 678之ncvoff信號電壓上之電容678，且Ccmp_off 及Ccmp_ramp 係分別自ncvoff及斜坡輸入至比較器612之非反相輸入之等效電容690 (包括電容684及電容664)及688 (包括電容682及電容664)。在所描繪之實例中，當開關652經切換以選擇參考產生器628時Ccmp_off 690電容係至比較器612之非反相輸入之等效輸入電容，且當開關652經切換以選擇斜坡產生器610時Ccmp_ramp 688電容係至比較器612之非反相輸入之等效輸入電容。
在圖 6 中繪示之實例中，可因此如下定義消除斜坡沈降誤差之恆定電壓差∆V：
Figure 02_image017
因此，假設K τ 係常數，用於圖 6 中繪示之實例之恆定電壓差∆V等於常數Kτ與Cp_ncvoff 及Ccmp_off 之總和除以Cp_ramp 、Cp_ncvoff 、Ccmp_off 及Ccmp_ramp 之總和的商的乘積。類似於上文在圖 3 中描述之實例，根據本發明之教示在圖 6 中描述之實例中之正電荷注入亦在時間T2產生沈降誤差之K τ 以降低斜坡信號中之斜坡沈降時間。
圖 7 係繪示包括比較器、斜坡產生器及參考產生器之比較電路之又一實例的示意圖。根據本發明之教示，比較器包括耦接至斜坡產生器及參考產生器之實例比較器輸入電路。應注意，圖 7 中繪示之實例電路與圖 3 及圖 6 中繪示之實例電路共用許多類似性，且下文中參考之類似地命名及編號之元件係有聯繫的並類似於如上文所描述而起作用。應瞭解，出於簡潔起見將不再描述在圖 3 、圖 6 與圖 7 中之實例電路之間共同的元件。然而，在圖 7 中繪示之實例電路與在圖 3 及圖 6 中之實例電路之間的一個差異在於，在圖 7 中繪示之實例電路中，如圖所示電容Cp_ncvoff 778並未連接至比較器712。
特定言之，如圖 7 中描繪之實例中所示，開關752耦接至比較器712之非反相輸入、參考產生器728及斜坡產生器728。另外，電容Cp_ncvoff 778亦耦接至開關752。類似於先前所描述之實例，開關752經組態以將電容Cp_ncvoff 778耦接至參考產生器728以在來自斜坡產生器710之斜坡信號Ramp 730中之斜坡事件之前將電容Cp_ncvoff 778充電至來自參考產生器728之參考電壓Ref 740。隨後，開關752進一步經組態以在斜坡信號Ramp 730中之斜坡事件之起始時將電容Cp_ncvoff 778耦接至自斜坡產生器710接收之斜坡信號Ramp 730。在如此操作時，電容Cp_ncvoff 778經耦接以在斜坡信號Ramp 730中之斜坡事件之起始時將來自參考電壓Ref 740之正電流注入提供至斜坡信號Ramp 730中，根據本發明之教示，該斜坡信號經耦接以被提供至比較器712之非反相輸入。
在圖 7 中描繪之實例中，在類比至數位轉換期間斜坡信號之時間常數τ 係：τ =Ro_ramp (Cp_ramp +Cp_ncvoff +Ccmp )， 其中Ro_ramp 係斜坡產生器710之等效輸出電阻748，Cp_ramp 係斜坡信號Ramp 730上之等效電容786 (包括電容750及電容780)，Cp_ncvoff 係跨越電容Cp_ncvoff 778之ncvoff信號電壓上之電容778，且Ccmp 係比較器712之非反相輸入之等效輸入電容788 (包括電容782及電容764)。
在圖 7 中繪示之實例中，可因此如下定義消除斜坡沈降誤差之恆定電壓差∆V：
Figure 02_image019
因此，假設K τ 係常數，用於圖 7 中繪示之實例之恆定電壓差∆V等於常數K τ 與Cp_ncvoff 除以Cp_ramp 、Cp_ncvoff 及Ccmp 之總和的商的乘積。類似於上文在圖 3 及圖 6 中描述之實例，根據本發明之教示在圖 7 中描述之實例中之正電荷注入亦因此在時間T2產生沈降誤差之K τ 以降低斜坡信號中之斜坡沈降時間。
對本發明之所繪示實例之以上描述(包括摘要中所描述之內容)並不意欲係窮盡性的或將本發明限制於所揭示之精確形式。雖然本文中出於說明性目的而描述了本發明之特定實例，但在本發明之範疇內，各種修改係可能的，如熟習相關技術者將認識到。
可鑒於以上詳細描述對本發明作出此等修改。以下申請專利範圍中使用之術語不應被解釋為將本發明限制於本說明書中所揭示之特定實例。實際上，本發明之範疇應完全由以下申請專利範圍判定，應根據請求項解譯之已確立原則來解釋以下申請專利範圍。
100:成像系統 102:像素陣列 104:控制電路 106:功能邏輯 108:讀出電路 110:斜坡產生器電路 112:比較器 130:參考電壓斜坡信號VRAMP 210:斜坡產生器 212:電流源 214:電阻R 216:負載電容CLOAD 218:電流 220:虛線 222:實線 224:理想線 230:斜坡信號VRAMP 310:斜坡產生器 312:比較器 328:參考產生器 330:斜坡信號Ramp 340:參考電壓Ref 342:內部電壓源 344:輸出電阻 346:內部電壓源 348:輸出電阻Ro_ramp 350:電容Cp_ramp 351:斜坡緩衝器 352:開關 354:比較器輸入信號cmpin 356:比較器輸入電容Cp_cmpin 358:影像電荷信號 360:電容 362:電容 364:內部電容 366:電容Ccmp 368:比較器輸出cmpout 430:斜坡信號Ramp 440:參考信號Ref 452:控制信號ctrl 454:比較器輸入信號cmpin 470:電壓∆V/恆定電壓差∆V 530:斜坡信號Ramp 554:斜坡信號 570:補償信號 572:誤差 574:校正分量 576:組合誤差信號 610:斜坡產生器 612:比較器 628:參考產生器 630:斜坡信號Ramp 640:參考電壓Ref 648:等效輸出電阻 650:電容 652:開關 664:電容 678:電容Cp_ncvoff 680:電容 682:電容 684:電容 686:等效電容 688:等效電容 690:等效電容 710:斜坡產生器 712:比較器 728:參考產生器 730:斜坡信號Ramp 740:參考電壓Ref 748:等效輸出電阻 750:電容 752:開關 764:電容 778:電容Cp_ncvoff 780:電容 782:電容 786:等效電容 788:等效輸入電容
參考以下圖式描述本發明之非限制性及非窮盡性實施例，其中除非另外規定，否則各視圖通篇中相同的參考標號係指相同的部分。
圖 1 繪示根據本發明之教示之成像系統之一個實例。
圖 2A 示出根據本發明之教示產生待由實例比較器接收之斜坡信號之斜坡產生器之實例的示意圖。
圖 2B 係繪示包括圖 2A 中繪示之實例斜坡產生器之斜坡信號之一些信號的時序圖。
圖 3 係根據本發明之教示繪示包括耦接至斜坡產生器及參考產生器之實例比較器輸入電路之比較電路之實例的示意圖。
圖 4 係根據本發明之教示繪示如圖 3 中所繪示之控制信號、斜坡信號、參考及比較器輸入信號之實例的實例時序圖。
圖 5 係根據本發明之教示進一步繪示包括圖 3 至圖 4 中繪示之實例斜坡產生器、參考產生器及比較器之實例補償信號及斜坡信號之一些實例信號的另一實例時序圖。
圖 6 係根據本發明之教示繪示包括耦接至斜坡產生器及參考產生器之實例比較器輸入電路之比較電路之另一實例的示意圖。
圖 7 係根據本發明之教示繪示包括耦接至斜坡產生器及參考產生器之實例比較器輸入電路之比較電路之又一實例的示意圖。
對應參考標號在圖式之若干視圖通篇中指示對應組件。熟習此項技術者將瞭解，圖中之元件僅為簡單及清晰起見而進行繪示，且未必按比例繪製。舉例而言，圖中之一些元件之尺寸可能相對於其他元件放大以有助於改良對本發明之各種實施例之理解。又，通常未描繪在商業可行的實施例中有用或必需的常見但眾所周知的元件，以便促進本發明之此等各種實施例之遮擋較少的視圖。
310:斜坡產生器
312:比較器
328:參考產生器
330:斜坡信號Ramp
340:參考電壓Ref
342:內部電壓源
344:輸出電阻
346:內部電壓源
348:輸出電阻Ro_ramp
350:電容Cp_ramp
351:斜坡緩衝器
352:開關
354:比較器輸入信號cmpin
356:比較器輸入電容Cp_cmpin
358:影像電荷信號
360:電容
362:電容
364:內部電容
366:電容Ccmp
368:比較器輸出cmpout

Claims (18)

  1. 一種比較電路，其包含：一比較器，其具有第一輸入及第二輸入以及一輸出，其中該比較器之該第一輸入經組態以接收一像素信號；一開關，其耦接至該比較器之該第二輸入、一參考產生器(reference generator)及一斜坡產生器(ramp generator)；及一第一電容，其耦接至該開關，其中該開關經組態以將該第一電容耦接至該參考產生器以在來自該斜坡產生器之一斜坡信號中之一斜坡事件之前將該第一電容充電至來自該參考產生器之一參考電壓，其中該開關進一步經組態以在該斜坡信號中之該斜坡事件之一起始(onset)時將該第一電容耦接至來自該斜坡產生器之該斜坡信號，其中該第一電容經耦接以在該斜坡信號中之該斜坡事件之該起始時提供正電流注入以與該斜坡信號組合以降低該斜坡信號中之一斜坡沈降時間(ramp settling time)，其中該斜坡信號經耦接以被提供至該比較器之該第二輸入。
  2. 如請求項1之比較電路，其中來自該參考產生器之該參考電壓係一恆定電壓並在該斜坡信號中之該斜坡事件之前以一恆定電壓差大於該斜坡信號。
  3. 如請求項2之比較電路，其中該恆定電壓差等於一常數與該第一電容及該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容及該比較器之該輸入電容之一總和的一商的一乘積。
  4. 如請求項2之比較電路，其中該恆定電壓差等於一常數與該第一電容及當該開關經切換以選擇該參考產生器時該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容、當該開關經切換以選擇該參考產生器時該比較器之該輸入電容及當該開關經切換以選擇該斜坡產生器時該比較器之一輸入電容之一總和的一商的一乘積。
  5. 如請求項2之比較電路，其中該恆定電壓差等於一常數與該第一電容除以該斜坡信號上之一電容、該第一電容及該比較器之一輸入電容之一總和的一商的一乘積。
  6. 如請求項1之比較電路，其進一步包含耦接於該斜坡產生器之一輸出與該開關之間的一緩衝器。
  7. 一種成像系統，其包含：一像素陣列，其接收影像光並作為回應而產生一影像電荷電壓信號(image charge voltage signal)；及讀出電路，其經耦接以自該像素陣列接收該影像電荷電壓信號並作為回應而提供該影像電荷電壓信號之一數位表示(digital representation)，該讀出電路包括一比較電路以接收該影像電荷電壓信號，比較該影像電荷電壓信號與來自一斜坡產生器之一斜坡信號，並作為回應而提供該影像電荷電壓信號之該數位表示，其中該比較電路包含：一比較器，其具有第一輸入及第二輸入以及一輸出，其中該比較 器之該第一輸入經組態以接收該影像電荷電壓信號；一開關，其耦接至該比較器之該第二輸入、一參考產生器及該斜坡產生器；及一第一電容，其耦接至該開關，其中該開關經組態以將該第一電容耦接至該參考產生器以在來自該斜坡產生器之該斜坡信號中之一斜坡事件之前將該第一電容充電至來自該參考產生器之一參考電壓，其中該開關進一步經組態以在該斜坡信號中之該斜坡事件之一起始時將該第一電容耦接至來自該斜坡產生器之該斜坡信號，其中該第一電容經耦接以在該斜坡信號中之該斜坡事件之該起始時提供正電流注入以與該斜坡信號組合以降低該斜坡信號中之一斜坡沈降時間，其中該斜坡信號經耦接以被提供至該比較器之該第二輸入。
  8. 如請求項7之成像系統，其中來自該參考產生器之該參考電壓係一恆定電壓並在該斜坡信號中之該斜坡事件之前以一恆定電壓差大於該斜坡信號。
  9. 如請求項8之成像系統，其中該恆定電壓差等於一常數與該第一電容及該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容及該比較器之該輸入電容之一總和的一商的一乘積。
  10. 如請求項8之成像系統，其中該恆定電壓差等於一常數與該第一電容及當該開關經切換以選擇該參考產生器時該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容、當該開關經切換以選擇該參考 產生器時該比較器之該輸入電容及當該開關經切換以選擇該斜坡產生器時該比較器之一輸入電容之一總和的一商的一乘積。
  11. 如請求項8之成像系統，其中該恆定電壓差等於一常數與該第一電容除以該斜坡信號上之一電容、該第一電容及該比較器之一輸入電容之一總和的一商的一乘積。
  12. 如請求項7之成像系統，其中該比較電路進一步包含耦接於該斜坡產生器之一輸出與該開關之間的一緩衝器。
  13. 一種比較一影像電荷信號與一斜坡信號之方法，其包含：在一比較器之一第一輸入處接收一像素陣列之一像素之該影像電荷信號；運用一斜坡產生器產生該斜坡信號；在該斜坡信號中之一斜坡事件之前將一第一電容充電至由一參考產生器產生之一參考電壓；在該斜坡信號中之該斜坡事件之一起始時將來自該第一電容之正電流注入提供至該斜坡信號以降低該斜坡信號中之一斜坡沈降時間；在該斜坡信號中之該斜坡事件期間在該比較器之一第二輸入處接收斜坡信號與該正電流注入之組合；及比較該比較器之該第一輸入與該比較器之該第二輸入。
  14. 如請求項13之方法，其進一步包含緩衝來自該斜坡產生器之該斜坡 信號。
  15. 如請求項13之方法，其中來自該參考產生器之該參考電壓係一恆定電壓並在該斜坡信號中之該斜坡事件之前以一恆定電壓差大於該斜坡信號。
  16. 如請求項15之方法，其中該恆定電壓差等於一常數與該第一電容及該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容及該比較器之該輸入電容之一總和的一商的一乘積。
  17. 如請求項15之方法，其中該恆定電壓差等於一常數與該第一電容及當該開關經切換以選擇該參考產生器時該比較器之一輸入電容之一總和除以該斜坡信號上之一電容、該第一電容、當該開關經切換以選擇該參考產生器時該比較器之該輸入電容及當該開關經切換以選擇該斜坡產生器時該比較器之一輸入電容之一總和的一商的一乘積。
  18. 如請求項15之方法，其中該恆定電壓差等於一常數與該第一電容除以該斜坡信號上之一電容、該第一電容及該比較器之一輸入電容之一總和的一商的一乘積。
TW109101687A 2019-02-27 2020-01-17 斜坡信號沈降降低電路 TWI753354B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/287,848 US10498993B1 (en) 2019-02-27 2019-02-27 Ramp signal settling reduction circuitry
US16/287,848 2019-02-27

Publications (2)

Publication Number Publication Date
TW202037149A TW202037149A (zh) 2020-10-01
TWI753354B true TWI753354B (zh) 2022-01-21

Family

ID=68696070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101687A TWI753354B (zh) 2019-02-27 2020-01-17 斜坡信號沈降降低電路

Country Status (3)

Country Link
US (1) US10498993B1 (zh)
CN (1) CN111629159B (zh)
TW (1) TWI753354B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111355907B (zh) * 2020-03-12 2022-02-11 西安微电子技术研究所 一种用于cmos图像传感器的列级adc及其实现方法
KR20220121635A (ko) * 2021-02-25 2022-09-01 삼성전자주식회사 램프 신호의 모니터링 회로를 포함하는 전자 장치, 및 이의 동작 방법
US11627273B2 (en) * 2021-03-30 2023-04-11 Omnivision Technologies, Inc. Current steering ramp compensation scheme and digital circuit implementation
KR20230027368A (ko) 2021-08-18 2023-02-28 삼성전자주식회사 엠퍼시스 회로 및 프리-엠퍼시스 회로를 포함하는 램프 생성기, 이의 동작 방법, 및 이를 포함하는 이미지 센서 장치
CN114465449A (zh) * 2021-12-28 2022-05-10 中国电子科技集团公司第二十九研究所 一种用于开关电源增益稳定性调节的电路
US11722801B1 (en) 2022-04-13 2023-08-08 Omnivision Technologies, Inc. Ramp settling assist circuit in local ramp buffer circuit
US11770634B1 (en) * 2022-04-13 2023-09-26 Omnivision Technologies, Inc. Trimming control circuit for current integration ramp DAC settling assist circuit
US11968468B2 (en) 2022-04-13 2024-04-23 Omnivision Technologies, Inc. Calibration circuit for ramp settling assist circuit in local ramp buffer circuit
CN115314694B (zh) * 2022-10-10 2022-12-30 天宜微电子(北京)有限公司 斜坡信号产生电路及伽马校正电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167326A1 (en) * 2007-12-28 2009-07-02 Geaghan Bernard O Time-sloped capacitance measuring circuits and methods
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
TW201433096A (zh) * 2013-02-12 2014-08-16 Omnivision Tech Inc 適應性多轉換斜坡類比至數位轉換器
US20180167573A1 (en) * 2016-12-12 2018-06-14 Omnivision Technologies, Inc. Current injection for fast ramp start-up during analog-to-digital operations
CN109040630A (zh) * 2017-06-08 2018-12-18 三星电子株式会社 图像传感器的斜坡信号发生器和包括其的图像传感器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315199A (en) * 1993-04-30 1994-05-24 Ryobi Motor Products Corp. Bidirectional brush holder assembly
US6891355B2 (en) * 2002-11-14 2005-05-10 Fyre Storm, Inc. Method for computing an amount of energy taken from a battery
US7230561B2 (en) * 2005-01-27 2007-06-12 Micron Technology, Inc. Programmable integrating ramp generator and method of operating the same
JP4464418B2 (ja) * 2007-03-20 2010-05-19 株式会社日立製作所 ランプ波形発生回路及びそれを用いた回路パターン検査装置
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
JP5449290B2 (ja) * 2011-10-07 2014-03-19 キヤノン株式会社 ランプ信号出力回路、アナログデジタル変換回路、撮像装置、ランプ信号出力回路の駆動方法
CN105981370B (zh) * 2014-02-07 2019-07-19 拉姆伯斯公司 馈通补偿图像传感器
CN104780682B (zh) * 2015-04-15 2016-03-30 深圳市稳先微电子有限公司 一种过压保护电路、驱动芯片及电源模块
US10186967B2 (en) * 2016-06-28 2019-01-22 Dialog Semiconductor (Uk) Limited Switching converter with ramp-based output regulation
US10715757B2 (en) * 2016-11-11 2020-07-14 National University Corporation Shizuoka University A/D converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090167326A1 (en) * 2007-12-28 2009-07-02 Geaghan Bernard O Time-sloped capacitance measuring circuits and methods
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
TW201433096A (zh) * 2013-02-12 2014-08-16 Omnivision Tech Inc 適應性多轉換斜坡類比至數位轉換器
US20180167573A1 (en) * 2016-12-12 2018-06-14 Omnivision Technologies, Inc. Current injection for fast ramp start-up during analog-to-digital operations
CN109040630A (zh) * 2017-06-08 2018-12-18 三星电子株式会社 图像传感器的斜坡信号发生器和包括其的图像传感器

Also Published As

Publication number Publication date
CN111629159B (zh) 2021-08-20
US10498993B1 (en) 2019-12-03
TW202037149A (zh) 2020-10-01
CN111629159A (zh) 2020-09-04

Similar Documents

Publication Publication Date Title
TWI753354B (zh) 斜坡信號沈降降低電路
CN111698439B (zh) 具有减少的斜坡稳定时间的积分斜坡电路
CN107888850B (zh) 用于提供增加的模/数转换范围的成像系统和设备及方法
US10187602B2 (en) Current injection for fast ramp start-up during analog-to-digital operations
TWI511562B (zh) 用於減少像素陣列讀出時間之轉換電路
US9848152B1 (en) Analog dithering to reduce vertical fixed pattern noise in image sensors
US20060220941A1 (en) Ramp generators for imager analog-to-digital converters
US8159587B2 (en) Pixel read circuitry
US10498322B1 (en) Comparator output circuitry for single slope analog to digital converter
US10306170B2 (en) Comparison device and image sensor including the same
TW202147786A (zh) 提供高解析度精細增益之包含具有三角積分調變器之分數除頻器的斜坡產生器
US11770634B1 (en) Trimming control circuit for current integration ramp DAC settling assist circuit
CN112243098B (zh) 开关驱动器电路及包含其的成像系统
US11627273B2 (en) Current steering ramp compensation scheme and digital circuit implementation
US20230336165A1 (en) Low power current integration dac ramp settling assist circuit
US11750950B1 (en) Voltage domain global shutter readout circuit timing
CN114650382B (zh) 用于单斜率模/数转换器的具有dc切断装置的比较器级
US20240179434A1 (en) Ramp signal generator, image sensor, and auto-zero level control method for ramp signals
CN116915220A (zh) 局部斜坡缓冲器电路中的斜坡稳定辅助电路
TW202348023A (zh) 用於在局域斜坡緩衝器電路中之斜坡穩定輔助電路的校準電路