TWI750856B

TWI750856B - 快速恢復工作狀態的方法及電子裝置

Info

Publication number: TWI750856B
Application number: TW109136557A
Authority: TW
Inventors: 林帥; 鄭強強
Original assignee: 大陸商合肥沛睿微電子股份有限公司
Priority date: 2020-10-21
Filing date: 2020-10-21
Publication date: 2021-12-21
Also published as: TW202217512A

Abstract

一種電子裝置包含保持電路(retention circuit)、電源門控(Power gated circuit)電路與控制電路。電源門控電路包含主電路與記憶體。其中，當控制電路接收到休眠訊號時，使與電源門控電路相關的保持資料儲存於保持電路後，使電源門控電路進行斷電。其中，當控制電路接收到喚醒訊號時，使電源門控電路復電後，使儲存於保持電路的保持資料回存於電源門控電路的記憶體，且電源門控電路的主電路根據儲存於記憶體的保持資料進行恢復工作狀態的運作。

Description

快速恢復工作狀態的方法及電子裝置

本案是關於恢復工作狀態的技術，特別是一種快速恢復工作狀態的方法及電子裝置。

為了攜帶方便性，多數電子裝置中皆配置了電池，並以電池之電量來維持其運作。透過一些降功耗技術來延長電子裝置的運作時間。

常見的降功耗技術包含時脈閘(clock gating)控制與功率閘(power gating)控制。時脈閘控制是透過斷時脈源方式來降低電子裝置中的動態功耗。此雖可便於快速恢復工作狀態，但卻無法降低電子裝置中的靜態功耗。功率閘控制是透過斷開電源線方式來有效降低電子裝置的靜態功耗。然而，電子裝置在復電以恢復工作狀態時，利用功率閘控制卻需要較長的恢復時間，從而影響到使用者對於電子裝置的使用體驗。

本案提供一種電子裝置。在一實施例中，所述電子裝置包含保持電路、電源門控電路與控制電路。電源門控電路包含主電路與記憶體。控制電路用以於接收到休眠訊號時，使與電源門控電路相關的保持資料儲存於保持電路後，使電源門控電路斷電，以及控制電路用以於接收到喚醒訊號時，使電源門控電路復電後，使儲存於保持電路的保持資料回存於電源門控電路的記憶體，且電源門控電路的主電路根據儲存於記憶體的保持資料進行恢復工作狀態的運作。

本案提供一種快速恢復電子裝置之工作狀態的方法。在一實施例中，所述電子裝置包含保持電路與電源門控電路，且電源門控電路包含主電路與記憶體。所述的方法包含：於接收到休眠訊號時，使與電源門控電路相關的保持資料儲存至保持電路後，使電源門控電路斷電；及於接收到喚醒訊號時，使電源門控電路復電後，使儲存於保持電路的保持資料回存至記憶體，且主電路根據儲存於記憶體的保持資料進行恢復工作狀態的運作。

以下在實施方式中詳細敘述本案之詳細特徵以及優點，其內容足以使任何熟習相關技藝者瞭解本案之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本案相關之目的及優點。

100:電子裝置

110:電源門控電路

111:主電路

112:記憶體

120:保持電路

130:控制電路

140:模式切換電路

150:時延影響電路

151:記憶體

160:不可斷電電路

170:可斷電電路

D1:保持資料

D2:可保持資料

P1:設定參數

S1:休眠訊號

S2:喚醒訊號

S01-S04:步驟

圖1為電子裝置之一實施例的方塊示意圖。

圖2為快速恢復電子裝置之工作狀態的之方法之一實施例的流程圖。

圖3為電子裝置之另一實施例的方塊示意圖。

圖4為快速恢復電子裝置之工作狀態的方法之另一實施例的流程圖。

圖5為電子裝置之又一實施例的方塊示意圖。

圖6為快速恢復電子裝置之工作狀態的方法之又一實施例的流程圖。

為使本案之實施例之上述目的、特徵和優點能更明顯易懂，下文配合所附圖式，作詳細說明如下。

請參閱圖1至圖6，電子裝置100具有運行模式與休眠模式。在休眠模式中，電子裝置100可透過一些降功耗技術來降低功耗，以達到低功耗之需求。降功耗技術可包含但不限於時脈閘(clock gating)控制與功率閘(power gating)控制。其中，功率閘控制是透過斷電方式來有效降低電子裝置100的功耗，但電子裝置100欲自休眠模式復電並返回至運行模式以恢復正常工作時，所需的恢復時間卻較長。基此，電子裝置100可藉由執行本案任一實施例之快速恢復電子裝置之工作狀態的方法，來大幅縮短所需的恢復時間。

在一些實施態樣中，電子裝置100可為固態硬碟控制器(SSD controller)，但本案並非以此為限，電子裝置100可為採用功率閘控制來降低其功耗並需要較短之恢復時間的任何電子產品。

請參閱圖1，電子裝置100包含電源門控電路110、保持電路120與控制電路130。控制電路130耦接於電源門控電路110與保持電路120，且電源門控電路110耦接於保持電路120。

電源門控電路110在運行模式中可正常工作，並且在休眠模式中可因受到功率閘控制而斷電，以藉此降低功耗。電源門控電路110包含主電路111與記憶體112，且主電路111耦接於記憶體112。主電路111在運行模式中可根據保持資料D1運作，且記憶體112用以儲存保持資料D1。其中，保持資料D1可包含主電路111工作時所需要的配置及/或狀態資訊。

在一些實施態樣中，電源門控電路110可為嵌入式處理器核心(EP core)中的電源管理單元(pmu)、快速周邊元件互聯(PCIe)暫存器檔案(PCIe rf)、管理資料輸入輸出(MDIO)、主機緩衝內存暫存器檔案(HMB rf)或非揮發性記憶體暫存器檔案(NVM rf)，但本案並非以此為限，電源門控電路110可為於斷電後再次復電時需要保持前一次斷電時之運作值(例如，運作配置及/或狀態資訊)的任何電路。此外，各電源門控電路110之主電路111可為前述任一例示中記憶體以外的電路，例如為嵌入式處理器核心中記憶體以外的電路、管理資料登錄輸出中記憶體以外的電路等。

保持電路120可用以在休眠模式中保持資料。控制電路130可用以執行本案任一實施例之快速恢復電子裝置之工作狀態的方法，以有效降低電子裝置100在休眠模式中的功耗，並大幅縮短電子裝置100自休眠模式返回至運行模式正常工作時所需的恢復時間。

在一些實施態樣中，保持電路120可利用主僕正反器、具有資料保持功能之記憶體或其他任何適用以保持資料的電子元件來實現。此外，控制電路130可利用系統單晶片(SoC)、中央處理器(CPU)、微控制器(MCU)、嵌入式控制器(Embedded Controller)、特殊應用積體電路(ASIC)、應用處理器(AP)或其他任何適用的電子元件來實現。

請參閱圖1與圖2，在本案一實施例之快速恢復電子裝置之工作狀態的方法中，於電子裝置100運作於運行模式時，電子裝置100之控制電路130可對是否接收到休眠訊號S1進行確認(步驟S01)。

在一些實施態樣中，電子裝置100可更包含模式切換電路140，且休眠訊號S1可由模式切換電路140於達到休眠條件時所產生。例如，模式切換電路140於接收到休眠指令時、於偵測到電子裝置100之當前電量不足或偵測到電子裝置100之機蓋闔於機體上時產生休眠訊號S1，或模式切換電路140為實體按鍵並受到使用者按壓時產生休眠訊號S1等等，但本案並非以此為限。

當確認結果為控制電路130接收到休眠訊號S1時，控制電路130可在使電源門控電路110的保持資料D1儲存至保持電路120之後，使電源門控電路110斷電(步驟S02)，以進入休眠模式中。反之，當確認結果為控制電路130並未接收到休眠訊號S1時，控制電路130可重返步驟S01以重新進行確認。

在步驟S02之一實施態樣中，控制電路130可於接收到休眠訊號S1時，先致使電源門控電路110的主電路111將記憶體112中目前所儲存的保持資料D1儲存到保持電路120，並於電源門控電路110完成保持資料D1的儲存後致使電源門控電路110斷電，例如透過功率閘控制斷掉電源門控電路110與供電源之間的電性連接。其中，功率閘控制技術之詳細實施方式為本領域所熟知，故不再贅述。在步驟S02之另一實施態樣中，控制電路130可於接收到休眠訊號S1時自電源門控電路110的記憶體112中取得保持資料D1，並將所得的保持資料D1儲存到保持電路120中，之後控制電路130再將電源門控電路110斷電。

在本案一實施例之快速恢復電子裝置之工作狀態的方法中，於電子裝置100運作於休眠模式時，控制電路130可對是否接收到喚醒訊號S2進行確認(步驟S03)。在一些實施態樣中，喚醒訊號S2可由模式切換電路140於達到喚醒條件時所產生。例如，模式切換電路140於接收到喚醒指令時、於偵測到電子裝置100之機蓋離開機體上時產生喚醒訊號S2，或模式切換電路140為實體按鍵並受到使用者按壓時產生喚醒訊號S2等等，但本案並非以此為限。

當確認結果為控制電路130接收到喚醒訊號S2時，控制電路130可在使電源門控電路110復電之後，使儲存於保持電路120的保持資料D1回存於電源門控電路110的記憶體112(步驟S04)，以致使電源門控電路110之主電路111可在進入運作模式後直接根據記憶體112中的保持資料D1進行恢復工作狀態的運作，以快速回復到進入休眠模式之前的工作狀態。

在步驟S04之一實施態樣中，控制電路130可於接收到喚醒訊號S2時，先致使電源門控電路110復電，例如透過功率閘控制恢復電源門控電路110與供電源之間的電性連接，之後再致使電源門控電路110的主電路111將先前儲存於保持電路120中的保持資料D1取回並回存至記憶體112中。在步驟S04之另一實施態樣中，於致使電源門控電路110復電之後，控制電路130可自保持電路120中取得保持資料D1，並將取得的保持資料D1回存至記憶體112中。

請參閱圖3，在一些實施例中，電子裝置100可更包含時延影響電路150，且時延影響電路150耦接於控制電路130與保持電路 120。時延影響電路150在運行模式中可正常工作，並且在休眠模式中可因受到功率閘控制而斷電，以藉此降低功耗。時延影響電路150包含記憶體151，且記憶體151中儲存可保持資料D2。其中，可保持資料D2本質上是屬於可被初始化的資料，惟其初始化所需的時間較長，而會影響到電子裝置100恢復正常工作狀態所需的恢復時間。

在一些實施態樣中，時延影響電路150可為主機內存緩衝記憶體(HMB memory)、中央處理單元中的L2IMEM或L2DMEM，或快閃記憶體控制器中用於資料回復的XOR記憶體、剖析表(parser table)或順序表(sequencer table)，但本案並非以此為限，時延影響電路150可為於再次復電之初始化過程中需要較長之初始化時間的任何電路。

請參閱圖3與圖4，在步驟S02之另一實施例中，當確認結果為控制電路130接收到休眠訊號S1時，控制電路130可更依據設定參數P1選擇性地使時延影響電路150的可保持資料D2儲存至保持電路120之後，使時延影響電路150斷電，或依據設定參數P1選擇性地使時延影響電路150直接斷電以進入休眠模式中。在一些實施態樣中，設定參數P1可儲存於記憶體151或電子裝置100的其他記憶體中。此外，設定參數P1可為使用者根據其需求是功耗優先或恢復時間優先來預先設定。舉例而言，當控制電路130所讀取到的設定參數P1為第一值時，控制電路130可依據設定參數P1使時延影響電路150的可保持資料D2儲存至保持電路120之後，使時延影響電路150斷電以進入休眠模式中。而當控制電路130所讀取到的設定參數P1為第二值時，控制電路130可依據設定參數P1使時延影響電路150直接斷電以進入休眠模式中。

在一些實施態樣中，當控制電路130依據設定參數P1選擇使時延影響電路150的可保持資料D2儲存至保持電路120時，控制電路130可使時延影響電路150主動將可保持資料D2儲存到保持電路120，並於時延影響電路150完成可保持資料D2的儲存後致使時延影響電路150斷電，例如透過功率閘控制斷掉時延影響電路150與供電源之間的電性連接。但本案並非以此為限，在另一些實施態樣中，控制電路130亦可直接自時延影響電路150取得可保持資料D2，並將所得的可保持資料D2儲存到保持電路120中，之後再將時延影響電路150斷電。

相應地，在步驟S04之另一實施例中，當確認結果為控制電路130接收到喚醒訊號S2時，控制電路130可更依據設定參數P1選擇性地使時延影響電路150復電之後，使儲存於保持電路120的可保持資料D2回存於時延影響電路150，或依據設定參數P1選擇性地使時延影響電路150直接復電。舉例而言，當控制電路130所讀取到的設定參數P1為第一值時，控制電路130可依據設定參數P1使時延影響電路150復電之後，使儲存於保持電路120的可保持資料D2回存於時延影響電路150。而當控制電路130所讀取到的設定參數P1為第二值時，控制電路130可依據設定參數P1使時延影響電路150直接復電。

在一些實施態樣中，當控制電路130依據設定參數P1選擇使儲存於保持電路120的可保持資料D2回存於時延影響電路150時，控制電路130可使時延影響電路150主動將先前儲存於保持電路120中的可保持資料D2取回並回存至記憶體151中。但本案並非以此為限，在另一些實施態樣中，控制電路130亦可直接自保持電路120中取得可保持資料D2，並將所得的可保持資料D2存回至記憶體151中。

請參閱圖5，在一些實施例中，電子裝置100可更包含不可斷電電路160與可斷電電路170，且可斷電電路170耦接於控制電路130。不可斷電電路160在運行模式中可正常工作，並且在休眠模式中不會受到功率閘控制而斷電。可斷電電路170在運行模式中可正常工作，並且在休眠模式中會受到功率閘控制而斷電，以藉此降低功耗。

在一些實施態樣中，不可斷電電路160耦接於控制電路130，且不可斷電電路160在休眠模式中雖不可受到功率閘控制而斷電，但可受到時脈閘控制而斷掉與時脈訊號源之間的電性連接，以藉此降低其功耗。其中，時脈閘控制技術之詳細實施方式為本領域所熟知，故不再贅述。

在一些實施態樣中，不可斷電電路160可為不斷電系統(UPS)、電源控制單元(pcu)、不斷電記憶體(AON MEM)、系統暫存器檔案(Sys rf)、動態電壓頻率調整(DVFS)電路、系統控制器的連接墊(PAD)或快閃記憶體控制器的電源(VCCKS)。但本案並非以此為限，不可斷電電路160可為不適合斷電的任何電路，例如控制電子裝置100之整個系統或電子裝置100中各模組之電源策略的電路。此外，可斷電電路170可為輸出入平台(Platform)(其可包含例如但不限於I²C、GPIO、UART等)、時脈產生器(CKgen)、類比實體層(APHY)、數位實體層(DPHY)、溫度感測器(TM)、內部唯讀記憶體(IROM)或該快閃記憶體控制器的慢速連接墊(ONFIPAD)。但本案並非以此為限，可斷電電路170可為於再次復電之後能恢復初始狀態的任何電路。

請參閱圖5與圖6，在步驟S02之又一實施例中，當確認結果為控制電路130接收到休眠訊號S1時，控制電路130可更使可斷電電路170斷電並且不使不可斷電電路160斷電。例如，控制電路130可透過功率閘控制斷掉可斷電電路170與供電源之間的電性連接，並且維持不可斷電電路160與供電源之間的電性連接。

相應地，在步驟S04之又一實施例中，當確認結果為控制電路130接收到喚醒訊號S2時，控制電路130可更使可斷電電路170復電，例如，透過功率閘控制恢復可斷電電路170與供電源之間的電性連接。

綜上所述，本案實施例之電子裝置及快速恢復電子裝置之工作狀態的方法，其於電源門控電路斷電前先將電源門控電路的保持資料儲存於保持電路，並於電源門控電路復電後將儲存於保持電路的保持資料回存至電源門控電路中，使得電子裝置於休眠模式中的功耗可有效降低，並使得自休眠模式中復電以恢復正常工作所需的恢復時間可大幅縮短，進而可更優化使用者對於電子裝置的使用體驗。

雖然本案的技術內容已經以較佳實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神所作些許之更動與潤飾，皆應涵蓋於本案的範疇內，因此本案之保護範圍當視後附之申請專利範圍所界定者為准。

S01-S04:步驟

Claims

一種電子裝置，包含：一保持電路，一電源門控電路，包含一主電路與一記憶體；及一控制電路，用以於接收到一休眠訊號時，使與該電源門控電路相關的一保持資料儲存於該保持電路後，使該電源門控電路斷電，以及用以於接收到一喚醒訊號時，使該電源門控電路復電後，使儲存於該保持電路的該保持資料回存於該電源門控電路的該記憶體，且該電源門控電路的該主電路根據儲存於該記憶體的該保持資料進行恢復工作狀態的運作。
如請求項1所述的電子裝置，更包含：一時延影響電路，其中該控制電路更用以於接收到該休眠訊號時，依據一設定參數選擇性地使與該時延影響電路相關的一可保持資料儲存至該保持電路後，使該時延影響電路斷電，或使該時延影響電路直接斷電；以及該控制電路更用以於接收到該喚醒訊號時，依據該設定參數選擇性地使該時延影響電路復電後，使儲存於該保持電路的該可保持資料回存於該時延影響電路，或使該時延影響電路直接復電。
如請求項1或請求項2任一項所述的電子裝置，更包含：一不可斷電電路，其中該控制電路更用以於接收到該休眠訊號時，不使該不可斷電電路斷電；及一可斷電電路，其中該控制電路更用以於接收到該休眠訊號時，使該可斷電電路斷電，並用以於接收到該喚醒訊號時，使該可斷電電路復電。
如請求項1或請求項2任一項所述的電子裝置，其中該電子裝置係為一固態硬碟控制器。
如請求項3所述的電子裝置，其中該電源門控電路係為一處理器核心的一電源管理單元、一快速周邊元件互聯暫存器檔案、一管理資料登錄輸出、一主機緩衝記憶體暫存器檔案或一非揮發性記憶體暫存器檔案，其中該不可斷電電路係為一不斷電系統、一電源控制單元、一不斷電記憶體、一系統暫存器檔案、一動態電壓頻率調整電路、或一快閃記憶體控制器的電源，以及其中該可斷電電路系為一輸出輸入電路、一時脈產生器、一類比實體層、一數位實體層、或一溫度感測器。
一種快速恢復一電子裝置之工作狀態的方法，其中該電子裝置包含一保持電路與一電源門控電路，該電源門控電路包含一主電路與一記憶體，其中該方法包含：於接收到一休眠訊號時，使與該電源門控電路相關的一保持資料儲存至該保持電路後，使該電源門控電路斷電；及於接收到一喚醒訊號時，使該電源門控電路復電後，使儲存於該保持電路的該保持資料回存至該記憶體，且該主電路根據儲存於該記憶體的該保持資料進行恢復工作狀態的運作。
如請求項6所述的方法，其中該電子裝置更包含一時延影響電路，其中該方法更包含：於接收到該休眠訊號時，依據一設定參數選擇性地使與該時延影響電路相關的一可保持資料儲存至該保持電路後，使該時延影響電路斷電，或使該時延影響電路直接斷電；及於接收到該喚醒訊號時，依據該設定參數選擇性地使該時延影響電路復電後，使儲存於該保持電路的該可保持資料回存於該時延影響電路，或使該時延影響電路直接復電。
如請求項6或請求項7任一項所述的方法，其中該電子裝置更包含一不可斷電電路與一可斷電電路，該方法更包含：於接收到該休眠訊號時，不使該不可斷電電路斷電並使該可斷電電路斷電；及於接收到該喚醒訊號時，使該可斷電電路復電。
如請求項6或請求項7任一項所述的方法，其中該電子裝置係為一固態硬碟控制器。
如請求項8所述的方法，其中該電源門控電路係為一處理器核心的一電源管理單元、一快速周邊元件互聯暫存器檔案、一管理資料登錄輸出、一主機緩衝記憶體暫存器檔案或一非揮發性記憶體暫存器檔案，其中該不可斷電電路係為一不斷電系統、一電源控制單元(pcu)、一不斷電記憶體(AON MEM)、一系統暫存器檔案、一動態電壓頻率調整電路、或一快閃記憶體控制器的電源，以及其中該可斷電電路係為一輸出入平臺、一時脈產生器、一類比實體層、一數位實體層、一溫度感測器。