TWI749691B - 用於內容可定址記憶體之錯誤校正 - Google Patents

用於內容可定址記憶體之錯誤校正 Download PDF

Info

Publication number
TWI749691B
TWI749691B TW109127018A TW109127018A TWI749691B TW I749691 B TWI749691 B TW I749691B TW 109127018 A TW109127018 A TW 109127018A TW 109127018 A TW109127018 A TW 109127018A TW I749691 B TWI749691 B TW I749691B
Authority
TW
Taiwan
Prior art keywords
bit vector
sub
vector
memory
vectors
Prior art date
Application number
TW109127018A
Other languages
English (en)
Other versions
TW202115576A (zh
Inventor
亞明 Ｄ 艾卡爾
西恩 Ｓ 艾樂
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202115576A publication Critical patent/TW202115576A/zh
Application granted granted Critical
Publication of TWI749691B publication Critical patent/TWI749691B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/102—Error in check bits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明描述用於內容可定址記憶體(CAM)之錯誤校正之方法、系統及裝置。一CAM可將位元向量儲存為一組子向量，該各子向量儲存於CAM之一獨立態樣中，諸如儲存於CAM內之記憶體單元之一單獨行或陣列中。CAM可類似地使一詢問輸入位元向量分段且針對各所得輸入子向量識別一匹配子向量是否由CAM儲存。當匹配子向量之數目滿足一臨限值時，CAM可識別輸入位元向量之一匹配。CAM可基於比較對應於經識別匹配之一儲存位元向量與輸入位元向量來驗證一匹配。儲存位元向量可經歷錯誤校正且可儲存於CAM或另一記憶體陣列(諸如一動態隨機存取記憶體(DRAM)陣列)中。

Description

用於內容可定址記憶體之錯誤校正
技術領域係關於用於內容可定址記憶體(CAM)之錯誤校正。
下文大體上係關於一種包含至少一記憶體裝置之系統且更具體而言，下文係關於用於CAM之錯誤校正。
記憶體裝置廣泛用於將資訊儲存於諸如電腦、無線通信裝置、攝影機、數位顯示器及其類似者之各種電子裝置中。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置最常儲存通常由一邏輯1或一邏輯0表示之兩個狀態之一者。在其他裝置中，可儲存兩個以上狀態。為存取所儲存之資訊，裝置之一組件可讀取或感測記憶體裝置中之至少一儲存狀態。為儲存資訊，裝置之一組件可寫入或程式化記憶體裝置中之狀態。
存在各種類型之記憶體裝置，其包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM (DRAM)、同步動態RAM (SDRAM)、鐵電RAM (FeRAM)、磁性RAM (MRAM)、電阻RAM (RRAM)、快閃記憶體、相變記憶體(PCM)及其他。記憶體裝置可為揮發性或非揮發性的。非揮發性記憶體(例如FeRAM)可長時間維持其儲存之邏輯狀態，即使缺少一外部電源。揮發性記憶體裝置(例如DRAM)可在與一外部電源斷接時丟失其儲存之狀態。
在一些情況中，一記憶體裝置可自一主機裝置接收資料。記憶體裝置可藉由讀取記憶體裝置之各記憶體陣列中之各位址來判定資料是否在記憶體裝置內。若自任何位址擷取之任何資料匹配自主機裝置接收之資料，則記憶體裝置可判定存在一匹配且可將匹配之一指示傳輸至主機裝置。
本專利申請案主張Akel等人於2019年8月28日申請之名稱為「ERROR CORRECTION FOR CONTENT-ADDRESSABLE MEMORY」之美國專利申請案第16/553,731號之優先權，該案讓與本案之受讓人且其全部內容以引用的方式明確併入本文中。
在一些情況中，一記憶體裝置(例如一內容可定址記憶體(CAM)記憶體裝置)可判定資料之一接收位元向量是否匹配儲存於記憶體裝置處之任何位元向量。一此方法可包含將對應於接收位元向量之信號饋送至記憶體裝置之一或多個記憶體陣列中及基於回應於信號之單元行為(例如急變返回(snapback)行為)來判定接收位元向量是否匹配任何儲存位元向量。例如，信號可經由一或多個列線(例如字線)饋送至記憶體裝置之一陣列中。若沿列線之記憶體單元之任何者展現急變(snapping)行為，則記憶體裝置可將儲存於與該等記憶體單元耦合之行線處之位元向量識別為失配(例如可判定該等行線不含儲存與接收位元向量匹配之一位元向量之記憶體單元)。儲存於其記憶體單元不使其記憶體單元之任何者展現急變行為之行處之任何位元向量可被視為一匹配。記憶體裝置可將此匹配之一指示提供至一外部裝置(例如一主機裝置)。
在一些情況中，其記憶體單元儲存匹配接收位元向量之一位元向量之一行可具有在施加信號之後錯誤地急變之一記憶體單元。因而，記憶體裝置可將該行線處之位元向量識別為一失配，儘管該行線之儲存位元向量匹配接收位元向量，即，可發生一假否定。防止錯誤之一般方法可涉及將同位添加至儲存位元向量。然而，因為對應於同位之記憶體單元之一者可能錯誤地急變，所以添加同位會增加一失配之可能性且藉此提高而非降低假否定之風險。另外，可存在其中記憶體裝置在匹配程序期間經歷裝置失效之情況，在該情況中，無法不成功擷取匹配。
為解決錯誤急變返回行為及/或裝置失效，一記憶體裝置可將各跨多個行、陣列或記憶體裝置之位元向量儲存為一組位元子向量，其中各行、陣列或記憶體裝置可與位元子向量組之一不同者相關聯。在此等情況中，判定一接收位元向量是否匹配任何儲存位元向量可涉及將接收向量分段成一組位元子向量及將對應於各位元子向量之信號饋送至一或多個記憶體陣列或記憶體裝置中。即使行、陣列或記憶體裝置之一或多者具有錯誤地急變之一記憶體單元，但其他行可正確地識別為其他位元子向量之匹配。因而，若臨限數目個行、陣列或記憶體裝置(例如除1之外的所有數目)指示匹配，則記憶體裝置可判定儲存於行組處之位元子向量係與接收向量之一匹配。
首先在參考圖1及圖2所描述之一記憶體系統及記憶體晶粒之背景中描述本發明之特徵。在參考圖3至圖8所描述之一CAM、一向量匹配操作、一位元子向量匹配操作、位元向量、一媒體管理系統及一匹配程序流程之背景中描述本發明之特徵。本發明之此等及其他特徵由與參考圖9至圖13所描述之用於CAM之錯誤校正相關之一設備圖及流程圖進一步繪示且參考該設備圖及流程圖來描述。
圖1繪示根據本文所揭示之實例之一實例性記憶體裝置100。記憶體裝置100亦可指稱一電子記憶體設備。圖1係記憶體裝置100之各種組件及特徵之一繪示性表示。因而，應瞭解，記憶體裝置100之組件及特徵經展示為繪示功能相互關係，而非記憶體裝置100內之實際實體位置。在圖1之繪示性實例中，記憶體裝置100包含三維(3D)記憶體陣列102。3D記憶體陣列102包含可程式化以儲存不同狀態之記憶體單元105。在一些實例中，各記憶體單元105可程式化以儲存表示為一邏輯0及一邏輯1之兩個狀態之一者。在一些實例中，一記憶體單元105可經組態以儲存兩個以上邏輯狀態之一者。儘管包含於圖1中之一些元件使用一數字指示符標記，其他對應元件未標記，但其等係相同或應被理解為類似以提高所描繪之特徵之可視性及清晰度。
3D記憶體陣列102可包含彼此上下形成之兩個或更多個二維(2D)記憶體陣列。此可比2D陣列增加可放置或產生於一單一晶粒或基板上之記憶體單元之一數目，其繼而可降低生產成本或提高記憶體裝置之效能或兩者。記憶體陣列102可包含兩個層級之記憶體單元105且因此可被視為一3D記憶體陣列；然而，層級之數目不限於兩個，而是在一些情況中可為一個或兩個以上。各層級可經對準或定位使得記憶體單元105可跨各層級彼此對準(準確、重疊或大致)以形成一記憶體單元堆疊145。在一些情況中，記憶體單元堆疊145可包含彼此上下置放同時共用一存取線之多個記憶體單元105。在一些情況中，記憶體單元105可經組態以各儲存單位元資料。
在一些實例中，一記憶體單元105可為一自選擇記憶體單元及/或可為「反及(NAND)」快閃記憶體單元。一自選擇記憶體單元105可包含各充當一儲存元件及一單元選擇器(選擇)元件兩者以藉此無需單獨單元選擇器電路系統(不促成儲存之一選擇器電路系統)之一材料(例如硫族化物材料)之一或多個組件。此一元件可指稱一儲存器及選擇器組件(或元件)或指稱一自選擇記憶體組件(或元件)。相比而言，其他類型之記憶體單元(諸如動態隨機存取記憶體(DRAM)或相變記憶體(PCM)單元)可各包含一單獨(專用)單元選擇器元件(諸如三端子選擇器元件(例如一電晶體))以在不促成任何邏輯狀態之儲存之情況下選擇記憶體單元。此等單獨選擇器元件可製造於(例如) DRAM或PCM記憶體單元下面。
在一些情況中，一記憶體單元105可經組態以展現急變返回行為。急變返回行為可為一記憶體單元105在沿一列線110接收一電脈衝時沿一行線115展現之一回應。急變返回行為可部分歸因於在一記憶體單元105接收一特定極性之一寫入電壓時組態之記憶體單元105之一臨限電壓而發生。例如，當寫入電壓具有可對應於一第一邏輯狀態之一第一極性時，記憶體單元105之臨限電壓可為一第一值，及當寫入電壓具有可對應於一第二邏輯狀態之一第二極性時，記憶體單元105之臨限電壓可為一第二值。
記憶體陣列102可包含各層板之多個列線110 (例如字線)(標記為WL_1至WL_M)及多個行線115 (標記為BL_1至BL_N)，其中M及N取決於陣列大小。在一些實例中，各列記憶體單元105連接至一列線110，且各行記憶體單元105連接至一行線115。在一些情況中，列線110及行線115可指稱存取線，因為其等可容許存取記憶體單元105。在一些實例中，行線115亦可稱為數位線115。在不失理解或操作之情況下，所涉及之存取線、列線及行線或其類似者可互換。啟動或選擇一列線110或一行線115可包含將一電壓施加於各自線。列線110及行線115可由諸如以下各者之導電材料製成：金屬(例如銅(Cu)、鋁(Al)、金(Au)、鎢(W)、鈦(Ti))、金屬合金、碳、導電摻雜半導體或其他導電材料、合金、化合物或其類似者。
列線110及行線115可實質上彼此垂直且可產生一記憶體單元陣列。如圖1中所展示，一記憶體單元堆疊145中之兩個記憶體單元105可共用一共同導線(諸如一行線115)。即，一行線115可與上記憶體單元105之底部電極及下記憶體單元105之頂部電極電子通信。其他組態可為可行的，例如，一第三層可與一下層共用一存取線110。一般而言，一個記憶體單元105可位於兩個導線(諸如一列線110與一行線115)之相交點處。此相交點可指稱一記憶體單元105之一位址。一目標記憶體單元105可為位於一通電列線110與行線115之相交點處，即，列線110及行線115可經通電以讀取或寫入其等之相交點處之一記憶體單元105。與相同列線110或行線115電子通信(例如連接至相同列線110或行線115)之其他記憶體單元105可指稱非目標記憶體單元105。在一些情況中，行線115之一或多者可經組態以各儲存資料之一各自位元向量或一位元子向量。例如，與一行線115耦合之各記憶體單元105可儲存位元向量或位元子向量之一資訊位元。在一些情況中，一位元向量可指稱一鍵且一子向量可指稱一子鍵。
電極可耦合至一記憶體單元105及一列線110或一行線115。術語「電極」可係指一電導體，且在一些情況中，可用作為至一記憶體單元105之一電接點。一電極可包含提供記憶體裝置100之元件或組件之間的一導電路徑之一跡線、電線、導線、導電層或其類似者。在一些實例中，一記憶體單元105可包含彼此分離及藉由電極與存取線110、115分離之多個自選擇記憶體組件。如先前所提及，針對自選擇記憶體單元105，一單一組件(例如記憶體單元105內之硫族化物材料之一區段或層)可用作為一儲存元件(例如用於儲存或促成記憶體單元105之一狀態之儲存)及一選擇器元件(例如用於選擇或促成記憶體單元105之選擇)兩者。
一第一電極之一側可耦合至一列線110且第一電極之另一側可耦合至一自選擇記憶體組件。另外，一第二電極之一側可耦合至一行線115且第二電極之另一側可耦合至自選擇記憶體組件。第一電極及第二電極可為相同材料(例如碳)或各種(不同)材料。在一些情況中，電極可為不同於存取線之一材料。在一些實例中，電極可使包含於一自選擇記憶體組件中之一材料(例如硫族化物材料)免受列線110、行線115及彼此影響以防止材料與列線110、行線115或另一選擇記憶體組件之間的化學相互作用。
可藉由啟動或選擇一對應列線110及行線115來對記憶體單元105執行諸如讀取及寫入之操作。可透過一列解碼器120及一行解碼器130來控制存取記憶體單元105。例如，一列解碼器120可自記憶體控制器140接收一列位址且基於所接收之列位址來啟動適當列線110。此一程序可指稱解碼一列或字線位址。類似地，一行解碼器130可自記憶體控制器140接收一行位址且啟動適當行線115。此一程序可指稱解碼一行或位元線位址。一列解碼器120及/或行解碼器130可為使用(例如)解碼器電路系統實施之解碼器之實例。在一些情況中，列解碼器120及/或行解碼器130可包含經組態以增大(分別)施加於一列線110或行線115之一電壓之充電泵電路系統。
另外，若記憶體陣列102位於一CAM中，則記憶體陣列102可參與一查詢或匹配程序。一查詢程序可涉及根據CAM處接收之一位元向量或位元子向量啟動記憶體陣列102之各列線110。取決於記憶體單元105沿列線110之一行為，CAM可判定與記憶體單元105耦合之行線115是否含有匹配接收位元向量或位元子向量之一位元向量或位元子向量。例如，若與一行線115耦合之一記憶體單元105展現急變返回行為，則CAM可判定行線115不含儲存匹配接收位元向量或位元子向量之位元向量或位元子向量之記憶體單元。若無記憶體單元105展現急變返回行為，則CAM可判定行線115含有儲存匹配接收位元向量或位元子向量之位元向量或位元子向量之記憶體單元。
當存取一記憶體單元105時，記憶體單元105可由一感測組件125讀取(例如感測)(例如與記憶體控制器140、列解碼器120及/或行解碼器130合作)以判定由記憶體單元105儲存之一邏輯狀態。感測組件125可將指示(例如至少部分基於)由記憶體單元105儲存之邏輯狀態之一輸出信號提供至一或多個組件(例如提供至行解碼器130、輸入/輸出組件135、記憶體控制器140)。在一些實例中，可將所偵測之邏輯狀態提供至一主機裝置(例如將記憶體裝置100用於資料儲存之一裝置、與一嵌入式應用中之記憶體裝置100耦合之一處理器)，其中可自輸入/輸出組件135直接提供或經由記憶體控制器140提供此傳信。
感測組件125可包含各種電晶體或放大器以偵測及放大一信號差，其可指稱鎖存。接著，記憶體單元105之所偵測之邏輯狀態可作為輸出135透過行解碼器130輸出。在一些情況中，感測組件125可為一行解碼器130或列解碼器120之部分。或者，感測組件125可連接至行解碼器130或列解碼器120或與行解碼器130或列解碼器120電子通信。一般技術者應瞭解，感測組件可在不失其功能用途之情況下與行解碼器或列解碼器相關聯。
在一些記憶體架構中，存取一記憶體單元105會劣化或破壞由一或多個記憶體單元105儲存之一邏輯狀態，且要執行重寫或再新操作以使原始邏輯狀態返回至記憶體單元105。在包含(例如)用於邏輯儲存之一材料部分之架構中，感測操作會引起一記憶體單元105之原子組態或分佈之一改變以藉此改變記憶體單元105之電阻或臨限特性。因此，在一些實例中，要在一存取操作之後重寫儲存於一記憶體單元105中之邏輯狀態。
在一些實例中，讀取一記憶體單元105可為非破壞性的。即，記憶體單元105之邏輯狀態無需在讀取記憶體單元105之後重寫。例如，在包含用於邏輯儲存之一材料部分之架構中，感測記憶體單元105不會破壞邏輯狀態，因此，一記憶體單元105無需在存取之後重寫。然而，在一些實例中，需要或無需在缺少或存在其他存取操作之情況下再新記憶體單元105之邏輯狀態。例如，可藉由施加一適當寫入或再新脈衝或偏壓以維持所儲存之邏輯狀態來依週期性間隔再新由一記憶體單元105儲存之邏輯狀態。再新一記憶體單元105可減少或消除讀取干擾錯誤或邏輯狀態損壞。
圖2繪示根據本文所揭示之實例之支援用於一記憶體裝置之多組件單元架構之一3D記憶體陣列200之一實例。記憶體陣列200可為參考圖1所描述之記憶體陣列102之部分之一實例。記憶體陣列200可包含定位於一基板204上方之記憶體單元之一第一陣列或層板205及第一陣列或層板205之頂部上之記憶體單元之第二陣列或層板210。儘管記憶體陣列200之實例包含兩個層板205、210，但應瞭解，一個層板(例如一2D記憶體陣列)或兩個以上層板亦可行。
記憶體陣列200亦可包含列線110-a及列線110-b及行線115-a，其等可為參考圖1所描述之列線110及行線115之實例。第一層板205及第二層板210之記憶體單元可各包含一或多個自選擇記憶體單元。儘管包含於圖2中之一些元件使用一數字指示符標記，其他對應元件未標記，但其等係相同或應被理解為類似以提高所描繪之特徵之可視性及清晰度。
第一層板205之記憶體單元可包含第一電極225-a、一自選擇記憶體材料220-a及一第二電極225-b。另外，第二層板210之記憶體單元可包含一第一電極225-c、一自選擇記憶體材料220-b及一第二電極225-d。在一些實例中，第一層板205及第二層板210之記憶體單元可具有共同導線，使得各層板205及210之對應記憶體單元可共用行線115或列線110，如參考圖1所描述。例如，第二層板210之第一電極225-c及第一層板205之第二電極225-b可耦合至行線115-a，使得行線115-a由垂直相鄰記憶體單元共用。
在一些實例中，自選擇記憶體材料220可為(例如)硫族化物或其他合金，其包含硒(Se)、碲(Te)、砷(As)、銻(Sb)、碳(C)、鍺(Ge)、矽(Si)或銦(IN)或其等之各種組合。在一些實例中，主要具有硒(Se)、砷(As)及鍺(Ge)之硫族化物材料可指稱SAG合金。在一些實例中，SAG合金亦可包含矽(Si)且此硫族化物材料可指稱SiSAG合金。在一些其他實例中，SAG合金亦可含有銦(In)，且在一些情況中，此硫族化物材料可指稱InSAG合金。在一些實例中，硫族化物可包含額外元素，諸如各呈原子或分子形式之氫(H)、氧(O)、氮(N)、氯(Cl)或氟(F)。
在一些情況中，用於一自選擇記憶體單元中之自選擇記憶體材料220可基於一合金(諸如上列合金)且可經操作以不在記憶體單元之正常操作期間經歷一相變(例如歸因於硫族化物材料之組合物及/或歸因於經組態以使自選擇記憶體材料220維持一單相(諸如一非晶相或玻璃相)之操作電壓及電流)。例如，自選擇記憶體材料220可包含抑制硫族化物材料結晶之一化學元素(諸如砷)且因此可保持一非晶狀態。此處，由記憶體單元(例如包含自選擇記憶體材料220及電極225)支援之邏輯狀態組之部分或全部可與自選擇記憶體材料220之一非晶狀態(例如在自選擇記憶體材料220呈非晶狀態時由自選擇記憶體材料220儲存)相關聯。例如，一邏輯狀態「0」及一邏輯狀態「1」兩者可與自選擇記憶體材料220之一非晶狀態(例如在自選擇記憶體材料220呈非晶狀態時由自選擇記憶體材料220儲存)相關聯。在一些情況中，自選擇記憶體材料220可經組態以儲存對應於一位元向量或位元子向量之一資訊位元之一邏輯狀態。
在一記憶體單元(例如包含電極225-a、自選擇記憶體材料220-a及電極225-b)之一程式化(寫入)操作期間，用於程式化(寫入)之極性可影響(判定、設定、程式化)自選擇記憶體材料220之一特定行為或特性，諸如自選擇記憶體材料220之臨限電壓。取決於由自選擇記憶體材料220儲存之邏輯狀態之自選擇記憶體材料220之臨限電壓差(例如自選擇記憶體材料220儲存一邏輯狀態「0」對一邏輯狀態「1」時臨限電壓之間的差)可對應於自選擇記憶體材料220之讀取窗。
在一些情況中，記憶體陣列200之架構可指稱一交叉點架構，其中一記憶體單元形成於一列線與一行線之間的一拓撲交叉點處，如圖2中所繪示。與其他記憶體架構相比，此一交叉點架構可以較低生產成本提供相對較高密度資料儲存。例如，與其他架構相比，交叉點架構可使記憶體單元具有一減小面積且因此具有一提高記憶體單元密度。例如，與具有一6F2記憶體單元面積之其他架構(諸如具有三端子選擇器元件之架構)相比，該架構可具有一4F2記憶體單元面積，其中F係最小特徵大小。例如，DRAM可使用一電晶體(其係三端子裝置)作為各記憶體單元之選擇器元件且可具有比交叉點架構大之一記憶體單元面積。替代地，DRAM記憶體單元可包含記憶體單元下面之單元選擇器元件。
儘管圖2之實例展示兩個記憶體層板，但其他組態係可行的。在一些實例中，記憶體單元之一單一記憶體層板可構造於一基板204上方，其可指稱二維記憶體。在一些實例中，記憶體單元之兩個或更多個層板可依一類似方式組態成三維交叉點架構。
圖3繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一CAM操作300之一實例。一般而言，一CAM 305可經組態以接收一位元向量(例如輸入位元向量325)且比較所接收之位元向量與儲存於CAM 305處之一或多個位元向量。CAM 305可判定所接收之位元向量是否匹配儲存於CAM 305之一或多個記憶體陣列內之任何位元向量。若所接收之位元向量匹配儲存於CAM 305處之一位元向量，則CAM 305可輸出所儲存之位元向量之一位址。在一些情況中，CAM 305可含有交叉點記憶體310。在一些情況中，CAM 305亦可指稱一相聯圖像記憶體(APM)。
CAM 305可含有一或多個記憶體陣列315，其亦可指稱塊315。各記憶體陣列315可為參考圖1或圖2所描述之一3D記憶體陣列102或200或其一層板之一實例且可含有記憶體單元、列線110及行線115。記憶體陣列315可彼此上下堆疊。在一些情況中，記憶體陣列315可經組態使得一記憶體陣列315中之各行線115可與各其他記憶體陣列315中之一行線115聚集以形成匹配線320。一記憶體陣列315之各行線115可與儲存一位元向量之記憶體單元耦合。
在一些實例中，一輸入位元向量325可應用於一或多個記憶體陣列315之一第一者。輸入位元向量325可為由CAM 305接收之一位元向量且可由一或多個資訊位元組成。應用輸入位元向量325可涉及沿第一記憶體陣列315之一各自列線110施加各資訊位元之一信號(例如一電脈衝)。例如，輸入位元向量325之一第一資訊位元之一信號可沿第一記憶體陣列315之一第一列線110施加且輸入位元向量325之一第二資訊位元之一信號可沿第一記憶體陣列315之一第二列線110施加。一般而言，針對一第一邏輯狀態(例如一低邏輯狀態，諸如0)中之一資訊位元施加之信號可具有不同於針對一第二邏輯狀態(例如一高邏輯狀態，諸如1)中之一資訊位元施加之一信號之特性。此等特性差可包含信號極性、脈衝持續時間、脈衝施加開始時間及脈衝施加結束時間。
在應用輸入位元向量325之後，CAM 305可產生指示一行線115之記憶體單元是否含有與輸入位元向量325之一匹配之一匹配向量330。CAM 305可基於在應用輸入位元向量325之後一行線115中之記憶體單元是否展現急變返回行為(例如基於急變返回行為之存在或缺少)來判定匹配向量330。展現急變返回行為可涉及(例如)一記憶體單元在自一對應列線110接收與輸入位元向量325相關聯之一信號之後將一對應行線115上之一信號輸出至匹配線320。匹配向量330可含有對應於其記憶體單元展現急變返回行為之行線115之失配之項目且可含有對應於其中無記憶體單元展現急變返回行為之行線115之匹配之一或多個項目。
在產生第一記憶體陣列315之匹配向量330之後，CAM 305可輸出對應於指示一匹配之匹配向量330中之項目之一或多個行線115之位址。CAM 305可繼續依類似於本文所描述之方式之一方式產生其他記憶體陣列315之匹配向量330且可同樣輸出對應於該等匹配向量330中之項目之位址。
在一些情況中，CAM 305可接收待儲存的一位元向量。為儲存位元向量，CAM 305可將所接收之資料儲存至記憶體陣列315中之下一可用位置中。
圖4繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一向量匹配操作400之一實例。在一些實例中，行線115-b可為參考圖1所描述之一行線115之一實例。另外，CAM 305-a、記憶體陣列315-a、輸入位元向量325-a及匹配向量330-a可為參考圖3所描述之一CAM 305、一記憶體陣列315、一輸入位元向量325及一匹配向量330之實例。向量匹配操作400可表示其中匹配一接收位元向量之一儲存位元向量會被錯誤識別為一失配之一情形。
CAM 305-a可含有一記憶體陣列315-a。記憶體陣列315-a可含有與列線110及行線115耦合之記憶體單元105，如參考圖1或圖2所描述。列線110可經組態以接收一輸入位元向量325，如參考圖3所描述。行線115可與各自匹配線320耦合且可經組態以輸出對應於一匹配向量330之信號，如參考圖3所描述。
在一些實例中，輸入位元向量325-a之一不同資訊位元可以一電脈衝405之形式應用於記憶體陣列315-a之各列線110。若輸入位元向量325-a之一資訊位元指示一第一邏輯狀態(例如一0)，則對應電脈衝405可具有一第一極性且可在一第一相位410中施加，其中一相位410可係指一時間窗。若輸入位元向量325-a之一資訊位元指示一第二邏輯狀態(例如一1)，則對應電脈衝405可具有一第二極性及一第二相位410，其中第二極性及第二相位410之至少一者可不同於第一極性或第一相位410。在本實例中，輸入位元向量325-a之資訊位元可對應於具有一正極性之相位410-a中之電脈衝405-a或具有一負極性之相位410-b中之電脈衝405-b。
在施加對應於輸入位元向量325-a之信號之後，接收信號之記憶體單元105可或可不展現急變返回行為，其取決於由記憶體單元105儲存之資訊位元之值。例如，一第一記憶體單元105可沿一列線110接收對應於輸入位元向量325-a之一信號。若儲存於第一記憶體單元105處之資訊位元之一值相同於對應於信號之資訊位元之一值，則第一記憶體單元可不展現急變返回行為且可為一匹配。若值不同，則第一記憶體單元105可展現急變返回行為且可為一失配。與展現急變返回行為之任何記憶體單元105耦合之行線115可在匹配向量330-a中具有一對應失配項目，且與其中無記憶體單元105展現急變返回行為之記憶體單元105耦合之行線115可在匹配向量330-a中具有一對應匹配項目。
然而，在一些例項中，當一記憶體單元105含有具有相同於對應於施加信號之資訊位元之一值之一資訊位元時，記憶體單元105可展現急變返回行為。一此實例可由行線115-b演示，其可含有儲存與輸入位元向量325-a匹配之一位元向量之記憶體單元105。然而，行線115-b亦可含有在接收電脈衝405-b之後錯誤地展現急變返回行為之一記憶體單元105。在此等情況中，匹配向量330-a可錯誤地指示儲存於行線115-b之記憶體單元105中之位元向量不匹配輸入位元向量325-a。因而，CAM 305無法擷取對應於輸入位元向量325-a之位址。
圖5繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一子向量匹配操作500之一實例。在一些實例中，行線115-c、115-d及115-e可為參考圖1所描述之行線115之一實例。CAM 305-b及記憶體陣列315-b可分別為參考圖3所描述之一CAM 305及一記憶體陣列315之實例。匹配向量330-b、330-c及330-d可為參考圖3所描述之匹配向量330之實例。
CAM 305-b可含有與列線110及行線115耦合之記憶體單元105，如參考圖1所描述。列線110可經組態以接收一輸入位元向量325，如參考圖3及圖4所描述。行線115可與各自匹配線320耦合且可經組態以輸出對應於一匹配向量330之信號，如參考圖3所描述。在一些情況中，CAM 305-a及305-b可為具有一不同編碼方案之一相同CAM 305。
在一些情況中，CAM 305-b可接收待儲存的一位元向量。為儲存位元向量，CAM 305-b可將所接收之位元向量分段成一或多個位元子向量且可將一或多個位元子向量之各者寫入至下一(或其他)可用行。在一些情況中，一或多個位元子向量可位於連續行中。例如，一位元向量之一第一位元子向量可儲存於行線115-c處，位元向量之一第二位元子向量可儲存於行線115-d處，且位元向量之一第三位元子向量可儲存於行線115-e處。各位元子向量可具有相同於CAM 305-a之一儲存位元向量之一大小。因而，與位元子向量對應之位元向量可具有大於CAM 305-a之一儲存位元向量之一大小(例如3倍大)。另外，在一些情況中，CAM 305-b可識別一同位位元子向量且可將同位位元子向量寫入至下一(或其他)可用行。在一些情況中，同位位元子向量可寫入於與一或多個位元子向量之行連續之一行中。可參考圖6A描述關於同位位元子向量之更多細節。
在一些實例中，CAM 305-b可接收一位元向量且可將位元向量分段成位元子向量502-a、502-b及502-c。在本實例中，位元子向量502-a、502-b及502-c可各為相同於圖4之輸入位元向量325-a之大小，但位元子向量502構成之位元向量可更大(例如3倍大)。
CAM 305-b可判定位元子向量502-a、502-b及502-c是否匹配儲存於記憶體陣列315-b中之對應位元子向量。在一些實例中，位元子向量502可依類似於參考圖3所描述之輸入向量325之一方式饋送輸入至記憶體陣列315-b中。在一實例中，CAM 305-b可沿列線110將位元子向量502-a輸入至記憶體陣列315-b中且可產生匹配向量330-b。匹配向量330-b可指示位元子向量502-a具有儲存於行線115-c之記憶體單元105中之一匹配。在一些情況中，CAM 305-b可將行線115-c之一位址或指數傳輸至一高級裝置或系統(例如一場可程式化閘陣列(FPGA))。可參考圖7及圖8描述關於高級裝置或系統之更多細節。
另外，CAM 305-b可沿列線110將位元子向量502-b輸入至記憶體陣列315-b中且可產生匹配向量330-c。行線115-d可含有儲存匹配位元子向量502-b之一位元子向量之記憶體單元105。然而，行線115-d之一記憶體單元105會在接收對應於輸入位元子向量502-b之一信號之後錯誤地展現急變返回行為。因而，匹配向量330-c會指示無匹配存在於記憶體陣列315-b中。在一些此等情況中，CAM 305-b無法將行線115-c之一位址或指數傳輸至高級裝置或系統。
另外，CAM 305-b可沿列線110將位元子向量502-c輸入至記憶體陣列315-b中且可產生匹配向量330-d。匹配向量330-d可指示位元子向量502-c具有儲存於行線115-e之記憶體單元105中之一匹配。在一些情況中，CAM 305-b可將行線115-e之一位址或指數傳輸至一高級裝置或系統(例如一FPGA、處理器或控制器)。
在一些情況中，CAM 305-b可解析各位元子向量502。例如，CAM 305-b可產生匹配向量330-a、330-b及330-c，且可判定指示一儲存匹配之匹配向量330之數目是否等於或高於一臨限數目。若匹配向量330之數目等於或高於臨限值，則CAM 305-b可將匹配之一指示提供至一高級裝置或系統(例如一FPGA、處理器或控制器)。替代地，若匹配向量之數目低於臨限置，則CAM 305-b可將一失配之一指示提供至高級裝置或系統。
其中儲存一相同位元向量之不同位元子向量之行115無需全部位於相同記憶體陣列315中。例如，一位元向量可跨多個記憶體陣列315儲存。例如，一位元向量之一第一位元子向量可儲存於一第一記憶體陣列315中(例如儲存於第一記憶體陣列315內之一行115中)，一位元向量之一第二位元子向量可儲存於一第二記憶體陣列315中(例如儲存於第二記憶體陣列315內之一行115中)，且一位元向量之一第三位元子向量可儲存於一第三記憶體陣列315中(例如儲存於第三記憶體陣列315內之一行115中)。在此等情況中，CAM 305-b可將位元子向量502-a、502-b及502-c輸入至各記憶體陣列中且可因此輸出第一記憶體陣列315、第二記憶體陣列315及第三記憶體陣列315中之行線115之一位址或指數。若與記憶體陣列315之一者中之匹配行線115相關聯之記憶體單元之一者展現急變返回行為，則CAM 305-b可不傳輸該記憶體陣列315中之該行線115之一位址或指數。此外，其中儲存一相同位元向量之不同位元子向量之行115 (且乃至記憶體陣列315)無需全部位於相同CAM 305或記憶體裝置中，而是可跨任何數目個CAM 305或記憶體裝置分佈。
圖6A繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一位元向量600-a之一實例。位元向量600-a可為由一CAM 305 (諸如參考圖5所描述之CAM 305-b)接收或儲存之一位元向量之一實例。另外，位元向量600-a可固定於適當位置中且一複本無法儲存於別處。
CAM 305可將位元向量600-a分割成一或多個位元子向量605-a及一同位位元子向量610。同位位元子向量610可含有表示位元子向量605-a (例如基於位元子向量605-a計算)之一擦除或其他錯誤校正碼或其他同位資訊(例如偶/奇同位、一或多個里德-索羅門(Reed-Solomon)碼、一或多個乘積碼、一或多個循環冗餘檢查(CRC)碼、一或多個其他錯誤校正、錯誤偵測或擦除碼或其等之任何組合)之數個位元。CAM 305可將位元子向量605-a及同位位元子向量610儲存於連續行線115之記憶體單元105中。替代地，CAM 305可將位元子向量605-a及同位位元子向量610儲存於不同記憶體陣列315之記憶體單元中。在一些情況中，一或多個位元子向量605-a及同位位元子向量610之若干者或各者可跨不同記憶體裝置(例如不同CAM 305)儲存。在一些情況中，同位位元子向量610及位元子向量605-a之各者可具有一相同大小(例如32個位元組)。
一般而言，包含同位位元子向量610可減小一假匹配之一可能性。例如，若與同位位元子向量610相關聯之子向量605-a之一者被識別為一失配，則同位位元子向量610亦可被識別為一失配。因而，一高級裝置或系統可以一較高成功度判定位元子向量605-a及同位位元子向量610與一接收向量不匹配。
圖6B繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一位元向量600-b之一實例。位元向量600-b可為由一CAM 305 (諸如參考圖5所描述之CAM 305-b)接收或儲存之一位元向量之一實例。位元向量600-b可不固定於適當位置中且位元向量600-b之一複本可儲存於別處(例如儲存於一DRAM中)。
CAM 305可將位元向量600-b分割成一或多個位元子向量605-b (例如32位元組子向量605-b)，無同位。CAM 305可將位元子向量605-b儲存於連續行線115之記憶體單元105中。替代地，CAM 305可將位元子向量605-b儲存於不同記憶體陣列315之記憶體單元105中。在一些情況中，一或多個位元子向量605-b之若干者或各者可跨不同記憶體裝置(例如不同CAM 305)儲存。
一般而言，不包含同位可增加可儲存於CAM 305中之向量之量。另外或替代地，不包含同位可使CAM 305能夠以較少時間量搜尋向量。
圖7繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一媒體管理系統700之一實例。媒體管理系統700可包含一主機處理器705及一介面系統710。應瞭解，在一些情況中，本文歸屬於介面系統710之功能及結構之一或多者一般可由包含一或多個記憶體裝置之任何裝置或系統實施或提供。
一主機處理器705可為諸如以下各者之一主機裝置之一處理器：一運算裝置、一行動運算裝置、一無線裝置、一圖形處理裝置、一電腦、一膝上型電腦、一平板電腦、一智慧型電腦、一蜂巢式電話、一可穿戴裝置、一網際網路連接裝置、一些其他固定或可攜式電子裝置或其類似者。主機處理器可經組態以提供用於自一介面系統710擷取資料及將資料儲存至一介面系統710之命令。另外或替代地，主機處理器可經組態以提供位元向量用於查詢。
介面系統710可包含一控制器715及一或多個CAM 305。控制器715可經組態以自主機處理器705經由通信通道720接收位元向量用於查詢。另外，控制器715可經組態以經由通信通道725將用於查詢之位元向量傳輸至一或多個CAM 305。CAM 305可包含自選擇記憶體單元或可包含任何其他類型之記憶體單元，諸如NAND快閃記憶體單元。控制器715可為一FPGA、一中央控制器、具有韌體之一微控制器或其他處理器或邏輯電路系統。通信通道720可為一乙太網路連接、一雙倍資料速率(DDR)介面連接或另一類型之連接之一實例。在一些情況中，介面系統710可為一快速週邊組件互連(PCIe)卡。
在一些情況中，控制器715可經組態以將用於查詢之位元向量分段成一組位元子向量且將位元子向量組傳輸至一或多個CAM 305。另外，控制器715可經組態以自一CAM 305經由通信通道725接收一或多個匹配(例如行線115之位址或指數)且可經組態以經由通信通道720將匹配或其一指示傳輸至主機處理器705。在一些情況中，介面系統710可包含一或多個DRAM 730。控制器715可經組態以經由通信通道735將命令傳輸至一或多個DRAM 730及將資料傳輸至一或多個DRAM 730或自一或多個DRAM 730接收資料。一般而言，DRAM 730可用作為假匹配濾波器(例如用於區分假匹配與真匹配之濾波器)。在一些情況中，媒體管理系統700可包含另一類型之記憶體陣列或裝置(例如FeRAM、PCM、自選擇記憶體)且本文歸屬於DRAM 730之功能可由該等記憶體陣列或裝置執行。
圖8繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一匹配程序流程800之一實例。匹配程序流程800可表示由圖7之組件承擔以判定一接收位元向量是否匹配一儲存位元向量之一程序。在一些情況中，一匹配程序流程800亦可指稱一CAM查詢。
在一些情況中，一位元向量之各位元子向量可儲存於一相同記憶體陣列內或不同記憶體陣列內之一單一CAM 305處。在其他情況中，位元向量之位元子向量可儲存於不同記憶體裝置(例如不同CAM 305)中。一般而言，將位元子向量儲存於多個記憶體裝置處可使控制器715能夠在儲存一儲存位元向量之一位元子向量之CAM 305之一者失效時判定一接收位元向量是否匹配儲存位元向量。
在805，一主機處理器705可將用於查詢之位元向量提供至一控制器715。控制器715可將位元向量提供至一CAM 305，CAM 305可經由通信通道725接收位元向量。替代地，控制器715可將位元向量提供至多個CAM 305 (例如若位元向量作為位元子向量儲存於多個CAM 305上)。
在810，CAM 305或CAM 305組可自所接收之位元向量產生一組位元子向量，諸如參考圖5所描述。在一些情況中，控制器715可產生位元子向量組且可將位元子向量組而非位元向量提供至CAM 305或CAM 305組。
在815，CAM 305或CAM 305組可比較所產生之位元子向量組與儲存於CAM 305或CAM 305組處之一組位元子向量，諸如參考圖5所描述。CAM 305或CAM 305組可將匹配行線115之位址或指數傳輸至控制器715，亦諸如參考圖5所描述。
在820，控制器715可判定匹配所接收之位元子向量組之至少一者之儲存位元子向量之數量是否滿足(例如等於或超過)一臨限值。例如，控制器715可記數自CAM 305及/或CAM 305組接收且與所產生之位元子向量組相關聯之位址或指數之總數。為判定哪些接收位址或指數與自主機處理器705位元向量相關聯，控制器715可參考可在控制器715內部或控制器715外部之一映射表以解碼哪些位元子向量用於與臨限值比較。若記數等於或高於臨限值，則控制器715可判定自主機處理器705接收之位元向量係一候選匹配。若記數低於臨限值，則控制器715可向主機處理器705報告一失配。
在一些情況中(例如若各儲存位元子向量係在一單一CAM 305之一或多個記憶體陣列315內)，一CAM 305可判定匹配接收位元子向量組之至少一者之儲存位元子向量之數量是否等於或超過一臨限值。在此等情況中，CAM 305可將候選匹配或其一指示傳輸至控制器715。
在825，控制器715可判定與候選匹配比較之一參考匹配。在一些情況中，控制器715可藉由使用由CAM 305提供之位址對CAM 305執行一讀取操作來接收參考匹配。在一些情況中，讀取可為一ECC讀取，其中控制器715或DRAM 730可將一ECC碼應用於參考匹配。替代地，控制器715可藉由對含有與儲存位元子向量對應之位元向量之一複本之一DRAM 730執行一讀取操作來接收參考匹配。在一些情況中，控制器715可將由CAM 305提供之位址映射至DRAM 730之一位址。在一些情況中，控制器715可不判定一參考匹配且可輸出候選匹配之位址或指數(例如可直接進行至835)。若控制器715或一CAM 305已偵測到(參考匹配與候選匹配之間)失配之一數目超過可允許失配之一臨限數目，則控制器715或CAM 305可執行一或多個校正動作。
在830，控制器715可判定候選匹配是否相同於參考匹配。若控制器715在825自一或多個CAM 305讀取，則控制器715可比較自一或多個CAM 305接收之子向量與對應產生之子向量。若控制器715在825自一DRAM 730讀取，則控制器715同時可比較自DRAM 730接收之位元向量與自主機處理器705接收之位元向量。若參考匹配相同於候選匹配，則在835，控制器715可經由通信通道720將候選匹配或其一指示提供至主機處理器705。若參考匹配不同於候選匹配，則在835，控制器715可捨棄候選匹配且可繼續提供位元向量用於查詢(例如可進行至805)。在此等情況中，控制器715可向主機處理器705報告一失配。
執行操作805至820可使控制器715能夠識別(區分)假失配與真失配。當一所產生之子向量被正確識別為不具有一匹配時，可發生一真失配。同時，當所產生之子向量之一者具有一匹配但被錯誤識別為不具有一匹配時，可發生一假失配。在此等情況中，具有小於所產生之子向量之總數之一臨限值(諸如在820所描述)可使控制器715能夠避免假失配。
執行操作825及830亦可使控制器715能夠識別(區分)假匹配與真匹配。當所產生之子向量之一者被錯誤識別為具有與一儲存子向量之一匹配(例如歸因於所儲存之子向量之行線115之一記憶體單元105無法展現急變返回行為)時，可發生一假匹配。
另外或替代地，當被識別為不具有一匹配之所產生之子向量之任何者實際上不匹配儲存於一或多個CAM 305處之任何子向量時(即，當一真失配發生於數個子向量之間，但數目足夠小使得臨限值仍被滿足時)，若控制器715在820判定滿足子向量之臨限數量，則可發生假匹配。例如，控制器715可識別8/9所產生之子向量具有儲存於一或多個CAM 305處之一匹配。若子向量之臨限數量係8且控制器715不執行操作825及830，則控制器715會不正確地判定自主機處理器705接收且與所產生之子向量相關聯之位元向量具有儲存於一或多個CAM 305處之一匹配。然而，藉由執行操作825及830，控制器715可代以判定先前識別為不具有一匹配之9個之1個所產生之子向量的確不具有一匹配，因此不管在820識別子向量匹配之臨限數目，但自主機處理器705接收之位元向量實際上不具有儲存於一或多個CAM 305處之一匹配。因此，操作825及830可有助於識別其中820之臨限值評估本應識別一假匹配之方案中之一真失配。
本文相對於825及830所描述之方法之一潛在益處係控制器715能夠對參考匹配執行一ECC操作以因此使參考匹配能夠經歷錯誤校正。例如，控制器715可在擷取參考匹配時在一或多個CAM 305或DRAM 730處執行一或多個ECC讀取。因而，可比較候選匹配與已經歷錯誤校正之一位元向量或一組位元子向量。為此及由於一般技術者應瞭解之其他原因，本文相對於825及830所描述之方法可限制假匹配之一數目。
在一些情況中，媒體管理系統700之媒體管理硬體可在根據匹配程序流程800操作時偵測到一特定位元向量、位元子向量或行線115遇到一錯誤之次數已超過一臨限值。在此等情況中，可重寫儲存於該行線、位元向量或位元子向量中之資料。另外或替代地，可將位元向量、位元子向量或行線115標記為不良，且可將位元子向量或位元向量儲存於CAM 305或媒體管理系統700內之其他位置處。
一般而言，藉由將一位元向量分割成位元子向量來編碼資料可在查詢一CAM位元向量時限制可能假匹配之一數目且可避免裝置失效(例如若位元子向量儲存於多個CAM 305處)。與產生假失配之任何位元失效相比，將位元向量分割成位元子向量可使失配能夠發射於明確界限數目個行中，同時仍能夠擷取資料。另外，本文所描述之編碼資料可能夠對一CAM 305進行錯誤偵測及校正，否則其可歸因於單位元錯誤排除作為一匹配之一位元向量而無法避免錯誤。一般而言，將資料編碼為一單一CAM 305內之位元子向量可與低於將位元向量之複本儲存於多個CAM 305內之一能量或功率相關聯。若多個位元子向量儲存於一單一CAM 305內，則媒體管理系統700可使用比位元子向量儲存於多個CAM 305內少之CAM 305。
圖9展示根據本文所揭示之實例之支援用於CAM之錯誤校正之一記憶體裝置905之一方塊圖900。記憶體裝置905可為參考圖3至圖5及圖7所描述之一CAM之一實例。記憶體裝置905可包含一位元向量接收組件910、一位元向量分段組件915、一列線啟動組件920、一位元向量比較組件925、一指示輸出組件930、一位元向量寫入組件935、一碼字組件940及一同位子向量組件945。此等模組之各者可彼此直接或間接通信(例如經由一或多個匯流排)。
位元向量接收組件910可於儲存一組位元向量且包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。在一些實例中，位元向量接收組件910可於包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。在一些情況中，行線組各位於一相同記憶體陣列中。在一些情況中，行線組之至少一者位於一第一記憶體陣列中且行線組之至少另一者位於一第二記憶體陣列中。在一些情況中，CAM包含各與組之一列線及組之一行線耦合之一組記憶體單元。在一些情況中，組之各記憶體單元包含硫族化物材料，其經組態以基於施加於硫族化物材料之一寫入電壓之一極性來儲存一組邏輯狀態之一者。在一些情況中，硫族化物材料經組態以在寫入電壓具有一第一極性時具有一第一臨限電壓及在寫入電壓具有一第二極性時具有一第二臨限電壓，第一臨限電壓及第二臨限電壓分別對應於邏輯狀態組之一第一邏輯狀態及一第二邏輯狀態。
位元向量分段組件915可使所接收之位元向量分段以獲得一組接收子向量。在一些實例中，位元向量分段組件915可使位元向量分段以獲得一組子向量。
列線啟動組件920可針對組之各接收子向量使用包含於組之接收子向量中之資訊啟動列線組。在一些實例中，列線啟動組件920可使用包含於基於所接收之位元向量之一同位子向量中之資訊來啟動列線組。在一些實例中，列線啟動組件920可識別包含於所接收之子向量中之一有序組位元值。在一些實例中，列線啟動組件920可基於位元值有序組來將列線組之各者設定至一電壓位準。在一些實例中，列線啟動組件920可在使用包含於組之一第一接收子向量中之資訊來啟動列線組之後使用包含於組之一第二接收子向量中之資訊來啟動列線組。在一些實例中，列線啟動組件920可使用包含於組之一第一接收子向量中之資訊來啟動列線組之一第一子集。在一些實例中，列線啟動組件920可在啟動第一子集之同時使用包含於組之一第二接收子向量中之資訊來啟動列線組之一第二子集。
位元向量比較組件925可基於啟動來判定接收位元向量是否匹配一儲存位元向量。在一些實例中，位元向量比較組件925可比較子向量組與一目標位元向量之目標子向量。在一些實例中，位元向量比較組件925可判定匹配接收子向量組之至少一者之儲存子向量之一數量。在一些實例中，位元向量比較組件925可基於匹配接收子向量組之至少一者之儲存子向量之數量來判定接收位元向量是否匹配儲存位元向量。在一些實例中，位元向量比較組件925可比較匹配接收子向量組之至少一者之儲存子向量之數量與一臨限值。在一些實例中，位元向量比較組件925可基於與臨限值之比較來判定接收位元向量是否匹配儲存位元向量。在一些實例中，位元向量比較組件925可基於使用包含於同位子向量中之資訊啟動列線組來判定接收位元向量是否匹配儲存位元向量。在一些實例中，位元向量比較組件925可比較校正碼字與所接收之位元向量。在一些實例中，位元向量比較組件925可基於比較來判定接收位元向量是否匹配儲存位元向量。在一些情況中，臨限值小於組中之接收子向量之一總數。
指示輸出組件930可輸出接收位元向量是否匹配儲存位元向量之一指示。
位元向量寫入組件935可將子向量組儲存至各與組之一各自行線耦合之記憶體單元之各自行。在一些實例中，位元向量寫入組件935可將儲存子向量組寫入至與一對應組行線耦合之記憶體單元，其中將組之各儲存子向量寫入至與組之一各自行線耦合之記憶體單元。在一些實例中，位元向量寫入組件935可將位元向量儲存至一第二記憶體陣列之記憶體單元。
碼字組件940可讀取與所儲存之位元向量相關聯之記憶體單元以獲得一碼字。在一些實例中，碼字組件940可基於碼字及碼字之一ECC來產生一校正碼字。
同位子向量組件945可識別基於位元向量之一同位子向量。在一些實例中，同位子向量組件945可將同位子向量儲存至與組之一額外行線耦合之一額外行記憶體單元。
圖10展示繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一或若干方法1000的一流程圖。方法1000之操作可由本文所描述之一記憶體裝置或其組件實施。例如，方法1000之操作可由參考圖9所描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件執行所描述之功能。另外或替代地，一記憶體裝置可使用專用硬體執行所描述之功能之實例。
在1005，記憶體裝置可於儲存一組位元向量且包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。操作1005可根據本文所描述之方法執行。在一些實例中，操作1005可由參考圖9所描述之一位元向量接收組件執行。
在1010，記憶體裝置可使所接收之位元向量分段以獲得一組接收子向量。操作1010可根據本文所描述之方法執行。在一些實例中，操作1010可由參考圖9所描述之一位元向量分段組件執行。
在1015，記憶體裝置可針對組之各接收子向量使用包含於組之接收子向量中之資訊來啟動列線組。操作1015可根據本文所描述之方法執行。在一些實例中，操作1015可由參考圖9所描述之一列線啟動組件執行。
在1020，記憶體裝置可基於啟動來判定接收位元向量是否匹配一儲存位元向量。操作1020可根據本文所描述之方法執行。在一些實例中，操作1020可由參考圖9所描述之一位元向量比較組件執行。
在1025，記憶體裝置可輸出接收位元向量是否匹配儲存位元向量之一指示。操作1025可根據本文所描述之方法執行。在一些實例中，操作1025可由參考圖9所描述之一指示輸出組件執行。
在一些實例中，本文所描述之一設備可執行諸如方法1000之一或若干方法。設備可包含用於以下之特徵、構件或指令(例如儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：於儲存一組位元向量且包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量；使所接收之位元向量分段以獲得一組接收子向量；針對組之各接收子向量使用包含於組之接收子向量中之資訊來啟動列線組；基於啟動來判定接收位元向量是否匹配一儲存位元向量；及輸出接收位元向量是否匹配儲存位元向量之一指示。
本文所描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：將儲存子向量組寫入至與一對應組行線耦合之記憶體單元，其中可將組之各儲存子向量寫入至與組之一各自行線耦合之記憶體單元。
本文所描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：判定匹配接收子向量組之至少一者之儲存子向量之一數量；及基於匹配接收子向量組之至少一者之儲存子向量之數量來判定接收位元向量是否匹配儲存位元向量。
本文所描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：比較匹配接收子向量組之至少一者之儲存子向量之數量與一臨限值；及基於與臨限值之比較來判定接收位元向量是否匹配儲存位元向量。
在本文所描述之方法1000及設備之一些實例中，臨限值可小於組中之接收子向量之一總數。
本文所描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：使用包含於基於所接收之位元向量之一同位子向量中之資訊來啟動列線組；及基於使用包含於同位子向量中之資訊啟動列線組來判定接收位元向量是否匹配儲存位元向量。
本文所描述之方法1000及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：讀取與所儲存之位元向量相關聯之記憶體單元以獲得一碼字；基於碼字及碼字之一ECC來產生一校正碼字；比較校正碼字與所接收之位元向量；及基於比較來判定接收位元向量是否匹配儲存位元向量。
在本文所描述之方法1000及設備之一些實例中，使用包含於組之接收子向量中之資訊來啟動列線組可包含用於以下之操作、特徵、構件或指令：識別包含於所接收之子向量中之一有序組位元值；及基於位元值有序組來將列線組之各者設定至一電壓位準。
在本文所描述之方法1000及設備之一些實例中，行線組可各位於一相同記憶體陣列中。
在本文所描述之方法1000及設備之一些實例中，針對組之各接收子向量來啟動列線組可包含用於以下之操作、特徵、構件或指令：在使用包含於組之一第一接收子向量中之資訊來啟動列線組之後使用包含於組之一第二接收子向量中之資訊來啟動列線組。
在本文所描述之方法1000及設備之一些實例中，行線組之至少一者可位於一第一記憶體陣列中且行線組之至少另一者可位於一第二記憶體陣列中。
在本文所描述之方法1000及設備之一些實例中，針對組之各接收子向量來啟動列線組可包含用於以下之操作、特徵、構件或指令：使用包含於組之一第一接收子向量中之資訊來啟動列線組之一第一子集；及在啟動第一子集之同時，使用包含於組之一第二接收子向量中之資訊來啟動列線組之一第二子集。
在本文所描述之方法1000及設備之一些實例中，CAM包含各與組之一列線及組之一行線耦合之一組記憶體單元，組之各記憶體單元包含硫族化物材料，其經組態以基於施加於硫族化物材料之一寫入電壓之一極性來儲存一組邏輯狀態之一者，且硫族化物材料可經組態以在寫入電壓可具有一第一極性時具有一第一臨限電壓及在寫入電壓可具有一第二極性時具有一第二臨限電壓，第一臨限電壓及第二臨限電壓分別對應於邏輯狀態組之一第一邏輯狀態及一第二邏輯狀態。
圖11展示繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一或若干方法1100的一流程圖。方法1100之操作可由本文所描述之一記憶體裝置或其組件實施。例如，方法1100之操作可由參考圖9所描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件執行所描述之功能。另外或替代地，一記憶體裝置可使用專用硬體執行所描述之功能。
在1105，記憶體裝置可於儲存一組位元向量且包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。操作1105可根據本文所描述之方法執行。在一些實例中，操作1105可由參考圖9所描述之一位元向量接收組件執行。
在1110，記憶體裝置可使所接收之位元向量分段以獲得一組接收子向量。操作1110可根據本文所描述之方法執行。在一些實例中，操作1110可由參考圖9所描述之一位元向量分段組件執行。
在1115，記憶體裝置可針對組之各接收子向量使用包含於組之接收子向量中之資訊來啟動列線組。操作1115可根據本文所描述之方法執行。在一些實例中，操作1115可由參考圖9所描述之一列線啟動組件執行。
在1120，記憶體裝置可判定匹配接收子向量組之至少一者之儲存子向量之一數量。操作1120可根據本文所描述之方法執行。在一些實例中，操作1120可由參考圖9所描述之一位元向量比較組件執行。
在1125，記憶體裝置可基於啟動及匹配接收子向量組之至少一者之儲存子向量之數量來判定接收位元向量是否匹配一儲存位元向量。操作1125可根據本文所描述之方法執行。在一些實例中，操作1125可由參考圖9所描述之一位元向量比較組件執行。
在1130，記憶體裝置可輸出接收位元向量是否匹配儲存位元向量之一指示。操作1130可根據本文所描述之方法執行。在一些實例中，操作1130可由參考圖9所描述之一指示輸出組件執行。
圖12展示繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一或若干方法1200的一流程圖。方法1200之操作可由本文所描述之一記憶體裝置或其組件實施。例如，方法1200之操作可由參考圖9所描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件執行所描述之功能。另外或替代地，一記憶體裝置可使用專用硬體執行所描述之功能。
在1205，記憶體裝置可於包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。操作1205可根據本文所描述之方法執行。在一些實例中，操作1205可由參考圖9所描述之一位元向量接收組件執行。
在1210，記憶體裝置可使位元向量分段以獲得一組子向量。操作1210可根據本文所描述之方法執行。在一些實例中，操作1210可由參考圖9所描述之一位元向量分段組件執行。
在1215，記憶體裝置可將子向量組儲存至各與組之一各自行線耦合之記憶體單元之各自行。操作1215可根據本文所描述之方法執行。在一些實例中，操作1215可由參考圖9所描述之一位元向量寫入組件執行。
在1220，記憶體裝置可比較子向量組與一目標位元向量之目標子向量。操作1220可根據本文所描述之方法執行。在一些實例中，操作1220可由參考圖9所描述之一位元向量比較組件執行。
在一些實例中，本文所描述之一設備可執行諸如方法1200之一或若干方法。設備可包含用於以下之特徵、構件或指令(例如儲存可由一處理器執行之指令之一非暫時性電腦可讀媒體)：於包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量；使位元向量分段以獲得一組子向量；將子向量組儲存至各與組之一各自行線耦合之記憶體單元之各自行；及比較子向量組與一目標位元向量之目標子向量。
本文所描述之方法1200及設備之一些實例可進一步包含用於以下之操作、特徵、構件或指令：識別可基於位元向量之一同位子向量；及將同位子向量儲存至與組之一額外行線耦合之一額外行記憶體單元。
在本文所描述之方法1200及設備之一些實例中，CAM可包含用於以下之操作、特徵、構件或指令：將位元向量儲存至一第二記憶體陣列之記憶體單元。
圖13展示繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一或若干方法1300的一流程圖。方法1300之操作可由本文所描述之一記憶體裝置或其組件實施。例如，方法1300之操作可由參考圖9所描述之一記憶體裝置執行。在一些實例中，一記憶體裝置可執行一組指令以控制記憶體裝置之功能元件執行所描述之功能。另外或替代地，一記憶體裝置可使用專用硬體執行所描述之功能。
在1305，記憶體裝置可於包含在一第一方向上延伸之一組列線及在一第二方向上延伸之一組行線之一CAM處接收一位元向量。操作1305可根據本文所描述之方法執行。在一些實例中，操作1305可由參考圖9所描述之一位元向量接收組件執行。
在1310，記憶體裝置可使位元向量分段以獲得一組子向量。操作1310可根據本文所描述之方法執行。在一些實例中，操作1310可由參考圖9所描述之一位元向量分段組件執行。
在1315，記憶體裝置可將子向量組儲存至各與組之一各自行線耦合之記憶體單元之各自行。操作1315可根據本文所描述之方法執行。在一些實例中，操作1315可由參考圖9所描述之一位元向量寫入組件執行。
在1320，記憶體裝置可識別基於位元向量之一同位子向量。操作1320可根據本文所描述之方法執行。在一些實例中，操作1320可由參考圖9所描述之一同位子向量組件執行。
在1325，記憶體裝置可將同位子向量儲存至與組之一額外行線耦合之一額外行記憶體單元。操作1325可根據本文所描述之方法執行。在一些實例中，操作1325可由參考圖9所描述之一同位子向量組件執行。
在1330，記憶體裝置可比較子向量組與一目標位元向量之目標子向量。操作1330可根據本文所描述之方法執行。在一些實例中，操作1330可由參考圖9所描述之一位元向量比較組件執行。
應注意，上述方法描述可行實施方案，且可重新配置或否則修改操作及步驟，且其他實施方案係可行的。此外，可組合來自方法之兩者或更多者之部分。
描述一種設備。該設備可包含：一CAM，其包含一組記憶體單元行；一寫入組件，其與該CAM耦合且可操作以針對一組位元向量將一對應組子向量之子向量寫入至該組之各自行；及一查詢組件，其與該CAM耦合且可操作以針對一目標位元向量：使該目標位元向量分段以獲得一組目標子向量；針對該組目標子向量判定儲存各匹配該組目標子向量之一各自者之子向量之該組之行之一數量；及基於行之該判定數量來將由該CAM儲存之一位元向量識別為匹配該目標位元向量。
該設備之一些實例可包含可操作以基於將該儲存位元向量識別為匹配該目標位元向量來識別一參考位元向量之一驗證組件。
一些實例可進一步包含該驗證組件比較該目標位元向量與該參考位元向量及基於比較該目標位元向量與該參考位元向量來將該儲存位元向量識別為該目標位元向量之一驗證匹配。
一些實例可進一步包含該驗證組件在比較該儲存位元向量與該參考位元向量之前對該參考位元向量執行一錯誤校正程序。
在一些實例中，該驗證組件可操作以基於包含於該判定數量之行中之行之指數來識別該參考位元向量。
在一些實例中，該驗證組件可進一步操作以讀取該CAM以獲得該參考位元向量。
在一些實例中，該CAM包含一第一記憶體陣列，其中該驗證組件可進一步操作以讀取一第二記憶體陣列以獲得該參考位元向量。
在一些實例中，該第一記憶體陣列包含一第一類型之記憶體單元，且其中該第二記憶體陣列包含一第二類型之記憶體單元。
在一些實例中，該第一類型之該等記憶體單元包含硫族化物材料，且其中該第二類型之該等記憶體單元包含動態隨機存取記憶體(DRAM)記憶體單元。
本文所描述之資訊及信號可使用各種不同技術及工藝之任何者表示。例如，可在整個以上描述中參考之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁粒子、光場或光粒子或其等之任何組合表示。一些圖式可將信號繪示為一單一信號；然而，一般技術者應瞭解，信號可表示信號之一匯流排，其中匯流排可具有各種位元寬度。
如本文所使用，術語「虛擬接地」係指保持在約零伏特(0 V)之一電壓但不與地面直接耦合之一電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態下返回至約0 V。一虛擬接地可使用諸如由運算放大器及電阻器組成之一分壓器之各種電子電路元件實施。其他實施方案亦可行。「虛擬接地」或「虛擬地接地」意謂連接至約0 V。
術語「電子通信」、「導電接觸」、「連接」及「耦合」可係指支援組件之間的信號流動之組件之間的一關係。若組件之間存在可在任何時間支援組件之間的信號流動之任何導電路徑，則組件被視為彼此電子通信(或彼此導電接觸或彼此連接或耦合)。在任何給定時間，彼此電子通信(或彼此導電接觸或彼此連接或耦合)之組件之間的導電路徑可為基於包含連接組件之裝置之操作之一開路或一閉路。連接組件之間的導電路徑可為組件之間的一直接導電路徑，或連接組件之間的導電路徑可為可包含諸如開關、電晶體或其他組件之中間組件之一間接導電路徑。在一些情況中，可(例如)使用諸如開關或電晶體之一或多個中間組件來使連接組件之間的信號流動中斷一段時間。
術語「耦合」係指自其中信號目前無法經由一導電路徑來傳送於組件之間的組件之間的一開路關係移動至其中信號能夠經由導電路徑來傳送於組件之間的組件之間的一閉路關係之條件。當諸如一控制器之一組件將其他組件耦合在一起時，組件引發允許信號經由目前不容許信號流動之一導電路徑流動於其他組件之間的一改變。
術語「隔離」係指其中信號目前無法流動於組件之間的組件之間的一關係。若組件之間存在一開路，則組件彼此隔離。例如，由定位於組件之間的一開關分離之兩個組件在開關打開時彼此隔離。當一控制器隔離兩個組件時，控制器使用先前容許信號流動之一導電路徑來影響一改變以防止信號流動於在組件之間。
本文所使用之術語「層」係指一幾何結構之一階層或片材。各層可具有三個維度(例如高度、寬度及深度)且可覆蓋一表面之至少一部分。例如，一層可為其中兩個維度大於一第三維度之三維結構，例如一薄膜。層可包含不同元件、組件及/或材料。在一些情況中，一個層可由兩個或更多個子層構成。在一些附圖中，三維層之兩個維度係為了繪示而描繪。
如本文所使用，術語「實質上」意謂經修飾特性(例如由術語「實質上」修飾之一動詞或形容詞)無需為絕對的，但足夠接近以達成特性之優點。
如本文所使用，術語「電極」可係指一電導體，且在一些情況中，可用作為至一記憶體單元或一記憶體陣列之其他組件之一電接點。一電極可包含提供記憶體陣列之元件或組件之間的一導電路徑之一跡線、電線、導線、導電層或其類似者。
本文所討論之裝置(包含一記憶體陣列)可形成於諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等等之一半導體基板上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上半導體材料之磊晶層。基板或基板之子區域之導電性可透過使用包含(但不限於)磷、硼或砷之各種化學物種之摻雜來控制。摻雜可在基板之初始形成或生長期間藉由離子植入或任何其他摻雜方式來執行。
本文所討論之一切換組件或一電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三端子裝置。端子可透過導電材料(例如金屬)連接至其他電子元件。源極及汲極可導電且可包括一重度摻雜(例如簡併)半導體區域。源極及汲極可由一輕度摻雜半導體區域或通道分離。若通道係n型(即，多數載子係信號)，則FET可指稱一n型FET。若通道係p型(即，多數載子係電洞)，則FET可指稱一p型FET。通道可由一絕緣閘極氧化物帽蓋。可藉由將一電壓施加於閘極來控制通道導電性。例如，將一正電壓或負電壓分別施加於一n型FET或一p型FET可導致通道變成導電的。當將大於或等於一電晶體之臨限電壓之一電壓施加於電晶體閘極時，電晶體可「接通」或「啟動」。當將小於電晶體之臨限電壓之一電壓施加於電晶體閘極時，電晶體可「切斷」或「撤銷啟動」。
本文所闡述之描述與附圖一起描述實例性組態且不表示可實施或在申請專利範圍之範疇內之所有實例。本文所使用之術語「例示性」意謂「充當一實例、例項或說明」而非「較佳的」或「優於其他實例」。詳細描述包含具體細節以提供所描述之技術之一理解。然而，此等技術可在無此等具體細節之情況下實踐。在一些例項中，熟知結構及裝置以方塊圖形式展示以免使所描述之實例之概念不清楚。
在附圖中，類似組件或特徵可具有相同元件符號。此外，相同類型之各種組件可藉由使元件符號後接一短劃線及區分類似組件之一第二元件符號來區分。若僅第一元件符號用於本說明書中，則描述可適用於具有相同第一元件符號之類似組件之任一者，不管第二元件符號如何。
結合本發明描述之各種繪示性區塊及模組可使用經設計以執行本文所描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合實施或執行。一通用處理器可為一微處理器，但在替代方案中，處理器可為任何處理器、控制器、微控制器或狀態機。一處理器亦可實施為運算裝置之一組合(例如一數位信號處理器(DSP)及一微處理器之一組合、多個微處理器、一或多個微處理器結合一DSP核心或任何其他此組態)。
本文所描述之功能可實施於硬體、由一處理器執行之軟體、韌體或其等之任何組合中。若實施於由一處理器執行之軟體中，則功能可儲存於一電腦可讀媒體上或作為一或多個指令或程式碼傳輸於一電腦可讀媒體上。其他實例及實施方案係在本發明及隨附申請專利範圍之範疇內。例如，歸因於軟體之性質，上述功能可使用由一處理器執行之軟體、硬體、韌體、硬連線或此等之任何者之組合實施。實施功能之特徵亦可實體上位於各種位置處，其包含經分佈使得功能之部分實施於不同實體位置處。另外，如本文(包含在申請專利範圍中)所使用，一項目列表(例如以諸如「…之至少一者」或「…之一或多者」之一片語開頭之一項目列表)中所使用之「或」指示一包含列表，使得(例如) A、B或C之至少一者之一列表意謂A或B或C或AB或AC或BC或ABC (即，A及B及C)。另外，如本文所使用，片語「基於…」不應被解釋為參考一組閉合條件。例如，在不背離本發明之範疇之情況下，描述為「基於條件A」之一例示性步驟可基於一條件A及一條件B兩者。換言之，如本文所使用，片語「基於…」應依相同於片語「至少部分基於…」之方式解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體，其包含促進一電腦程式自一位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可由一通用或專用電腦存取之任何可用媒體。舉例而言(但不限於)，非暫時性電腦可讀媒體可包括RAM、ROM、電可擦除可程式化唯讀記憶體(EEPROM)、光碟(CD) ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於以指令或資料結構之形式載送或儲存所要程式碼構件且可由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。另外，任何連接被適當稱為一電腦可讀媒體。例如，若軟體使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)自一網站、伺服器或其他遠端源傳輸，則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或無線技術(諸如紅外線、無線電及微波)包含於媒體之定義中。如本文所使用，磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟碟及藍光光碟，其中磁碟通常磁性地複製資料，光碟使用雷射來光學地複製資料。上述之組合亦包含於電腦可讀媒體之範疇內。
提供本文之描述以使熟習技術者能夠製造或使用本發明。熟習技術者將明白本發明之各種修改，且可在不背離本發明之範疇之情況下將本文所界定之一般原理應用於其他變動。因此，本發明不受限於本文所描述之實例及設計，而是應被給予與本文所揭示之原理及新穎特徵一致之最廣範疇。
100:記憶體裝置 102:三維(3D)記憶體陣列 105:記憶體單元 110:列線/存取線 110-a:列線 110-b:列線 115:行線/數位線/存取線 115-a:行線 115-b:行線 115-c:行線 115-d:行線 115-e:行線 120:列解碼器 125:感測組件 130:行解碼器 135:輸入/輸出組件 140:記憶體控制器 145:記憶體單元堆疊 200:3D記憶體陣列 204:基板 205:第一層板/第一陣列 210:第二層板/第二陣列 220:自選擇記憶體材料 220-a:自選擇記憶體材料 220-b:自選擇記憶體材料 225:電極 225-a:第一電極 225-b:第二電極 225-c:第一電極 225-d:第二電極 300:內容可定址記憶體(CAM)操作 305:CAM 305-a:CAM 305-b:CAM 310:交叉點記憶體 315:記憶體陣列/塊 315-a:記憶體陣列 315-b:記憶體陣列 320:匹配線 325:輸入位元向量 325-a:輸入位元向量 330:匹配向量 330-a:匹配向量 330-b:匹配向量 330-c:匹配向量 330-d:匹配向量 400:向量匹配操作 405:電脈衝 405-a:電脈衝 405-b:電脈衝 410:相位 410-a:相位 410-b:相位 500:子向量匹配操作 502:位元子向量 502-a:位元子向量 502-b:位元子向量 502-c:位元子向量 600-a:位元向量 600-b:位元向量 605-a:位元子向量 605-b:位元子向量 610:同位位元子向量 700:媒體管理系統 705:主機處理器 710:介面系統 715:控制器 720:通信通道 725:通信通道 730:動態隨機存取記憶體(DRAM) 735:通信通道 800:匹配程序流程 805:操作 810:操作 815:操作 820:操作 825:操作 830:操作 835:操作 900:方塊圖 905:記憶體裝置 910:位元向量接收組件 915:位元向量分段組件 920:列線啟動組件 925:位元向量比較組件 930:指示輸出組件 935:位元向量寫入組件 940:碼字組件 945:同位子向量組件 1000:方法 1005:操作 1010:操作 1015:操作 1020:操作 1025:操作 1100:方法 1105:操作 1110:操作 1115:操作 1120:操作 1125:操作 1130:操作 1200:方法 1205:操作 1210:操作 1215:操作 1220:操作 1300:方法 1305:操作 1310:操作 1315:操作 1320:操作 1325:操作 1330:操作
圖1繪示根據本文所揭示之實例之支援用於內容可定址記憶體(CAM)之錯誤校正之一實例性記憶體裝置。
圖2繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一記憶體陣列之一實例。
圖3繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一CAM操作之一實例。
圖4繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一向量匹配操作之一實例。
圖5繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一子向量匹配操作之一實例。
圖6A及圖6B繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之向量之實例。
圖7繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一媒體管理系統之一實例。
圖8繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一匹配程序流程之一實例。
圖9展示根據本文所揭示之實例之支援用於CAM之錯誤校正之一記憶體裝置之一方塊圖。
圖10至圖13展示繪示根據本文所揭示之實例之支援用於CAM之錯誤校正之一或若干方法的流程圖。
800:匹配程序流程
805:操作
810:操作
815:操作
820:操作
825:操作
830:操作
835:操作

Claims (24)

  1. 一種用於操作記憶體裝置之方法，其包括：於儲存複數個位元向量且包括在一第一方向上延伸之複數個列線及在一第二方向上延伸之複數個行線之一內容可定址記憶體(CAM)處接收一位元向量；使該所接收之位元向量分段以獲得複數個接收子向量；針對該複數個之各接收子向量使用包含於該複數個之該接收子向量中之資訊來啟動該複數個列線；至少部分基於該啟動來判定該接收位元向量是否匹配一儲存位元向量；及輸出該接收位元向量是否匹配該儲存位元向量之一指示。
  2. 如請求項1之方法，其中各儲存位元向量對應於複數個儲存子向量，該方法進一步包括：將該複數個儲存子向量寫入至與對應複數個行線耦合之記憶體單元，其中將該複數個之各儲存子向量寫入至與該複數個之一各自行線耦合之記憶體單元。
  3. 如請求項1之方法，其中各儲存位元向量對應於複數個儲存子向量，該方法進一步包括：判定匹配該複數個接收子向量之至少一者之儲存子向量之一數量；及 至少部分基於匹配該複數個接收子向量之至少一者之儲存子向量之該數量來判定該接收位元向量是否匹配該儲存位元向量。
  4. 如請求項3之方法，其進一步包括：比較匹配該複數個接收子向量之至少一者之儲存子向量之該數量與一臨限值；及至少部分基於與該臨限值之該比較來判定該接收位元向量是否匹配該儲存位元向量。
  5. 如請求項4之方法，其中該臨限值小於該複數個中之接收子向量之一總數。
  6. 如請求項1之方法，其進一步包括：使用包含於至少部分基於該接收位元向量之一同位子向量中之資訊來啟動該複數個列線；及至少部分基於使用包含於該同位子向量中之該資訊啟動該複數個列線來判定該接收位元向量是否匹配該儲存位元向量。
  7. 如請求項1之方法，其進一步包括：讀取與該儲存位元向量相關聯之記憶體單元以獲得一碼字；至少部分基於該碼字及該碼字之一錯誤校正碼(ECC)來產生一校正碼字；比較該校正碼字與該接收位元向量；及 至少部分基於該比較來判定該接收位元向量是否匹配該儲存位元向量。
  8. 如請求項1之方法，其中使用包含於該複數個之該接收子向量中之該資訊來啟動該複數個列線包括：識別包含於該接收子向量中之一有序組位元值；及至少部分基於該有序組位元值來將該複數個列線之各者設定至一電壓位準。
  9. 如請求項1之方法，其中該複數個行線各位於一相同記憶體陣列中。
  10. 如請求項9之方法，其中針對該複數個之各接收子向量啟動該複數個列線包括：在使用包含於該複數個之一第一接收子向量中之該資訊來啟動該複數個列線之後使用包含於該複數個之一第二接收子向量中之資訊來啟動該複數個列線。
  11. 如請求項1之方法，其中該複數個行線之至少一者位於一第一記憶體陣列中且該複數個行線之至少另一者位於一第二記憶體陣列中。
  12. 如請求項11之方法，其中針對該複數個之各接收子向量啟動該複數個列線包括：使用包含於該複數個之一第一接收子向量中之資訊來啟動該複數個 列線之一第一子集；及在啟動該第一子集之同時，使用包含於該複數個之一第二接收子向量中之資訊來啟動該複數個列線之一第二子集。
  13. 如請求項1之方法，其中：該CAM包括各與該複數個之一列線及該複數個之一行線耦合之複數個記憶體單元；該複數個之各記憶體單元包括硫族化物材料，其經組態以至少部分基於施加於該硫族化物材料之一寫入電壓之一極性來儲存一組邏輯狀態之一者；且該硫族化物材料經組態以在該寫入電壓具有一第一極性時具有一第一臨限電壓及在該寫入電壓具有一第二極性時具有一第二臨限電壓，該第一臨限電壓及該第二臨限電壓分別對應於該組邏輯狀態之一第一邏輯狀態及一第二邏輯狀態。
  14. 一種記憶體設備，其包括：一內容可定址記憶體(CAM)，其包括複數個記憶體單元行；一寫入組件，其與該CAM耦合且可操作以針對複數個位元向量將一對應組子向量之子向量寫入至該複數個之各自行；一查詢組件，其與該CAM耦合且可操作以針對一目標位元向量：使該目標位元向量分段以獲得複數個目標子向量；針對該複數個目標子向量判定儲存各匹配該複數個目標子向量之一各自者之子向量之該複數個之行之一數量；及 至少部分基於行之該判定數量來將由該CAM儲存之一位元向量識別為匹配該目標位元向量。
  15. 如請求項14之記憶體設備，其進一步包括：一驗證組件，其可操作以至少部分基於將該儲存位元向量識別為匹配該目標位元向量來識別一參考位元向量。
  16. 如請求項15之記憶體設備，其中該驗證組件可進一步操作以：比較該目標位元向量與該參考位元向量；及至少部分基於比較該目標位元向量與該參考位元向量來將該儲存位元向量識別為該目標位元向量之一驗證匹配。
  17. 如請求項16之記憶體設備，其中該驗證組件可進一步操作以：在比較該儲存位元向量與該參考位元向量之前對該參考位元向量執行一錯誤校正程序。
  18. 如請求項15之記憶體設備，其中該驗證組件可操作以至少部分基於包含於該判定數量之行中之行之指數來識別該參考位元向量。
  19. 如請求項15之記憶體設備，其中該驗證組件可進一步操作以讀取該CAM以獲得該參考位元向量。
  20. 如請求項15之記憶體設備，其中該CAM包括一第一記憶體陣列，且 其中該驗證組件可進一步操作以讀取一第二記憶體陣列以獲得該參考位元向量。
  21. 如請求項20之記憶體設備，其中該第一記憶體陣列包括一第一類型之記憶體單元，且其中該第二記憶體陣列包括一第二類型之記憶體單元。
  22. 如請求項21之記憶體設備，其中該第一類型之該等記憶體單元包括硫族化物材料，且其中該第二類型之該等記憶體單元包括動態隨機存取記憶體(DRAM)記憶體單元。
  23. 一種用於操作記憶體裝置之方法，其包括：於包括在一第一方向上延伸之複數個列線及在一第二方向上延伸之複數個行線之一內容可定址記憶體(CAM)處接收一位元向量；使該位元向量分段以獲得複數個子向量；將該複數個子向量儲存至各與該複數個之一各自行線耦合之記憶體單元之各自行；識別至少部分基於該位元向量之一同位子向量(parity subvector)；將該同位子向量儲存至與該複數個之一額外行線耦合之一額外行記憶體單元；及比較該複數個子向量與一目標位元向量之目標子向量。
  24. 如請求項23之方法，其中該CAM包括一第一記憶體陣列，且該方法進一步包括：將該位元向量儲存至一第二記憶體陣列之記憶體單元。
TW109127018A 2019-08-28 2020-08-10 用於內容可定址記憶體之錯誤校正 TWI749691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/553,731 US11436071B2 (en) 2019-08-28 2019-08-28 Error control for content-addressable memory
US16/553,731 2019-08-28

Publications (2)

Publication Number Publication Date
TW202115576A TW202115576A (zh) 2021-04-16
TWI749691B true TWI749691B (zh) 2021-12-11

Family

ID=74679836

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109127018A TWI749691B (zh) 2019-08-28 2020-08-10 用於內容可定址記憶體之錯誤校正

Country Status (7)

Country Link
US (2) US11436071B2 (zh)
EP (1) EP4022616A4 (zh)
JP (1) JP2022545716A (zh)
KR (1) KR20220051255A (zh)
CN (1) CN114402296A (zh)
TW (1) TWI749691B (zh)
WO (1) WO2021041084A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813358B (zh) * 2022-06-28 2023-08-21 旺宏電子股份有限公司 記憶體裝置及其資料搜尋方法
US11960759B2 (en) 2022-06-28 2024-04-16 Macronix International Co., Ltd. Memory device and data searching method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11829376B2 (en) * 2020-05-06 2023-11-28 Intel Corporation Technologies for refining stochastic similarity search candidates
KR20220139747A (ko) * 2021-04-08 2022-10-17 에스케이하이닉스 주식회사 반도체 장치
US11587623B2 (en) * 2021-05-14 2023-02-21 Macronix International Co., Ltd. Content-addressable memory and operation method thereof
US11587611B2 (en) 2021-07-20 2023-02-21 Macronix International Co., Ltd. Memory device with input circuit, output circuit for performing efficient data searching and comparing within large-sized memory array
TWI789836B (zh) * 2021-07-20 2023-01-11 旺宏電子股份有限公司 用於資料搜尋之記憶體裝置及資料搜尋方法
TWI785787B (zh) * 2021-09-10 2022-12-01 旺宏電子股份有限公司 內容定址記憶體(cam)晶胞，cam記憶體裝置及其操作方法
US11823749B2 (en) 2021-09-10 2023-11-21 Macronix International Co., Ltd. CAM cell, CAM memory device and operation method thereof
US12021547B2 (en) * 2021-12-28 2024-06-25 Micron Technology, Inc. Associative computing for error correction

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181568B2 (en) * 2004-03-25 2007-02-20 Intel Corporation Content addressable memory to identify subtag matches
TW201126329A (en) * 2009-06-30 2011-08-01 Numonyx Bv Non-volatile memory to store memory remap information
CN105765525A (zh) * 2013-10-25 2016-07-13 超威半导体公司 加载和存储单元以及数据高速缓存的排序和带宽改进
JP6203905B2 (ja) * 2010-11-18 2017-09-27 サムスン セミコンダクター，インコーポレーテッド メモリ書込みエラー訂正回路
TWI605460B (zh) * 2015-03-27 2017-11-11 英特爾公司 自晶粒上動態隨機存取記憶體（ｒａｍ）錯誤校正碼（ｅｃｃ）擷取選擇性資訊的技術
US20180173677A1 (en) * 2016-12-15 2018-06-21 Hewlett Packard Enterprise Development Lp Hierarchical computations on sparse matrix rows via a memristor array
US10127983B1 (en) * 2016-11-08 2018-11-13 Barefoot Networks, Inc. Error handling for match action unit memory of a forwarding element
US10387251B2 (en) * 2017-07-17 2019-08-20 Cisco Technology, Inc. Error detection and correction in a content-addressable memory using single-bit position lookup operations

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7941647B2 (en) * 1999-01-28 2011-05-10 Ati Technologies Ulc Computer for executing two instruction sets and adds a macroinstruction end marker for performing iterations after loop termination
JP3644494B2 (ja) 2001-04-13 2005-04-27 日本電気株式会社 情報検索装置
JP2002358791A (ja) 2001-05-30 2002-12-13 Fujitsu Ltd 連想記憶装置及びプリチャージ方法
US7002823B1 (en) * 2001-08-03 2006-02-21 Netlogic Microsystems, Inc. Content addressable memory with simultaneous write and compare function
JP2005353238A (ja) 2004-06-14 2005-12-22 Renesas Technology Corp 連想メモリ
US7373486B2 (en) * 2005-08-29 2008-05-13 P.A. Semi, Inc. Partially decoded register renamer
US7761774B2 (en) * 2005-10-28 2010-07-20 Qualcomm Incorporated High speed CAM lookup using stored encoded key
US9542577B2 (en) * 2005-12-09 2017-01-10 Tego, Inc. Information RFID tagging facilities
US20160321480A1 (en) * 2005-12-09 2016-11-03 Tego, Inc. Methods and systems for rf communications in blood-extraction procedures
US8390456B2 (en) * 2008-12-03 2013-03-05 Tego Inc. RFID tag facility with access to external devices
US7660967B2 (en) * 2007-02-01 2010-02-09 Efficient Memory Technology Result data forwarding in parallel vector data processor based on scalar operation issue order
US8181068B2 (en) * 2008-03-26 2012-05-15 International Business Machines Corporation Apparatus for and method of life-time test coverage for executable code
JP2010049722A (ja) * 2008-08-19 2010-03-04 Nec Corp 連想メモリデータエラー検出装置及び連想メモリデータエラー検出方法並びにプログラム
JP5339544B2 (ja) * 2008-10-28 2013-11-13 インターナショナル・ビジネス・マシーンズ・コーポレーション パラレル連想メモリ
US20100122070A1 (en) * 2008-11-07 2010-05-13 Nokia Corporation Combined associative and distributed arithmetics for multiple inner products
US8199547B2 (en) * 2010-02-10 2012-06-12 Freescale Semiconductor, Inc. Error detection in a content addressable memory (CAM)
US8589661B2 (en) * 2010-12-07 2013-11-19 Advanced Micro Devices, Inc. Odd and even start bit vectors
US8803548B2 (en) * 2012-04-19 2014-08-12 Microsemi SoC Corporation Apparatus and methods for a tamper resistant bus for secure lock bit transfer
US9225644B2 (en) * 2012-09-14 2015-12-29 International Business Machines Corporation Using special-case hardware units for facilitating access control lists on a networking element
US8887014B2 (en) * 2012-12-11 2014-11-11 International Business Machines Corporation Managing errors in a DRAM by weak cell encoding
US10503716B2 (en) * 2013-10-31 2019-12-10 Oracle International Corporation Systems and methods for generating bit matrices for hash functions using fast filtering
WO2015167559A1 (en) 2014-04-30 2015-11-05 Hewlett-Packard Development Company, L.P. Partitionable ternary content addressable memory (tcam) for use with a bloom filter
US9740607B2 (en) * 2014-09-03 2017-08-22 Micron Technology, Inc. Swap operations in memory
US9953193B2 (en) * 2014-09-30 2018-04-24 Tego, Inc. Operating systems for an RFID tag
US9836277B2 (en) * 2014-10-01 2017-12-05 Samsung Electronics Co., Ltd. In-memory popcount support for real time analytics
US9690516B2 (en) * 2015-07-30 2017-06-27 International Business Machines Corporation Parity stripe lock engine
US10747676B2 (en) * 2016-02-23 2020-08-18 Sandisk Technologies Llc Memory-efficient object address mapping in a tiered data structure
US10699211B2 (en) * 2016-02-29 2020-06-30 Oracle International Corporation Supervised method for classifying seasonal patterns
US9697876B1 (en) * 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9767878B1 (en) * 2016-03-25 2017-09-19 Taiwan Semiconductor Manufacturing Compant Ltd. Semiconductor memory device and method for controlling the same
JP2018085155A (ja) * 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
US20200204971A1 (en) * 2017-07-03 2020-06-25 Ntt Docomo, Inc. User apparatus and transmission method
US10447302B2 (en) 2017-09-25 2019-10-15 SK Hynix Inc. Memory system decoding design and operating method thereof
US10666437B2 (en) * 2017-11-07 2020-05-26 Harris Solutions NY, Inc. Customizable encryption/decryption algorithm
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
JP2019114311A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 検索メモリおよび検索システム
US10468293B2 (en) * 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US10636962B2 (en) * 2018-08-21 2020-04-28 Qualcomm Incorporated Spin-orbit torque (SOT) magnetic tunnel junction (MTJ) (SOT-MTJ) devices employing perpendicular and in-plane free layer magnetic anisotropy to facilitate perpendicular magnetic orientation switching, suitable for use in memory systems for storing data
US11469369B2 (en) * 2019-05-14 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM structure with high TMR and high PMA
US11301320B2 (en) * 2020-04-03 2022-04-12 Micron Technology, Inc. Erasure decoding for a memory device
US11004500B2 (en) * 2019-08-28 2021-05-11 Micron Technology, Inc. Memory with artificial intelligence mode
US11626148B2 (en) * 2019-08-28 2023-04-11 Micron Technology, Inc. Activation functions for artificial intelligence operations
US11693657B2 (en) * 2019-09-05 2023-07-04 Micron Technology, Inc. Methods for performing fused-multiply-add operations on serially allocated data within a processing-in-memory capable memory device, and related memory devices and systems
JP2022050059A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置及びメモリシステム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181568B2 (en) * 2004-03-25 2007-02-20 Intel Corporation Content addressable memory to identify subtag matches
TW201126329A (en) * 2009-06-30 2011-08-01 Numonyx Bv Non-volatile memory to store memory remap information
TWI484330B (zh) * 2009-06-30 2015-05-11 Micron Technology Inc 用以儲存記憶體重新對應資訊之非揮發性記憶體及系統以及其方法
JP6203905B2 (ja) * 2010-11-18 2017-09-27 サムスン セミコンダクター，インコーポレーテッド メモリ書込みエラー訂正回路
CN105765525A (zh) * 2013-10-25 2016-07-13 超威半导体公司 加载和存储单元以及数据高速缓存的排序和带宽改进
TWI605460B (zh) * 2015-03-27 2017-11-11 英特爾公司 自晶粒上動態隨機存取記憶體（ｒａｍ）錯誤校正碼（ｅｃｃ）擷取選擇性資訊的技術
US10127983B1 (en) * 2016-11-08 2018-11-13 Barefoot Networks, Inc. Error handling for match action unit memory of a forwarding element
US20180173677A1 (en) * 2016-12-15 2018-06-21 Hewlett Packard Enterprise Development Lp Hierarchical computations on sparse matrix rows via a memristor array
US10387251B2 (en) * 2017-07-17 2019-08-20 Cisco Technology, Inc. Error detection and correction in a content-addressable memory using single-bit position lookup operations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813358B (zh) * 2022-06-28 2023-08-21 旺宏電子股份有限公司 記憶體裝置及其資料搜尋方法
US11960759B2 (en) 2022-06-28 2024-04-16 Macronix International Co., Ltd. Memory device and data searching method thereof

Also Published As

Publication number Publication date
KR20220051255A (ko) 2022-04-26
US11436071B2 (en) 2022-09-06
US20210064455A1 (en) 2021-03-04
CN114402296A (zh) 2022-04-26
EP4022616A4 (en) 2023-07-26
WO2021041084A1 (en) 2021-03-04
US11789797B2 (en) 2023-10-17
EP4022616A1 (en) 2022-07-06
US20220382609A1 (en) 2022-12-01
JP2022545716A (ja) 2022-10-28
TW202115576A (zh) 2021-04-16

Similar Documents

Publication Publication Date Title
TWI749691B (zh) 用於內容可定址記憶體之錯誤校正
CN107492391B (zh) 基于单元电流的位线电压
CN111512378A (zh) 自动参考存储器单元读取技术
TWI775484B (zh) 用於支援存取多位階記憶體單元之方法及設備，以及非暫時性電腦可讀媒體
US11809329B2 (en) Recovery of logical-to-physical table information for a memory device
US11714757B2 (en) Firmware loading for a memory controller
US11450358B2 (en) On-the-fly programming and verifying method for memory cells based on counters and ECC feedback
US11716096B2 (en) Memory error correction based on layered error detection
CN115248744A (zh) 非二进制存储器单元的读取阈值调整技术
CN115248743B (zh) 存储器的读取阈值调整技术
TW202236266A (zh) 在記憶體裝置中基於計數器之讀取
US11966287B2 (en) Multiple bit error detection in scrub operations
US11841765B2 (en) Scrub operations with row error information
US12002531B2 (en) Techniques for retiring blocks of a memory system
US11670367B2 (en) Two memory cells sensed to determine one data value
US11776590B2 (en) On-the-fly programming and verifying method for memory cells based on counters and ECC feedback
US11797385B2 (en) Managing information protection schemes in memory systems
US20240071518A1 (en) Coding to decrease error rate discrepancy between pages