TWI747130B - 基於硬體結構感知之自適應學習式功率建模方法與系統 - Google Patents

基於硬體結構感知之自適應學習式功率建模方法與系統 Download PDF

Info

Publication number
TWI747130B
TWI747130B TW109100589A TW109100589A TWI747130B TW I747130 B TWI747130 B TW I747130B TW 109100589 A TW109100589 A TW 109100589A TW 109100589 A TW109100589 A TW 109100589A TW I747130 B TWI747130 B TW I747130B
Authority
TW
Taiwan
Prior art keywords
power consumption
network
adaptive learning
item
patent application
Prior art date
Application number
TW109100589A
Other languages
English (en)
Other versions
TW202125338A (zh
Inventor
陳耀華
劉靖家
黃稚存
盧俊銘
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Publication of TW202125338A publication Critical patent/TW202125338A/zh
Application granted granted Critical
Publication of TWI747130B publication Critical patent/TWI747130B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/27—Design optimisation, verification or simulation using machine learning, e.g. artificial intelligence, neural networks, support vector machines [SVM] or training a model
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Power Sources (AREA)

Abstract

一種自適應學習式功率建模方法包括：根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路；利用該功率消耗評估網路來評估一待測電路的一預測功率消耗；對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。

Description

基於硬體結構感知之自適應學習式功率建模方法與系統
本發明是有關於一種基於硬體結構感知之自適應學習式功率建模方法與系統。
以目前而言，耗電與過熱是智慧手持裝置晶片設計與製造業者所面臨之關鍵議題。想要改善耗電，可以從架構、軟體、硬體、矽智財、晶圓製造等層面進行整體考量。
目前的產業趨勢為，以功耗為導向來設計電子系統層級(Electronic System Level，ESL)。例如，可以將「電子系統層級」的設計當成工具以進行系統功耗的優化。此外，目前也已發表系統功耗模型的標準介面，以提升產業需求。
以PPA(Performance(性能)，Power(功率)，Area(電路面積))最佳化而言，在性能得到滿足的情況下，來將功率與電路面積最小化，如此可以提升晶片的整體效能。
根據本案一實例，提出一種自適應學習式功率建模方法，包括：根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路；利用該功率消耗評估網路來評估一待測電路的一預測功率消耗；對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。
根據本案另一實例，提出一種自適應學習式功率建模系統，用以評估一待測電路的一預測功率消耗，該自適應學習式功率建模系統包括：一控制器。該控制器架構成用以：根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路；利用該功率消耗評估網路來評估該待測電路的該預測功率消耗；對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
第1圖顯示根據本案一實施例的基於硬體結構感知之自適應學習式功率建模系統100的示意圖。如第1圖所示，自適應學習式功率建模系統100可以估測待測電路110的功率消耗。自適應學習式功率建模系統100包括：電路功率消耗數學模型120與自適應性線上調整單元130。在本案實施例中，待測電路110的內部實際架構是不清楚的。電路功率消耗數學模型120與自適應性線上調整單元130可由一控制器所實施。
電路功率消耗數學模型120可用以估測待測電路110的功率消耗。自適應性線上調整單元130則可用於調整電路功率消耗數學模型120，以使得電路功率消耗數學模型120的估測更加準確及/或降低電路功率消耗數學模型120的複雜度。
在本案實施例的第1圖中，符號a代表輸入信號，符號y代表待測電路110的實際功率消耗(經由測量而得)，符號y’代表電路功率消耗數學模型120所估測出的估測功率消耗(經由預估而得)，符號e(e=y-y’)代表待測電路110的實際功率消耗y與電路功率消耗數學模型120所估測出的估測功率消耗y’之間的誤差值。自適應性線上調整單元130則可根據誤差值e來調整電路功率消耗數學模型120，以使得電路功率消耗數學模型120的估測更加準確及/或降低電路功率消耗數學模型120的複雜度。
第2圖顯示根據本案一實施例中，對待測電路110的內部架構預測模型。如第2圖所示，由於無法得知待測電路110的實際內部架構，故而，在本案實施例中，以第2圖的架構與概念來預估待測電路110的內部架構預測模型。以第2圖為例，待測電路110的內部架構預測模型包括：數個邏輯電路與數個內部 暫存器(Register)R0、R1，但當知本案並不受限於此。
如果以第2圖的預測模型來看的話，則待測電路110的功率消耗P1(t)可以表示為P1(t)=
Figure 02_image001
(
Figure 02_image003
(t),
Figure 02_image005
(t),
Figure 02_image007
(t),
Figure 02_image009
(t))，其中，
Figure 02_image003
(t)代表輸入信號；
Figure 02_image005
(t)代表內部暫存器R0的輸出信號；
Figure 02_image007
(t)代表內部暫存器R1的輸出信號；以及
Figure 02_image009
(t)代表輸出信號。
但如果將第2圖的預測模型排除內部暫存器R0與R1的話，也就是說，待測電路110的功率消耗P2(t)可以估測為：P2(t)
Figure 02_image011
(
Figure 02_image003
(t),
Figure 02_image003
(t-1),
Figure 02_image003
(t-2),
Figure 02_image013
(t-m),
Figure 02_image009
(t))，其中，m值代表相對於輸入訊號
Figure 02_image003
(t)之過往輸入訊號
Figure 02_image003
(t-m)之時間間隔。待測電路110之功率估測值僅與輸入與輸出訊號有關而不包括內部暫存器R0與R1，所以可視為輸入信號在待測電路110內被依序傳送至其輸出級。故而，待測電路110的功率消耗P2(t)有關於
Figure 02_image003
(t-1),
Figure 02_image003
(t-2), …,
Figure 02_image015
(t-m)。
第3圖顯示根據本案另一實施例的基於硬體結構感知之自適應學習式功率建模方法310的示意圖。於第3圖中，於步驟330中，控制器(未示出)根據在參數範圍(該參數範圍可由使用者所輸入/指定/改變)內的至少一參數，從複數個網路成份(network component)320中至少擇一，以進行取樣以組成「功率消耗評估網路」340(亦即第1圖中的電路功率消耗數學模型120)。於步驟350中，利用所組成的功率消耗評估網路340來評估待測電路110的預測功率消耗y’，並且對於待測電路110的實際功率消耗與所估測出的預測功率消耗進行訓練與評估，以得到評估結果360。評估結果360可以包括準確度(亦即實際功率消耗與預測功率消耗之間的誤差值)與複雜度(意指功率消耗評估網路340的模型複雜度)。於步驟370中，由控制器(未示出)根據評估結果360(亦即，控制器根據準確度(亦即實際功率消耗與預測功率消耗之間的誤差值)與複雜度(意指功率消耗評估網路的模型複雜度))來進行控制器訓練。如果發現未能於準確度與複雜度之間取得平衡點(tradeoff)，或者是準確度未達標準，或者是複雜度未達標準，則回到步驟330來組成另一個功率消耗評估網路340(例如是，藉由改變參數，或者是從該些網路成份320中選擇其他的網路成份，以組成另一個功率消耗評估網路340)，或者是，根據評估結果360來決定是否改變該功率消耗評估網路340。藉此來評估待測電路110的預測功率消耗，以兼顧準確度與複雜度。
此外，於本案實施例中，該些網路成份320可以是儲存於非暫態電腦可讀取媒介(例如但不受限於，光碟，硬碟，固態硬碟，記憶體等)。而控制器(未示出)則可以是硬體，軟體或韌體所組成。亦即，控制器可以從非暫態電腦可讀取媒介中讀出或選擇該些網路成份320之至少一者，以進行取樣來組成「功率消耗評估網路」340。
現將說明在本案實施例中，步驟330(從該些網路成份320中選擇以組成功率消耗評估網路340)的細節。
第4A圖至第4D圖顯示本案一實施例所可以用的候選功率消耗評估網路的候選網路成份。第4A圖顯示長短期記憶(Long-Short Term Memory (LSTM))網路。長短期記憶網路是一種遞歸神經網絡(Recurrent Neural Network，RNN)，適合於處理和預測時間序列中的長間隔和長延遲事件。LSTM網路之主要特徵為利用sigmoid(S型函數)激活函數(Activation Function)與tanh(雙曲正切函數)激活函數(Activation Function)來控制訊號之激活程度。
第4B圖顯示長短期記憶(LSTM)與最大值輸出(Maxout)所合併出的網路。最大值輸出(Maxout)單元主要之目的是降低輸入訊號之數目以減少功率估測之運算複雜度。如第4B圖所示，假設待測電路410的輸入信號包括：2位元的輸入資料data_in[1:0]、3位元的位址信號address[2:0]、1位元的時脈信號clk與1位元的致能信號EN，而待測電路的輸出信號包括：2位元的輸出資料data_out[1:0]與1位元的完成信號DN。而最大值輸出單元420的架構可以如第4B圖所示。所以，當在模擬/預估待測電路410的預測功率消耗時，可以如第4B圖下方所示，將2位元的輸入資料data_in[1:0]、3位元的位址信號address[2:0]與2位元的輸出資料data_out[1:0]分別輸入至3個最大值輸出單元420，並將這3個最大值輸出單元420的輸出、1位元的致能信號EN與1位元的完成信號DN輸入至 連接單元430與LSTM網路440，以估測出待測電路410的預測功率消耗。連接單元430之主要功能為將多個資料合併為一個資料。
第4C圖顯示空洞原因卷積(dilated causal convolution)網路的示意圖。於第4C圖中，空洞因子(dilation factor)d為1、2與4，而濾波器尺寸(filter size)k=3，x代表網路輸入而
Figure 02_image017
代表網路輸出。亦即，如果在步驟320中，選擇參數d=1、2、4而k=3，且網路形態為空洞原因卷積網路，則第1圖中的電路功率消耗數學模型120則如第4C圖所示。
第4D圖顯示時間卷積網路(Temporal Convolution Network，TCN)的示意圖。於第4D圖中，參數k=3而d=1。於第4D圖中，P1代表恒等映射(identity mapping)，而其餘的線則代表濾波器。
如果以第4C圖與第4D圖來看，在選擇網路成份時，對於每一層的組成(如其濾波器是否為3*3濾波器，其輸入信號的維度，需要幾個輸出入通道)，這些都是可以選的，所要建構的層數亦是可以改變/選擇的。而不同層之間的連接方式亦是可以改變/選擇的。或者是，層與層之間是否要做剩餘連接(residual connection)，也是可以改變/選擇的。亦即，上述參數皆可視為是網路成份的組成。
當然，本案並不受限於第4A圖至第4D圖所示的功率消耗評估網路的網路成份，在本案其他可能實施例中，也可以有其他樣態的功率消耗評估網路的網路成份，此皆在本案精神範圍內。
從以上說明可得知，在本案實施例中，第3圖的該些網路成份320可以包括：第4A圖的長短期記憶網路的網路成份；或者是，第4B圖的由長短期記憶(LSTM)與最大值輸出(Maxout)所合併出的網路的網路成份；或者是，第4C圖的空洞原因卷積網路的網路成份；或者是，時間卷積網路的網路成份。
此外，由上述說明可得知，在本案實施例中，以第4C圖為例，藉由改變不同參數(例如改變參數d或者參數k)，可以組成另一個空洞原因卷積(亦即組成另一個功率消耗評估網路340)。
第5A圖至第5C圖顯示根據本案一實施例的數個功率消耗評估網路的示意圖。如第5A圖所示，功率消耗評估網路包括層L1-L6。如第5B圖所示，功率消耗評估網路包括層L7-L13。如第5C圖所示，功率消耗評估網路包括層L14-L32。例如，可能在前一回合中，以第5A圖的功率消耗評估網路來進行功率消耗評估，但其效果不佳，故而，於下一回合中，改變參數以讓功率消耗評估網路變成第5B圖或第5C圖的形態。在第5A圖至第5C圖中，各層L1-L32可以是第4A圖至第4D圖中的任一網路成份。當然，本案並不受限於第5A圖至第5C圖所示的功率消耗評估網路，在本案其他可能實施例中，也可以有其他樣態的功率消耗評估網路，此皆在本案精神範圍內。
在本案實施例中，電路功率消耗數學模型120(功率消耗評估網路340)可推論出待測電路之輸入訊號與相對應之輸出功率。此外，電路功率消耗數學模型120(功率消耗評估網路340)的演算法可以針對時間序相關輸入進行輸出預測，例如LSTM，閘遞歸單元(GRU，Gated Recurrent Units)，與時間卷積網路(TCN)等演算法。在給定輸入訊號時，該些演算法可估算出待測電路的輸出功率。此外，於本案實施例中，該些演算法可根據電路複雜度來調整電路功率消耗數學模型120(功率消耗評估網路340)。
第6圖顯示根據本案一實施例的自適應學習式功率建模方法，包括：(610)根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路；(620)利用該功率消耗評估網路來評估一待測電路的一預測功率消耗；(630)對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及(640)根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。
由上述可知，在本案實施例中，即便是不知道待測電路的內部實際電路架構，本案實施例仍可以有效地透過利用電路功率消耗數學模型(或功率消耗評估網路)來預估待測電路的預測功率消耗。此外，本案實施例更可以在電路功率消耗數學模型(或功率消耗評估網路)的準確度與複雜度之間得到平衡。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:自適應學習式功率建模系統 110:待測電路 120:電路功率消耗數學模型 130:自適應性線上調整單元 a:輸入信號 y’:估測功率消耗 y:實際功率消耗 e:誤差值
Figure 02_image019
(t):輸入信號
Figure 02_image021
(t):內部暫存器R0的輸出信號
Figure 02_image023
(t):內部暫存器R1的輸出信號
Figure 02_image025
(t):輸出信號 R0、R1:內部暫存器 310:自適應學習式功率建模方法 320:網路成份 330,350,370:步驟 340:功率消耗評估網路 360:評估結果 410:待測電路 420:最大值輸出單元 430:連接單元 440:LSTM網路 L1~L32:層 610~640:步驟
第1圖顯示根據本案一實施例的基於硬體結構感知之自適應學習式功率建模系統的示意圖。 第2圖顯示根據本案一實施例中，對待測電路的內部架構預測模型。 第3圖顯示根據本案另一實施例的基於硬體結構感知之自適應學習式功率建模方法的示意圖。 第4A圖至第4D圖顯示本案一實施例所可以用的候選功率消耗評估網路的候選網路成份。 第5A圖至第5C圖顯示根據本案一實施例的數個功率消耗評估網路的示意圖。 第6圖顯示根據本案一實施例的自適應學習式功率建模方法。
310:自適應學習式功率建模方法
320:網路成份
330、350、370:步驟
340:功率消耗評估網路
360:評估結果
110:待測電路
a:輸入信號
y:實際功率消耗

Claims (20)

  1. 一種自適應學習式功率建模方法，包括： 根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路； 利用該功率消耗評估網路來評估一待測電路的一預測功率消耗； 對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及 根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。
  2. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該參數範圍可由使用者所輸入或指定或改變。
  3. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該評估結果包括一準確度，該準確度有關於該待測電路的該實際功率消耗與該預測功率消耗之間的一誤差值。
  4. 如申請專利範圍第3項所述之自適應學習式功率建模方法，其中，該評估結果包括一複雜度。
  5. 如申請專利範圍第4項所述之自適應學習式功率建模方法，其中，根據該評估結果，如果決定未能於該準確度與該複雜度之間取得平衡點，或者是該準確度未達一準確度標準，或者是該複雜度未達一複雜度標準，則藉由改變該至少一參數，或者是從該些網路成份中選擇其他網路成份，以改變該功率消耗評估網路。
  6. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該些網路成份儲存於一非暫態電腦可讀取媒介內，以及從該非暫態電腦可讀取媒介中讀出或選擇該些網路成份之該至少一者，以進行取樣來組成該功率消耗評估網路。
  7. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該些網路成份包括一長短期記憶網路。
  8. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該些網路成份包括由長短期記憶與最大值輸出所合併出的一網路。
  9. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該些網路成份包括一空洞原因卷積網路。
  10. 如申請專利範圍第1項所述之自適應學習式功率建模方法，其中，該些網路成份包括一時間卷積網路。
  11. 一種自適應學習式功率建模系統，用以評估一待測電路的一預測功率消耗，該自適應學習式功率建模系統包括： 一控制器，該控制器架構成用以： 根據在一參數範圍內的至少一參數，從複數個網路成份中至少擇一，以進行取樣來組成一功率消耗評估網路； 利用該功率消耗評估網路來評估該待測電路的該預測功率消耗； 對於該待測電路的一實際功率消耗與該預測功率消耗進行訓練與評估，以得到一評估結果；以及 根據該評估結果來進行訓練，以決定是否改變該功率消耗評估網路。
  12. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該參數範圍可由使用者所輸入或指定或改變。
  13. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該評估結果包括一準確度，該準確度有關於該待測電路的該實際功率消耗與該預測功率消耗之間的一誤差值。
  14. 如申請專利範圍第13項所述之自適應學習式功率建模系統，其中，該評估結果包括一複雜度。
  15. 如申請專利範圍第14項所述之自適應學習式功率建模系統，其中，根據該評估結果，如果該控制器決定未能於該準確度與該複雜度之間取得平衡點，或者是該準確度未達一準確度標準，或者是該複雜度未達一複雜度標準，則藉由改變該至少一參數，或者是從該些網路成份中選擇其他網路成份，以改變該功率消耗評估網路。
  16. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該些網路成份儲存於一非暫態電腦可讀取媒介內，該控制器從該非暫態電腦可讀取媒介中讀出或選擇該些網路成份之該至少一者，以進行取樣來組成該功率消耗評估網路。
  17. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該些網路成份包括一長短期記憶網路。
  18. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該些網路成份包括由長短期記憶與最大值輸出所合併出的一網路。
  19. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該些網路成份包括一空洞原因卷積網路。
  20. 如申請專利範圍第11項所述之自適應學習式功率建模系統，其中，該些網路成份包括一時間卷積網路。
TW109100589A 2019-12-27 2020-01-08 基於硬體結構感知之自適應學習式功率建模方法與系統 TWI747130B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,341 2019-12-27
US16/728,341 US11657273B2 (en) 2019-12-27 2019-12-27 Hardware structure aware adaptive learning based power modeling method and system

Publications (2)

Publication Number Publication Date
TW202125338A TW202125338A (zh) 2021-07-01
TWI747130B true TWI747130B (zh) 2021-11-21

Family

ID=76507812

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109100589A TWI747130B (zh) 2019-12-27 2020-01-08 基於硬體結構感知之自適應學習式功率建模方法與系統

Country Status (3)

Country Link
US (1) US11657273B2 (zh)
CN (1) CN113051854B (zh)
TW (1) TWI747130B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11657273B2 (en) * 2019-12-27 2023-05-23 Industrial Technology Research Institute Hardware structure aware adaptive learning based power modeling method and system
US11651129B2 (en) * 2020-11-05 2023-05-16 Synopsys, Inc. Selecting a subset of training data from a data pool for a power prediction model
CN118551864B (zh) * 2024-07-24 2024-11-01 湘江实验室 一种基于边缘设备的联邦学习方法、装置、服务器及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201640272A (zh) * 2014-12-24 2016-11-16 英特爾股份有限公司 用於類比前端的低功率上下文感知控制
US9874923B1 (en) * 2005-05-30 2018-01-23 Invent.Ly, Llc Power management for a self-powered device scheduling a dynamic process
US10146286B2 (en) * 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
TW201933359A (zh) * 2017-09-29 2019-08-16 美商橫杆股份有限公司 運算記憶體之架構

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6810482B1 (en) * 2001-01-26 2004-10-26 Synopsys, Inc. System and method for estimating power consumption of a circuit thourgh the use of an energy macro table
US20060080076A1 (en) 2004-10-12 2006-04-13 Nec Laboratories America, Inc. System-level power estimation using heteregeneous power models
WO2007066319A1 (en) 2005-12-08 2007-06-14 Mentor Graphics Corporation Conversion of switching signals of a circuit simulation into a transaction model
US8874943B2 (en) * 2010-05-20 2014-10-28 Nec Laboratories America, Inc. Energy efficient heterogeneous systems
TW201224748A (en) 2010-12-06 2012-06-16 Ind Tech Res Inst Transaction level system power estimation method and system
US8904209B2 (en) 2011-11-14 2014-12-02 Microsoft Corporation Estimating and managing power consumption of computing devices using power models
US9170912B1 (en) 2012-04-09 2015-10-27 Purdue Research Foundation System and methods for power and energy modeling in computing devices using system call tracing
US9141736B2 (en) 2012-09-02 2015-09-22 Ninad Huilgol Method for power estimation for virtual prototyping models for semiconductors
US8495538B1 (en) * 2012-08-14 2013-07-23 Xilinx, Inc. Power estimation of a circuit design
US9152168B2 (en) * 2012-09-06 2015-10-06 International Business Machines Corporation Systems and methods for system power estimation
US20140107999A1 (en) 2012-10-12 2014-04-17 Silicon Integration Initiative, Inc. Multi-level abstract power modeling method
US9563724B2 (en) 2013-09-28 2017-02-07 International Business Machines Corporation Virtual power management multiprocessor system simulation
CN104036451B (zh) 2014-06-20 2018-12-11 深圳市腾讯计算机系统有限公司 基于多图形处理器的模型并行处理方法及装置
TWI531187B (zh) * 2014-11-24 2016-04-21 財團法人工業技術研究院 晶片上網路之時序功率估算裝置與方法
TWI670615B (zh) * 2017-08-24 2019-09-01 財團法人工業技術研究院 功耗估算方法與功耗估算裝置
US11025061B2 (en) * 2019-03-28 2021-06-01 Accenture Global Solutions Limited Predictive power usage monitoring
US11657273B2 (en) * 2019-12-27 2023-05-23 Industrial Technology Research Institute Hardware structure aware adaptive learning based power modeling method and system
CN112149373B (zh) * 2020-09-25 2022-06-03 武汉大学 一种复杂模拟电路故障识别与估计方法及系统
US11651129B2 (en) * 2020-11-05 2023-05-16 Synopsys, Inc. Selecting a subset of training data from a data pool for a power prediction model
US20220237437A1 (en) * 2021-01-26 2022-07-28 Khalifa University of Science and Technology Metacognitive sedenion-valued neural networks
US11397685B1 (en) * 2021-02-24 2022-07-26 Arm Limited Storing prediction entries and stream entries where each stream entry includes a stream identifier and a plurality of sequential way predictions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9874923B1 (en) * 2005-05-30 2018-01-23 Invent.Ly, Llc Power management for a self-powered device scheduling a dynamic process
TW201640272A (zh) * 2014-12-24 2016-11-16 英特爾股份有限公司 用於類比前端的低功率上下文感知控制
US10146286B2 (en) * 2016-01-14 2018-12-04 Intel Corporation Dynamically updating a power management policy of a processor
TW201933359A (zh) * 2017-09-29 2019-08-16 美商橫杆股份有限公司 運算記憶體之架構

Also Published As

Publication number Publication date
CN113051854A (zh) 2021-06-29
TW202125338A (zh) 2021-07-01
CN113051854B (zh) 2024-05-07
US20210201127A1 (en) 2021-07-01
US11657273B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
TWI747130B (zh) 基於硬體結構感知之自適應學習式功率建模方法與系統
CN109376615B (zh) 用于提升深度学习网络预测性能的方法、装置及存储介质
WO2021089013A1 (zh) 空间图卷积网络的训练方法、电子设备及存储介质
EP3364157A1 (en) Method and system of outlier detection in energy metering data
US11283991B2 (en) Method and system for tuning a camera image signal processor for computer vision tasks
CN111178548A (zh) 集成学习预测方法与系统
US11416664B2 (en) AI-driven self adapting microelectronic circuits
CN107239477B (zh) 一种融合空间相关性的地理数据支持向量回归方法
JP2023551514A (ja) 生成的モデル予測における欠落している共変量からの不確実性を考慮する方法およびシステム
CN111914516B (zh) 一种网络数据预测序列生成方法、装置、设备及存储介质
US20230186007A1 (en) System and method for optimizing integrated circuit layout based on neural network
WO2007020466A2 (en) Data classification apparatus and method
CN116187430A (zh) 一种联邦学习方法及相关装置
CN116596915A (zh) 基于多尺度特征和长距离依赖的盲图像质量评价方法
CN112749516B (zh) 适应多类型数据特征的体系组合模型可信度智能评估方法
CN110889493A (zh) 针对关系网络添加扰动的方法及装置
KR20210027590A (ko) 복수의 서브 모델을 포함한 다층 인공 신경망 성능 평가 장치 및 그 방법
CN115935761B (zh) 设备的可靠性仿真方法、装置、计算机设备和存储介质
CN111353597B (zh) 一种目标检测神经网络训练方法和装置
Chen et al. Adaptive Machine Learning-Based Proactive Thermal Management for NoC Systems
Withöft et al. Optimization of a Daisy Chain PCB Memory System through Reinforcement Learning under Consideration of Signal Integrity Constraints
CN113537461A (zh) 基于sir值学习的网络关键节点发现方法及系统
CN108764314B (zh) 一种结构化数据分类方法、装置、电子设备及存储介质
KR102105032B1 (ko) 시스템의 다중 성능 최적화를 위한 효율적인 파레토 집합 선택 방법
CN111400678A (zh) 一种用户检测方法及装置