TWI745033B - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TWI745033B
TWI745033B TW109128104A TW109128104A TWI745033B TW I745033 B TWI745033 B TW I745033B TW 109128104 A TW109128104 A TW 109128104A TW 109128104 A TW109128104 A TW 109128104A TW I745033 B TWI745033 B TW I745033B
Authority
TW
Taiwan
Prior art keywords
layer
barrier layer
pixel
dielectric
metal
Prior art date
Application number
TW109128104A
Other languages
English (en)
Other versions
TW202114195A (zh
Inventor
鄧雅駿
鄭允瑋
宋健銘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202114195A publication Critical patent/TW202114195A/zh
Application granted granted Critical
Publication of TWI745033B publication Critical patent/TWI745033B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種半導體元件包括像素陣列，像素陣列包括第一像素及第二像素。半導體元件包括金屬結構，金屬結構上覆基板的在第一像素與第二像素之間的一部分。半導體元件包括鄰近金屬結構的側壁的第一阻障層。半導體元件包括鄰近第一阻障層的側壁的鈍化層。第一阻障層位於鈍化層與金屬結構之間。

Description

半導體元件及其形成方法
本申請案是關於一種半導體元件及其形成方法。間。
諸如互補金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)影像感測器的一半導體元件包含一像素陣列，其用以偵測撞擊於該像素陣列的像素上的輻射，諸如，光。該CMOS影像感測器包含界定光學路徑的一柵格陣列，經由該等光學路徑朝向每一像素導引輻射。濾光片材料安置於該柵格陣列的柵格結構之間的光學路徑內以將輻射濾波，使得僅某些波長的輻射到達每一像素。
本揭示案之實施例包括一種半導體元件，其包括像素陣列、金屬結構、第一阻障層以及鈍化層。像素陣列包括第一像素及第二像素。金屬結構上覆基板的在第一像素與第二像素之間的一部分。第一阻障層鄰近金屬結構的側壁。鈍化層鄰近第一阻障層的側壁，其中第一阻障層在鈍化層與金屬結構之間。
本揭示案之實施例亦包括一種半導體元件，其包括像素陣列、第一阻障層、金屬結構以及第二阻障層。像素 陣列包括第一像素及第二像素。第一阻障層上覆基板的在第一像素與第二像素之間的一部分。金屬結構上覆第一阻障層且上覆基板的在第一像素與第二像素之間的一部分。第二阻障層鄰近金屬結構的側壁且與第一阻障層的側壁接觸。
本揭示案之實施例進一步包括一種形成半導體元件之方法，此方法包括形成金屬結構在第一介電層上及上覆基板的在第一像素與第二像素之間的一部分。此方法還包括在金屬結構及第一介電層上形成第一阻障層。此方法進一步包括移除第一阻障層的在第一介電層上的一部分以暴露第一介電層的頂表面。此方法亦包括在移除第一阻障層的部分後在第一介電層的頂表面上形成濾光片。
100:半導體元件
101:基板
102:背側
103:隔離區域
104:第一介電層
104':第一介電結構
105:像素陣列
106:第一阻障層
106':第一阻障結構
107:像素
108:金屬層
108':金屬結構
109:前側
110:第二介電層
110':第二介電結構
111:第三介電層
111':第三介電結構
112:柵格結構
113:互連結構
114:輻射行進的方向
115:傳導線
116:導通體/接點
117:光學路徑
118:第二阻障層
119:基板的一部分
122:鈍化層
130:第一濾光片材料
132:第二濾光片材料
200:半導體元件
202:柵格結構
208:第二阻障層
208':第二阻障層的部分
216:鈍化層
230:第一濾光片材料
232:第二濾光片材料
300:半導體元件
302:第二阻障層的部分
400:半導體元件
500:半導體元件
502:寬度
504:寬度
600:半導體元件
700:半導體元件
701:第一介電結構的平均寬度
702:第一阻障結構的平均寬度
703:金屬結構的平均寬度
704:第二介電結構的平均寬度
705:第三介電結構的平均寬度
當藉由附圖閱讀時，自以下詳細描述，最佳地理解本揭露內容之態樣。注意，根據該行業中之標準實務，各種特徵未按比例繪製。事實上，為了論述之清晰起見，可任意地增大或減小各種特徵之尺寸。
第1A圖至第1J圖為根據一些實施例之半導體結構的立體視圖。
第2A圖至第2I圖為根據一些實施例的在各種製造階段之一半導體元件之橫截面圖的圖示。
第3圖為根據一些實施例的一半導體元件之橫截面圖的圖示。
第4圖為根據一些實施例的一半導體元件之橫截面圖的圖示。
第5圖為根據一些實施例的一半導體元件之橫截面圖的圖示。
第6圖為根據一些實施例的一半導體元件之橫截面圖的圖示。
第7圖為根據一些實施例的一半導體元件之橫截面圖的圖示。
以下揭露內容提供許多不同實施例或實例，用於實施提供之標的之不同特徵。以下描述組件及佈置的具體實例以簡化本揭露內容。當然，此等僅為實例，且並不意欲為限制性。舉例而言，在接下來的描述中，第一特徵在第二特徵上方或上的形成可包括第一與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一與第二特徵之間使得第一與第二特徵可不直接接觸的實施例。此外，在各種實例中，本揭露內容可重複參考數字及/或字母。此重複係為了簡單且清晰的目的，且自身並不規定論述的各種實施例及/或組態之間的關係。
另外，為了易於描述，諸如「在......之下(beneath)」、「在......下方(below)」、「下部(lower)」、「在......上方(above)」及「上部(upper)」及類似者的空間相對術語可在本文中用以描述如在圖中圖示的一 個元件或特徵與另一元件或特徵的關係。除了圖中描繪的定向之外，該等空間相對術語意欲亦涵蓋在使用或操作中的裝置的不同定向。可將設備以其他方式定向(旋轉90度或以其他定向)，且同樣地可將本文中使用的空間相對描述詞相應地作出解釋。
在一些實施例中，提供一種包括像素陣列的半導體元件。在一些實施例中，半導體元件包括形成於像素陣列上的一柵格陣列。在一些實施例中，柵格陣列包括形成於像素陣列的像素上及像素之間的柵格結構。柵格結構還包括金屬結構，其用以反射輻射以創造用於將輻射導引至像素的光學路徑。在一些實施例中，第一阻障層形成於鄰近每一金屬結構的一或多個側壁。在一些實施例中，第一阻障層進一步設置於金屬結構中的每一者上。在一些實施例中，半導體元件包刮在金屬結構中的每一者下的第二阻障層。在一些實施例中，半導體元件包括鄰近第一阻障層的側壁的鈍化層，使得第一阻障層在鈍化層與金屬結構之間。在一些實施例中，半導體元件包含互補式金屬氧化物半導體影像感測器，諸如，背側照射互補式金屬氧化物半導體影像感測器。
在一些實施例中，第一阻障層減少金屬結構內的金屬至柵格結構之間的光學路徑內的擴散。在一些實施例中，第一阻障層提供金屬結構與周圍非金屬材料(諸如，鈍化層)之間的提升的黏著力。
第1A圖至第1J圖為根據一些實施例的形成有第 二阻障層118的半導體元件100的橫截面圖。在一些實施例中，半導體元件100包含互補式金屬氧化物半導體(complementary metal-oxide-semiconductor；CMOS)影像感測器，諸如，背側照射互補式金屬氧化物半導體影像感測器。
參看第1A圖，根據一些實施例，提供包括像素陣列105的基板101。基板101具有前側109及背側102。在一些實施例中，基板101為單晶矽基板、包括單晶矽的摻雜基板(具有<100>結晶方向)或其他合適材料。像素陣列105包括形成於基板101內或基板的前側109上的複數個像素107，諸如，光電二極體、光電晶體等。在一些實施例中，像素107用以感測自背側102朝向基板101投射的輻射，諸如，入射光。經由背側102進入基板101的輻射由像素107中的一或多個偵測。在一些實施例中，像素107包括釘紮層光電二極體(pinned layer photodiodes)、光閘(photogates)、重設電晶體(reset transistors)、源極隨耦器電晶體(source follower transistors)、轉移電晶體(transfer transistors)等。像素107可相互間有變化以具有不同接合面深度、厚度、寬度等等。即使描繪2個像素，但任何數目個像素可形成於基板101內。在一些實施例中，諸如背側隔離區域的隔離區域103安置於像素107之間，使得隔離區域103在垂直於輻射行進的方向114的一方向上與像素107偏移，輻射行進以進入基板101且由像素107偵測。在一些實施 例中，隔離區域103為淺槽隔離(shallow trench isolation；STI)結構。
根據一些實施例，互連結構113形成於基板101的前側109上。在一些實施例中，互連結構113包括複數個經圖案化介電層及傳導層，其提供半導體元件100的各種摻雜的特徵、電路系統及輸入端/輸出端之間的互連，諸如，佈線。在一些實施例中，互連結構113包括層間介電質及多層互連結構，諸如，接點、導通體、金屬線等。為了圖示的目的，互連結構113包括第1A圖中圖示的傳導線115及導通體/接點116，其僅為例示性的，且實際定位及組態可取決於設計需求而變化。
在一些實施例中，額外層形成於互連結構113與基板101的前側109之間。舉例而言，層間介電質、熱介電質、金屬區塊、再分佈層等可存在於互連結構113與基板101的前側109之間。在一些實施例中，額外層形成於互連結構113的背對基板101的一表面上，諸如，層間介電質、熱介電質、再分佈層、特殊應用積體電路等。在一些實施例中，載體基板經由互連結構113及基板101的前側109上存在的任何額外層與基板101結合，使得可如下所述執行基板101的後側102的處理。
在一些實施例中，半導體元件100可包括在第1A圖中或在前述圖中未展示的其他區域。舉例而言，在半導體元件100為背側照射互補式金屬氧化物半導體(CMOS)影像感測器之情況下，背側照射互補式金屬氧化物半導體 (CMOS)影像感測器可包括一像素區域(展示其至少一部分)、一周邊區域(未展示)、一接觸墊區域(未展示)、一黑階校準區域(未展示)、一背側刻劃線區域(未展示)等。
第1B圖至第1J圖為一柵格陣列形成於基板101上的橫截面圖。參看第1B圖，根據一些實施例，第一介電層104形成於基板101上。在一些實施例中，第一介電層104包括實質上對意欲由像素107接收的輻射的波長光學透明的材料。在一些實施例中，第一介電層104包括SiO2或低k材料。低k介電材料具有低於約3.9的k值(介電常數)。一些低k介電材料具有低於約3.5的k值，且可具有低於約2.5的k值。
參看第1C圖，根據一些實施例，第一阻障層106形成於第一介電層104上。在一些實施例中，第一阻障層106包括金屬材料。金屬材料的實例包括但不限於鎢(W)、銅(Cu)、鋁(Al)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉭(Ta)、其合金，或其他合適金屬材料。在一些實施例中，第一阻障層106包括介電材料。介電材料的實例包括但不限於氧化矽(SiOx)、氮化矽(SiNx)、碳化矽(SiCx)、氮化鈦(TiNx)、氮化鉭(TaNx)、氧化鉿(HfOx)、氧化鉭(TaOx)、氧化鋁(AlOx)或其他合適介電材料，其中x為大於或等於1的值。在一些實施例中，第一阻障層106包括單一材料層。在一些實施例中，第一阻障層106包括多個材料層。舉例而言，第一阻障層106可包含一氮化矽(SiNx)層、氧 化矽(SiOx)層及另一氮化矽(SiNx)層。
參看第1D圖，根據一些實施例，一金屬層108形成於第一阻障層106上。在一些實施例中，金屬層108包含鎢或其他合適金屬材料。參看第1E圖，根據一些實施例，一第二介電層110形成於金屬層108上，且一第三介電層111形成於第二介電層110上。在一些實施例中，第二介電層110的材料組成與第三介電層111的材料組成不同。在一些實施例中，第二介電層110包含SiO2或低k材料。在一些實施例中，第二介電層110具有與第一介電層104相同的材料組成。在一些實施例中，第三介電層111包含高k介電材料。如本文中使用，術語「高k介電」指具有大於或等於約3.9(其為SiO2的k值)的介電常數k的材料。高k介電層的材料可為任何合適材料。高k介電層的材料的實例包括但不限於Al2O3、HfO2、ZrO2、La2O3、TiO2、SrTiO3、LaAlO3、Y2O3、Al2OxNy、HfOxNy、ZrOxNy、La2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx其矽酸鹽及其合金。每一x值獨立地自0.5至3，且每一y值獨立地自0至2。
雖然實例實施例將兩個介電層110、111圖示為形成於金屬層108上，但任何數目個介電層可形成於金屬層108上。舉例而言，在一些實施例中，第二介電層110而非第三介電層111形成於金屬層108上。此外，在一些實施例中，第二介電層110及第三介電層111皆不形成於金屬層108上，且因此跳過關於第1E圖描述之製程。
參看第1F圖，根據一些實施例，第一介電層104、第一阻障層106、金屬層108、第二介電層110及第三介電層111經移除以界定柵格結構112。在一些實施例中，柵格結構112中的每一者包含自第一介電層104界定的一第一介電結構104'、自第一阻障層106界定的一第一阻障結構106'、自金屬層108界定的一金屬結構108'、自第二介電層110界定的一第二介電結構110'及自第三介電層111界定的一第三介電結構111'中的至少一者。在一些實施例中，每一柵格結構112安置於兩個鄰近像素之間，使得一第一柵格結構112之第一介電結構104'、第一阻障結構106'、金屬結構108'、第二介電結構110'及第三介電結構111'上覆基板101的在第一像素107與第二像素107之間的一部分119。在一些實施例中，在每一柵格結構112與每一像素107上之間是光學路徑117，經由該光學路徑117，輻射由鄰近柵格結構112導引至在鄰近柵格結構112之間的一像素107。
在一些實施例中，藉由一蝕刻製程移除第一介電層104、第一阻障層106、金屬層108、第二介電層110及第三介電層111的部分。在一些實施例中，該蝕刻製程包含在該第三介電層111上形成一光阻層及圖案化該光阻層使得下伏第三介電層111的一些部分由光阻層覆蓋，而第三介電層111的其他部分未被覆蓋或經暴露。
在一些實施例中，在光阻層的圖案化後，第三介電層111的未由該光阻層覆蓋的部分曝露於一蝕刻劑，該蝕 刻劑移除或蝕刻掉第三介電層111的部分，以及第二介電層110、金屬層108、第一阻障層106及第一介電層104的在第三介電層111的未覆蓋部分下的部分。在一些實施例中，取決於層104、106、108、110及111的材料組成及層104、106、108、110及111的蝕刻選擇率，可使用不同蝕刻化學性或不同蝕刻方法在多個階段中執行蝕刻製程以移除第一介電層104、第一阻障層106、金屬層108、第二介電層110及第三介電層111的部分。
在一些實施例中，柵格結構112的側壁係垂直的或處於垂直於基板101的頂表面的一平面中。在一些實施例中，柵格結構112的側壁逐漸變小(諸如，在第6圖中所圖示)。在一些實施例中，柵格結構112的不同層具有不同側壁角度，諸如，其中第三介電結構111'具有與第二介電結構110'、金屬結構108'、第一阻障結構106'或第一介電結構104'中的至少一者不同的側壁角度。在一些實施例中，至少一個層收縮(諸如，在第7圖中所繪示)，使得該至少一個層的中間部分的寬度小於該至少一個層的在該中間部分上方的一上部部分的寬度，且小於該至少一個層的在該中間部分下方的一下部部分的寬度。在一些實施例中，其中各種層的側壁係垂直的，相互共平面，均勻地逐漸變小，收縮，或具有各種錐形角度(導致結構104'、106'、108'、110'、111'中的一或多者具有不同側壁角度)，隨執行該或該等蝕刻製程的方式而變。
在一些實施例中，在該或該等蝕刻製程後，基板 101的上覆像素107的部分保持由第一介電層104的至少一部分覆蓋或隱藏。因此，在形成了柵格結構112後，像素107繼續處於第一介電層104之下。在一些實施例中，基板101的上覆像素107的部分歸因於該或該等蝕刻製程而經暴露。
參看第1G圖，根據一些實施例，一第二阻障層118形成於柵格結構112上。在一些實施例中，第二阻障層118進一步形成於第一介電層104上。在一些實施例中，第二阻障層118保形地形成於柵格結構112及第一介電層104上。在一些實施例中，第二阻障層118可按非保形方式形成。在一些實施例中，第二阻障層118接觸第三介電結構111'、第二介電結構110'、金屬結構108'、第一阻障結構106'或第一介電結構104'中的至少一者的側壁。在一些實施例中，第二阻障層208接觸第一介電層104的側壁(諸如，第一介電結構104'的側壁)及第一介電層104的頂表面。在一些實施例中，第二阻障層208的厚度係不均勻的。舉例而言，如由第5圖圖示，最接近柵格結構112的中間側壁部分的第二阻障層118的寬度502小於最接近柵格結構112的下部側壁部分的第二阻障層118的寬度504。在一些實施例中，第二阻障層118包含SiOx、SiNx、SiCx、TiNx、TaNx、HfOx、TaOx、AlOx或其他合適材料。在一些實施例中，第二阻障層118具有與第一阻障層106相同的材料組成。
在一些實施例中，第二阻障層118包含多個層， 諸如，提供用於金屬結構108'的隔離的第一TiN層，及接著提供與一後續形成的鈍化層122的改良黏著力的第二Ti層。在一些實施例中，第一TiN層具有約35埃的厚度。在一些實施例中，第二Ti層具有約100埃的厚度。在一些實施例中，第二阻障層118具有約10埃與2,000埃之間的厚度。
在於該或該等蝕刻製程後基板101的上覆像素107的部分保持由第一介電層104隱藏的一些實施例中，第一介電層104將第二阻障層118與基板101的上覆像素107的部分分開，且由此與像素107分開。在於該或該等蝕刻製程後基板101的上覆像素107的部分經暴露的一些實施例中，第二阻障層118可接觸基板101的上覆像素107的部分。
參看第1H圖，根據一些實施例，移除第二阻障層118的一部分。在一些實施例中，第二阻障層118的上覆第一介電層104且在柵格結構112之間的一部分藉由一蝕刻製程移除。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，第二阻障層118的部分的移除暴露第一介電層104。在基板101的上覆像素107的部分未由第一介電層104覆蓋的一些實施例中，第二阻障層118的部分的移除暴露基板101的上覆像素107的部分。在一些實施例中，第二阻障層118的上覆第三介電層111的一部分亦藉由該蝕刻製程移除。在一些實施例中，第二蝕刻製程為不利用光阻遮罩之一毯覆式蝕刻製程。
參看第1I圖，根據一些實施例，鈍化層122形成於柵格結構112上。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，鈍化層122形成於第一介電層104上。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，鈍化層122接觸第一介電層104的頂表面。在基板101的上覆像素107的部分未由第一介電層104覆蓋的一些實施例中，鈍化層122接觸基板101的上覆像素107的部分的背側。在一些實施例中，鈍化層122接觸第二阻障層118的側壁。
在一些實施例中，使用保形沈積製程形成鈍化層122，以沈積具有與第二阻障層118的材料組成不同的材料組成的材料。在一些實施例中，鈍化層122具有約10埃與約2,000埃之間的厚度。在一些實施例中，鈍化層122包含實質上對意欲由像素107接收的輻射的波長光學透明的材料。
參看第1J圖，根據一些實施例，濾光片材料130、132形成於柵格結構112之間的光學路徑117內。在一些實施例中，第一濾光片材料130沈積於第一對鄰近柵格結構112之間且上覆第一像素107以便濾波經由第一濾光片材料130以通道輸送至第一像素107的某些波長(色彩)的輻射。在一些實施例中，第二濾光片材料132沈積於第二對鄰近柵格結構112之間且上覆第二像素107以便濾波經由第二濾光片材料132以通道輸送至第二像素107的某些波長(色彩)的輻射。在一些實施例中，第一濾光片材 料130與第二濾光片材料132具有不同材料組成以使不同波長能夠被濾波。在一些實施例中，鈍化層122安置於濾光片材料130、132與第一介電層104之間，或濾光片材料130、132與基板101的上覆像素107的部分之間。
在一些實施例中，第二阻障層118提供金屬結構108'與鈍化層122之間的隔離。在一些實施例中，相對於未提供第二阻障層118的一結構，第二阻障層118提供至鈍化層122的改良黏著力。在一些實施例中，藉由提供隔離及黏著力，減輕金屬結構108'經由鈍化層122的擴散，由此減輕金屬結構108'造成對光學路徑117的干擾的可能性。
第2A圖至第2I圖為根據一些實施例的形成有一第二阻障層208的一半導體元件200的橫截面圖。在一些實施例中，該半導體元件200包含一CMOS影像感測器，諸如，一背側照射CMOS影像感測器。
參看第2A圖，根據一些實施例，提供包含一像素陣列105的一基板101。基板101具有一前側109及一背側102。像素陣列105包含形成於基板101內的複數個像素107，諸如，光電二極體、光電晶體等。在一些實施例中，像素107用以感測自背側102朝向基板101投射的輻射，諸如，入射光。經由背側102進入基板101的輻射由像素107中的一或多個偵測。在一些實施例中，像素107包含釘紮層光電二極體、光閘、重設電晶體、源極隨耦器電晶體、轉移電晶體等。像素107可相互間有變化以 具有不同接合面深度、厚度、寬度等等。即使描繪2個像素，但任何數目個像素可形成於基板101內。在一些實施例中，諸如背側隔離區域的隔離區域103安置於像素107之間，使得隔離區域103在垂直於輻射行進的方向114的一方向上與像素107偏移，輻射行進以進入基板101且由像素107偵測。在一些實施例中，隔離區域103為淺槽隔離(shallow trench isolation；STI)結構。
根據一些實施例，一互連結構113形成於基板101的前側109上。在一些實施例中，互連結構113包含複數個經圖案化介電層及傳導層，其提供半導體元件100的各種摻雜的特徵、電路系統及輸入端/輸出端之間的互連，諸如，佈線。在一些實施例中，互連結構113包含一層間介電質及多層互連結構，諸如，接點、導通體、金屬線等。為了圖示的目的，互連結構113包含第2A圖中圖示的傳導線115及導通體/接點116，其僅為例示性的，且實際定位及組態可取決於設計需求而變化。
第2B圖至第2I圖為一柵格陣列形成於基板101上的橫截面圖。參看第2B圖，根據一些實施例，一第一介電層104形成於基板101上。在一些實施例中，第一介電層104包含實質上對意欲由像素107接收的輻射的波長光學透明的材料。在一些實施例中，第一介電層104包含SiO2或低k材料。
參看第2C圖，根據一些實施例，一第一阻障層106形成於第一介電層104上。在一些實施例中，第一阻 障層106包含金屬材料。金屬材料的實例包括但不限於W、Cu、Al、Co、Ni、Ti、Ta、其合金，或其他合適金屬材料。在一些實施例中，第一阻障層106包含介電材料。介電材料的實例包括但不限於SiOx、SiNx、SiCx、TiNx、TaNx、HfOx、TaOx、AlOx或其他合適介電材料，其中x為大於或等於1的一值。在一些實施例中，第一阻障層106包含單一材料層。在一些實施例中，第一阻障層106包含多個材料層。舉例而言，第一阻障層106可包含一SiNx層、一SiOx層及另一SiNx層。
參看第2D圖，根據一些實施例，一金屬層108形成於第一阻障層106上。在一些實施例中，金屬層108包含鎢或其他合適金屬材料。參看第2E圖，根據一些實施例，第一介電層104、第一阻障層106及金屬層108經移除以界定柵格結構202。在一些實施例中，柵格結構202中的每一者包含自第一介電層104界定的一第一介電結構104'、自第一阻障層106界定的一第一阻障結構106'及自金屬層108界定的一金屬結構108'中的至少一者。在一些實施例中，每一柵格結構202安置於兩個鄰近像素之間，使得一第一柵格結構112之第一介電結構104'、第一阻障結構106'及金屬結構108'上覆基板101的在第一像素107與第二像素107之間的一部分119。在一些實施例中，在每一柵格結構202與每一像素107上之間是光學路徑117，經由該光學路徑117，輻射由鄰近柵格結構202導引至在鄰近柵格結構202之間的一像素107。在一些實 施例中，蝕刻製程包含一光微影且蝕刻製程以界定柵格結構202。
在一些實施例中，第一介電層104、第一阻障層106及金屬層108的部分藉由一蝕刻製程移除。在一些實施例中，該蝕刻製程包含在該金屬層108上形成一光阻層及圖案化該光阻層使得下伏金屬層108的一些部分由光阻層覆蓋，而金屬層108的其他部分未被覆蓋或經暴露。
在一些實施例中，在光阻層的圖案化後，金屬層108的未由該光阻層覆蓋的部分曝露於一蝕刻劑，該蝕刻劑移除或蝕刻掉金屬層108的部分，以及第一阻障層106及第一介電層104的在金屬層108的未覆蓋部分下的部分。在一些實施例中，取決於層104、106及108的材料組成及層104、106及108的蝕刻選擇率，可使用不同蝕刻化學性或不同蝕刻方法在多個階段中執行蝕刻製程以移除第一介電層104、第一阻障層106及金屬層108的部分。
在一些實施例中，柵格結構202的側壁係垂直的或處於垂直於基板101的頂表面的一平面中。在一些實施例中，柵格結構202的側壁逐漸變小(諸如，在第6圖中所圖示)。在一些實施例中，柵格結構202的不同層具有不同側壁角度，諸如，其中金屬結構108'具有與第一阻障結構106'或第一介電結構104'中的至少一者不同的側壁角度。在一些實施例中，至少一個層收縮(諸如，在第7圖中所繪示)，使得該至少一個層的中間部分的寬度小於該至少一個層的在該中間部分上方的一上部部分的寬度， 且小於該至少一個層的在該中間部分下方的一下部部分的寬度。在一些實施例中，其中各種層的側壁係垂直的，相互共平面，均勻地逐漸變小，收縮，或具有各種錐形角度(導致結構104'、106'、108'中的一或多者具有不同側壁角度)，隨執行該或該等蝕刻製程的方式而變。
在一些實施例中，在該或該等蝕刻製程後，基板101的上覆像素107的部分保持由第一介電層104的至少一部分覆蓋或隱藏。因此，在形成了柵格結構202後，像素107繼續處於第一介電層104之下。在一些實施例中，基板101的上覆像素107的部分歸因於該或該等蝕刻製程而經暴露。
參看第2F圖，根據一些實施例，一第二阻障層208形成於柵格結構202上。在一些實施例中，第二阻障層208進一步形成於第一介電層104上。在一些實施例中，第二阻障層208保形地形成於柵格結構202及第一介電層104上。在一些實施例中，第二阻障層208可按非保形方式形成。在一些實施例中，第二阻障層208接觸金屬結構108'的側壁。在一些實施例中，第二阻障層208接觸第一介電層104的側壁(諸如，第一介電結構104'的側壁)及第一介電層104的頂表面。在一些實施例中，第二阻障層208包含SiOx、SiNx、SiCx、TiNx、TaNx、HfOx、TaOx、AlOx或其他合適材料。在一些實施例中，第二阻障層208具有與第一阻障層106相同的材料組成。
在一些實施例中，第二阻障層208包含多個層， 諸如，提供用於金屬結構108'的隔離的第一TiN層，及接著提供與一後續形成的鈍化層216的改良黏著力的第二Ti層。在一些實施例中，第一TiN層具有約35埃的厚度。在一些實施例中，第二Ti層具有約100埃的厚度。在一些實施例中，第二阻障層208具有約10埃與2,000埃之間的厚度。
在於該或該等蝕刻製程後基板101的上覆像素107的部分保持由第一介電層104隱藏的一些實施例中，第一介電層104將第二阻障層208與基板101的上覆像素107的部分分開。在於該或該等蝕刻製程後基板101的上覆像素107的部分經暴露的一些實施例中，第二阻障層208可接觸基板101的上覆像素107的部分。
參看第2G圖，根據一些實施例，移除第二阻障層208的一部分。在一些實施例中，第二阻障層208的上覆第一介電層104且在柵格結構202之間的一部分藉由一蝕刻製程移除。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，第二阻障層208的部分的移除暴露第一介電層104。在基板101的上覆像素107的部分未由第一介電層104覆蓋的一些實施例中，第二阻障層208的部分的移除暴露基板101的上覆像素107的部分。在一些實施例中，該蝕刻製程利用一光阻遮罩保護第二阻障層208的上覆金屬結構108'的一部分不被蝕刻製程蝕刻。在一些實施例中，歸因於將光阻遮罩用於蝕刻製程，第二阻障層208的部分208'上覆像素107。
參看第2H圖，根據一些實施例，鈍化層216形成於柵格結構202上。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，鈍化層216形成於第一介電層104上。在基板101的上覆像素107的部分由第一介電層104覆蓋的一些實施例中，鈍化層216接觸第一介電層104的頂表面。在基板101的上覆像素107的部分未由第一介電層104覆蓋的一些實施例中，鈍化層216接觸基板101的上覆像素107的部分的背側。在一些實施例中，鈍化層216接觸第二阻障層208的側壁及頂表面。
在一些實施例中，使用保形沈積製程形成鈍化層216，以沈積具有與第二阻障層208的材料組成不同的材料組成的材料。在一些實施例中，鈍化層216具有約10埃與約2,000埃之間的厚度。在一些實施例中，鈍化層216包含實質上對意欲由像素107接收的輻射的波長光學透明的材料。
參看第2I圖，根據一些實施例，濾光片材料130、132形成於柵格結構202之間的光學路徑117內。在一些實施例中，第一濾光片材料230沈積於第一對鄰近柵格結構202之間且上覆第一像素107以便濾波經由第一濾光片材料230以通道輸送至第一像素107的某些波長(色彩)的輻射。在一些實施例中，第二濾光片材料232沈積於第二對鄰近柵格結構202之間且上覆第二像素107以便濾波經由第二濾光片材料232以通道輸送至第二像素107的某 些波長(色彩)的輻射。在一些實施例中，第一濾光片材料230與第二濾光片材料232具有不同材料組成以使不同波長能夠被濾波。在一些實施例中，鈍化層122安置於濾光片材料130、132與第一介電層104之間，或濾光片材料130、132與基板101的上覆像素107的部分之間。
在一些實施例中，第二阻障層208提供金屬結構108'與鈍化層216之間的隔離。在一些實施例中，相對於未提供第二阻障層208的一結構，第二阻障層208提供至鈍化層216的改良黏著力。在一些實施例中，藉由提供隔離及黏著力，減輕金屬結構108'經由鈍化層216的擴散，由此減輕金屬結構108'造成對光學路徑117的干擾的可能性。
第3圖為根據一些實施例的形成有一第二阻障層118的一半導體元件300的橫截面圖。半導體元件300與第1J圖中圖示的半導體元件100的不同之處在於，第二阻障層118係根據關於第2G圖描述的製程蝕刻，使得第二阻障層118安置於第三介電結構111'的頂表面與鈍化層122的底表面之間。此外，在一些實施例中，歸因於將光阻遮罩用於蝕刻製程，第二阻障層118的部分302上覆像素107。
第4圖為根據一些實施例的形成有一第二阻障層208的一半導體元件400的橫截面圖。半導體元件400與第21圖中圖示的半導體元件200的不同之處在於，第二阻障層208係根據關於第1H圖描述的製程蝕刻，使得 第二阻障層208經自金屬結構108'的頂表面及第一介電層104的頂表面移除。
第5圖為根據一些實施例的形成有一第二阻障層118的一半導體元件500的橫截面圖。半導體元件500與第1J圖中圖示的半導體元件100的不同之處在於，第二阻障層118非保形地形成於柵格結構112上，使得第二阻障層118的第一部分的寬度502與第二阻障層118的第二部分的寬度504不同。在一些實施例中，在第二阻障層118的底部或頂部附近的寬度504大於第二阻障層118的在第二阻障層118的中間部分附近的寬度502。應瞭解，雖然實例實施例將第二阻障層118圖示為在類似於半導體元件100的半導體元件500的彼形成期間非保形地形成，但第二阻障層118亦可在半導體元件200、300、400中的任一者的形成期間非保形地形成。
第6圖為形成有金屬結構108'的一半導體元件600的橫截面圖，歸因於移除金屬層108的一部分以形成金屬結構108'的蝕刻製程，該金屬結構108'具有一收縮的構型。舉例而言，在一些實施例中，在金屬結構108'的中間部分中的寬度602小於在金屬結構108'的在中間部分下方的下部部分中的寬度604，且小於在金屬結構108'的在中間部分上方的上部部分中的寬度606。在金屬結構108'具有一收縮的構型的一些實施例中，第二阻障層118可以非保形方式形成，使得鄰近金屬結構108'的中間部分的第二阻障層118的寬度大於鄰近第一阻障結構106'、 第二介電結構110'、第三介電結構111'等的第二阻障層118的寬度。在金屬結構108'具有一收縮的構型的一些實施例中，第二阻障層118可以保形方式形成，且鄰近金屬結構108'的中間部分的鈍化層122的寬度或濾光片130、132的寬度大於鄰近第一阻障結構106'、第二介電結構110'、第三介電結構111'等的鈍化層122的寬度或濾光片130、132的寬度。
第7圖為形成有柵格結構112的一半導體元件700的橫截面圖，歸因於該或該等蝕刻製程，該柵格結構112具有一逐漸變小構型。在一些實施例中，第一介電結構104'的平均寬度701大於第一阻障結構106'的平均寬度702。在一些實施例中，第一阻障結構106'的平均寬度702大於金屬結構108'的平均寬度703。在一些實施例中，金屬結構108'的平均寬度703大於第二介電結構110'的平均寬度704。在一些實施例中，第二介電結構110'的平均寬度704大於第三介電結構111'的平均寬度705。
在一些實施例中，提供一種半導體元件，其包括像素陣列、金屬結構、第一阻障層以及鈍化層。像素陣列包括第一像素及第二像素。金屬結構上覆基板的在第一像素與第二像素之間的一部分。第一阻障層鄰近金屬結構的側壁。鈍化層鄰近第一阻障層的側壁，其中第一阻障層在鈍化層與金屬結構之間。
在一些實施例中，半導體元件還包括第二阻障層，第二阻障層位於金屬結構之下。
在一些實施例中，第二阻障層與第一阻障層包括相同材料成分。
在一些實施例中，第一阻障層覆蓋金屬結構。
在一些實施例中，鈍化層上覆第一阻障層。
在一些實施例中，第一阻障層與金屬結構的側壁接觸，且鈍化層與第一阻障層的側壁接觸。
在一些實施例中，第一阻障層與金屬結構的側壁接觸，且鈍化層與金屬結構的頂表面接觸。
在一些實施例中，半導體元件還包括介電層，介電層上覆第一像素且位於金屬結構之下，鈍化層與介電層接觸。
在一些實施例中，第一阻障層與介電層的側壁接觸。
在一些實施例中，半導體元件還包括介電層，介電層位於金屬結構上方，第一阻障層鄰近介電層的側壁。
在一些實施例中，半導體元件還包括濾光片材料，濾光片材料上覆第一像素且鄰近鈍化層的側壁。
在一些實施例中，提供一種半導體元件，其包括像素陣列、第一阻障層、金屬結構以及第二阻障層。像素陣列包括第一像素及第二像素。第一阻障層上覆基板的在第一像素與第二像素之間的一部分。金屬結構上覆第一阻障層且上覆基板的在第一像素與第二像素之間的一部分。第二阻障層鄰近金屬結構的側壁且與第一阻障層的側壁接觸。
在一些實施例中，第一阻障層與第二阻障層包含相同材料成分。
在一些實施例中，半導體元件還包括鈍化層，第二阻障層在金屬結構與鈍化層之間。
在一些實施例中，半導體元件還包括第一介電層，第一介電層位於第一阻障層之下。
在一些實施例中，半導體元件還包括鈍化層，鈍化層及第二阻障層接觸第一介電層。
在一些實施例中，第一阻障層接觸第一介電層。
在一些實施例中，提供一種用於形成一半導體元件的方法。此方法包括形成金屬結構在第一介電層上及上覆基板的在第一像素與第二像素之間的一部分。此方法還包括在金屬結構及第一介電層上形成第一阻障層。此方法進一步包括移除第一阻障層的在第一介電層上的一部分以暴露第一介電層的頂表面。此方法亦包括在移除第一阻障層的部分後在第一介電層的頂表面上形成濾光片。
在一些實施例中，方法還包括在移除第一阻障層的部分後且在形成濾光片前在第一介電層的頂表面上形成鈍化層。
在一些實施例中，方法還包括移除第一阻障層的在金屬結構上的一部分，以及在移除第一阻障層的在金屬結構上的部分後在金屬結構上形成鈍化層。
前文概括了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露內容的態樣。熟習此項技術者應瞭 解，其可易於將本揭露內容用作用於設計或修改其他處理程序及結構以用於實行相同目的及/或達成本文中介紹的實施例的相同優勢的基礎。熟習此項技術者亦應認識到，此等等效構造不脫離本揭露內容的精神及範疇，且在不脫離本揭露內容的精神及範疇的情況下，其可進行各種改變、取代及更改。
本文中提供了實施例的各種操作。描述該等操作中的一些或所有的次序不應被解釋為暗示此等操作有必要與次序相關。應瞭解到具有本描述的準備的替代排序。另外，應理解，並非所有操作皆有必要存在於本文中提供之每一實施例中。又，應理解，並非所有操作皆係必要的。
應瞭解，本文中描繪的層、特徵、元件等係藉由相對於彼此的特定尺寸(諸如，結構尺寸或定向)圖示，例如，為了簡化和易於理解的目的，且在一或多個實施例中，其實際尺寸實質上與本文中圖示的尺寸不同。另外，存在用於形成本文中提到的層、特徵、元件等的多種技術，諸如，蝕刻技術、植入技術、摻雜技術、旋塗技術、濺鍍技術(諸如，磁控管或離子束濺鍍)、生長技術(諸如，熱生長)或沈積技術(諸如，CVD、PVD、PECVD或ALD)。
此外，「例示性」在本文中用來意謂充當一實例、個例、例子等，且未必為有利的。如在本申請中使用，「或」意欲意謂一包括性「或」，而非一排他性「或」。此外，如在本申請中使用的「一(a及an」及所附申請專利範圍大體被解釋為意謂「一或多個」，除非另有指定或自上下 文顯見係針對一單數形式。又，A及B中之至少一者及/或類似者大體意謂A或B或A及B兩者。此外，就使用「包括」、「具有(having、has)」、「伴有(with)」或其變型而言，此等術語意欲以類似於術語「包含」的方式而為包括性的。又，除非另有指定，否則「第一」、「第二」或類似者並不意欲暗示時間態樣、空間態樣、排序等。相反地，此等術語僅用作用於特徵、元件、項目等的識別詞、名稱等。舉例而言，第一元件及第二元件大體對應於元件A及元件B，或兩個不同或兩個相同元件或同一元件。
又，雖然本揭露內容已關於一或多個實施來展示及描述，但等效替代及修改將由其他熟習此項技術者基於本說明書及附圖的閱讀及理解而想到。本揭露內容包含所有此等修改及更改，且不僅受到以下申請專利範圍的範疇限制。詳言之，關於由以上描述的組件(例如，元件、資源等)執行的各種功能，除非另有指示，否則用以描述此等組件的術語意欲對應於執行描述的組件的指定功能的任一組件(例如，功能上等效的組件)，即使在結構上不等效於揭露的結構。此外，雖然本揭露內容的一特定特徵可已關於若干個實施中的僅一者揭露，但此特徵可與如對於任一給定或特定應用可為需要且有利的其他實施的一或多個其他特徵組合。
101:基板
103:隔離區域
104:第一介電層
104':第一介電結構
105:像素陣列
106':第一阻障結構
107:像素
108':金屬結構
109:前側
110':第二介電結構
111':第三介電結構
112:柵格結構
113:互連結構
115:傳導線
116:導通體/接點
118:第二阻障層
122:鈍化層
130:第一濾光片材料
132:第二濾光片材料
700:半導體元件
701:第一介電結構的平均寬度
702:第一阻障結構的平均寬度
703:金屬結構的平均寬度
704:第二介電結構的平均寬度
705:第三介電結構的平均寬度

Claims (10)

  1. 一種半導體元件，包含：一像素陣列，包含一第一像素及一第二像素；一金屬結構，上覆一基板的在該第一像素與該第二像素之間的一部分；一第一阻障層，鄰近該金屬結構的一側壁，其中該第一阻障層具有一金屬氮化物材料，該第一阻障層的底面低於該金屬結構的底面；一第二阻障層，位於該金屬結構之下，該第二阻障層的底面高於該第一阻障層的底面；以及一鈍化層，鄰近該第一阻障層的一側壁，其中該第一阻障層在該鈍化層與該金屬結構之間。
  2. 如請求項1所述之半導體元件，其中該第一阻障層覆蓋該金屬結構。
  3. 如請求項1所述之半導體元件，其中：該第一阻障層與該金屬結構的該側壁接觸；且該鈍化層與該第一阻障層的該側壁接觸。
  4. 如請求項1所述之半導體元件，其中：該第一阻障層與該金屬結構的該側壁接觸；且該鈍化層與該金屬結構的一頂表面接觸。
  5. 如請求項1所述之半導體元件，進一步包含：一濾光片材料，上覆該第一像素且鄰近該鈍化層的一側壁。
  6. 一種半導體元件，包含：一像素陣列，包含一第一像素及一第二像素；一第一阻障層，上覆一基板的在該第一像素與該第二像素之間的一部分；一金屬結構，上覆該第一阻障層且上覆一基板的在該第一像素與該第二像素之間的一部分；以及一第二阻障層，鄰近該金屬結構的一側壁且與該第一阻障層的一側壁接觸，該第二阻障層包括一金屬層及一金屬氮化物層。
  7. 如請求項6所述之半導體元件，其中該第一阻障層與該第二阻障層包含一相同材料成分。
  8. 如請求項6所述之半導體元件，進一步包含：一鈍化層，其中該第二阻障層在該金屬結構與該鈍化層之間。
  9. 一種形成半導體元件之方法，包含： 形成一金屬結構在一第一介電層上及上覆一基板的在一第一像素與一第二像素之間的一部分；在該金屬結構及該第一介電層上形成一第一阻障層；移除該第一阻障層的在該第一介電層上的一部分以暴露該第一介電層的一頂表面；以及在移除該第一阻障層的該部分後在該第一介電層的該頂表面上形成一濾光片。
  10. 如請求項9所述之方法，進一步包含：在移除該第一阻障層的該部分後且在形成該濾光片前在該第一介電層的該頂表面上形成一鈍化層。
TW109128104A 2019-09-17 2020-08-18 半導體元件及其形成方法 TWI745033B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/572,994 US11189653B2 (en) 2019-09-17 2019-09-17 Semiconductor device with buffer layer and method of forming
US16/572,994 2019-09-17

Publications (2)

Publication Number Publication Date
TW202114195A TW202114195A (zh) 2021-04-01
TWI745033B true TWI745033B (zh) 2021-11-01

Family

ID=74867817

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109128104A TWI745033B (zh) 2019-09-17 2020-08-18 半導體元件及其形成方法

Country Status (3)

Country Link
US (2) US11189653B2 (zh)
CN (1) CN112599546A (zh)
TW (1) TWI745033B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411540A1 (en) * 2022-06-16 2023-12-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of making

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001685A (en) * 2008-02-11 2010-01-01 Omnivision Tech Inc Self-aligned filter for an image sensor
TW201715720A (zh) * 2015-10-28 2017-05-01 台灣積體電路製造股份有限公司 互補式金屬氧化物半導體影像感測器結構及其製造方法
US20170133429A1 (en) * 2014-06-18 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
CN109285848A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 图像传感器
CN110071131A (zh) * 2019-04-26 2019-07-30 德淮半导体有限公司 半导体装置及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003428B2 (en) * 2008-03-27 2011-08-23 International Business Machines Corporation Method of forming an inverted lens in a semiconductor structure
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US9041140B2 (en) * 2012-03-15 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Grids in backside illumination image sensor chips and methods for forming the same
US9917121B2 (en) * 2016-03-24 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. BSI image sensor and method of forming same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001685A (en) * 2008-02-11 2010-01-01 Omnivision Tech Inc Self-aligned filter for an image sensor
US20170133429A1 (en) * 2014-06-18 2017-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of buried color filters in a back side illuminated image sensor using an etching-stop layer
TW201715720A (zh) * 2015-10-28 2017-05-01 台灣積體電路製造股份有限公司 互補式金屬氧化物半導體影像感測器結構及其製造方法
CN109285848A (zh) * 2017-07-21 2019-01-29 三星电子株式会社 图像传感器
CN110071131A (zh) * 2019-04-26 2019-07-30 德淮半导体有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20220085090A1 (en) 2022-03-17
US11189653B2 (en) 2021-11-30
TW202114195A (zh) 2021-04-01
US20210082985A1 (en) 2021-03-18
CN112599546A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US10763292B2 (en) Interconnect apparatus and method for a stacked semiconductor device
US9553020B2 (en) Interconnect structure for connecting dies and methods of forming the same
US11596800B2 (en) Interconnect structure and method of forming same
US9041206B2 (en) Interconnect structure and method
TWI724073B (zh) 半導體影像感測裝置及其形成方法
US9837464B2 (en) Backside structure and methods for BSI image sensors
US9978784B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
US20060183265A1 (en) Image sensor having improved sensitivity and method for making same
US7977141B2 (en) Solid-state image pickup device and method of manufacturing the same
TWI749682B (zh) 用於接合墊結構的隔離結構及其製造方法
TW201322434A (zh) 裝置及半導體影像感測元件與其形成方法
CN109585476A (zh) Cmos图像传感器及其形成方法
US11177309B2 (en) Image sensor with pad structure
TWI745033B (zh) 半導體元件及其形成方法
US11705474B2 (en) Metal reflector grounding for noise reduction in light detector
US20210351225A1 (en) Image sensor grid and method of manufacturing same
KR100263473B1 (ko) 고체촬상소자 및 그의 제조방법
KR101024739B1 (ko) 이미지 센서 및 이미지 센서의 제조 방법