TWI739772B - 處理器、用於安全指令執行管線之方法、及運算系統 - Google Patents

處理器、用於安全指令執行管線之方法、及運算系統 Download PDF

Info

Publication number
TWI739772B
TWI739772B TW105137258A TW105137258A TWI739772B TW I739772 B TWI739772 B TW I739772B TW 105137258 A TW105137258 A TW 105137258A TW 105137258 A TW105137258 A TW 105137258A TW I739772 B TWI739772 B TW I739772B
Authority
TW
Taiwan
Prior art keywords
operation code
encrypted
encryption
processor
execution
Prior art date
Application number
TW105137258A
Other languages
English (en)
Other versions
TW201725509A (zh
Inventor
艾爾穆斯塔法 烏爾德艾哈邁德瓦爾
伊姆蘭 德賽
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201725509A publication Critical patent/TW201725509A/zh
Application granted granted Critical
Publication of TWI739772B publication Critical patent/TWI739772B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30156—Special purpose encoding of instructions, e.g. Gray coding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/04—Masking or blinding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/16—Obfuscation or hiding, e.g. involving white box

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)

Abstract

一種處理器包括用以接收一加密指令序列之一前端。該處理器亦包括一解碼器，該解碼器包括用以在該加密指令序列中自一封包識別一加密命令的邏輯、用以自該封包識別一密鑰索引的邏輯、用以運用該密鑰索引來判定一加密運算碼查找表的邏輯、用以基於該密鑰索引而自該加密運算碼查找表查找一經解碼運算碼的邏輯，以及用以轉遞該經解碼運算碼以供執行的邏輯

Description

處理器、用於安全指令執行管線之方法、及運算系統
發明領域
本發明係關於處理邏輯、微處理器及關聯指令集架構之領域，關聯指令集架構在由處理器或其他處理邏輯執行時執行邏輯、數學或其他功能操作。
發明背景
多處理器系統正變得愈來愈常見。多處理器系統之應用包括自始至終進行動態域分割直至桌上型計算。為了利用多處理器系統，可將待執行之程式碼分成多個執行緒以供各種處理實體執行。每一執行緒可彼此並行地執行。此外，為了增加處理實體之效用，可使用無序執行。在使至指令之輸入可用時，無序執行可執行此等指令。因此，稍後出現於程式碼序列中之指令可在稍早出現於程式碼序列中之指令之前執行。
依據本發明之一實施例，係特地提出一種處理器，其包含：一前端，其用以接收一加密指令序列；一解碼器，其包括：一第一邏輯，其用以在該加密指令序列 中自一第一封包識別一第一加密命令；一第二邏輯，其用以自該第一封包識別一第一密鑰索引；一第三邏輯，其用以運用該第一密鑰索引來判定一第一加密運算碼查找表；一第四邏輯，其用以基於該第一密鑰索引而自該第一加密運算碼查找表查找經加密之一第一運算碼；以及一第五邏輯，其用以轉遞經加密之該第一運算碼以供解碼及執行。
100:電腦系統
102、200、500、610、615、1000、1215、1710:處理器
104:層級1(L1)內部快取記憶體
106、145、164、208、210:暫存器檔案
108、142、162、462、1822:執行單元
109、143:封裝指令集
110:處理器匯流排
112:圖形控制器/圖形卡
114:加速圖形埠(AGP)互連件
116:記憶體控制器集線器(MCH)
118:記憶體介面
120、640、732、734、1140:記憶體
122:專屬集線器介面匯流排
124:資料儲存體
125:使用者輸入介面
126:無線收發器
128:韌體集線器(快閃BIOS)
130:I/O控制器集線器(ICH)
134:網路控制器
140:資料處理系統/電腦系統
141:匯流排
144、165、1812:解碼器
146:同步動態隨機存取記憶體(SDRAM)控制
147:靜態隨機存取記憶體(SRAM)控制
148:叢發快閃記憶體介面
149:個人電腦記憶體卡國際協會(PCMCIA)/緊密快閃(CF)卡控制
150:液晶顯示器(LCD)控制
151:直接記憶體存取(DMA)控制器
152:替代性匯流排主控器介面
153:I/O匯流排
154:I/O橋接器
155:通用非同步接收器/傳輸器(UART)
156:通用串列匯流排(USB)
157:藍芽無線UART
158:I/O擴展介面
159、170:處理核心
160:資料處理系統
161:SIMD共處理器
163:指令集
166、1806:主處理器
167、506、572、574、1525、1532:快取記憶體
168:輸入/輸出系統
169:無線介面
171:共處理器匯流排
201:有序前端
202:快速排程器/uop排程器
203:無序執行引擎
204:慢速/一般浮點排程器/uop排程器
206:簡單浮點排程器/uop排程器
234:uop佇列
211:執行區塊
212、214:位址產生單元(AGU)/執行單元
216、218:快速ALU/執行單元
220:慢速ALU/執行單元
222:浮點ALU/執行單元
224:浮點移動單元/執行單元
226:指令預提取器
228:指令解碼器
230:追蹤快取記憶體
232:微碼ROM
310:封裝位元組
320:封裝字
330:封裝雙字(dword)
341:封裝半
342:封裝單
343:封裝雙
344:無正負號封裝位元組表示
345:有正負號封裝位元組表示
346:無正負號封裝字表示
347:有正負號封裝字表示
348:無正負號封裝雙字表示
349:有正負號封裝雙字表示
360:格式
361、362、383、384、387、388、371、372:欄位
363、373:MOD欄位
364、365、374、375、385、390:源運算元識別符
366、376、386:目的地運算元識別符
370、380:操作編碼(運算碼)格式
378:首碼位元組
381:條件欄位
382、389:CDP運算碼欄位
400:處理器管線
402:提取級
404:長度解碼級
406:解碼級
408:分配級
410:重新命名級
412:排程級
414:暫存器讀取/記憶體讀取級
416:執行級
418:寫回/記憶體寫入級
422:例外狀況處置級
424:認可級
430:前端單元
432、1535:分支預測單元
434:指令快取記憶體單元
436:指令轉譯後援緩衝器(TLB)
438:指令提取單元
440:解碼單元
450:執行引擎單元
452:重新命名/分配器單元
454、1824:淘汰單元
456:排程器單元
458:實體暫存器檔案單元
460:執行叢集
464:記憶體存取單元
470:記憶體單元
472:資料TLB單元
474:資料快取記憶體單元
476:層級2(L2)快取記憶體單元
490、502、502A、502N、1406、1407、1826:核心
503:快取記憶體階層
508:基於環之互連單元
510:系統代理
512:顯示引擎
514、796:介面
516:直接媒體介面(DMI)
518:PCIe橋接器
520:記憶體控制器
522:同調邏輯
552:記憶體控制單元
560:圖形模組
565:媒體引擎
570、1808:前端
580:無序引擎
582:分配模組
584:資源排程器
586:資源
588:重新排序緩衝器
590:模組
595:最後層級快取記憶體(LLC)
599:隨機存取記憶體(RAM)
600、1800:系統
620:圖形記憶體控制器集線器(GMCH)
645、1724:顯示器
650:輸入/輸出(I/O)控制器集線器(ICH)
660:外部圖形裝置
670:另一周邊裝置
695:前側匯流排(FSB)
700:多處理器系統
714、814:I/O裝置
716:第一匯流排
718:匯流排橋接器
720:第二匯流排
722:鍵盤及/或滑鼠
724:音訊I/O
727:通訊裝置
728:儲存單元
730:指令/程式碼及資料
738:高效能圖形電路
739:高效能圖形介面
750:點對點互連件
752、754:P-P介面
770:第一處理器
772、782:記憶體控制器單元(IMC)
776、778、786、788:點對點(P-P)介面/點對點介面電路
780:第二處理器
790:晶片組
794、798:點對點介面電路
800:第三系統
815:舊版I/O裝置
872、882:整合式記憶體及I/O控制邏輯(「CL」)
900:SoC裝置
902:互連單元
908:整合式圖形邏輯
910:應用程式處理器
914:整合式記憶體控制器單元
916:匯流排控制器單元
920:媒體處理器
924、1015:影像處理器
926:音訊處理器
928、1020:視訊處理器
930:靜態隨機存取記憶體(SRAM)單元
932:直接記憶體存取(DMA)單元
940:顯示單元
1005:中央處理單元(CPU)
1010、1415:圖形處理單元(GPU)
1025:USB控制器
1030:UART控制器
1035:SPI/SDIO控制器
1040:顯示裝置
1045:記憶體介面控制器
1050:MIPI控制器
1055:快閃記憶體控制器
1060:雙資料速率(DDR)控制器
1065:安全引擎
1070:I2S/I2C控制器
1100:儲存體
1110:硬體或軟體模型
1120:模擬軟體
1150:有線連接
1160:無線連接
1165:製造設施
1205:程式
1210:模仿邏輯
1302:高階語言
1304:x86編譯器
1306:x86二進位碼
1308:替代性指令集編譯器
1310:替代性指令集二進位碼
1312:指令轉換器
1314:不具有x86指令集核心之處理器
1316:具有至少一個x86指令集核心之處理器
1400:指令集架構
1408:L2快取記憶體控制
1409、1520:匯流排介面單元
1410:互連件
1411:L2快取記憶體
1420:視訊編解碼器
1425:液晶顯示器(LCD)視訊介面
1430:用戶介面模組(SIM)介面
1435:開機ROM介面
1440:同步動態隨機存取記憶體(SDRAM)控制器
1445:快閃控制器
1450:串列周邊介面(SPI)主控器單元
1460:SDRAM晶片或模組
1465:快閃記憶體
1470:藍芽模組
1475:高速3G數據機
1480:全球定位系統模組
1485:無線模組
1490:行動產業處理器介面(MIPI)
1495:高清晰度多媒體介面(HDMI)
1500:指令架構
1510:單元
1511:中斷控制及散佈單元
1512:窺探控制單元
1514:窺探篩選器
1515:計時器
1516:AC埠
1530:預提取級
1531:選項
1536:全域歷史
1537:目標位址
1538:傳回堆疊
1540:記憶體系統
1543:預提取器
1544:記憶體管理單元(MMU)
1545:轉譯後援緩衝器(TLB)
1546:載入儲存單元
1550:雙指令解碼級
1555:暫存器重新命名級
1556:暫存器集區
1557:分支
1560:發行級
1561:指令佇列
1565:執行實體
1566:ALU/乘法單元(MUL)
1567:ALU
1568:浮點單元(FPU)
1569:給定位址
1570:寫回級
1575:追蹤單元
1580:經執行指令指標
1582:淘汰指標
1600:執行管線
1700:電子裝置
1715:低電力雙資料速率(LPDDR)記憶體單元
1720:磁碟機
1722:BIOS/韌體/快閃記憶體
1725:觸控螢幕
1730:觸控板
1735:快速晶片組(EC)
1736:鍵盤
1737:風扇
1738:受信任平台模組(TPM)
1739、1746:熱感測器
1740:感測器集線器
1741:加速度計
1742:環境光感測器(ALS)
1743:羅盤
1744:迴轉儀
1745:近場通訊(NFC)單元
1750:無線區域網路(WLAN)單元
1752:藍芽單元
1754:攝影機
1755:全球定位系統(GPS)
1756:無線廣域網路(WWAN)單元
1757:SIM卡
1760:數位信號處理器
1762:音訊單元
1763:揚聲器
1764:頭戴式耳機
1765:麥克風
1802:程式碼
1804:加密程式碼
1810:提取器
1814:二進位轉譯器
1816:非依電性區域
1817:可規劃融合區域
1818:重新命名及分配單元
1820:排程器
1828:密鑰
1830:加密運算碼表
1832:編譯器
1902:開始型樣或指令
1904:加密運算碼
1906:密鑰索引
1908:臨時標誌
1910:HMAC
1912:結束型樣或指令
1914:輸入項目
2100:方法
在隨附圖式之各圖中作為實例而非限制來說明實施例：圖1A為根據本發明之實施例的例示性電腦系統之方塊圖，該電腦系統被形成有可包括用以執行指令之執行單元的處理器；圖1B說明根據本發明之實施例的資料處理系統；圖1C說明用於執行文字字串比較操作之資料處理系統之其他實施例；圖2為根據本發明之實施例的用於處理器之微架構之方塊圖，該處理器可包括用以執行指令之邏輯電路；圖3A說明根據本發明之實施例的多媒體暫存器中之各種封裝資料類型表示；圖3B說明根據本發明之實施例的可能暫存器內資料儲存格式；圖3C說明根據本發明之實施例的多媒體暫存器中之各種有正負號及無正負號封裝資料類型表示；圖3D說明操作編碼格式之實施例； 圖3E說明根據本發明之實施例的具有四十或更多位元之另一可能操作編碼格式；圖3F說明根據本發明之實施例的又一可能操作編碼格式；圖4A為根據本發明之實施例的說明有序管線及暫存器重新命名級、無序發行/執行管線之方塊圖；圖4B為根據本發明之實施例的說明待包括於處理器中之有序架構核心及暫存器重新命名邏輯、無序發行/執行邏輯之方塊圖；圖5A為根據本發明之實施例的處理器之方塊圖；圖5B為根據本發明之實施例的核心之實例實施方案之方塊圖；圖6為根據本發明之實施例的系統之方塊圖；圖7為根據本發明之實施例的第二系統之方塊圖；圖8為根據本發明之實施例的第三系統之方塊圖；圖9為根據本發明之實施例的系統單晶片之方塊圖；圖10說明根據本發明之實施例的可執行至少一個指令之含有中央處理單元及圖形處理單元之處理器；圖11為說明根據本發明之實施例的IP核心之開發之方塊圖；圖12說明根據本發明之實施例的第一類型之指令可如何由不同類型之處理器模仿；圖13說明根據本發明之實施例的對比軟體指令轉換器之使用之方塊圖，該軟體指令轉換器用以將源指令集中之 二進位指令轉換至目標指令集中之二進位指令；圖14為根據本發明之實施例的處理器之指令集架構之方塊圖；圖15為根據本發明之實施例的處理器之指令集架構之更詳細方塊圖；圖16為根據本發明之實施例的用於處理器之指令集架構之執行管線之方塊圖；圖17為根據本發明之實施例的用於利用處理器之電子裝置之方塊圖；圖18為根據本發明之實施例的具有安全指令管線之系統的方塊圖；圖19為根據本發明之實施例的用於具有安全指令管線之系統中之加密程式碼封包的更詳細說明；圖20為根據本發明之實施例的具有安全指令管線之系統的說明；以及圖21為根據本發明之實施例的用以執行安全指令管線之方法的流程圖。
較佳實施例之詳細說明
以下實施方式描述用於安全指令管線之指令及處理邏輯。在以下實施方式中，闡述諸如處理邏輯、處理器類型、微架構條件、事件、啟用機制及類似者之眾多特定細節，以便提供對本發明之實施例之更透徹的理解。然而，熟習此項技術者應瞭解，可在無此等特定細節的情況下實踐實 施例。另外，尚未詳細地展示一些熟知結構、電路及類似者以避免不必要地混淆本發明之實施例。
儘管以下實施例係參考處理器予以描述，但其他實施例適用於其他類型之積體電路及邏輯裝置。本發明之實施例之相似技術及教示可應用於可受益於較高管線輸送量及經改良效能的其他類型之電路或半導體裝置。本發明之實施例之教示適用於執行資料操縱之任一處理器或機器。然而，該等實施例並不限於執行512位元、256位元、128位元、64位元、32位元或16位元資料操作之處理器或機器，且可應用於可執行資料之操縱或管理之任一處理器及機器。此外，以下實施方式提供實例，且隨附圖式出於說明之目的而展示各種實例。然而，不應在限制性意義上解釋此等實例，此係因為該等實例僅僅意欲提供本發明之實施例之實例，而非提供本發明之實施例的所有可能實施方案之詳盡清單。
儘管以下實例在執行單元及邏輯電路之上下文中描述指令處置及散佈，但本發明之其他實施例可藉由儲存於機器可讀有形媒體上之資料或指令而實現，該資料或該等指令在由機器執行時致使機器執行與本發明之至少一個實施例一致的功能。在一個實施例中，與本發明之實施例相關聯的功能係以機器可執行指令予以體現。該等指令可用以致使可運用該等指令而規劃之一般用途或特殊用途處理器執行本發明之步驟。本發明之實施例可被提供為電腦程式產品或軟體，其可包括機器或電腦可讀媒體， 該媒體具有儲存於其上之指令，該等指令可用以規劃電腦(或其他電子裝置)以執行根據本發明之實施例的一或多個操作。此外，本發明之實施例的步驟可由含有用於執行該等步驟之固定功能邏輯的特定硬體組件執行，或由經規劃電腦組件與固定功能硬體組件之任何組合執行。
規劃邏輯以執行本發明之實施例的指令可儲存於系統中之記憶體內，諸如DRAM、快取記憶體、快閃記憶體或其他儲存體。此外，該等指令可經由網路或藉由其他電腦可讀媒體而散佈。因此，機器可讀媒體可包括用於以可由機器(例如，電腦)讀取之形式儲存或傳輸資訊的任何機構，但不限於軟碟、光碟、緊密光碟唯讀記憶體(CD-ROM)及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、可抹除可規劃唯讀記憶體(EPROM)、電可抹除可規劃唯讀記憶體(EEPROM)、磁卡或光卡、快閃記憶體，或用於在網際網路上經由電、光學、聲學或其他形式之傳播信號(例如，載波、紅外線信號、數位信號等等)來傳輸資訊的有形機器可讀儲存體。因此，電腦可讀媒體可包括適合於以可由機器(例如，電腦)讀取之形式儲存或傳輸電子指令或資訊的任何類型之有形機器可讀媒體。
一設計可經歷各種階段：自建立至模擬至製造。表示設計之資料可以數種方式表示設計。首先，可使用硬體描述語言或另一功能描述語言來表示硬體，此在模擬中可為有用的。另外，可在設計程序之一些階段產生具有邏輯及/或電晶體閘極之電路層級模型。此外，在某一階 段，設計可達到表示各種裝置在硬體模型中之實體置放的資料層級。在使用一些半導體製造技術之狀況下，表示硬體模型之資料可為指定各種特徵在用於用以生產積體電路之遮罩之不同遮罩層上之存在或不存在的資料。在設計之任何表示中，可以機器可讀媒體之任一形式儲存資料。記憶體或磁性或光學儲存體(諸如光碟)可為用以儲存資訊之機器可讀媒體，該資訊係經由經調變或以其他方式產生以傳輸此資訊之光波或電波而傳輸。當傳輸指示或攜載程式碼或設計之電載波時，在執行電信號之複製、緩衝或重新傳輸的程度上，可產生新複本。因此，通訊提供者或網路提供者可至少臨時地在有形機器可讀媒體上儲存體現本發明之實施例之技術的物品，諸如被編碼成載波之資訊。
在現代處理器中，數個不同執行單元可用以處理及執行多種程式碼及指令。一些指令之完成可較快，而其他指令之完成可花費數個時脈循環。指令之輸送量愈快，則處理器之總體效能愈好。因此，將有利的是使一樣多的指令儘可能快地執行。然而，可存在具有較大複雜性且在執行時間及處理器資源方面需要更多之某些指令，諸如浮點指令、載入/儲存操作、資料移動等等。
由於隨著較多電腦系統用於網際網路、文字及多媒體應用程式中，已隨著時間推移而引入額外處理器支援。在一個實施例中，一指令集可與一或多個電腦架構相關聯，該一或多個電腦架構包括資料類型、指令、暫存器架構、定址模式、記憶體架構、中斷及例外狀況處置， 以及外部輸入及輸出(I/O)。
(ISA)可由可包括用以實施一或多個指令集之處理器邏輯及電路的一或多個微架構實施。因此，具有不同微架構之處理器可共用共同指令集之至少一部分。舉例而言，Intel® Pentium 4處理器、Intel® CoreTM處理器及來自Sunnyvale CA之Advanced Micro Devices公司之處理器實施x86指令集之幾乎相同的版本(其中已運用較新版本而添加一些延伸)，但具有不同的內部設計。相似地，由其他處理器開發公司(諸如ARM Holdings有限公司、MIPS，或其使用人或採用者)設計之處理器可共用共同指令集之至少一部分，但可包括不同的處理器設計。舉例而言，可在使用新技術或熟知技術之不同微架構中以不同方式實施ISA之相同暫存器架構，包括專用實體暫存器、使用暫存器重新命名機制(例如，使用暫存器別名表格(RAT)之一或多個動態分配實體暫存器、重新排序緩衝器(ROB)及淘汰暫存器檔案。在一個實施例中，暫存器可包括一或多個暫存器、暫存器架構、暫存器檔案，或可為或可不為軟體規劃師可定址之其他暫存器集。
指令可包括一或多個指令格式。在一個實施例中，指令格式可指示用以尤其指定待執行之運算及彼運算將被執行之運算元的各種欄位(位元之數目、位元之位置等等)。在一另外實施例中，一些指令格式可進一步由指令範本(或子格式)界定。舉例而言，給定指令格式之指令範本可被界定為具有指令格式之欄位的不同子集，及/或被界 定為具有經不同解譯之給定欄位。在一個實施例中，指令可使用指令格式(且在被界定的情況下，以彼指令格式之指令範本中之給定者)予以表達，且指定或指示運算及運算元，該運算將對該等運算元進行運算。
科學、金融、自動向量化一般用途、RMS(辨識、採擷及合成)以及視覺及多媒體應用程式(例如，2D/3D圖形、影像處理、視訊壓縮/解壓縮、語音辨識演算法及音訊操縱)可需要對大量資料項目執行相同操作。在一個實施例中，單指令多資料(SIMD)指代致使處理器對多個資料元素執行操作的一類型之指令。SIMD技術可用於可邏輯上將暫存器中之位元劃分成數個固定大小或可變大小之資料元素的處理器中，該等資料元素中之每一者表示一單獨值。舉例而言，在一個實施例中，64位元暫存器中之位元可被組織為含有四個單獨16位元資料元素之源運算元，該等資料元素中之每一者表示一單獨16位元值。此類型之資料可被稱作「封裝」資料類型或「向量」資料類型，且此資料類型之運算元可被稱作封裝資料運算元或向量運算元。在一個實施例中，封裝資料項目或向量可為儲存於單一暫存器內之一連串封裝資料元素，且封裝資料運算元或向量運算元可為SIMD指令(或「封裝資料指令」或「向量指令」)之源或目的地運算元。在一個實施例中，SIMD指令指定待對兩個源向量運算元執行以產生具有相同或不同大小、具有相同或不同數目個資料元素且呈相同或不同資料元素次序之目的地向量運算元(亦被稱作結果向量運算 元)的單一向量運算。
諸如由以下處理器使用之技術的SIMD技術已實現應用效能之顯著改良：Intel® CoreTM處理器，其具有包括x86、MMXTM、串流SIMD延伸(SSE)、SSE2、SSE3、SSE4.1及SSE4.2指令之指令集；ARM處理器，諸如ARM Cortex®處理器家族，其具有包括向量浮點(VFP)及/或NEON指令之指令集；及MIPS處理器，諸如由中國科學院計算技術研究所開發之Loongson處理器家族(CoreTM及MMXTM為Santa Clara,Calif.之Intel Corporation的註冊商標或商標)。
在一個實施例中，目的地及源暫存器/資料可為表示對應資料或操作之源及目的地之一般術語。在一些實施例中，其可由暫存器、記憶體或具有與所描繪之名稱或功能不同之名稱或功能的其他儲存區域實施。舉例而言，在一個實施例中，「DEST1」可為臨時儲存暫存器或其他儲存區域，而「SRC1」及「SRC2」可為第一及第二源儲存暫存器或其他儲存區域等等。在其他實施例中，SRC及DEST儲存區域中之兩者或多於兩者可對應於同一儲存區域(例如，SIMD暫存器)內之不同資料儲存元件。在一個實施例中，源暫存器中之一者亦可藉由(例如)將對第一及第二源資料執行之運算之結果寫回至充當目的地暫存器之兩個源暫存器中之一者來充當目的地暫存器。
圖1A為根據本發明之實施例的例示性電腦系統之方塊圖，該電腦系統被形成有可包括用以執行指令 之執行單元的處理器。根據本發明，諸如在本文中所描述之實施例中，系統100可包括諸如用以使用執行單元之處理器102的組件，該等執行單元包括用以執行用於程序資料之演算法的邏輯。系統100可表示基於可購自Santa Clara,California之Intel Corporation的PENTIUM® III、PENTIUM® 4、Xeontm、Itanium®、XScaletm及/或StrongARMtm微處理器之處理系統，但亦可使用其他系統(包括具有其他微處理器、工程設計工作站、機上盒及類似者之PC)。在一個實施例中，樣本系統100可執行可購自Redmond,Washington之Microsoft Corporation的WINDOWSTM作業系統之版本，但亦可使用其他作業系統(例如，UNIX及Linux)、嵌入式軟體及/或圖形使用者介面。因此，本發明之實施例並不限於硬體電路系統與軟體之任何特定組合。
實施例並不限於電腦系統。本發明之實施例可用於諸如手持型裝置及嵌入式應用之其他裝置中。手持型裝置之一些實例包括蜂巢式電話、網際網路協定裝置、數位攝影機、個人數位助理(PDA)及手持型PC。嵌入式應用可包括微控制器、數位信號處理器(DSP)、系統單晶片、網路電腦(NetPC)、機上盒、網路集線器、廣域網路(WAN)交換器，或可執行根據至少一個實施例之一或多個指令之任何其他系統。
電腦系統100可包括處理器102，處理器102可包括一或多個執行單元108以執行演算法以執行根據本 發明之一個實施例的至少一個指令。可在單一處理器桌上型電腦或伺服器系統之上下文中描述一個實施例，但其他實施例可包括於多處理器系統中。系統100可為「集線器」系統架構之實例。系統100可包括用於處理資料信號之處理器102。處理器102可包括複雜指令集電腦(CISC)微處理器、精簡指令集計算(RISC)微處理器、超長指令字(VLIW)微處理器、實施指令集之組合的處理器，或任何其他處理器裝置，諸如數位信號處理器。在一個實施例中，處理器102可耦接至可在處理器102與系統100中之其他組件之間傳輸資料信號的處理器匯流排110。系統100之元件可執行熟習此項技術者所熟知之習知功能。
在一個實施例中，處理器102可包括層級1(L1)內部快取記憶體104。取決於架構，處理器102可具有單一內部快取記憶體或多個層級之內部快取記憶體。在另一實施例中，快取記憶體可駐留於處理器102外部。取決於特定實施方案及需要，其他實施例亦可包括內部快取記憶體與外部快取記憶體之組合。暫存器檔案106可將不同類型之資料儲存於包括整數暫存器、浮點暫存器、狀態暫存器及指令指標暫存器之各種暫存器中。
執行單元108(包括用以執行整數及浮點運算的邏輯)亦駐留於處理器102中。處理器102亦可包括儲存用於某些巨集指令之微碼的微碼(ucode)ROM。在一個實施例中，執行單元108可包括用以處置封裝指令集109的邏輯。藉由在一般用途處理器102之指令集中包括封裝 指令集109，連同用以執行指令之關聯電路系統，可使用一般用途處理器102中之封裝資料來執行由許多多媒體應用程式使用之操作。因此，可藉由使用處理器之資料匯流排的全寬以用於對封裝資料執行操作來更高效地加速及執行許多多媒體應用程式。此可消除對橫越處理器之資料匯流排傳送較小資料單元以每次對一個資料元素執行一或多個操作的需要。
亦可在微控制器、嵌入式處理器、圖形裝置、DSP及其他類型之邏輯電路中使用執行單元108之實施例。系統100可包括記憶體120。記憶體120可被實施為動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、快閃記憶體裝置或其他記憶體裝置。記憶體120可儲存由可由處理器102執行之資料信號表示的指令及/或資料。
系統邏輯晶片116可耦接至處理器匯流排110及記憶體120。系統邏輯晶片116可包括記憶體控制器集線器(MCH)。處理器102可經由處理器匯流排110而與MCH 116通訊。MCH 116可提供至記憶體120之高頻寬記憶體路徑118以用於指令及資料儲存及用於圖形命令、資料及紋理之儲存。MCH 116可在處理器102、記憶體120與系統100中之其他組件之間引導資料信號，且在處理器匯流排110、記憶體120與系統I/O 122之間橋接資料信號。在一些實施例中，系統邏輯晶片116可提供用於耦接至圖形控制器112之圖形埠。MCH 116可透過記憶體介面 118而耦接至記憶體120。圖形卡112可透過加速圖形埠(AGP)互連件114而耦接至MCH 116。
系統100可使用專屬集線器介面匯流排122以將MCH 116耦接至I/O控制器集線器(ICH)130。在一個實施例中，ICH 130可經由本機I/O總線而提供至一些I/O裝置之直接連接。本機I/O匯流排可包括用於將周邊設備連接至記憶體120、晶片組及處理器102之高速I/O匯流排。實例可包括音訊控制器、韌體集線器(快閃BIOS)128、無線收發器126、資料儲存體124、含有使用者輸入及鍵盤介面之舊版I/O控制器、諸如通用串列匯流排(USB)之串列擴展埠，及網路控制器134。資料儲存裝置124可包含硬碟機、軟碟機、CD-ROM裝置、快閃記憶體裝置，或其他大容量儲存裝置。
對於系統之另一實施例，根據一個實施例之指令可與系統單晶片一起使用。系統單晶片之一個實施例包含處理器及記憶體。用於一個此類系統之記憶體可包括快閃記憶體。快閃記憶體可與處理器及其他系統組件位於同一晶粒上。另外，諸如記憶體控制器或圖形控制器之其他邏輯區塊亦可位於系統單晶片上。
圖1B說明實施本發明之實施例之原理的資料處理系統140。熟習此項技術者應容易瞭解，在不脫離本發明之實施例之範疇的情況下，本文中所描述之實施例可與替代性處理系統一起操作。
根據一個實施例，電腦系統140包含用於執 行根據一個實施例之至少一個指令之處理核心159。在一個實施例中，處理核心159表示任一類型之架構的處理單元，該架構包括但不限於CISC、RISC或VLIW類型架構。處理核心159亦可適合於以一或多種程序技術之製造，且藉由足夠詳細地在機器可讀媒體上予以表示而可適合於促進該製造。
處理核心159包含執行單元142、一組暫存器檔案145，及解碼器144。處理核心159亦包括對於理解本發明之實施例可為不必要的額外電路系統(未圖示)。執行單元142可執行由處理核心159接收之指令。除了執行典型處理器指令以外，執行單元142亦可執行封裝指令集143中之指令以用於對封裝資料格式執行操作。封裝指令集143可包括用於執行本發明之實施例之指令以及其他封裝指令。執行單元142可由內部匯流排耦接至暫存器檔案145。暫存器檔案145可表示處理核心159上的用於儲存資訊(包括資料)之儲存區域。如先前所提到，應理解，儲存區域可儲存可能並非關鍵之封裝資料。執行單元142可耦接至解碼器144。解碼器144可將由處理核心159接收之指令解碼成控制信號及/或微碼入口點。回應於此等控制信號及/或微碼入口點，執行單元142執行適當操作。在一個實施例中，解碼器可解譯指令之運算碼，其將指示應對指令內所指示之對應資料執行何操作。
處理核心159可與匯流排141耦接以用於與各種其他系統裝置通訊，該等其他系統裝置可包括但不限 於(例如)同步動態隨機存取記憶體(SDRAM)控制146、靜態隨機存取記憶體(SRAM)控制147、叢發快閃記憶體介面148、個人電腦記憶體卡國際協會(PCMCIA)/緊密快閃(CF)卡控制149、液晶顯示器(LCD)控制150、直接記憶體存取(DMA)控制器151，及替代性匯流排主控器介面152。在一個實施例中，資料處理系統140亦可包含I/O橋接器154以用於經由I/O匯流排153而與各種I/O裝置通訊。此等I/O裝置可包括但不限於(例如)通用非同步接收器/傳輸器(UART)155、通用串列匯流排(USB)156、藍芽無線UART 157，及I/O擴展介面158。
資料處理系統140之一個實施例提供行動、網路及/或無線通訊，及可執行包括文字字串比較操作之SIMD操作之處理核心159。處理核心159可運用以下各者予以規劃：各種音訊、視訊、成像及通訊演算法，包括離散變換，諸如沃爾什-哈達瑪(Walsh-Hadamard)變換、快速傅立葉變換(FFT)、離散餘弦變換(DCT)及其各別反變換；壓縮/解壓縮技術，諸如色彩空間變換、視訊編碼運動估計或視訊解碼運動補償；及調變/解調變(數據機)功能，諸如脈碼調變(PCM)。
圖1C說明執行SIMD文字字串比較操作之資料處理系統之其他實施例。在一個實施例中，資料處理系統160可包括主處理器166、SIMD共處理器161、快取記憶體167，及輸入/輸出系統168。輸入/輸出系統168可視情況耦接至無線介面169。SIMD共處理器161可執行包括 根據一個實施例之指令之操作。在一個實施例中，處理核心170可適合於以一或多種程序技術之製造，且藉由足夠詳細地在機器可讀媒體上予以表示而可適合於促進包括處理核心170之資料處理系統160之全部或部分的製造。
在一個實施例中，SIMD共處理器161包含執行單元162，及一組暫存器檔案164。主處理器166之一個實施例包含解碼器165以辨識包括用於由執行單元162執行之根據一個實施例之指令的指令集163之指令。在其他實施例中，SIMD共處理器161亦包含解碼器165之至少部分以解碼指令集163之指令。處理核心170亦可包括對於理解本發明之實施例可為不必要的額外電路系統(未圖示)。
在操作中，主處理器166執行控制一般類型之資料處理操作(包括與快取記憶體167及輸入/輸出系統168之互動)的資料處理指令串流。嵌入於資料處理指令串流內的可為SIMD共處理器指令。主處理器166之解碼器165將此等SIMD共處理器指令辨識為屬於應由附接式SIMD共處理器161執行之類型。因此，主處理器166在共處理器匯流排166上發行此等SIMD共處理器指令(或表示SIMD共處理器指令之控制信號)。自共處理器匯流排166，此等指令可由任何附接式SIMD共處理器接收。在此狀況下，SIMD共處理器161可接受及執行意欲用於SIMD共處理器161的任何經接收SIMD共處理器指令。
可經由無線介面169接收資料以供SIMD共處理器指令處理。對於一個實例，可以數位信號之形式接 收語音通訊，該數位信號可由SIMD共處理器指令處理以再生表示語音通訊之數位音訊樣本。對於另一實例，可以數位位元串流之形式接收經壓縮音訊及/或視訊，該數位位元串流可由SIMD共處理器指令處理以再生數位音訊樣本及/或運動視訊圖框。在處理核心170之一個實施例中，主處理器166及SIMD共處理器161可整合至單一處理核心170中，單一處理核心170包含執行單元162、一組暫存器檔案164，及用以辨識包括根據一個實施例之指令的指令集163之指令的解碼器165。
圖2為根據本發明之實施例的用於處理器200之微架構之方塊圖，處理器200可包括用以執行指令之邏輯電路。在一些實施例中，可實施根據一個實施例之指令以對具有位元組、字、雙字、四倍字等等之大小以及諸如單精確度及雙精確度整數及浮點資料類型之資料類型的資料元素進行操作。在一個實施例中，有序前端201可實施處理器200之部分，其可提取待執行之指令且準備使該等指令稍後在處理器管線中使用。前端201可包括若干單元。在一個實施例中，指令預提取器226自記憶體提取指令且將該等指令饋送至又解碼或解譯該等指令之指令解碼器228。舉例而言，在一個實施例中，解碼器將經接收指令解碼成機器可執行之一或多個操作，其被稱為「微指令」或「微操作(micro-operation)」(亦被稱為微op或uop)。在其他實施例中，解碼器將指令剖析成可由微架構使用以執行根據一個實施例之操作的運算碼以及對應資料及控制 欄位。在一個實施例中，追蹤快取記憶體230可將經解碼uop組譯成uop佇列234中之程式有序序列或追蹤以供執行。當追蹤快取記憶體230遇到複雜指令時，微碼ROM 232提供完成操作所需要之uop。
一些指令可被轉換成單一微op，而其他指令需要若干微op來完成全部操作。在一個實施例中，若完成一指令需要多於四個微op，則解碼器228可存取微碼ROM 232以執行該指令。在一個實施例中，可將指令解碼成少量微op以供在指令解碼器228處處理。在另一實施例中，若需要數個微op來實現操作，則指令可儲存於微碼ROM 232內。追蹤快取記憶體230指代入口點可規劃邏輯陣列(PLA)以判定用於自微碼ROM 232讀取微碼序列以完成根據一個實施例之一或多個指令的正確微指令指標。在微碼ROM 232完成針對一指令之定序微op之後，機器之前端201可繼續自追蹤快取記憶體230提取微op。
無序執行引擎203可準備指令以供執行。無序執行邏輯具有數個緩衝器以隨著指令通過管線且經排程以供執行而使指令之流動平穩且將指令之流動重新排序以使效能最佳化。分配器邏輯分配每一uop所需要以便執行之機器緩衝器及資源。暫存器重新命名邏輯將邏輯暫存器重新命名至暫存器檔案中之輸入項目上。分配器亦在指令排程器之前方分配用於兩個uop佇列中之一者中的每一uop之輸入項目，一個用於記憶體操作且一個用於非記憶體操作：記憶體排程器、快速排程器202、慢速/一般浮點 排程器204，及簡單浮點排程器206。uop排程器202、204、206基於其相依輸入暫存器運算元源之就緒及uop完成其操作所需要之執行資源之可用性來判定uop何時就緒以執行。一個實施例之快速排程器202可按每半個主時脈循環而排程，而其他排程器可在每主處理器時脈循環僅排程一次。該等排程器對分派埠仲裁以排程uop以供執行。
暫存器檔案208、210可配置於排程器202、204、206與執行區塊211中之執行單元212、214、216、218、220、222、224之間。暫存器檔案208、210中之每一者分別執行整數及浮點運算。每一暫存器檔案208、210可包括旁路網路，其可繞過尚未寫入至暫存器檔案中的剛剛完成之結果或將該等結果轉遞至新相依uop。整數暫存器檔案208及浮點暫存器檔案210可與其他者傳達資料。在一個實施例中，可將整數暫存器檔案208分裂成兩個單獨暫存器檔案，一個暫存器檔案用於資料之低階三十二位元且第二暫存器檔案用於資料之高階三十二位元。浮點暫存器檔案210可包括128位元寬之輸入項目，此係因為浮點指令通常具有寬度為64位元至128位元之運算元。
執行區塊211可含有執行單元212、214、216、218、220、222、224。執行單元212、214、216、218、220、222、224可執行指令。執行區塊211可包括儲存微指令需要執行之整數及浮點資料運算元值的暫存器檔案208、210。在一個實施例中，處理器200可包含數個執行單元：位址產生單元(AGU)212、AGU 214、快速ALU 216、快速ALU 218、慢速ALU 220、浮點ALU 222、浮點移動單元224。在另一實施例中，浮點執行區塊222、224可執行浮點、MMX、SIMD及SSE或其他操作。在又一實施例中，浮點ALU 222可包括64位元乘64位元之浮點除法器以執行除法、平方根及餘數微op。在各種實施例中，可運用浮點硬體來處置涉及浮點值之指令。在一個實施例中，可將ALU運算傳遞至高速ALU執行單元216、218。高速ALU 216、218可運用一半之時脈循環之有效潛時來執行快速運算。在一個實施例中，最複雜的整數運算轉至慢速ALU 220，此係因為慢速ALU 220可包括用於長潛時類型之運算的整數執行硬體，諸如乘法器、移位、旗標邏輯及分支處理。記憶體載入/儲存操作可由AGU 212、214執行。在一個實施例中，整數ALU 216、218、220可對64位元資料運算元執行整數運算。在其他實施例中，可實施ALU 216、218、220以支援多種資料位元大小，包括十六、三十二、128、256等等。相似地，可實施浮點單元222、224以支援具有各種寬度之位元的一系列運算元。在一個實施例中，浮點單元222、224可結合SIMD及多媒體指令而對128位元寬之封裝資料運算元進行運算。
在一個實施例中，uop排程器202、204、206在親代載入已完成執行之前分派相依操作。因為可在處理器200中推測性地排程及執行uop時，所以處理器200亦可包括用以處置記憶體遺漏的邏輯。若資料載入在資料快取記憶體中遺漏，則管線中可存在使排程器具有臨時不正確 資料的運作中之相依操作。重新執行機構追蹤及再執行使用不正確資料之指令。可僅需要重新執行相依操作且可允許獨立操作完成。處理器之一個實施例的排程器及重新執行機構亦可經設計以捕捉指令序列以用於文字字串比較操作。
術語「暫存器」可指代可用作用以識別運算元之指令之部分的機載處理器儲存位置。換言之，暫存器可為可自處理器外部(根據規劃師之觀點)使用的暫存器。然而，在一些實施例中，暫存器可不限於特定類型之電路。實情為，暫存器可儲存資料，提供資料，且執行本文中所描述之功能。本文中所描述之暫存器可由使用任何數目個不同技術之處理器內之電路系統(諸如專用實體暫存器、使用暫存器重新命名之動態分配實體暫存器、專用與動態分配實體暫存器之組合等等)實施。在一個實施例中，整數暫存器儲存32位元整數資料。一個實施例之暫存器檔案亦含有用於封裝資料之八個多媒體SIMD暫存器。對於以下論述，可將暫存器理解為經設計以保持封裝資料之資料暫存器，諸如運用來自Santa Clara,California之Intel Corporation之MMX技術而啟用的微處理器中之64位元寬MMXTM暫存器(在一些情況下亦被稱作「mm」暫存器)。以整數及浮點形式兩者可用之此等MMX暫存器可運用伴隨SIMD及SSE指令之封裝資料元素而操作。相似地，與SSE2、SSE3、SSE4或更高(一般被稱作「SSEx」)技術相關之128位元寬XMM暫存器可保持此等封裝資料 運算元。在一個實施例中，在儲存封裝資料及整數資料時，暫存器並不需要區分兩個資料類型。在一個實施例中，整數及浮點資料可含於同一暫存器檔案或不同暫存器檔案中。此外，在一個實施例中，浮點及整數資料可儲存於不同暫存器或相同暫存器中。
在以下諸圖之實例中，描述數個資料運算元。圖3A說明根據本發明之實施例的多媒體暫存器中之各種封裝資料類型表示。圖3A說明用於128位元寬運算元之封裝位元組310、封裝字320及封裝雙字(dword)330之資料類型。此實例之封裝位元組格式310可為128個位元長且含有十六個封裝位元組資料元素。舉例而言，可將位元組界定為八個資料位元。用於每一位元組資料元素之資訊可儲存於用於位元組0之位元7至位元0、用於位元組1之位元15至位元8、用於位元組2之位元23至位元16及最後用於位元組15之位元120至位元127中。因此，所有可用位元可用於暫存器中。此儲存配置增加處理器之儲存效率。同樣，在存取十六個資料元素的情況下，現在可並行地對十六個資料元素執行一個操作。
一般而言通常，資料元素可包括與具有相同長度之其他資料元素一起儲存於單一暫存器或記憶體位置中的個別資料片段。在與SSEx技術相關之封裝資料序列中，儲存於XMM暫存器中之資料元素的數目可為128個位元除以個別資料元素之位元長度。相似地，在與MMX及SSE技術相關之封裝資料序列中，儲存於MMX暫存器中之 資料元素的數目可為64位元除以個別資料元素之位元長度。儘管圖3A所說明之資料類型可為128個位元長，但本發明之實施例亦可運用64位元寬或其他大小之運算元而操作。此實例之封裝字格式320可為128個位元長且含有八個封裝字資料元素。每一封裝字含有十六個資訊位元。圖3A之封裝雙字格式330可為128位元個長且含有四個封裝雙字資料元素。每一封裝雙字資料元素含有三十二個資訊位元。封裝四倍字可為128個位元長且含有兩個封裝四倍字資料元素。
圖3B說明根據本發明之實施例的可能暫存器內資料儲存格式。每一封裝資料可包括多於一個獨立資料元素。說明三個封裝資料格式：封裝半341、封裝單342及封裝雙343。封裝半341、封裝單342及封裝雙343之一個實施例含有定點資料元素。對於另一實施例，封裝半341、封裝單342及封裝雙343中之一或多者可含有浮點資料元素。封裝半341之一個實施例可為128個位元長，含有八個16位元資料元素。封裝單342之一個實施例可為128個位元長且含有四個32位元資料元素。封裝雙343之一個實施例可為128個位元長且含有兩個64位元資料元素。應瞭解，此等封裝資料格式可進一步延伸至其他暫存器長度，例如，延伸至96位元、160位元、192位元、224位元、256位元或更多。
圖3C說明根據本發明之實施例的多媒體暫存器中之各種有正負號及無正負號封裝資料類型表示。無 正負號封裝位元組表示344說明無正負號封裝位元組在SIMD暫存器中之儲存。用於每一位元組資料元素之資訊可儲存於用於位元組0之位元7至位元0、用於位元組1之位元15至位元8、用於位元組2之位元23至位元16及最後用於位元組15之位元120至位元127中。因此，所有可用位元可用於暫存器中。此儲存配置可增加處理器之儲存效率。同樣，在存取十六個資料元素的情況下，現在可以並行方式對十六個資料元素執行一個操作。有正負號封裝位元組表示345說明有正負號封裝位元組之儲存。應注意，每一位元組資料元素之第八個位元可為正負號指示符。無正負號封裝字表示346說明字七至字零可如何儲存於SIMD暫存器中。有正負號封裝字表示347可相似於無正負號封裝字暫存器內表示346。應注意，每一字資料元素之第十六個位元可為正負號指示符。無正負號封裝雙字表示348展示如何儲存雙字資料元素。有正負號封裝雙字表示349可相似於無正負號封裝雙字暫存器內表示348。應注意，必要的正負號位元可為每一雙字資料元素之第三十二位元。
圖3D說明操作編碼(運算碼)之實施例。此外，格式360可包括暫存器/記憶體運算元定址模式，其與「IA-32 Intel Architecture Software Developer's Manual Volume 2：Instruction Set Reference」中所描述的一類型之運算碼格式對應，其可在全球資訊網(www)上在intel.com/design/litcentr自Intel Corporation(Santa Clara,CA)獲得。在一個實施例中，指令可由欄位361及 362中之一或多者編碼。可每指令識別高達兩個運算元位置，包括高達兩個源運算元識別符364及365。在一個實施例中，目的地運算元識別符366可與源運算元識別符364相同，而在其他實施例中，其可不同。在另一實施例中，目的地運算元識別符366可與源運算元識別符365相同，而在其他實施例中，其可不同。在一個實施例中，由源運算元識別符364及365識別的源運算元中之一者可被文字字串比較操作之結果覆寫，而在其他實施例中，識別符364對應於源暫存器元素且識別符365對應於目的地暫存器元素。在一個實施例中，運算元識別符364及365可識別32位元或64位元之源運算元及目的地運算元。
圖3E說明根據本發明之實施例的具有四十或更多位元之另一可能操作編碼(運算碼)格式370。運算碼格式370與運算碼格式360對應且包含可選首碼位元組378。根據一個實施例之指令可由欄位378、371及372中之一或多者編碼。每指令高達兩個運算元位置可由源運算元識別符374及375且由首碼位元組378識別。在一個實施例中，首碼位元組378可用以識別32位元或64位元源運算元及目的地運算元。在一個實施例中，目的地運算元識別符376可與源運算元識別符374相同，而在其他實施例中，其可不同。對於另一實施例，目的地運算元識別符376可與源運算元識別符375相同，而在其他實施例中，其可不同。在一個實施例中，指令對由運算元識別符374及375識別之運算元中之一或多者操作，且由運算元識別符374 及375識別之一或多個運算元可被指令結果覆寫，而在其他實施例中，由識別符374及375識別之運算元可被寫入至另一暫存器中之另一資料元素。運算碼格式360及370允許由MOD欄位363及373及由可選比例-索引-基址及位移位元組部分地指定之暫存器至暫存器定址、記憶體至暫存器定址、按記憶體之暫存器定址、逐暫存器定址、即刻暫存器定址、暫存器至記憶體定址。
圖3F說明根據本發明之實施例的又一可能操作編碼(運算碼)格式。64位元單指令多資料(SIMD)算術運算可透過共處理器資料處理(CDP)指令而執行。操作編碼(運算碼)格式380描繪具有CDP運算碼欄位382及389之一個此類CDP指令。對於另一實施例，CDP指令之類型，操作可由欄位383、384、387及388中之一或多者編碼。可每指令識別高達三個運算元位置，包括高達兩個源運算元識別符385及390以及一個目的地運算元識別符386。共處理器之一個實施例可對八、十六、三十二及64位元值操作。在一個實施例中，可對整數資料元素執行指令。在一些實施例中，可使用條件欄位381有條件地執行指令。對於一些實施例，源資料大小可由欄位383編碼。在一些實施例中，可對SIMD欄位進行零(Z)、負數(N)、進位(C)及溢位(V)偵測。對於一些指令，飽和之類型可由欄位384編碼。
圖4A為根據本發明之實施例的說明有序管線及暫存器重新命名級、無序發行/執行管線之方塊圖。圖 4B為根據本發明之實施例的說明待包括於處理器中之有序架構核心及暫存器重新命名邏輯、無序發行/執行邏輯之方塊圖。圖4A中之實線方框說明有序管線，而虛線方框說明暫存器重新命名、無序發行/執行管線。相似地，圖4B中之實線方框說明有序架構邏輯，而虛線方框說明暫存器重新命名邏輯及無序發行/執行邏輯。
在圖4A中，處理器管線400可包括提取級402、長度解碼級404、解碼級406、分配級408、重新命名級410、排程(亦被稱為分派或發行)級412、暫存器讀取/記憶體讀取級414、執行級416、寫回/記憶體寫入級418、例外狀況處置級422，及認可級424。
在圖4B中，箭頭表示兩個或更多單元之間的耦接，且箭頭之方向指示彼等單元之間的資料流動方向。圖4B展示處理器核心490，其包括耦接至執行引擎單元450之前端單元430，且該兩者可耦接至記憶體單元470。
核心490可為精簡指令集計算(RISC)核心、複雜指令集計算(CISC)核心、超長指令字(VLIW)核心，或混合式或替代性核心類型。在一個實施例中，核心490可為特殊用途核心，諸如網路或通訊核心、壓縮引擎、圖形核心或類似者。
前端單元430可包括耦接至指令快取記憶體單元434之分支預測單元432。指令快取記憶體單元434可耦接至指令轉譯後援緩衝器(TLB)436。TLB 436可耦接至指令提取單元438，指令提取單元438耦接至解碼單元 440。解碼單元440可解碼指令，且產生作為輸出的一或多個微操作、微碼入口點、微指令、其他指令或其他控制信號，前述各者可自原始指令解碼，或以其他方式反映原始指令，或可自原始指令導出。可使用各種不同機制來實施解碼器。合適機制之實例包括但不限於查找表、硬體實施方案、可規劃邏輯陣列(PLA)、微碼唯讀記憶體(ROM)等等。在一個實施例中，指令快取記憶體單元434可進一步耦接至記憶體單元470中之層級2(L2)快取記憶體單元476。解碼單元440可耦接至執行引擎單元450中之重新命名/分配器單元452。
執行引擎單元450可包括耦接至淘汰單元454及一組一或多個排程器單元456之重新命名/分配器單元452。排程器單元456表示任何數目個不同排程器，包括保留站、中央指令窗等等。排程器單元456可耦接至實體暫存器檔案單元458。實體暫存器檔案單元458中之每一者表示一或多個實體暫存器檔案，其中之不同者儲存一或多個不同資料類型，諸如純量整數、純量浮點、封裝整數、封裝浮點、向量整數、向量浮點等等、狀態(例如，為待執行之下一指令之位址之指令指標)等等。實體暫存器檔案單元458可由淘汰單元454重疊以說明可實施暫存器重新命名及無序執行之各種方式(例如，使用一或多個重新排序緩衝器及一或多個淘汰暫存器檔案；使用一或多個未來檔案、一或多個歷史緩衝器及一或多個淘汰暫存器檔案；使用暫存器映像及暫存器集區；等等)。通常，架構暫存器可 自處理器外部或根據規劃師之觀點可見。暫存器可不限於任何已知特定類型之電路。各種不同類型之暫存器可為合適的，只要該等暫存器如本文中所描述而儲存及提供資料即可。合適暫存器之實例包括但可不限於專用實體暫存器、使用暫存器重新命名之動態分配實體暫存器、專用與動態分配實體暫存器之組合等等。淘汰單元454及實體暫存器檔案單元458可耦接至執行叢集460。執行叢集460可包括一組一或多個執行單元462及一組一或多個記憶體存取單元464。執行單元462可執行各種運算(例如，移位、加法、減法、乘法)且對各種類型之資料(例如，純量浮點、封裝整數、封裝浮點、向量整數、向量浮點)執行各種運算。雖然一些實施例可包括專用於特定功能或功能集合之數個執行單元，但其他實施例可包括僅一個執行單元或皆執行所有功能之多個執行單元。排程器單元456、實體暫存器檔案單元458及執行叢集460被展示為可能多個，此係因為某些實施例建立用於某些類型之資料/操作之單獨管線(例如，各自具有其自身排程器單元、實體暫存器檔案單元及/或執行叢集的純量整數管線、純量浮點/封裝整數/封裝浮點/向量整數/向量浮點管線及/或記憶體存取管線-且在單獨記憶體存取管線之狀況下，可實施僅此管線之執行叢集具有記憶體存取單元464之某些實施例)。亦應理解，在使用單獨管線的情況下，此等管線中之一或多者可為無序發行/執行且其餘部分為有序的。
該組記憶體存取單元464可耦接至記憶體單 元470，記憶體單元470可包括耦接至資料快取記憶體單元474之資料TLB單元472，資料快取記憶體單元474耦接至層級2(L2)快取記憶體單元476。在一個例示性實施例中，記憶體存取單元464可包括載入單元、儲存位址單元及儲存資料單元，其中之每一者可耦接至記憶體單元470中之資料TLB單元472。L2快取記憶體單元476可耦接至快取記憶體之一或多個其他層級且最終耦接至主記憶體。
作為實例，例示性暫存器重新命名、無序發行/執行核心架構可如下實施管線400：1)指令提取438可執行提取級402及長度解碼級404；2)解碼單元440可執行解碼級406；3)重新命名/分配器單元452可執行分配級408及重新命名級410；4)排程器單元456可執行排程級412；5)實體暫存器檔案單元458及記憶體單元470可執行暫存器讀取/記憶體讀取級414；執行叢集460可執行執行級416；6)記憶體單元470及實體暫存器檔案單元458可執行寫回/記憶體寫入級418；7)各種單元可參與執行例外狀況處置級422；以及8)淘汰單元454及實體暫存器檔案單元458可執行認可級424。
核心490可支援一或多個指令集(例如，x86指令集(其中已運用較新版本而添加一些延伸)；MIPS Technologies(Sunnyvale,CA)之MIPS指令集；ARM Holdings(Sunnyvale,CA)之ARM指令集(具有可選額外延伸，諸如NEON))。
應理解，核心可以多種方式支援多執行緒處 理(執行操作或執行緒之兩個或更多平行集合)。多執行緒處理支援可藉由(例如)包括時間分片多執行緒處理、同時多執行緒處理(其中單一實體核心為實體核心同時進行多執行緒處理的執行緒中之每一者提供邏輯核心)或其組合而執行。此組合可包括(例如)時間分片提取及解碼，及此後的同時多執行緒處理，諸如在Intel®超執行緒處理技術中。
雖然可在無序執行之上下文中描述暫存器重新命名，但應理解，暫存器重新命名可用於有序架構中。雖然處理器之所說明實施例亦可包括單獨指令快取記憶體單元434及資料快取記憶體單元474以及共用L2快取記憶體單元476，但其他實施例可具有用於指令及資料兩者之單一內部快取記憶體，諸如層級1(L1)內部快取記憶體或多個層級之內部快取記憶體。在一些實施例中，系統可包括內部快取記憶體與可在核心及/或處理器外部的外部快取記憶體之組合。在其他實施例中，所有快取記憶體可在核心及/或處理器外部。
圖5A為根據本發明之實施例的處理器500之方塊圖。在一個實施例中，處理器500可包括多核心處理器。處理器500可包括以通訊方式耦接至一或多個核心502之系統代理510。此外，核心502及系統代理510可以通訊方式耦接至一或多個快取記憶體506。核心502、系統代理510及快取記憶體506可經由一或多個記憶體控制單元552而以通訊方式耦接。此外，核心502、系統代理510 及快取記憶體506可經由記憶體控制單元552而以通訊方式耦接至圖形模組560。
處理器500可包括用於互連核心502、系統代理510及快取記憶體506與圖形模組560之任何合適機構。在一個實施例中，處理器500可包括基於環之互連單元508，以將核心502、系統代理510及快取記憶體506與圖形模組560互連。在其他實施例中，處理器500可包括用於互連此等單元之任何數目個熟知技術。基於環之互連單元508可利用記憶體控制單元552來促進互連。
處理器500可包括一記憶體階層，其包含核心內之一或多個快取記憶體層級、一或多個共用快取記憶體單元(諸如快取記憶體506)，或耦接至該組整合式記憶體控制器單元552之外部記憶體(未圖示)。快取記憶體506可包括任何合適快取記憶體。在一個實施例中，快取記憶體506可包括一或多個中間層級快取記憶體，諸如層級2(L2)、層級3(L3)、層級4(L4)或其他層級之快取記憶體、最後層級快取記憶體(LLC)，及/或其組合。
在各種實施例中，核心502中之一或多者可執行多執行緒處理。系統代理510可包括用於協調及操作核心502之組件。系統代理單元510可包括(例如)電力控制單元(PCU)。PCU可為或可包括調節核心502之電力狀態所需要的邏輯及組件。系統代理510可包括用於驅動一或多個外部連接顯示器或圖形模組560之顯示引擎512。系統代理510可包括介面514以用於針對圖形之通訊匯流排。在 一個實施例中，介面514可由快速PCI(PCIe)實施。在一另外實施例中，介面514可由快速圖形PCI(PEG)實施。系統代理510可包括直接媒體介面(DMI)516。DMI 516可提供電腦系統之主機板或其他部分上之不同橋接器之間的連結。系統代理510可包括用於提供至計算系統之其他元件之PCIe連結之PCIe橋接器518。PCIe橋接器518可使用記憶體控制器520及同調邏輯522予以實施。
核心502可以任何合適方式予以實施。在架構及/或指令集方面，核心502可為均質的或異質的。在一個實施例中，核心502中之一些可為有序的，而其他可為無序的。在另一實施例中，核心502中之兩個或更多核心可執行同一指令集，而其他核心可僅執行彼指令集中之子集或不同指令集。
處理器500可包括一般用途處理器，諸如可購自Santa Clara,Calif.之Intel Corporation的CoreTM i3、i5、i7、2 Duo及Quad、XeonTM、ItaniumTM、XScaleTM或StrongARMTM處理器。處理器500可提供自另一公司，諸如ARM Holdings有限公司、MIPS等等。處理器500可為特殊用途處理器，諸如網路或通訊處理器、壓縮引擎、圖形處理器、共處理器、嵌入式處理器或類似者。處理器500可實施於一或多個晶片上。處理器500可為一或多個基板之部分及/或可使用數種程序技術中之任一者(諸如BiCMOS、CMOS或NMOS)而實施於該一或多個基板上。
在一個實施例中，快取記憶體506中之給定 者可由核心502中之多個核心共用。在另一實施例中，快取記憶體506中之給定者可專用於核心502中之一者。快取記憶體506至核心502之指派可由快取記憶體控制器或其他合適機構處置。藉由實施給定快取記憶體506之時間配量，快取記憶體506中之給定者可由兩個或更多核心502共用。
圖形模組560可實施整合式圖形處理子系統。在一個實施例中，圖形模組560可包括圖形處理器。此外，圖形模組560可包括媒體引擎565。媒體引擎565可提供媒體編碼及視訊解碼。
圖5B為根據本發明之實施例的核心502之實例實施方案之方塊圖。核心502可包括以通訊方式耦接至無序引擎580之前端570。核心502可透過快取記憶體階層503而以通訊方式耦接至處理器500之其他部分。
前端570可以任何合適方式予以實施，諸如完全地或部分地由如上文所描述之前端201實施。在一個實施例中，前端570可透過快取記憶體階層503而與處理器500之其他部分通訊。在一另外實施例中，前端570可自處理器500之部分提取指令且準備使該等指令稍後隨著該等指令被傳遞至無序執行引擎580而在處理器管線中使用。
無序執行引擎580可以任何合適方式予以實施，諸如完全地或部分地由如上文所描述之無序執行引擎203實施。無序執行引擎580可準備自前端570接收之指令以供執行。無序執行引擎580可包括分配模組582。在一個 實施例中，分配模組582可分配處理器500之資源或其他資源(諸如暫存器或緩衝器)以執行給定指令。分配模組582可在排程器(諸如記憶體排程器、快速排程器或浮點排程器)中進行分配。此等排程器在圖5B中可由資源排程器584表示。分配模組582可由結合圖2所描述之分配邏輯完全地或部分地實施。資源排程器584可基於給定資源之源之就緒及執行指令所需要之執行資源之可用性來判定指令何時就緒以執行。資源排程器584可由(例如)如上文所論述之排程器202、204、206實施。資源排程器584可在一或多個資源上排程指令之執行。在一個實施例中，此等資源可在核心502內部，且可被說明為(例如)資源586。在另一實施例中，此等資源可在核心502外部且可為可由(例如)快取記憶體階層503存取。舉例而言，資源可包括記憶體、快取記憶體、暫存器檔案或暫存器。在核心502內部之資源可由圖5B中之資源586表示。必要時，可透過(例如)快取記憶體階層503來協調寫入至資源586或自其讀取之值與處理器500之其他部分。當指令被指派資源時，該等指令可置放於重新排序緩衝器588中。重新排序緩衝器588可在指令被執行時追蹤該等指令，且基於處理器500之任何合適準則來選擇性地重新排序其執行。在一個實施例中，重新排序緩衝器588可識別可獨立地執行的指令或一系列指令。此等指令或一系列指令可與其他此等指令並行地執行。核心502中之並行執行可由任何合適數目個單獨執行區塊或虛擬處理器執行。在一個實施例中，共用資源(諸如 記憶體、暫存器及快取記憶體)可為給定核心502內之多個虛擬處理器存取。在其他實施例中，共用資源可為處理器500內之多個處理實體存取。
快取記憶體階層503可以任何合適方式予以實施。舉例而言，快取記憶體階層503可包括一或多個較低或中間層級快取記憶體，諸如快取記憶體572、574。在一個實施例中，快取記憶體階層503可包括以通訊方式耦接至快取記憶體572、574之LLC 595。在另一實施例中，LLC 595可實施於可為處理器500之所有處理實體存取之模組590中。在一另外實施例中，模組590可實施於來自Intel,Inc.之處理器之非核心模組中。模組590可包括核心502之執行所必要的處理器500之部分或子系統，但可不實施於核心502內。除了LLC 595以外，模組590亦可包括(例如)硬體介面、記憶體同調性協調器、處理器間互連件、指令管線，或記憶體控制器。對可用於處理器500之RAM 599之存取可透過模組590(且更具體言之，LLC 595)而進行。此外，核心502之其他執行個體可相似地存取模組590。核心502之執行個體之協調可部分地透過模組590而促進。
圖6至圖8可說明適合於包括處理器500之例示性系統，而圖9可說明可包括核心502中之一或多者的例示性系統單晶片(SoC)。此項技術中所知的用於以下各者之其他系統設計及實施方案亦可為合適的：膝上型電腦、桌上型電腦、手持型PC、個人數位助理、工程設計工作站、 伺服器、網路裝置、網路集線器、交換器、嵌入式處理器、數位信號處理器(DSP)、圖形裝置、視訊遊戲裝置、機上盒、微控制器、蜂巢式電話、攜帶型媒體播放器、手持型裝置，及各種其他電子裝置。一般而言，併有如本文中所揭示之處理器及/或其他執行邏輯之很多種系統或電子裝置可為大體上合適的。
圖6說明根據本發明之實施例的系統600之方塊圖。系統600可包括可耦接至圖形記憶體控制器集線器(GMCH)620之一或多個處理器610、615。在圖6中運用虛線來表示額外處理器615之可選本質。
每一處理器610、615可為處理器500之某一版本。然而，應注意，整合式圖形邏輯及整合式記憶體控制單元可不存在於處理器610、615中。圖6說明GMCH 620可耦接至可為(例如)動態隨機存取記憶體(DRAM)之記憶體640。對於至少一個實施例，DRAM可與非依電性快取記憶體相關聯。
GMCH 620可為晶片組或晶片組之部分。GMCH 620可與處理器610、615通訊且控制處理器610、615與記憶體640之間的互動。GMCH 620亦可充當處理器610、615與系統600之其他元件之間的加速匯流排介面。在一個實施例中，GMCH 620經由多點匯流排(諸如前側匯流排(FSB)695)而與處理器610、615通訊。
此外，GMCH 620可耦接至顯示器645(諸如平板顯示器)。在一個實施例中，GMCH 620可包括整合 式圖形加速器。GMCH 620可進一步耦接至可用以將各種周邊裝置耦接至系統600之輸入/輸出(I/O)控制器集線器(ICH)650。外部圖形裝置660可包括連同另一周邊裝置670耦接至ICH 650之離散圖形裝置。
在其他實施例中，額外或不同處理器亦可存在於系統600中。舉例而言，額外處理器610、615可包括可與處理器610相同之額外處理器、可與處理器610異質或不對稱之額外處理器、加速器(諸如圖形加速器或數位信號處理(DSP)單元)、場可規劃閘陣列，或任何其他處理器。在包括架構、微架構、熱、功率消耗特性及類似者之一系列優點度量方面，實體資源610、615之間可存在多種差異。此等差異可有效地將其自身顯現為處理器610、615之間的不對稱性及異質性。對於至少一個實施例，各種處理器610、615可駐留於同一晶粒封裝體中。
圖7說明根據本發明之實施例的第二系統700之方塊圖。如圖7所展示，多處理器系統700可包括點對點互連系統，且可包括經由點對點互連件750而耦接之第一處理器770及第二處理器780。處理器770及780中之每一者可為處理器500之某一版本，如處理器610、615中之一或多者。
雖然圖7可說明兩個處理器770、780，但應理解，本發明之範疇並不受到如此限制。在其他實施例中，一或多個額外處理器可存在於給定處理器中。
處理器770及780被展示為分別包括整合式 記憶體控制器單元772及782。處理器770亦可包括作為其匯流排控制器單元之部分的點對點(P-P)介面776及778；相似地，第二處理器780可包括P-P介面786及788。處理器770、780可使用P-P介面電路778、788經由點對點(P-P)介面750而交換資訊。如圖7所展示，IMC 772及782可將該等處理器耦接至各別記憶體(即，記憶體732及記憶體734)，該等記憶體在一個實施例中可為在本機附接至各別處理器的主記憶體之部分。
處理器770、780可各自使用點對點介面電路776、794、786、798經由個別P-P介面752、754而與晶片組790交換資訊。在一個實施例中，晶片組790亦可經由高效能圖形介面739而與高效能圖形電路738交換資訊。
共用快取記憶體(未圖示)可包括於兩個處理器中之任一處理器中或在兩個處理器外部，但經由P-P互連件而與該等處理器連接，使得可將任一處理器或兩個處理器之本機快取記憶體資訊儲存於共用快取記憶體中(若處理器被置於低電力模式)。
晶片組790可經由介面796而耦接至第一匯流排716。在一個實施例中，第一匯流排716可為周邊組件互連(PCI)匯流排，或諸如PCI高速匯流排或另一第三代I/O互連件匯流排之匯流排，但本發明之範疇並不受到如此限制。
如圖7所展示，各種I/O裝置714可連同匯流排橋接器718耦接至第一匯流排716，匯流排橋接器718將 第一匯流排716耦接至第二匯流排720。在一個實施例中，第二匯流排720可為低接腳計數(LPC)匯流排。在一個實施例中，各種裝置可耦接至第二匯流排720，包括(例如)鍵盤及/或滑鼠722、通訊裝置727及儲存單元728(諸如可包括指令/程式碼及資料730之磁碟機或其他大容量儲存裝置)。另外，音訊I/O 724可耦接至第二匯流排720。應注意，其他架構可為可能的。舉例而言，代替圖7之點對點架構，系統可實施多點匯流排或其他此類架構。
圖8說明根據本發明之實施例的第三系統800之方塊圖。圖7及圖8中之類似元件具有類似參考數字，且已自圖8省略圖7之某些態樣，以便避免混淆圖8之其他態樣。
圖8說明處理器770、780可分別包括整合式記憶體及I/O控制邏輯(「CL」)872及882。對於至少一個實施例，CL 872、882可包括整合式記憶體控制器單元，諸如上文關於圖5及圖7所描述之整合式記憶體控制器單元。此外，CL 872、882亦可包括I/O控制邏輯。圖8說明不僅記憶體732、734可耦接至CL 872、882，而且I/O裝置814亦可耦接至控制邏輯872、882。舊版I/O裝置815可耦接至晶片組790。
圖9說明根據本發明之實施例的SoC 900之方塊圖。圖5中之相似元件具有類似參考數字。又，虛線方框可表示較進階的SoC上之可選特徵。互連單元902可耦接至：應用程式處理器910，其可包括一組一或多個核 心502A至502N及共用快取記憶體單元506；系統代理單元510；匯流排控制器單元916；整合式記憶體控制器單元914；一組或一或多個媒體處理器920，其可包括整合式圖形邏輯908、用於提供靜態及/或視訊攝影機功能性之影像處理器924、用於提供硬體音訊加速之音訊處理器926，及用於提供視訊編碼/解碼加速之視訊處理器928；靜態隨機存取記憶體(SRAM)單元930；直接記憶體存取(DMA)單元932；及用於耦接至一或多個外部顯示器之顯示單元940。
圖10說明根據本發明之實施例的含有中央處理單元(CPU)及圖形處理單元(GPU)之處理器，其可執行至少一個指令。在一個實施例中，用以執行根據至少一個實施例之操作的指令可由CPU執行。在另一實施例中，該指令可由GPU執行。在又一實施例中，該指令可透過由GPU及CPU執行之操作的組合而執行。舉例而言，在一個實施例中，可接收及解碼根據一個實施例之指令以供在GPU上執行。經解碼指令內之一或多個操作可由CPU執行且結果被傳回至GPU以用於該指令之最終淘汰。相反地，在一些實施例中，CPU可充當主要處理器且GPU可充當共處理器。
在一些實施例中，受益於高度並行輸送量處理器之指令可由GPU執行，而受益於處理器之效能(受益於深度管線化架構)之指令可由CPU執行。舉例而言，圖形、科學應用程式、金融應用程式及其他平行工作負載可 受益於GPU之效能且被相應地執行，而較多依序應用程式(諸如作業系統核心程式或應用程式碼)可較好地適合於CPU。
在圖10中，處理器1000包括CPU 1005、GPU 1010、影像處理器1015、視訊處理器1020、USB控制器1025、UART控制器1030、SPI/SDIO控制器1035、顯示裝置1040、記憶體介面控制器1045、MIPI控制器1050、快閃記憶體控制器1055、雙資料速率(DDR)控制器1060、安全引擎1065，及I2S/I2C控制器1070。圖10之處理器中可包括其他邏輯及電路，包括較多CPU或GPU以及其他周邊介面控制器。
至少一個實施例之一或多個態樣可由儲存於機器可讀媒體上之代表性資料實施，該資料表示處理器內之各種邏輯，其在由機器讀取時致使機器製造用以執行本文中所描述之技術的邏輯。被稱為「IP核心」之此等表示可儲存於有形機器可讀媒體(「磁帶」)上，且供應至各種消費者或製造設施以載入至實際上製造該邏輯或處理器之製造機器中。舉例而言，IP核心(諸如由ARM Holdings有限公司開發之CortexTM處理器家族及由中國科學院計算技術研究所(ICT)開發之Loongson IP核心)可有使用權或出售給各種消費者或使用人(諸如Texas Instruments、Qualcomm、Apple或Samsung)且實施於由此等消費者或使用人生產之處理器中。
圖11為說明根據本發明之實施例的IP核心 之開發之方塊圖。儲存體1100可包括模擬軟體1120及/或硬體或軟體模型1110。在一個實施例中，可經由記憶體1140(例如，硬碟)、有線連接(例如，網際網路)1150或無線連接1160將表示IP核心設計之資料提供至儲存體1100。可接著將由模擬工具及模型產生之IP核心資訊傳輸至製造設施1165，其中可由第3方製造IP核心資訊以執行根據至少一個實施例之至少一個指令。
在一些實施例中，一或多個指令可對應於第一類型或架構(例如，x86)且在不同類型或架構(例如，ARM)之處理器上予以轉譯或模仿。根據一個實施例之指令因此可在包括ARM、x86、MIPS、GPU或其他處理器類型或架構之任一處理器或處理器類型上執行。
圖12說明根據本發明之實施例的第一類型之指令可如何由不同類型之處理器模仿。在圖12中，程式1205含有可執行與根據一個實施例之指令相同或實質上相同之功能的一些指令。然而，程式1205之指令可屬於與處理器1215不同或不相容之類型及/或格式，此意謂程式1205中之類型的指令可不能夠由處理器1215原生地執行。然而，藉助於模仿邏輯1210，程式1205之指令可轉譯成原生地可由處理器1215執行之指令。在一個實施例中，可以硬體體現模仿邏輯。在另一實施例中，可以有形機器可讀媒體體現模仿邏輯，有形機器可讀媒體含有用以將程式1205中之類型之指令轉譯成原生地可由處理器1215執行之類型的軟體。在其他實施例中，模仿邏輯可為固定功 能或可規劃硬體與儲存於有形機器可讀媒體上之程式的組合。在一個實施例中，處理器含有模仿邏輯，而在其他實施例中，模仿邏輯存在於處理器外部且可由第三方提供。在一個實施例中，處理器可藉由執行含於處理器中或與處理器相關聯之微碼或韌體來載入體現於含有軟體之有形機器可讀媒體中的模仿邏輯。
圖13說明根據本發明之實施例的對比軟體指令轉換器之使用之方塊圖，該軟體指令轉換器用以將源指令集中之二進位指令轉換至目標指令集中之二進位指令。在所說明實施例中，指令轉換器可為軟體指令轉換器，但指令轉換器可以軟體、韌體、硬體或其各種組合予以實施。圖13展示可使用x86編譯器1304來編譯呈高階語言1302之程式以產生x86二進位碼1306，x86二進位碼1306可原生地由具有至少一個x86指令集核心之處理器1316執行。具有至少一個x86指令集核心之處理器1316表示可藉由相容地執行或以其他方式處理以下各者以便達成與具有至少一個x86指令集核心之Intel處理器實質上相同的結果而執行與具有至少一個x86指令集核心之Intel處理器實質上相同的功能的任一處理器：(1)Intel x86指令集核心之指令集的實質部分，或(2)目標為在具有至少一個x86指令集核心之Intel處理器上執行的應用程式或其他軟體之物件碼版本。x86編譯器1304表示可操作以產生x86二進位碼1306(例如，物件碼)之編譯器，x86二進位碼1306可在具有或不具有額外連結處理的情況下在具有至少一個x86 指令集核心之處理器1316上執行。相似地，圖13展示可使用替代性指令集編譯器1308來編譯呈高階語言1302之程式以產生替代性指令集二進位碼1310，替代性指令集二進位碼1310可原生地由不具有至少一個x86指令集核心之處理器1314(例如，具有執行MIPS Technologies(Sunnyvale,CA)之MIPS指令集及/或執行ARM Holdings(Sunnyvale,CA)之ARM指令集的核心之處理器)執行。指令轉換器1312可用以將x86二進位碼1306轉換成可原生地由不具有x86指令集核心之處理器1314執行的程式碼。此經轉換程式碼可不與替代性指令集二進位碼1310相同；然而，該經轉換程式碼將實現一般操作且由來自替代性指令集之指令構成。因此，指令轉換器1312表示透過模仿、模擬或任何其他程序而允許不具有x86指令集處理器或核心之處理器或其他電子裝置執行x86二進位碼1306的軟體、韌體、硬體或其組合。
圖14為根據本發明之實施例的處理器之指令集架構1400之方塊圖。指令集架構1400可包括任何合適數目或種類之組件。
舉例而言，指令集架構1400可包括處理實體，諸如一或多個核心1406、1407及圖形處理單元1415。核心1406、1407可透過任何合適機構(諸如透過匯流排或快取記憶體)而以通訊方式耦接至指令集架構1400之其餘部分。在一個實施例中，核心1406、1407可透過L2快取記憶體控制1408(其可包括匯流排介面單元1409及L2快 取記憶體1410)而以通訊方式耦接。核心1406、1407及圖形處理單元1415可透過互連件1410而以通訊方式耦接至彼此及至指令集架構1400之剩餘部分。在一個實施例中，圖形處理單元1415可使用界定將編碼及解碼特定視訊信號以供輸出之方式的視訊編解碼器1420。
指令集架構1400亦可包括用於與電子裝置或系統之其他部分介接或通訊的任何數目或種類之介面、控制器或其他機構。此等機構可促進與(例如)周邊設備、通訊裝置、其他處理器或記憶體之互動。在圖14之實例中，指令集架構1400可包括液晶顯示器(LCD)視訊介面1425、用戶介面模組(SIM)介面1430、開機ROM介面1435、同步動態隨機存取記憶體(SDRAM)控制器1440、快閃控制器1445，及串列周邊介面(SPI)主控器單元1450。LCD視訊介面1425可將視訊信號之輸出自(例如)GPU 1415且透過(例如)行動產業處理器介面(MIPI)1490或高清晰度多媒體介面(HDMI)1495而提供至顯示器。舉例而言，此顯示器可包括LCD。SIM介面1430可提供至或自SIM卡或裝置之存取。SDRAM控制器1440可提供至或自記憶體(諸如SDRAM晶片或模組1460)之存取。快閃控制器1445可提供至或自記憶體(諸如快閃記憶體1465或RAM之其他執行個體)之存取。SPI主控器單元1450可提供至或自通訊模組(諸如實施諸如802.11之通訊標準的藍芽模組1470、高速3G數據機1475、全球定位系統模組1480或無線模組1485)之存取。
圖15為根據本發明之實施例的處理器之指令集架構1500之更詳細方塊圖。指令架構1500可實施指令集架構1400之一或多個態樣。此外，指令集架構1500可說明用於在處理器內執行指令之模組及機構。
指令架構1500可包括以通訊方式耦接至一或多個執行實體1565之記憶體系統1540。此外，指令架構1500可包括以通訊方式耦接至執行實體1565及記憶體系統1540之快取及匯流排介面單元，諸如單元1510。在一個實施例中，指令至執行實體1565中之載入可由一或多個執行級執行。舉例而言，此等級可包括指令預提取級1530、雙指令解碼級1550、暫存器重新命名級1555、發行級1560，及寫回級1570。
1540可包括經執行指令指標1580。經執行指令指標1580可儲存識別一批指令內最舊的未分派指令之值。最舊指令可對應於最低程式次序(PO)值。PO可包括指令之唯一編號。此指令可為由多個股線表示之執行緒內的單一指令。PO可用於排序指令中以確保程式碼之正確的執行語義。可藉由諸如評估至在指令中編碼之PO之增量而非絕對值的機制來重新建構PO。此經重新建構PO可被稱為「RPO」。雖然本文中可參考PO，但可將此PO與RPO互換地使用。股線可包括彼此資料相依之一連串指令。股線可由二進位轉譯器在編譯時間配置。執行股線之硬體可按根據各種指令之PO的次序執行給定股線之指令。執行緒可包括多個股線，使得不同股線之指令可彼此相依。給定 股線之PO可為股線中尚未自發行級分派至執行的最舊指令之PO。因此，在給出多個股線之執行緒的情況下，每一股線包括按PO排序之指令，經執行指令指標1580可將最舊(由最低編號所說明)PO儲存於執行緒中。
在另一實施例中，記憶體系統1540可包括淘汰指標1582。淘汰指標1582可儲存識別最後經淘汰指令之PO的值。淘汰指標1582可由(例如)淘汰單元454設定。若尚未淘汰指令，則淘汰指標1582可包括空值。
執行實體1565可包括可供處理器執行指令的任何合適數目及種類之機制。在圖15之實例中，執行實體1565可包括ALU/乘法單元(MUL)1566、ALU 1567，及浮點單元(FPU)1568。在一個實施例中，此等實體可使用含於給定位址1569內之資訊。執行實體1565與級1530、1550、1555、1560、1570之組合可共同地形成執行單元。
單元1510可以任何合適方式予以實施。在一個實施例中，單元1510可執行快取記憶體控制。在此實施例中，單元1510可因此包括快取記憶體1525。在一另外實施例中，快取記憶體1525可被實施為具有任何合適大小之L2統一快取記憶體，諸如零、128k、256k、512k、1M或2M位元組之記憶體。在另一另外實施例中，快取記憶體1525可實施於錯誤校正碼記憶體中。在另一實施例中，單元1510可執行至處理器或電子裝置之其他部分的匯流排介接。在此實施例中，單元1510可因此包括用於在互連 件、處理器內匯流排、處理器間匯流排或其他通訊匯流排、埠或線路上通訊之匯流排介面單元1520。匯流排介面單元1520可提供介接以便執行(例如)記憶體及輸入/輸出位址之產生以用於在執行實體1565與系統的在指令架構1500外部之部分之間傳送資料。
為了進一步促進匯流排介面單元1520之功能，匯流排介面單元1520可包括用於產生中斷及至處理器或電子裝置之其他部分之其他通訊的中斷控制及散佈單元1511。在一個實施例中，匯流排介面單元1520可包括處置快取記憶體存取及多個處理核心之同調性的窺探控制單元1512。在一另外實施例中，為了提供此功能性，窺探控制單元1512可包括處置不同快取記憶體之間的資訊交換之快取記憶體至快取記憶體傳送單元。在另一另外實施例中，窺探控制單元1512可包括一或多個窺探篩選器1514，窺探篩選器1514監測其他快取記憶體(未圖示)之同調性，使得快取記憶體控制器(諸如單元1510)不必直接執行此監測。單元1510可包括用於使指令架構1500之動作同步的任何合適數目個計時器1515。單元1510亦可包括AC埠1516。
記憶體系統1540可包括用於儲存用於指令架構1500之處理需要之資訊的任何合適數目及種類之機構。在一個實施例中，記憶體系統1540可包括用於儲存資訊之載入儲存單元1530，諸如寫入至記憶體或暫存器或自記憶體或暫存器讀取之緩衝器。在另一實施例中，記憶體 系統1540可包括轉譯後援緩衝器(TLB)1545，其提供位址值在實體位址與虛擬位址之間的查找。在又一實施例中，記憶體系統1540可包括用於促進對虛擬記憶體之存取的記憶體管理單元(MMU)1544。在再一實施例中，記憶體系統1540可包括預提取器1543以用於在指令實際上需要執行之前向記憶體請求此等指令，以便縮減潛時。
用以執行指令之指令架構1500之操作可透過不同級而執行。舉例而言，在使用單元1510的情況下，指令預提取級1530可透過預提取器1543來存取指令。可將所擷取之指令儲存於指令快取記憶體1532中。預提取級1530可啟用用於快速迴路模式之選項1531，其中執行形成足夠小以擬合於給定快取記憶體內之迴路之一系列指令。在一個實施例中，可執行此執行而無需自(例如)指令快取記憶體1532存取額外指令。對預提取何指令之判定可由(例如)分支預測單元1535進行，分支預測單元1535可存取全域歷史1536中之執行之指示、目標位址1537之指示，或傳回堆疊1538之內容，以判定接下來將執行程式碼之分支1557中的哪一者。結果，可能可預提取此等分支。分支1557可透過如下文所描述之其他操作級而產生。指令預提取級1530可將指令以及關於未來指令之任何預測提供至雙指令解碼級1550。
雙指令解碼級1550可將經接收指令轉譯成可執行的基於微碼之指令。雙指令解碼級1550可在每時脈循環同時解碼兩個指令。此外，雙指令解碼級1550可將其 結果傳遞至暫存器重新命名級1555。此外，雙指令解碼級1550可自其解碼及微碼之最後執行來判定任何所得分支。此等結果可輸入至分支1557中。
暫存器重新命名級1555可將對虛擬暫存器或其他資源之參考轉譯成對實體暫存器或資源之參考。暫存器重新命名級1555可包括暫存器集區1556中的此映像之指示。暫存器重新命名級1555可在接收到指令時更改該等指令且將結果發送至發行級1560。
發行級1560可將命令發行或分派至執行實體1565。此發行可以無序方式執行。在一個實施例中，可在執行多個指令之前將該等指令保持於發行級1560。發行級1560可包括用於保持此等多個命令之指令佇列1561。基於任何可接受準則(諸如用於給定指令之執行的資源之可用性或適用性)，指令可由發行級1560發行至特定處理實體1565。在一個實施例中，發行級1560可對指令佇列1561內之資料重新排序，使得所接收之第一指令可不為被執行之第一指令。基於指令佇列1561之排序，可將額外分支資訊提供至分支1557。發行級1560可將指令傳遞至執行實體1565以供執行。
在執行後，寫回級1570就可將資料寫入至暫存器、佇列或指令集架構1500之其他結構中，以傳達給定命令之完成。取決於配置於發行級1560中之指令之次序，寫回級1570之操作可使額外指令能夠被執行。指令集架構1500之執行可由追蹤單元1575監測或除錯。
圖16為根據本發明之實施例的用於處理器之指令集架構之執行管線1600之方塊圖。執行管線1600可說明(例如)圖15之指令架構1500之操作。
執行管線1600可包括步驟或操作之任何合適組合。在1605中，可進行接下來將執行之分支之預測。在一個實施例中，此等預測可基於指令之先前執行及其結果。在1610中，可將對應於經預測執行分支之指令載入至指令快取記憶體中。在1615中，可提取指令快取記憶體中之一或多個此等指令以供執行。在1620中，可將已提取之指令解碼成微碼或更特定的機器語言。在一個實施例中，可同時解碼多個指令。在1625中，可重新指派經解碼指令內對暫存器或其他資源之參考。舉例而言，可運用對對應實體暫存器之參考來替換對虛擬暫存器之參考。在1630中，可將指令分派至佇列以供執行。在1640中，可執行指令。可以任何合適方式執行此執行。在1650中，可將指令發行至合適執行實體。執行指令之方式可取決於執行指令之特定實體。舉例而言，在1655處，ALU可執行算術功能。ALU可將單一時脈循環用於其操作，以及利用兩個移位器。在一個實施例中，可使用兩個ALU，且因此，在1655處可執行兩個指令。在1660處，可進行所得分支之判定。程式計數器可用以指定分支將到達之目的地。1660可在單一時脈循環內執行。在1665處，可由一或多個FPU執行浮點算術。浮點運算可需要執行多個時脈循環，諸如兩個至十個循環。在1670處，可執行乘法及除法運算。此等運算 可在四個時脈循環中執行。在1675處，可執行至管線1600之暫存器或其他部分之載入及儲存操作。該等操作可包括載入及儲存位址。此等操作可在四個時脈循環中執行。在1680處，可如由1655至1675之所得操作所需要而執行寫回操作。
圖17為根據本發明之實施例的用於利用處理器1710之電子裝置1700之方塊圖。舉例而言，電子裝置1700可包括筆記型電腦、超級本、電腦、塔式伺服器、架式伺服器、刀鋒伺服器、膝上型電腦、桌上型電腦、平板電腦、行動裝置、電話、嵌入式電腦，或任何其他合適電子裝置。
電子裝置1700可包括以通訊方式耦接至任何合適數目或種類之組件、周邊設備、模組或裝置的處理器1710。此耦接可由諸如以下各者的任何合適種類之匯流排或介面實現：I2C匯流排、系統管理匯流排(SMBus)、低接腳計數(LPC)匯流排、SPI、高清晰度音訊(HDA)匯流排、串列進階附接技術(SATA)匯流排、USB匯流排(版本1、2、3)，或通用非同步接收器/傳輸器(UART)匯流排。
顯示器1724、觸控螢幕1725、觸控板1730、近場通訊(NFC)單元1745、感測器集線器1740、熱感測器1746、快速晶片組(EC)1735、受信任平台模組(TPM)1738、BIOS/韌體/快閃記憶體1722、數位信號處理器1760、磁碟機1720(諸如固態磁碟(SSD)或硬碟機(HDD))、無線區域網路(WLAN)單元1750、藍芽單元 1752、無線廣域網路(WWAN)單元1756、全球定位系統(GPS)1755、攝影機1754(諸如USB 3.0攝影機)，或以(例如)LPDDR3標準而實施之低電力雙資料速率(LPDDR)記憶體單元1715。此等組件可各自以任何合適方式予以實施。
此外，在各種實施例中，其他組件可透過上文所論述之組件而以通訊方式耦接至處理器1710。舉例而言，加速度計1741、環境光感測器(ALS)1742、羅盤1743及迴轉儀1744可以通訊方式耦接至感測器集線器1740。熱感測器1739、風扇1737、鍵盤1736及觸控板1730可以通訊方式耦接至EC 1735。揚聲器1763、頭戴式耳機1764及麥克風1765可以通訊方式耦接至音訊單元1762，音訊單元1762又可以通訊方式耦接至DSP 1760。音訊單元1762可包括(例如)音訊編解碼器及D類放大器。SIM卡1757可以通訊方式耦接至WWAN單元1756。諸如WLAN單元1750及藍芽單元1752之組件以及WWAN單元1756可以下一代外觀尺寸(next generation form factor；NGFF)予以實施。
圖18為根據本發明之實施例的用以實施用於安全指令執行管線之指令及邏輯之系統1800的說明。在一個實施例中，系統1800可包括在程式碼中不揭示實施演算法之程式碼的情況下透過安全指令執行管線來執行程式碼。在其他系統中，可透過專用智慧財產權核心或場可規劃閘陣列來實現安全執行。然而，此等操作會增加複雜性 及功率要求。系統1800可利用主處理器1806以在自身內執行安全指令執行管線。此外，在其他系統中，程式碼可被加密，但在執行之前，程式碼可無阻礙地或以經受側通道漏泄之方式在系統之部分之間被傳送。舉例而言，個別運算碼之功率標記可回歸地或透過反向工程設計被獲悉。在一另外實施例中，系統1800可利用專屬加密程式碼，防止側通道漏泄。系統1800可在處理器1806內藉由安全管線執行來執行此等任務。
在一個實施例中，可藉由在整個執行中維持加密運算碼來執行安全管線執行。可藉由將來自預設(非加密)運算碼表之運算碼之解碼重新引導至多個不同加密運算碼表中之一者來達成加密運算碼之解譯或解碼。該重新引導可基於密鑰索引。每一密鑰索引可指向一對稱密鑰，加密運算碼表係運用對稱密鑰而在系統1800加電時被產生或載入。
在一個實施例中，密鑰可包括由專屬程式碼開發人員所擁有之帶索引對稱密鑰。程式碼開發人員可針對被加密之所有命令封包選擇單一密鑰，或選擇密鑰將基於每封包而改變。在另一實施例中，加密串流或封包包括具有用於完整性校核之密鑰的加密雜湊。此密鑰可包括由專屬程式碼開發人員擁有之HMAC密鑰。因此，在一些實施例中，程式碼開發人員可管理用於命令封包之對稱密鑰集及用於完整性校核之HMAC密鑰兩者。
在一個實施例中，安全管線執行可藉由待由 處理器1806執行之程式碼內的開始型樣而觸發。安全管線執行可藉由待由處理器1806執行之程式碼內的結束型樣而停止。在另一實施例中，安全管線執行可透過待由處理器1806執行之程式碼內的特定指令而觸發或停止。
待執行之程式碼可由處理器1806執行，處理器1806可以任何合適方式實施，包括部分地由如圖1至圖17所描述之元件實施。處理器1806之組件可透過電路系統而實施。處理器1806可包括用於執行管線化之各種組件。處理器1806可包括多個核心1826、引擎及無序處理。處理器1806可包括用以自包括指令串流1804之記憶體接收或提取指令的前端1808。前端1808可包括用以高效地使管線填充有待執行之可能指令的提取器1810。前端1808可包括用以解碼針對運算碼之指令以供執行、判定其含義、獲得副效應、所需資料、所消耗資料及待產生資料的解碼器1812。二進位轉譯器1814可用以將程式碼最佳化。用於壓縮及旋轉之指令可駐留於如由編譯器1804所產生之指令串流1802中，或可由二進位轉譯器1814建立。資訊可在執行管線中傳遞至無序或有序執行引擎。執行管線可包括重新命名及分配單元1818，其用於重新命名用於無序執行之指令、將此等重新命名慣例儲存於與淘汰單元1824共同延伸之重新排序緩衝器(ROB)中，使得指令可看起來按其被接收之次序被淘汰。重新命名及分配單元1818可進一步分配資源以用於並行地執行指令。排程器1820可對指令排程以在輸入為可用時在執行單元1822上執行。執行單元1822 之輸出可在ROB中排入佇列。前端1808可嘗試預料將防止指令在依序串流中執行之任何行為，且可提取可執行之指令串流。當存在(例如)錯誤預測時，ROB可通知前端，且可代替地執行不同的指令集。前端1808可儲存資料，諸如用於分支預測之元資料。可採集指令及參數，且可將結果寫入至包括多層級快取記憶體之記憶體子系統。
在一個實施例中，安全或加密管線可包括解碼器1812。解碼器1812可運用加密運算碼、密鑰索引、臨時標誌以及整個命令封包之加密雜湊(HMAC)來剖析命令封包。解碼器1812接著可運用HMAC及臨時標誌來驗證或查問命令封包完整性。解碼器1812接著可識別加密命令運算碼且將加密命令運算碼重新引導至由密鑰索引識別之加密運算碼表。
程式碼開發人員可致使程式碼1802變為加密程式碼1804。加密程式碼1804可包括待由安全或加密指令管線在處理器1806內執行之程式碼。程式碼1802可以任何合適方式變換為加密程式碼1804。在一個實施例中，程式碼1802可藉由使用編譯器1832而變換為加密程式碼1804。程式碼1802可使用一組密鑰予以加密。此等密鑰或其對可儲存於系統1800中以供解碼。密鑰可儲存於(例如)非依電性區域1816或可規劃融合區域1817中。此等儲存位置僅可由處理器1806存取且駐留於處理器1806內。密鑰可在處理器1806之製造或設置期間被儲存，或可由程式碼1802之開發人員透過安全密鑰交換程序被更新。該等密鑰 可直接被規劃或透過使用不對稱密碼編譯來建立信任協定被規劃。密鑰對於特定開發人員或發行者可為唯一的。密鑰可不對稱。一組n個密鑰1828可儲存於處理器1806上作為結果。
在一個實施例中，程式碼1802之開發人員可使用鍵控雜湊訊息鑑認碼(HMAC)密鑰。HMAC密鑰可儲存至處理器1802上之位置。HMAC密鑰可在命令執行期間用於完整性檢查。
在處理器1806加電後，就可產生數個加密運算碼表1830且使其可用於加密指令管線。每一運算碼表1830可對多種可用或允許運算碼(諸如NOP、HLT或其他合適運算碼)加索引。在另一實施例中，可針對可用於處理器1806上之n個密鑰1828中之每一者產生一運算碼表1830。在各種運算碼表1830中，給定運算碼(諸如NOP)可具有不同十六進位(hex)值。
在編譯時間，在一個實施例中，可將加密程式碼劃分成相等大小之封包。每一封包可包括標頭資訊。標頭資訊可包括對於待發送以供處理器1806在給定時間執行之封包當中之封包為唯一的密鑰編號。第一封包可包括用以識別加密封包之開始的開始型樣或指令。最後封包可包括用以識別加密封包之結束的結束型樣或指令。封包可包括待執行之命令封包的有正負號雜湊，或使用HMAC之命令封包的加密雜湊。
處理器1806可被中斷或以其他方式被傳信 指令將由解碼器1812特定地解碼為加密指令。提取器1810可識別開始型樣。密鑰編號、HMAC密鑰以及開始及結束資料型樣或指令可作為輸入參數而儲存至處理器1806之指令管線。
在指令管線處，在解碼器1812操作之前，可查問命令封包之完整性。可使用HMAC密鑰及命令標頭中之雜湊來檢查完整性。可執行至與封包中之作用中密鑰相關聯之查找運算碼表1830的重新引導。可查找及執行運算碼。若完整性失效，則可調用威脅處理常式、中斷或故障。
在一個實施例中，可使運算碼之執行模糊。為了使功率標記在執行階段期間模糊，在暫存器中設定隨機數目個位元。此暫存器可被指定為功率模糊暫存器。可在執行級之每一級處設定隨機位元。模糊可由在執行級中之每一者處寫入隨機數目個位元所需要的隨機功率耗散偏移引起。可將額外功率標記模糊暫存器添加至管線之其他關鍵級。
在另一實施例中，無連續命令封包可具有相同密鑰編號。在分派所有命令封包結束時，軟體可再次中斷處理器以通知提取電路系統查找結束型樣。在偵測到結束型樣後，處理器1806就可返回至正常執行，其中解碼器1812電路系統返回至預設解碼查找值。
在又一實施例中，封包可具有相等大小。可能較小之最後指令封包可運用NOP予以填補。
在解碼查找期間，解碼器1812可擷取密鑰索 引作為輸入，判定將存取運算碼表1830中之哪一者，且因此啟動執行電路系統中之唯一運算碼執行遊動通道。
圖19為根據本發明之實施例的針對加密程式碼1804所產生之封包的更詳細說明。加密程式碼1804之區段可包括一或多個輸入項目1914，每一輸入項目具有待根據給定密鑰而加密之一或多個運算碼1904。可以1906識別給定密鑰。在一個實施例中，密鑰可能未被直接指定，而是由對應於密鑰1828中之輸入項目的密鑰索引1906表示。輸入項目1914亦可包括用於完整性驗證之經產生臨時標誌1908。輸入項目1914亦可包括命令封包之HMAC 1910。在一個實施例中，HMAC 1910為命令封包之加密雜湊。加密程式碼1804可包括開始型樣或指令1902及結束型樣或指令1912。
m個輸入項目可各自包括一唯一密鑰。此等m個不同密鑰可選自n個不同密鑰1828。
圖20為根據本發明之實施例的由系統1800進行之封包處理及操作的更詳細說明。
在(1)處，提取器1810可偵測開始型樣。提取器1810可向解碼器1812或執行管線之其他部分傳信將執行經編碼或加密程式碼。對於加密程式碼，解碼器1812可移位至執行模式。
在(2)處，可自(例如)儲存體1816、1817載入HMAC密鑰。
在(3)處，可接收第一封包。該封包可包括輸 入項目1914。該封包可包括加密命令、密鑰索引、臨時標誌及HMAC結果。在(4)處，可使用HMAC結果以評估該封包。若HMAC結果匹配於實際上執行HMAC程序之結果，則可驗證該封包。
在(5)處，解碼器1812可使用密鑰索引來存取密鑰1828以選擇適當加密密鑰。在(7)處，可根據密鑰索引來選擇運算碼表1830。舉例而言，若密鑰索引為一，且因此擷取來自密鑰1828之第二密鑰，則可選擇運算碼表1830B。在(8)處，可使用來自該封包之加密值以在該運算碼表中查找該值。舉例而言，加密值可為0x00F4，其可為運算碼表1830B中用於HLT運算碼之索引。在(9)處，可傳回該運算碼以供執行。
可針對額外封包重複(3)至(9)。提取器1810可判定已偵測到結束型樣或指令，且解碼器1812可切換成正常模式。
圖21為根據本發明之實施例的用於處置用於壓縮及旋轉之指令之方法2100的流程圖。
方法2100可由任何合適準則起始。此外，儘管方法2100描述特定元件之操作，但方法2100可由任何合適組合或類型之元件執行。舉例而言，方法2100可由圖1至圖20所說明之元件或可操作以實施方法2100之任何其他系統實施。因而，用於方法2100之較佳初始化點及包含方法2100之元件之次序可取決於所選擇之實施方案。在一些實施例中，可視情況而省略、重新組織、重複或組合一 些元件。此外，方法2100之部分可在自身內並行地執行。
在2105處，可接收用於加密執行管線操作之開始型樣或指令。在2110處，作為回應，可自記憶體載入HMAC密鑰。此外，可載入加密運算碼表。在2115處，可接收加密封包。可解構該封包以獲得加密命令、密鑰索引、臨時標誌及HMAC結果。
在2120處，可運用HMAC密鑰及HMAC結果來驗證封包。亦可使用臨時標誌。可在發出查問之後應用驗證。可將HMAC密鑰應用於封包之部分且比較結果與HMAC結果。若封包被驗證，則方法2100可繼續進行。否則，可產生中斷、錯誤或其他故障。另外，可使用臨時標誌以進一步查問封包之完整性或確保無不可否認性。
在2125處，可自密鑰索引識別密鑰。密鑰索引可用以基於密鑰索引來查找由來自多個可能密鑰之結構之密鑰加密的運算碼表。密鑰在給定資料區段內對於封包可為唯一的。該密鑰可能不同於用於緊接地在當前封包之前或之後接收之封包的密鑰。
在2130處，將來自命令封包之加密運算碼重新引導至運用由命令封包中之密鑰索引參考之密鑰而加密的適當運算碼表。
在2135處，在各別加密運算碼表中查找加密運算碼，且唯一地識別待分派之指令。
在2140處，可將運算碼傳遞至執行管線之剩餘部分上以供執行。可將隨機位元寫入至暫存器，以便 使歸因於特定運算碼之執行的任何側通道標記模糊。在2145處，可判定是否已接收到結束型樣或指令。若已接收到，則方法2100可繼續進行至2150。否則，方法2100可返回至2115。在2150處，可繼續正常提取及解碼。在2155處，方法2100可視情況而在(例如)2105處重複，或終止。
本文中所揭示之機制之實施例可以硬體、軟體、韌體或此等實施方法之組合予以實施。本發明之實施例可被實施為執行於可規劃系統上之電腦程式或程式碼，該可規劃系統包含至少一個處理器、一儲存系統(包括依電性及非依電性記憶體及/或儲存元件)、至少一個輸入裝置，及至少一個輸出裝置。
可將程式碼應用於輸入指令以執行本文中所描述之功能且產生輸出資訊。可以已知方式將輸出資訊應用於一或多個輸出裝置。出於此應用之目的，處理系統可包括具有諸如數位信號處理器(DSP)、微控制器、特殊應用積體電路(ASIC)或微處理器之處理器的任何系統。
程式碼可以高階程序性或物件導向式規劃語言實施程式碼以與處理系統通訊。視需要，亦可以組譯語言或機器語言實施程式碼。事實上，本文中所描述之機制之範疇並不限於任一特定規劃語言。在任何狀況下，該語言可為編譯或解譯語言。
可由儲存於機器可讀媒體上的表示處理器內之各種邏輯的代表性指令實施至少一實施例之一或多個態樣，該等代表性指令在由機器讀取時致使該機器製造用 以執行本文中所描述之技術的邏輯。被稱為「IP核心」之此等表示可儲存於有形機器可讀媒體上，且供應至各種消費者或製造設施以載入至實際上製造該邏輯或處理器之製造機器中。
此等機器可讀儲存媒體可包括但不限於由機器或裝置製造或形成之物品的非暫時性有形配置，包括儲存媒體，諸如硬碟、包括軟碟的任何其他類型之光碟、光學光碟、緊密光碟唯讀記憶體(CD-ROM)、可重寫緊密光碟(CD-RW)及磁光碟、諸如唯讀記憶體(ROM)之半導體裝置、諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)之隨機存取記憶體(RAM)、可抹除可規劃唯讀記憶體(EPROM)、快閃記憶體、電可抹除可規劃唯讀記憶體(EEPROM)、磁卡或光卡，或適合於儲存電子指令的任何其他類型之媒體。
因此，本發明之實施例亦可包括含有指令或含有界定本文中所描述之結構、電路、設備、處理器及/或系統特徵之設計資料(諸如硬體描述語言(HDL))的非暫時性有形機器可讀媒體。此等實施例亦可被稱作程式產品。
在一些狀況下，指令轉換器可用以將指令自源指令集轉換至目標指令集。舉例而言，指令轉換器可將指令轉譯(例如，使用靜態二進位轉譯、包括動態編譯之動態二進位轉譯)、轉化、模仿或以其他方式轉換至待由核心處理之一或多個其他指令。指令轉換器可以軟體、硬體、韌體或其組合予以實施。指令轉換器可在處理器上、在處 理器外，或部分地在處理器上且部分地在處理器外。
因此，揭示用於執行根據至少一個實施例之一或多個指令之技術。雖然已描述且在隨附圖式中展示某些例示性實施例，但應理解，此等實施例僅僅說明而不限定其他實施例，且此等實施例並不限於所展示及描述之特定構造及配置，此係因為一般熟習此項技術者在研究本發明後就可想到各種其他修改。在諸如此技術之技術領域(其中增長快速且另外進步不易於預見)中，在不脫離本發明之原理或隨附申請專利範圍之範疇的情況下，可如藉由實現技術進步所促進而易於對所揭示實施例之配置及細節進行修改。
1800:系統
1802:程式碼
1804:加密程式碼
1806:主處理器
1808:前端
1810:提取器
1812:解碼器
1814:二進位轉譯器
1816:非依電性區域
1817:可規劃融合區域
1818:重新命名及分配單元
1820:排程器
1822:執行單元
1824:淘汰單元
1826:核心
1828:密鑰
1830:加密運算碼表
1832:編譯器

Claims (17)

  1. 一種處理器，其包含：一前端電路，其包含用以接收一加密指令序列之電路系統；一解碼器電路，其包含用以進行下列操作之電路系統：自該加密指令序列中之一第一封包識別一第一加密命令；自該第一封包識別一第一密鑰索引，其中該第一密鑰索引對應至包含多個加密密鑰之一結構中之一第一加密密鑰；自該第一封包識別一第一經加密之運算碼；基於該第一密鑰索引識別一第一加密運算碼查找表，其中該第一加密運算碼查找表包含使用該第一加密密鑰所加密之多個經加密之運算碼；在該第一加密運算碼查找表中查找該第一經加密之運算碼以識別一第一經解密之運算碼；以及轉遞該第一經解密之運算碼以供解碼及執行。
  2. 如請求項1之處理器，進一步包含一執行電路，該執行電路包含電路系統，用以寫入隨機位元結合該第一經解密之運算碼之執行，以模糊要執行該第一經解密之運算碼所需要之功率。
  3. 如請求項1之處理器，其中：該加密指令序列係用以包括多個第二封包，每一第二 封包用以包括一各別第二密鑰索引及一各別第二加密命令；且該等多個第二封包之每個第二密鑰索引相對於該等多個第二封包之其他第二密鑰索引係唯一的。
  4. 如請求項1之處理器，其中：該處理器進一步包含一記憶體，其用以儲存多個加密運算碼查找表，每一加密運算碼查找表用以包括用於該第一經解密之運算碼的一輸入項目；且該第一密鑰索引係用以在該多個加密運算碼查找表當中識別該第一加密運算碼查找表。
  5. 如請求項1之處理器，其中該加密指令序列係用以包括：一開始型樣，其用以指示加密解碼操作之起始；多個封包，每一封包用以包括一加密運算碼；以及一結束型樣，其用以指示加密解碼操作之一結束及非加密解碼操作之恢復。
  6. 如請求項1之處理器，其中：該處理器進一步包含一記憶體，其用以儲存多個加密運算碼查找表，每一加密運算碼查找表用以包括用於該第一經解密之運算碼的一輸入項目；該第一密鑰索引係用以在該多個加密運算碼查找表當中識別該第一加密運算碼查找表；且用於該第一經解密之運算碼的該輸入項目在該多個加密運算碼查找表中被獨特地加索引。
  7. 一種用以執行安全指令管線之方法，其包含：接收一加密指令序列；自該加密指令序列中之一第一封包識別一第一加密命令；自該第一封包識別一第一密鑰索引，其中該第一密鑰索引對應至包含多個加密密鑰之一結構中之一第一加密密鑰；從該第一封包識別一第一經加密之運算碼；基於該第一密鑰索引來識別一第一加密運算碼查找表；其中該第一加密運算碼查找表包含使用該第一加密密鑰所加密之多個經加密之運算碼；查找在該第一經加密運算碼查找表中之該第一經加密之運算碼以識別一第一經解密之運算碼；及轉遞該第一經解密之運算碼以供執行。
  8. 如請求項7之方法，其進一步包含寫入隨機位元結合該第一經解密之運算碼之執行，以模糊執行該第一經解密之運算碼所需要之功率。
  9. 如請求項7之方法，其中：該加密指令序列包括多個第二封包，每一第二封包用以包括一各別第二密鑰索引及一各別第二加密命令；且該等第二封包之每個第二密鑰索引相對於該等第二封包之其他第二密鑰索引係唯一的。
  10. 如請求項7之方法，其中：該第一加密運算碼查找表係在多個加密運算碼查找表當中，每一加密運算碼查找表包括用於該第一經解密之運算碼之輸入項目；且該第一密鑰索引在該多個加密運算碼查找表當中識別該第一加密運算碼查找表。
  11. 如請求項7之方法，其中該加密指令序列包括：一開始型樣，其用以指示加密解碼操作之起始；多個封包，每一封包具有一經加密之運算碼；以及一結束型樣，其用以指示加密解碼操作之一結束及非加密解碼操作之恢復。
  12. 一種運算系統，其包含：一前端電路，其其包含用以接收一加密指令序列之電路系統；一解碼器電路，其包含電路系統用以：自該加密指令序列中之一第一封包識別一第一加密命令；自該第一封包識別一第一密鑰索引，其中該第一密鑰索引對應至包含多個加密密鑰之一結構中之一第一加密密鑰；從該第一封包識別一第一經加密之運算碼；基於該第一密鑰索引識別一第一經加密運算碼查找表，其中該第一經加密運算碼查找表包含使用該 第一加密密鑰所加密之多個加密運算碼；在該第一加密運算碼查找表中查找該第一經加密之運算碼以識別一第一經解密之運算碼；轉遞該第一經解密之運算碼以供執行。
  13. 如請求項12之運算系統，進一步包括一執行電路，該執行電路包含電路系統，其用以寫入隨機位元結合該第一經解密之運算碼之執行，以模糊要執行該第一經解密之運算碼所需要之功率。
  14. 如請求項12之運算系統，其中：該加密指令序列係用以包括多個第二封包，每一第二封包用以包括一各別第二密鑰索引及一各別第二加密命令；且該等多個第二封包之每個第二密鑰索引相對於該等多個第二封包之其他第二密鑰索引係唯一的。
  15. 如請求項12之運算系統，其中：該系統進一步包含一記憶體以儲存多個加密運算碼查找表，每一加密運算碼查找表用以包括用於該第一經解密之運算碼之一輸入項目；且該第一密鑰索引係用以在該多個加密運算碼查找表當中識別該第一加密運算碼查找表。
  16. 如請求項12之運算系統，其中該加密指令序列係用以包括：一開始型樣，其用以指示加密解碼操作之起始；多個封包，每一封包用以包括一加密運算碼；以及 一結束型樣，其用以指示加密解碼操作之一結束及非加密解碼操作之恢復。
  17. 如請求項12之運算系統，其中：該系統進一步包含一記憶體以儲存多個加密運算碼查找表，每一加密運算碼查找表用以包括用於該第一經解密之運算碼之一輸入項目；該第一密鑰索引係用以在該多個加密運算碼查找表當中識別該第一加密運算碼查找表；且用於該第一經解密之運算碼之該輸入項目在該多個加密運算碼查找表中被獨特地加索引。
TW105137258A 2015-12-18 2016-11-15 處理器、用於安全指令執行管線之方法、及運算系統 TWI739772B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/974,758 2015-12-18
US14/974,758 US10049057B2 (en) 2015-12-18 2015-12-18 Instruction and logic for secure instruction execution pipeline

Publications (2)

Publication Number Publication Date
TW201725509A TW201725509A (zh) 2017-07-16
TWI739772B true TWI739772B (zh) 2021-09-21

Family

ID=59057294

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105137258A TWI739772B (zh) 2015-12-18 2016-11-15 處理器、用於安全指令執行管線之方法、及運算系統

Country Status (5)

Country Link
US (1) US10049057B2 (zh)
EP (1) EP3391196B1 (zh)
CN (1) CN108351779B (zh)
TW (1) TWI739772B (zh)
WO (1) WO2017105714A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824780B (zh) * 2022-01-21 2023-12-01 美商聖圖爾科技公司 微處理器及其處理零值資料的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049057B2 (en) 2015-12-18 2018-08-14 Intel Corporation Instruction and logic for secure instruction execution pipeline
CN108733311B (zh) * 2017-04-17 2021-09-10 伊姆西Ip控股有限责任公司 用于管理存储系统的方法和设备
US10467405B2 (en) 2017-04-25 2019-11-05 Micro Focus Llc Format preserving encryption of floating point data
US10452564B2 (en) * 2017-04-25 2019-10-22 Entit Software Llc Format preserving encryption of object code
US10623385B2 (en) * 2018-03-16 2020-04-14 At&T Mobility Ii Llc Latency sensitive tactile network security interfaces
US10289816B1 (en) * 2018-06-08 2019-05-14 Gsfm Llc Methods, systems, and devices for an encrypted and obfuscated algorithm in a computing environment
US11630920B2 (en) * 2018-06-29 2023-04-18 Intel Corporation Memory tagging for side-channel defense, memory safety, and sandboxing
US10887221B2 (en) * 2018-08-28 2021-01-05 Mediatek Inc. Methods of synchronization mode of flow table and apparatus using the same
CN109614146B (zh) * 2018-11-14 2021-03-23 西安翔腾微电子科技有限公司 一种局部跳转指令取指方法及装置
US11188681B2 (en) * 2019-04-08 2021-11-30 International Business Machines Corporation Malware resistant computer
US11157423B2 (en) * 2019-05-02 2021-10-26 Dell Products L.P. Pipelined-data-transform-enabled data mover system
US20220197658A1 (en) * 2020-12-21 2022-06-23 Intel Corporation Isa opcode parameterization and opcode space layout randomization
US20220207155A1 (en) * 2020-12-26 2022-06-30 Intel Corporation Instruction support for saving and restoring key information
US11895244B2 (en) * 2021-07-27 2024-02-06 Dell Products L.P. Secure high-speed communication interface between a basic input and output system and a service processor
CN113805942A (zh) * 2021-08-23 2021-12-17 北京奕斯伟计算技术有限公司 处理器核、处理器及指令处理方法
TWI779923B (zh) * 2021-11-11 2022-10-01 南亞科技股份有限公司 圖案驗證系統及其操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779101B1 (en) * 2000-03-07 2004-08-17 University Of Washington Method and apparatus for processing compressed VLIW subinstruction opcodes
US20070266438A1 (en) * 2006-05-09 2007-11-15 Stephane Rodgers Method and System For Memory Attack Protection To Achieve a Secure Interface
TW200845689A (en) * 2007-03-28 2008-11-16 Intel Corp Flexible architecture and instruction for advanced encryption standard (AES)
US20120260107A1 (en) * 2011-04-08 2012-10-11 Infineon Technologies Ag Instruction Encryption/Decryption Arrangement and Method with Iterative Encryption/Decryption Key Update

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735575B1 (en) * 1999-06-02 2004-05-11 Kara Technology Incorporated Verifying the authenticity of printed documents
US7779238B2 (en) * 2004-06-30 2010-08-17 Oracle America, Inc. Method and apparatus for precisely identifying effective addresses associated with hardware events
EP1855476A3 (en) 2006-05-11 2010-10-27 Broadcom Corporation System and method for trusted data processing
US20080126766A1 (en) * 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US8645714B2 (en) * 2010-05-25 2014-02-04 Via Technologies, Inc. Branch target address cache for predicting instruction decryption keys in a microprocessor that fetches and decrypts encrypted instructions
CN104012030B (zh) * 2011-12-21 2018-04-13 英特尔公司 用于保护对称加密密钥的系统及方法
US9483266B2 (en) * 2013-03-15 2016-11-01 Intel Corporation Fusible instructions and logic to provide OR-test and AND-test functionality using multiple test sources
US9043613B2 (en) * 2013-06-28 2015-05-26 International Business Machines Corporation Multiple volume encryption of storage devices using self encrypting drive (SED)
US9292290B2 (en) 2013-07-23 2016-03-22 International Business Machines Corporation Instruction set architecture with opcode lookup using memory attribute
US10038550B2 (en) * 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
US10049057B2 (en) 2015-12-18 2018-08-14 Intel Corporation Instruction and logic for secure instruction execution pipeline

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6779101B1 (en) * 2000-03-07 2004-08-17 University Of Washington Method and apparatus for processing compressed VLIW subinstruction opcodes
US20070266438A1 (en) * 2006-05-09 2007-11-15 Stephane Rodgers Method and System For Memory Attack Protection To Achieve a Secure Interface
TW200845689A (en) * 2007-03-28 2008-11-16 Intel Corp Flexible architecture and instruction for advanced encryption standard (AES)
US20120260107A1 (en) * 2011-04-08 2012-10-11 Infineon Technologies Ag Instruction Encryption/Decryption Arrangement and Method with Iterative Encryption/Decryption Key Update

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI824780B (zh) * 2022-01-21 2023-12-01 美商聖圖爾科技公司 微處理器及其處理零值資料的方法
US11934310B2 (en) 2022-01-21 2024-03-19 Centaur Technology, Inc. Zero bits in L3 tags

Also Published As

Publication number Publication date
US20170177504A1 (en) 2017-06-22
EP3391196A1 (en) 2018-10-24
CN108351779B (zh) 2023-09-22
US10049057B2 (en) 2018-08-14
TW201725509A (zh) 2017-07-16
EP3391196A4 (en) 2019-11-13
CN108351779A (zh) 2018-07-31
EP3391196B1 (en) 2023-08-23
WO2017105714A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
TWI739772B (zh) 處理器、用於安全指令執行管線之方法、及運算系統
TWI731892B (zh) 用於以通道為基礎的跨步儲存操作之指令及邏輯
TWI730016B (zh) 用於跨步分散運算的指令與邏輯的處理器、方法及系統
TWI733710B (zh) 用於重複發生相鄰聚集的處理器、方法和單元
TWI743064B (zh) 用於取得多重向量元素操作之指令及邏輯
TWI738682B (zh) 用於載入索引和散佈元件的處理器、方法及系統
EP3384378B1 (en) Instruction and logic for in-order handling in an out-of-order processor
TWI720056B (zh) 用於設置多重向量元素操作之指令及邏輯
TW202042056A (zh) 用於使用ｍｏｎｉｔｏｒ及ｍｗａｉｔ架構之使用者層級執行緒同步的方法及裝置
TW201732619A (zh) 仿真的訊息通知中斷（ｍｓｉ）中斷處置
TWI723075B (zh) 用於向量置換的方法和處理器以及向量置換單元
US20170168819A1 (en) Instruction and logic for partial reduction operations
TW201723815A (zh) 用於偶數與奇數向量取得操作之指令及邏輯
TWI738681B (zh) 處理器、用於檢測消抵效應之方法及消抵效應檢測單元
TWI729029B (zh) 用於向量位元欄壓縮及擴展的指令及邏輯
WO2018005718A1 (en) System and method for out-of-order clustered decoding
US10884735B2 (en) Instruction and logic for predication and implicit destination
US10990395B2 (en) System and method for communication using a register management array circuit
WO2017112190A1 (en) Instruction and logic for getting a column of data
CN107408035B (zh) 用于缕程间通信的装置和方法
TW201729081A (zh) 用於以向量為基礎的位元操控之指令及邏輯