TWI702701B - 具有在引線框架上的基材中介層的半導體裝置及其形成方法 - Google Patents

具有在引線框架上的基材中介層的半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI702701B
TWI702701B TW105109544A TW105109544A TWI702701B TW I702701 B TWI702701 B TW I702701B TW 105109544 A TW105109544 A TW 105109544A TW 105109544 A TW105109544 A TW 105109544A TW I702701 B TWI702701 B TW I702701B
Authority
TW
Taiwan
Prior art keywords
lead frame
interposer
redistribution layer
semiconductor die
coupled
Prior art date
Application number
TW105109544A
Other languages
English (en)
Other versions
TW201705416A (zh
Inventor
艾斯利 亞東 卡巴赫格
瑪利亞 克萊曼 亞皮爾 奎尼諾斯
瑪莉亞 克里斯丁納 艾塔西歐
羅米爾 諾蓋斯 馬納塔
宗麟 吳
傑若美 泰塞瑞
Original Assignee
美商菲爾卻德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商菲爾卻德半導體公司 filed Critical 美商菲爾卻德半導體公司
Publication of TW201705416A publication Critical patent/TW201705416A/zh
Application granted granted Critical
Publication of TWI702701B publication Critical patent/TWI702701B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在一項一般態樣中，一種裝置可包括：一引線框架，其包括一外部輸入端子或一外部輸出端子之至少一者；一中介層，其由一絕緣材料製成；以及一重分佈層，其耦合至該中介層且由一導電材料製成。該重分佈層可包括複數個跡線。該裝置亦可包括設置於該重分佈層與該引線框架之間的一半導體晶粒。

Description

具有在引線框架上的基材中介層的半導體裝置及其形成方法 【相關申請案之交互參考】
本申請案主張2015年3月27日申請之美國臨時申請案第62/139,378號「Substrate Interposer on a Leadframe」的優先權以及權利，其全文以引用方式併入本說明書中。
本說明書係關於引線框架上的基材中介層。
隨著電子器件朝向更小尺寸、更高效率及更低成本邁進，積體化技術更加需要在各種空間(包含電力管理空間)中製作更小、更智慧且更高效率產品。相對於在一積體電路(IC)製程中進行積體化(integrated)，諸如功率裝置之最高效能裝置經常以離散方式製造。生產此類離散裝置的成本可為使用此類複雜製程所生產者的分率，此係因為離散裝置中使用的遮罩層通常為更複雜IC製程中所使用者之數目的分率(例如，二分之一或三分之一)。許多已知做法已使用例如引線框架封裝及銅夾，以達到整合，但此類封裝的缺點成本較高、熱效能較差、電感較高、尺寸較大且通常整合程度較低。因此，需要能夠解決當前技術不足之處並提供其他新穎且創新的特徵的系統、方法及設備。
100:裝置
103:引線框架側
104:模製件(或中介層)側
110:中介層
120:重分佈層
130:半導體晶粒
135:半導體晶粒
140:引線框架
150:模製件
200:裝置
210:中介層
230:控制器積體電路(IC)晶粒
235:輸出積體電路(IC)晶粒
240:引線框架
242:中介層附著焊料；陶瓷附接焊料
244:底部導電板
246:導孔
248:頂部導電板
258:傳輸線
262:凸塊附著焊料
264:導電凸塊
300:裝置
310:中介層
320:重分佈層
325:柱
330:半導體晶粒
335:半導體晶粒
340:引線框架
400:裝置
401:焊料
410:中介層
410A:預組裝中介層
420:重分佈層
425:(導電)柱；柱層
430:高側FET(HS FET)
435:低側FET(LS FET)
437:積體電路(IC)晶粒
440:引線框架
440A:(預組裝)引線框架
441:凹部部分
450:模製件
451:(模製件的)部份
500:裝置
510:中介層
530:半導體晶粒
535:半導體晶粒
540:(蝕刻)引線框架
540B:引線框架；低置引線框架
550:模製件
600:裝置
610:中介層
620:重分佈層
623:重分佈層
625:柱
627:導孔
630:半導體晶粒
635:半導體晶粒
637:半導體晶粒
640:引線框架
650:模製件
700:裝置
710:中介層
720:重分佈層
730:半導體晶粒
740:引線框架
750:模製件
800:裝置
900:裝置；重分佈層
910:中介層
920:重分佈層
923:導孔
935A:半導體晶粒
935B:半導體晶粒
940:引線框架
990A:線接合
990B:線接合
1000:裝置
1000A:裝置
1000B:裝置
1001A:預組裝中介層
1002A:預組裝引線框架
1010:中介層
1010A:中介層
1020:重分佈層
1020A:重分佈層
1022A:焊料部分
1025:導電柱
1025A:導電柱
1030A:半導體晶粒
1035A:半導體晶粒
1036A:焊料
1037A:半導體晶粒
1038A:焊料
1040:引線框架
1040A:引線框架
1041A:凹部
1045A:導電電鍍
1050:模製件
1081:帶
1082:帶
1100:方塊
1110:方塊
1120:方塊
1200:裝置
1210:中介層
1220:重分佈層
1225:柱層
1237:晶粒
1240:引線框架
1250:模製件
A1:線
A2:線
B1:厚度
B2:厚度
B3:厚度
B4:距離
B5:距離
B6:厚度
B7:厚度
B8:厚度
B9:厚度
B10:距離
B11:厚度
B12:厚度
B13:厚度
B14:厚度
B15:厚度
B16
D1:寬度
D2:寬度
RDL1:重分佈層
RDL2:重分佈層
RDL3:重分佈層；金屬層；層
E1:寬度
E2:長度
E3:距離
E4:長度
E5:寬度
E6:尺寸
E7:尺寸
F1:厚度
F2:厚度
G1:厚度
G2:厚度
G3:厚度
P1:線
P2:線
圖1係繪示包括在裝置中之中介層的圖。
圖2A與圖2B係繪示圖1中所示裝置之變化的圖。
圖3A至圖3C係繪示圖1中所示裝置之另一變化之裝置的圖。
圖4A至圖4E係繪示圖1中所示裝置之仍另一變化之裝置的圖。
圖5A至圖5F係繪示圖1中所示裝置之仍另一變化之裝置的圖。
圖6A至圖6C係繪示圖1中所示裝置之仍另一變化之裝置的圖。
圖7A至圖7E繪示用於生產如本文中所述之裝置的製程。
圖8A至圖8E繪示用於生產如本文中所述之裝置的另一製程。
圖9A至圖9C繪示裝置的另一實施方案。
圖10A至圖10N係繪示用於生產裝置之仍另一製程的圖。
圖11係繪示用於產生如本文中所述之裝置之一或多者的方法的流程圖。
圖12A至圖12D係繪示又另一實例裝置的圖。
在一項一般態樣中，一種裝置可包括：一引線框架，其包括一外部輸入端子或一外部輸出端子之至少一者；一中介層，其由一絕緣材料製成；以及一重分佈層，其耦合至該中介層且由一導電材料製成。該重分佈層可包括複數個跡線。該裝置亦可包括設置於該重分佈層與該引線框架之間的一半導體晶粒。
圖1係繪示包括在裝置100中之中介層110的圖。在一些實施方案中，裝置100可稱為一封裝裝置或可稱為一封裝。如圖1中所示，裝置100包括重分佈層120、半導體晶粒130、135、以及引線框架140。重分佈層120設置於半導體晶粒130、135與中介層110之間。具體地，重分佈層120可電耦合至半導體晶粒130、135之各者且可耦合至中介層110。在一些實施方案中，可經由一或多種導電材料或耦合機構(譬如焊料、電膏、及/或等等)達成電耦合。在一些實施方案中，當一元件稱為接觸(例如，或電接觸)另一元件時，該兩元件可經由導電材料(譬如焊料、電膏、及/或等等)耦合。
在圖1中所示的實施方案中，中介層110可充當作平台，經由該平台，可製成用於多種半導體裝置(例如，半導體晶粒130、135、晶片、被動裝置、及/或等等)的連接。具體地，可經由耦合至中介層110的重分佈層120提供電連接。在一些實施方案中，中介層110(或其耦合的導電組件(例如，重分佈層120))可焊接至引線框架140上以建立在裝置100內部之主動組件(例如，半導體晶粒130、135)的電連接。在一些實施方案中，重分佈層可包括一或多個跡線，該一或多個跡線寬度及/或厚度可為數微米(例如，10微米、30微米、40微米)或更寬及/或更厚(例如，大於40微米、100微米)。
雖然未示於圖1中，但是一或多種電連接可設置於中介層110內或可經由中介層110製成。換言之，可使用導孔(例如，電導孔、金屬導孔)製成介於中介層110的第一側與中介層110的第二側之間的電連接。例如，可使用設置於中介層110內的導孔製成介於 重分佈層120(其設置於如圖1中所示之中介層110的底部側上)與半導體晶粒(其可設置於如圖1中所示之中介層110的頂部側上)之間的電連接。
模製件150(例如，模製化合物)(其以虛線繪示)可包括在裝置100中。如圖1中所示，模製件150可耦合至中介層110(例如，設置於中介層110上)。如圖1中所示，半導體晶粒130、135之一或多者可設置於模製件150的至少一部份內。亦如圖1中所示，引線框架140的至少一部份透過模製件150而暴露。據此，用於板安裝式連接的一或多個暴露引線及/或墊(例如，(多個)外部輸入端子及/或(多個)外部輸出端子)可穿過透過模製件150而暴露的引線框架140。據此，可使用模製件150以至少部分包裝(例如，覆蓋)(或在一些實施方案中可囊封)裝置100。下文說明有關於外部輸入端子及/或外部輸出端子的更多細節。
在一些實施方案中，半導體晶粒130、135之一或多者可係直立式組態或呈覆晶式組態(一或多端子或接觸件面向上(朝向中介層110)或面向下(朝向引線框架140))。在一些實施方案中，半導體晶粒130、135之一或多者可定向成使得半導體晶粒130、135之一或多者的汲極(或汲極接觸件)耦合至(例如，直接耦合至)引線框架140。在一些實施方案中，對於在一些應用中的操作，覆晶及/或非覆晶組態可能至關重要。在一些實施方案中，半導體晶粒130、135之一或多者可定向成使得半導體晶粒130、135之一或多者的源極(或源極接觸件)耦合至(例如，直接耦合至)引線框架140。在一些實 施方案中，半導體晶粒130、135之一或多者可定向成使得半導體晶粒130、135之一或多者的閘極(或閘極接觸件)能夠耦合至(例如，直接耦合至)引線框架140。
在一些實施方案中，半導體晶粒130及/或135可經由焊料(未展示)耦合至引線框架140及/或重分佈層120。據此，作為一實例，沿著垂直方向的堆疊可包括重分佈層120、第一焊料、半導體晶粒130、第二焊料、以及引線框架140。在一些實施方案中，引線框架140可為預形成(例如，預界定)的導電或電性層，其可經壓印、自一導體(例如，金屬)切下，及/或等等。此可與一導電層對比，其可經電鍍、生長、濺鍍及/或等等(例如，重分佈層120)在例如中介層110上。
中介層110可由多種材料製成，包括陶瓷、以矽為基礎的材料、有機基材、預模製基材、及/或等等。在一些實施方案中，中介層110的厚度(例如，垂直厚度)可取決於應用所需的最終封裝的目標封裝厚度而變化。在一些實施方案中，中介層110可由絕緣材料製成。重分佈層120可由一或多種導電材料製成，譬如銅、鋁、及/或等等。取決於特定實施方案，裝置100的引線框架140(或其部分)可從銅、銅合金、或適合形成用於封裝半導體裝置之引線框架之任何數目的其它材料所形成(例如，使用本文中所述的做法)。在一些實施方案中，正交於中介層110平面之距離(例如，厚度、方向)可稱為垂直，而沿著中介層110平面的距離可稱為水平。
在一些實施方案中，可對重分佈層120執行有機保焊劑(OSP)處理，使得可在重分佈層120上達成所欲且可重複的焊料潤濕。
模製件150可為液態模製化合物，該液態模製化合物經注入或流動且隨後熱固化以使模製件150硬化。在其它實施方案中，模製件150可為熱固性塑膠模製化合物。在仍另一實施方案中，可使用其它模製件150。在一些實施方案中，模製件150可包括多種材料，譬如塑膠、樹脂、環氧、酚醛硬化劑、氧化矽材料、及/或等等。
雖然未示於圖1中，但是可製成介於重分佈層120與引線框架140之間的一或多個電連接。在一些實施方案中，電連接可使用柱(例如，導電柱、銅柱)而界定於重分佈層120與引線框架140之間。下文說明關於柱的更多細節。
在一些實施方案中，在製備柱中的平坦化製程(例如，拋光製程)至少界定(例如，控制)柱高度(或厚度(例如，垂直厚度))變化，以在組裝期間內，達成用於與例如焊料之所欲接觸的平面/平坦表面。
在一些實施方案中，引線框架140可包括一或多個外部輸入端子及/或一或多個外部輸出端子。例如，引線框架140可包括電耦合至半導體晶粒130、135之一或多者的外部輸入端子，使得半導體晶粒130、135之一或多者可接收來自裝置100外面之另一裝置(未展示)的外部輸入(例如，外部輸入訊號、外部電力)。作為另一實例，引線框架140可包括電耦合至半導體晶粒130、135之一或多者 的外部輸入端子，使得半導體晶粒130、135之一或多者可發送外部輸出(例如，外部輸出訊號)至裝置100外面的另一裝置。如上文所提及，外部輸入端子及/或外部輸出端子之一或多者可係透過模製件150而暴露的暴露引線及/或墊。
在一些實施方案中，可使用重分佈層120以電連接半導體晶粒130、135之一或多者之間的部分。在一些實施方案中，可使用重分佈層120以電連接半導體晶粒130、135之一或多者之間的部分，且可具有或可不具有離開裝置100的外部輸出端子及/或進入裝置100的外部輸入端子。假如排除外部輸入端子及/或外部輸出端子，重分佈層120可整個設置於裝置100內(例如，裝置的模製件150內)。
在一些實施方案中，可使用重分佈層120以電連接半導體晶粒130、135之一或多者的部分與引線框架140的一或多部分。在一些實施方案中，可使用重分佈層120以電連接半導體晶粒130、135之一或多者的部分與引線框架140的一或多部分，且可具有或可不具有離開裝置100的外部輸出端子及/或進入裝置100的外部輸入端子。
雖然可就特別類型材料方面來說明在本文中所述的各種實施方案，但是可使用各種材料則於該等組件的任一者。
半導體晶粒130、135之一或多者可係或可包括多種裝置，譬如雙極接面電晶體(BJT)、絕緣閘極雙極性電晶體(IGBT)、超接面場效電晶體(FET)、金屬氧化物半導體場效電晶體(MOSFET)裝置、碳化矽(SiC)裝置(例如，SiC BJT)、其它電晶體。在一些實施方案 中，該等半導體晶粒130、135之一或多者可為或可包含電路諸如，濾波器電路、控制器電路、驅動器電路、通訊電路(例如，接收器及/或傳輸器)及/或等等。在一些實施方案中，半導體晶粒130、135之一或多者可係或可包括特殊用途邏輯電路、組合邏輯、場可程式化閘陣列(FPGA)、特殊應用-積體電路(ASIC)。在一些實施方案中，裝置100(及/或半導體晶粒130、135之一或多者)可用於許多不同類型系統，譬如電力管理系統、射頻(RF)系統、控制器系統、運算系統、數位及/或類比系統等等。半導體晶粒130、135之一或多者可包括例如其中實施的高電壓(HV)(或高側)或低電壓(LV)(或低側)電晶體，譬如場效電晶體(例如，垂直FET、橫向FET)。在一些實施方案中，裝置100可包括超過兩個的半導體晶粒或少於兩個的半導體晶粒。在一些實施方案中，裝置100可界定DC轉DC壓降轉換器(例如，半橋(half bridge))。
作為一具體實例，假如半導體晶粒130、135之一或多者係(或包括)MOSFET裝置，則可使用耦合至(例如，整合至)中介層110的一或多條導體線(例如，界定在重分佈層120內的導體線)來界定在MOSFET裝置之閘極墊與源極墊上的內部連接。在一些實施方案中，一或多條導體線可由銅(例如，40μm或更厚的銅)製成，且可予以路由，以適應MOSFET裝置閘極與源極墊佈局。一或多條導體線可予以路由以允許藉由形成(例如，生長)柱(例如，電鍍銅柱)(未示於圖1中)而電連接至引線框架140。在一些實施方案中，至引線框架140的連接可對應於最終暴露的引線或墊。在一些實 施方案中，全部的暴露墊(例如，輸入端子及/或輸出端子)界定於引線框架140側上，同時至半導體晶粒(例如，半導體晶粒130、135)的全部導體連接在中介層110上進行(例如，重分佈層120耦合至中介層110)。
在一些實施方案中，MOSFET裝置的汲極連接可耦合至引線框架140，在底部側上的佈局亦當作裝置100之封裝的最終暴露墊。在一些實施方案中，中介層110上的柱(例如，銅柱)(未示於圖1中)可與MOSFET裝置(或晶粒)背面共面。在一些實施方案中，柱及半導體晶粒(例如，130、135)背側的電鍍容限指定中介層110的最終隔離。在一些實施方案中，可實施此特徵以用於柱到引線框架140以及MOSFET裝置(或晶粒)背面到引線框架140之所欲的焊接。在一些實施方案中，已知柱上的潛在電鍍容限，MOSFET裝置(或晶粒)背側可指定中介層110的最終隔離。中介層110上的柱可與晶粒(例如，MOSFET晶粒)的背面共面。此對焊接柱到引線框架110、以及焊接晶粒背面到引線框架140可為所欲。
在一些實施方案中，使用引線框架140界定全部的暴露墊，同時使用中介層110的重分佈層120界定至半導體晶粒130、135的全部導體連接。在一些實施方案中，半導體晶粒130、135(例如，MOSFET)之一或多者的汲極連接係在引線框架140上，引線框架140之底部側上的佈局亦當作裝置100之封裝的最終暴露墊。
在一些實施方案中，本文之裝置可具有的優點勝於使用液體環氧樹脂來囊封封裝的實施方案。液體環氧樹脂會導致空隙、不 完整填充、傾斜且可係昂貴等。液體環氧樹脂無法用於精確控制例如高度或厚度，所以需要過澆鑄(overcast)、接著研磨至少環氧樹脂、基材上的柱及/或晶粒汲極，以平坦化這三個介面，以進行底部電鍍最終輸入/輸出至印刷電路板的下一步驟。研磨會導致例如MOSFET的高Rds(on)，其中MOSFET晶粒的背面金屬將被移除，並且底部電鍍至基材的黏著強度低且會脫層。散熱片(heatslug)可附接在MOSFET的背面金屬上以避免上述問題，然而，回流期間散熱片會旋轉，並且研磨期間散熱片會卸離。
所描述的實施方案將晶粒附接在引線框架上，其使用晶粒附接處理，連同對焊料接合線厚度的所欲控制、且晶粒很少或無旋轉及/或傾斜。
圖2A與圖2B係繪示圖1中所示裝置100之變化的圖。圖2B係圖2A中所示之裝置200之一部份的縮放繪示。如圖2A中所示，裝置200包括引線框架240(例如，預電鍍引線框架)，該引線框架經由中介層附接焊料242(例如，陶瓷附接焊料)以及底部導電板244(例如，銅導電板)耦合至中介層210。在一些實施方案中，中介層210可係陶瓷基材載具。在一些實施方案中，至引線框架240的電連接可路由經過具有金屬化接觸墊的經填充導孔，其中透過焊接或透過導電黏著劑連接金屬化接觸墊。
在本實施方案中，裝置200包括控制器積體電路(IC)晶粒230以及輸出積體電路(IC)晶粒235。諸電容器各別地界定於晶粒230、235與傳輸線258之間，通過中介層210。在一些實施方案中， 傳輸線258可藉由導電板所界定。在一些實施方案中，不同類型的半導體晶粒(例如，MOSFET晶粒、輸入積體電路(IC)、等等)可包括在裝置200中。
在一些實施方案中，從例如輸出IC晶粒235至引線框架240的電連接例如可路由經過導孔246(例如，經充填的導孔)以及其它組件(譬如陶瓷附接焊料242、底部導電板244、頂部導電板248、凸塊附接焊料262、導電凸塊264、及/或等等)。可使用相同或類似的元件以電連接引線框架240至控制器IC晶粒230。在一些實施方案中，中介層210(例如，基材材料)具體地可為用於相對高電壓隔離的陶瓷，且中介層210的厚度可基於電容性能目標。
圖3A至圖3C係繪示圖1中所示裝置100之仍另一變化的裝置300的圖。在這些繪示中，未繪示模製件。圖3A係繪示中介層310被移除使得能夠看見重分佈層320的裝置300的立體圖。如圖3A中所示，柱325耦合於重分佈層320之部分與引線框架340之間。
展示耦合至重分佈層320與引線框架340的半導體晶粒330、335。雖然未示於圖3中，另一半導體晶粒可設置在重分佈層320與引線框架340之間。半導體晶粒330、335之一或多者(或其他晶粒)可包括例如HV或LV電晶體、FET及/或IC。可以汲極側面向重分佈層320或以汲極面向引線框架340來組態半導體晶粒330及/或335。在一些實施方案中，半導體晶粒330、335之一或多者可係在僅 僅一側上具有一或多端子或連接(例如，輸入端子或連接、輸出端子或連接)且與引線框架340或重分佈層320絕緣的積體電路。
圖3B係繪示具有中介層310設置於(或耦合至)重分佈層320上的裝置300的立體圖。如所示，重分佈層320設置於中介層310與引線框架340兩者之間且耦合至中介層610與引線框架640兩者。
圖3C係繪示重疊於彼此上之裝置300的各層的圖。裝置300組態為四方扁平無引腳(QFN)裝置，但在一些實施方案中，裝置300可不組態為QFN裝置。在一些實施方案中，寬度D1可等於裝置300的寬度D2。在一些實施方案中，寬度D1可小於或大於裝置300的寬度D2。在一些實施方案中，D1及/或D2可為約幾毫米(例如，3mm、5mm、8mm、10mm)。在一些實施方案中，D1及/或D2可小於幾毫米(例如，毫米之分率)或大於幾毫米。
圖4A至圖4D係繪示圖1中所示裝置100之仍另一變化的裝置400的圖。裝置400組態為四方扁平無引腳(QFN)裝置，但在一些實施方案中，裝置400可不組態為QFN裝置。圖4A係繪示重疊於彼此上之裝置400的數層的圖。如圖4中所示，裝置400包括重分佈層420與柱層425。如所示，高側FET(HS FET)430、低側FET(LS FET)435、以及積體電路(IC)晶粒437包括在裝置400中。
圖4B係亦繪示重疊於彼此上之裝置400的數層的圖。圖4B繪示引線框架440，其設置於重分佈層420下方且經由柱425電 耦合至重分佈層420。該柱可係銅柱、銅球、焊料球、及/或等等，且可係中介層410的整體部分。
圖4C係繪示裝置400之側面(沿著圖4B中的線A1切割)的圖(例如，側剖視圖)。如圖4C中所示，高側FET(HS FET)430以及低側FET(LS FET)435包括在裝置400中。中介層410(在此情形中，其係金屬化陶瓷中介層)耦合至HS FET 430以及至LS FET 435。於圖4C中亦展示模製件450。如圖4C中所示，經由中介層410與引線框架440之間的頂部與底部連接而耦合晶片(例如，LS FET 435)。暴露的引線框架440可當作用於最終組裝產品的最終暴露墊連接。
圖4D係繪示裝置400之另一側面(沿著圖4B中的線A2切割)的圖(例如，側剖視圖)。如圖4D中所示，積體電路(IC)電耦合至中介層410。IC具有與引線框架440絕緣的底部側。圖4D亦繪示底部填充。如圖4D中所示，柱與半導體晶粒背面(例如，LS FET 435)可共面。不過，已知潛在的變化，最終接觸件高度可受控於半導體晶粒厚度。
在結合圖4A至圖4D所述的至少實施方案中，一或多個半導體晶粒(例如，LS FET 435)可各別地藉由頂部接觸件與底部接觸件耦合至引線框架440與中介層410。可使用例如焊料、導電黏著劑、及/或等等來達成耦合。
在一些實施方案中，可使用例如柱(例如，銅柱)、球(例如，銅球、焊料球)、及/或等等來製成從中介層410至引線框架 440的一或多個電連接。可使用例如焊料、導電黏著劑、及/或等等來達成耦合。
在一些實施方案中，半導體晶粒(例如，單一晶粒、多晶粒)可耦合至中介層410，使得中介層410與柱(例如，銅柱)、突出柱、球、及/或等等共面，以允許平面連接至在引線框架440上的一或多個接收區域。
於圖4C與圖4D中繪示關於裝置400的各種尺寸。如圖4D中所示，模製件450的一部份451設置於引線框架440的一部份與IC晶粒437的一部份之間，IC晶粒437電耦合至重分佈層420。模製件450的部分451可使IC晶粒437與引線框架440絕緣。模製件450的部分451可稱為IC晶粒437下方的底部填充。部分451設置於引線框架440的凹部部分441(例如，蝕刻部分、半部分)上。
在半導體晶粒(例如，LS FET 435)之一或多者與重分佈層420之間的焊料401具有厚度B7。如圖4D中所示，模製件450具有厚度B1，該厚度小於中介層410的厚度且小於從中介層410底部至引線框架440底部的厚度B9以及引線框架440的厚度B11。
重分佈層具有厚度B12。重分佈層420的厚度可小於引線框架的厚度B11及/或導電柱425的厚度B2。
在一些實施方案中，厚度B9包括至少引線框架440、導電柱425、重分佈層420、以及導電柱425與引線框架440之間焊料(未標記)的垂直堆疊。厚度B8係導電柱425與引線框架440之 間焊料的厚度。在一些實施方案中，厚度B6包括至少導電柱425、重分佈層420、以及導電柱425與引線框架440之間焊料的垂直堆疊。
厚度B3係重分佈層240的底部與IC晶粒437下方之引線框架440的凹部部分441的頂部表面之間的距離。據此，厚度B3包括模製件450的部分451以及IC晶粒437。厚度B3可大於、小於、或等於厚度B6。
距離B4係凹部部分441的隅角與IC晶粒437之間的距離。距離B5係凹部部分441的隅角與LS FET 435之間的距離。距離B10係在引線框架440內之突懸的距離。
在一些實施方案中，厚度B13(在圖4C中)包括至少引線框架440、導電柱425、重分佈層420、一或多種焊料、以及中介層410的垂直堆疊。裝置400的總厚度繪示為B14，其包括厚度B13以及在中介層410上之模製件450的厚度。厚度B15係中介層410的厚度。
在一些實施方案中，導電柱425之一或多者的最大厚度(或高度)對寬度比可係1：1。在一些實施方案中，導電柱425之一或多者的最大厚度對寬度比可大於1：1或小於1：1。在一些實施方案中，導電柱425之一或多者的最大寬度可係約150微米。在一些實施方案中，導電柱425之一或多者的最大寬度可小於150微米或大於150微米。在一些實施方案中，導電柱425之一或多者的厚度B2可係約85微米。在一些實施方案中，導電柱425之一或多者的寬度可大於或小於85微米。
在一些實施方案中，導電柱425的厚度B2可至少等於耦合至中介層410之焊料的厚度、晶粒厚度、以及耦合至重分佈層420之焊料的厚度。
圖4E繪示裝置400的不同部分，其可組合以形成裝置400。具體地，在製造期間內，預組裝引線框架440A可予以生產且在製造期間內與預組裝中介層410A組合。預組裝引線框架440A可包括半導體晶粒430、435、以及引線框架440。預組裝中介層410A可包括半導體晶粒430、以及中介層410。
在一些實施方案中，B1、B2、B3、B5、B6、B7、B8、B10及/或B16可係毫米之分率(例如，0.02mm、0.03mm、0.05mm、0.06mm、0.09mm、0.10mm、0.11mm、0.12mm、0.20mm)、或大於或小於毫米之分率。在一些實施方案中，B9、B11及/或B12可係毫米之分率(例如，0.10mm、0.14mm、0.20mm、0.35mm、0.36mm、0.50mm)、或大於(例如，超過1mm)或小於毫米之分率。在一些實施方案中，對於在一些應用中的操作，這些次毫米尺寸可能至關重要。
在一些實施方案中，B15可係毫米之分率(例如，0.10mm、0.14mm、0.20mm、0.35mm、0.38mm、0.50mm)，或大於或小於毫米之分率。在一些實施方案中，B13及/或B14可係毫米之分率(例如，0.35mm、0.50mm、0.73mm、0.85mm)，或大於(例如，超過1mm)或小於毫米之分率。在一些實施方案中，對於在一些應用中的操作，這些次毫米(或約毫米)尺寸可能至關重要。
圖5A至圖5F係繪示圖1中所示裝置100之仍另一變化的裝置500的圖。裝置500組態為四方扁平無引腳(QFN)裝置，但在一些實施方案中，裝置500可不組態為QFN裝置。圖5A至圖5E繪示具有蝕刻引線框架540的裝置500(其可稱為具有凹部部分的引線框架)。圖5F係繪示具有低置框架540B之裝置500之側剖視圖的圖。
如圖5A與圖5B中所示，電容器板形成於中介層510的對置側上。使用重分佈層RDL1、RDL2(亦可稱為跡線層)來形成電容器板。如圖5B中所示，呈覆晶組態的半導體晶粒經由重分佈層RDL1電耦合至電容器板。模製件550包括在裝置500中。
如圖5C中所示，其係圖5B之縮放視圖，蝕刻引線框架540包括在裝置500中。多個RDL層(亦即，重分佈層RDL1以及另一金屬層RDL3)設置於中介層510與蝕刻引線框架540之間。
圖5D係繪示裝置500之數層之疊對的圖。如圖5D中所示，裝置500具有寬度E1以及長度E2。展示引線框架540的蝕刻部分的邊緣之間的距離E3。如圖5D中所示，半導體晶粒535可具有長度E4以及寬度E5。半導體晶粒535可具有與半導體晶粒535相同或不同的尺寸。重分佈層RDL1之電容板的尺寸E6與尺寸E7可相同或不同。電容板之一或多者的區域可小於、相同於、或大於半導體晶粒530、535之一或多者的區域。
圖5E係繪示裝置500以及蝕刻引線框架540之側剖視圖的圖。於圖5E中繪示引線框架540的凹部或蝕刻部分。引線框架 540的厚度繪示為厚度F1。中介層510與引線框架540之間的各種導電元件(其界定一堆疊)具有厚度F2，該厚度可小於、大於或相同於厚度F1。
在這些實施方案中，中介層510(其可係陶瓷基材)可當作用於相對高電壓隔離以及積體電路之訊號傳輸經過電容器板的中介層。在一些實施例中，至引線框架540(或其部分)的電連接可使用金屬化接觸墊跡線來界定，該等金屬化接觸墊跡線則藉由焊接、導電黏著劑、及/或等等來連接。在一些實施方案中，可界定中介層510與引線框架540之一或多部分之間的接觸點，以確保封裝結構的所欲垂直間隔。如圖5A至圖5E所示，蝕刻引線框架540實施方案(例如，無低置的蝕刻引線框架)可包括中介層510以及多個重分佈層RDL1、RDL2、RDL3，且如圖5F所示，低置引線框架實施方案可包括中介層510以及單一重分佈層。
圖5F係繪示裝置500與低置引線框架540B之側剖視圖的圖。於圖5F中繪示引線框架540B的低置部分。引線框架540B的厚度繪示為厚度G1。在本實施方案中，因為引線框架540B低置，所以中介層510與引線框架540B之間的各種導電元件(其界定一堆疊)相對薄(比厚度F2更薄)。引線框架540B的厚度G2沿著引線框架540B是一致的，且引線框架540B包括反曲點或彎曲。裝置500的總厚度繪示為厚度G3。
在一些實施方案中，E1、E2、E3及/或E4可係幾毫米(例如，1mm、2mm、4mm、8mm、9mm、10mm)，或毫米之分 率。在一些實施方案中，E5、E6及/或E7可係約一毫米(例如，0.8mm、1mm、1.15mm、1.2mm、1.5mm)，或毫米之分率(例如，0.2mm、0.4mm、0.6mm)。在一些實施方案中，對於在一些應用中的操作，這些毫米或次毫米尺寸可能至關重要。
在一些實施方案中，G1、G2、G4、G5、G6、F1及/或F2可係毫米之分率(例如，0.2mm、0.22mm、0.3mm、0.5mm、0.7mm)，或大於毫米之分率或小於毫米之分率。在一些實施方案中，G3可係約一毫米(例如，0.8mm、1mm、1.2mm、1.5mm、2mm)、毫米之分率、或幾毫米。在一些實施方案中，對於在一些應用中的操作，這些毫米或次毫米尺寸可能至關重要。
圖6A至圖6C係繪示圖1中所示裝置100之仍另一變化之裝置600的圖。在這些繪示中，半導體晶粒630、635、及637及模製件650包括在裝置600中。另外或較少的半導體晶粒可包括在裝置600中。在一些實施方案中，半導體晶粒635可係控制器或另一類型積體電路。
圖6A係繪示中介層610被移除使得能夠看見重分佈層620、柱625、導孔627、以及重分佈層623的裝置600的立體圖。柱625設置於重分佈層620與引線框架640之間，且導孔627耦合於重分佈層620與重分佈層623之間。
圖6B係繪示具有中介層610設置於(或耦合至)重分佈層620上的裝置600的立體圖。如所示，重分佈層620設置於中介層610與引線框架640兩者之間且耦合至中介層610與引線框架640 兩者。在本實施方案中，中介層610設置於重分佈層623與重分佈層620之間。導孔627設置於中介層610內且耦合於重分佈層620與重分佈層623之間。半導體晶粒637耦合至重分佈層623。
圖6C係繪示重疊於彼此上之裝置600之各層的側剖視圖。裝置600組態為四方扁平無引腳(QFN)裝置，但在一些實施方案中，裝置600可不組態為QFN裝置。在此圖中，可看見全堆疊。模製件650、半導體晶粒637、重分佈層623、中介層610、重分佈層620、半導體晶粒635、以及引線框架640沿著線P1。同樣地，模製件650、半導體晶粒637、重分佈層623、中介層610、重分佈層620、柱625、以及引線框架640沿著線P2。各種焊料及/或等等亦包括在堆疊中。各種焊料及/或等等亦沿著線P1與P2而包括在堆疊中。
圖7A至圖7E繪示用於生產如本文中所述之裝置700(或類似裝置，譬如圖1中所示的裝置100)的製程。如圖7A中所示，耦合材料(例如，焊料、黏著劑)(未標記)設置於(例如，印刷於)引線框架740(或其一部份)上。如圖7B中所示，中介層710耦合至引線框架740。在本實施方案中，引線框架740包括低置部分。假如耦合材料係焊料，則該焊料可經回焊。假如耦合材料係黏著劑，則該黏著劑可經固化。
如圖7C中所示，一或多個半導體晶粒730(僅僅標記於此圖中)附接(例如，覆晶附接、以汲極朝向中介層710來附接、以源極或閘極朝向中介層710來附接)至耦合至中介層710之一或多側的重分佈層720之一或多者。一或多個重分佈層720可界定圍繞中 介層710之電容器的平行板。可使用耦合材料(未標記)來附接一或多個半導體晶粒730，該耦合材料可經回焊及/或固化。在一些實施方案中，假如助熔劑殘留物形成，則可清除助熔劑。
如圖7D中所示，可執行移轉模製以將模製件750包括在裝置700中。如圖7E中所示，使用分離方法，譬如鋸切或切割，可將裝置700自其它裝置(未標記)單切。在一些實施方案中，可執行裝置700之測試。
圖8A至圖8E繪示用於生產如本文中所述之裝置800(或類似裝置，譬如圖1中所示的裝置100)的另一製程。在本實施方案中，引線框架740包括蝕刻或凹部部分。圖8A至圖8E中所示的製程可與結合圖7A至圖7E所述的製程相同。
圖9A至圖9C繪示裝置900的另一實施方案。裝置900係小尺寸積體電路(SOIC)電偶隔離器。
如圖9A中所示，裝置900包括具有重分佈層920與穿孔導孔923(未示於圖9A中)的中介層910。引線框架940使用耦合機構(譬如焊料)耦合至重分佈層920的頂部部分。一或多個線接合990A、990B(例如，銅線接合、金線接合)可耦合於引線框架940的至少一些部分與半導體晶粒935A、935B之間。可使用黏著劑(例如，非導電、低流失黏著劑)將半導體晶粒935A、935B耦合至中介層。在一些實施方案中，模製件可例如是環氧模製化合物。
圖9B係裝置900的側視圖。如圖9B中所示，重分佈層900界定跨中介層910之電容器的頂部與底部。使用導孔923之至 少一者、中介層910頂部上的一部份重分佈層920、以及線接合990B之至少一者而將半導體晶粒935B的其中一者耦合至底部電容板(其係中介層910之底部上之重分佈層920的一部份)。使用線接合990A之至少一者而將半導體晶粒935A的其中一者耦合至頂部電容板(其係中介層910之頂部上之重分佈層920的一部份)。
圖9C繪示中介層910的立體圖。在本立體圖中，可輕易識別重分佈層920(其界定用於引線框架940、頂部電容板、底部電容板、及/或等等的接觸件)以及導孔923的位置(或區域)。
圖10A至圖10N係用於生產如本文中所述之裝置(例如，圖1中所示的裝置100)之仍另一製程的圖。於圖10A至圖10D中展示相關聯於中介層預組裝之製程流的各種製程步驟。於圖10E至圖10N中繪示相關聯於最終單元組裝的各種製程步驟。
圖10A係繪示耦合至中介層1010之重分佈層1020的圖。在此圖中，展示相關聯於數百個裝置的重分佈層。在一些實施方案中，可使用一或多個耦合機構(譬如焊料)將重分佈層1020耦合至中介層1010。在一些實施方案中，可對重分佈層1020執行OSP處理。
圖10B係繪示相關聯於來自圖10A之其中一裝置(其標記為裝置1000A)之半導體晶粒1037A耦合至重分佈層1020A的圖。此圖繪示裝置1000A之一部份的中間階段。在該等圖的一些中，相關聯於裝置1000A的中間階及/或組件將被標記且將以字母「A」指示，以闡明它們對裝置1000A的關係。
如在圖10B中所示，重分佈層1020A耦合至裝置1000A的中介層1010A。在半導體晶粒1037A耦合至重分佈層1020A之後，可執行回焊製程。裝置1000A繪示成與另一裝置1000B相鄰。
可使用一或多個耦合機構(譬如焊料)將半導體晶粒1037A耦合至重分佈層1020A。在一些實施方案中，半導體晶粒1037A可具有直接耦合至重分佈層1020A的汲極、源極及/或閘極，使得汲極、源極及/或閘極能夠面向重分佈層1020A以及中介層1010A。在一些實施方案中，半導體晶粒1037A可係不具有背側汲極的積體電路。
如圖10C中所示，中介層1010可帶上安裝(tape mounted)至帶1081。在帶上安裝之後，個別裝置(例如，裝置1000A)可經單切。單切的組件可稱為預組裝中介層1001A，其繪示於圖10D中。預組裝中介層1001A包括中介層1010A、重分佈層1020A以及半導體晶粒1037A，全部均呈單切的形式。
預組裝中介層1001A可包括一或多個導電柱1025A。在一些實施方案中，可在重分佈層11020形成於中介層1010上後(或一或多個半導體晶粒附接至重分佈層1020後)界定導電柱1025A。在一些實施方案中，可實施平坦化製程(例如，拋光製程)以界定導電柱的高度或厚度。在一些實施方案中，可使用例如電鍍程序形成一或多個導電柱1025A。
圖10E繪示耦合在一起以用於許多裝置的引線框架結構。圖10F繪示用於具有焊料部分1022A印刷於引線框架1040A上 之裝置1000A的引線框架1040A。引線框架1040A內的凹部1041A經界定，使得在裝置1000A的組裝期間內，半導體晶粒1037A能夠與凹部1041A對準。
圖10G繪示經由焊料部分1022A中至少一些而耦合至引線框架1040A的半導體晶粒1035A與1030A。在本實施方案中，半導體晶粒1035A與1030A各別為低側FET與高側FET。半導體晶粒1035A、1030A具有向下、耦合至焊料部分1022A、以及面向引線框架1040A的汲極側，使得半導體晶粒1035A、1030A的源極與閘極面向上且離開該圖。
在此階段暴露的焊料部分1022A可耦合至導電柱1025，該等導電柱例如包括在預組裝中介層1001A中且例如展示於圖10D中。
圖10H繪示各別設置於(例如，印刷於)半導體晶粒1035A與1030A頂部上的焊料1036A、1038A。圖10H繪示裝置1000A的預組裝引線框架1002A。
使用在圖10A至圖10D中之至少製程步驟而形成之裝置1000A的預組裝中介層1001A，其可組合使用在圖10E至圖10H中之至少製程步驟而形成之裝置1000A的預組裝引線框架1002A，以界定在圖10I中所示的結構。圖10I繪示當預組裝中介層1001A(在圖10D中所示)經翻轉且附接以使得半導體晶粒1037A、1035A、1030A設置於引線框架1040A與中介層1010A之間時之中介層 1010A的背側。半導體晶粒1037A、1035A、1030A係以虛線繪示，使得能夠更輕易地辨別結構的定向。
當組合預組裝中介層1001A與預組裝引線框架1002A時，半導體晶粒1037A可對準凹部1041A(未示於圖10I中)。同樣地，當組合預組裝中介層1001A與預組裝引線框架1002A時，導電柱1025A可對準暴露的焊料部分1022A(未示於圖10I中)。在組合預組裝中介層1001A與預組裝引線框架1002A之後，可執行回焊製程。
在組合預組裝中介層1001A與預組裝引線框架1002A的期間內，預組裝引線框架1002A仍可與其它引線框架1040(與預組裝引線框架)維持耦合。預組裝中介層1001A，其經單切、可組合預組裝引線框架1002A，同時與其它引線框架1040耦合。在一些實施方案中，預組裝引線框架1002A可在組合預組裝中介層1001A之前經單切。在一些實施方案中，預組裝引線框架1002A可經單切且組合預組裝中介層1001A，同時預組裝中介層1001A維持附接至其它預組裝中介層。
可執行模製製程(例如，移轉模製製程)以耦合模製件1050至裝置，如圖10J中所示。在執行模製製程之後，模製(或中介層)側展示於側103且引線框架側展示於側104。
圖10K繪示設置於裝置1000A之引線框架1040A(未示於圖10K中)上的導電電鍍1045A。據此，圖10K繪示引線框架側104。
圖10L繪示在研磨模製件1050之後暴露的中介層1010(例如，中介層1010A)。據此，圖10L繪示模製或中介層側103。在一些實施方案中，可不移除(或不會整個移除)模製件1050而暴露中介層1010。
如在圖10M中所示，裝置1000可帶上安裝至帶1082。在帶上安裝之後，包括預組裝中介層1001A與預組裝引線框架1002A的個別裝置(例如，裝置1000A)可經單切。於圖10N中展示裝置1000A的引線框架側103(亦稱為底部側)以及裝置1000A的模製(或中介層)側104(亦稱為頂部側)。
圖11係繪示用於產生如本文中所述之裝置之一或多者的方法的流程圖。如圖11中所示，該方法可包括形成包括第一半導體晶粒與引線框架的預組裝引線框架(方塊1100)。在一些實施方案中，可如上文結合至少圖10A至圖10D所述來形成預組裝引線框架。
該方法亦包括形成包括第二半導體晶粒與中介層的預組裝中介層(方塊1110)。在一些實施方案中，可如上文結合至少圖10E至圖10H所述來形成預組裝中介層。
該方法亦包括耦合預組裝引線框架至預組裝中介層(方塊1120)。在一些實施方案中，如結合至少圖10I所述，預組裝引線框架可耦合至預組裝中介層。如在至少圖10J至圖10N中所述，可對組合裝置執行另外的處理步驟。
圖12A至圖12D係繪示圖1中所示裝置100之仍另一變化之裝置1200的圖。圖12A至圖12C繪示裝置1200之各種視圖， 且圖12D(其經標示)繪示裝置1200之側視圖。裝置1200包括一重分佈層1220、一柱層1225、至少一晶粒1237(例如，一低側FET、一高側FET、一IC)，一引線框架1240、一中介層1210及一模製件1250。
在一些實施方案中，在耦合預組裝中介層至預組裝引線框架之前，可單切預組裝中介層。在一些實施方案中，在耦合預組裝中介層至預組裝引線框架之前，可單切預組裝中介層，而沒有單切預組裝引線框架。
在一些實施方案中，該方法可包括形成包括複數個跡線的重分佈層於中介層上且使用耦合機構將第二半導體晶粒耦合至重分佈層。在一些實施方案中，預組裝中介層可包括導電柱。
將可瞭解，當稱一元件(諸如層、區或基材)位於另一元件上、連接至、電連接至或電耦合至另一元件時，該元件可直接位於該其他元件上、直接連接至、電連接至或電耦合至該其他元件，或者可有一或多個中介元件存在。相比而言，當稱一元件直接位於另一元件上、直接連接至、或直接耦合至另一元件時，則無中介元件或層存在。雖然實施方式全文中可能未使用直接位於其上(directly on)、直接連接至(directly connected to)、或直接耦合至(directly coupled to)之用語，但展示為直接在其上、直接連接或直接耦合之元件可稱為如此。本申請案之申請專利範圍可經修改以敘述說明書中所述或圖式中所示之例示性關係。
正如在本說明書中所使用的，單數形式可包括複數形式，除非根據上下文明確指示特別情況。空間相對用語(例如，上面(over)、上方(above)、上部(upper)、下面(under)、底下(beneath)、下方(below)、下部(lower)、以及等等)意圖涵蓋在使用或操作時之裝置的不同定向(除了在該等圖中所描繪的定向以外)。在一些實施方案中，相對用語上方(above)與下方(below)可各別地包括垂直上方與垂直下方。在一些實施方案中，用語相鄰(adjacent)可包括橫向相鄰或水平相鄰。
本文中所述之各種技術的實施方案可實施於(例如，包括於)數位電子電路中、或電腦硬體、韌體、軟體中、或它們的組合中。方法之部分亦可藉由特殊目的邏輯電路來執行且一設備可以特殊用途邏輯電路來實施，例如FPGA(場可程式化閘陣列)或ASIC(特殊應用-積體電路)。
實施方案可實施於運算系統中，該運算系統包括後-端組件(例如，如資料伺服器)，或包括中介軟體組件(例如，應用程式伺服器)，或包括前-端組件(例如，具有圖形使用者介面或網路瀏覽器的用戶端電腦，使用者經由此可與實施方案互動)，或此等後-端、中介軟體、或前-端組件之任何組合。組件可藉由任何形式或介質的數位資料通訊來互連，例如通訊網路。通訊網路之實例包含區域網路(LAN)及廣域網路(WAN)，例如，網際網路。
可使用各種半導體處理及/或封裝技術實施一些實施方案。可使用相關聯於半導體基材(包括但不限於例如矽(Si)、砷化鎵 (GaAs)、氮化鎵(GaN)、及/或等等)之各種類型的半導體處理技術來實施一些實施方案。
雖然已如本文中所述說明所述實施方案之某些特徵，但是所屬技術領域中具有通常知識者現在將可發想到許多修改、取代、變更及等效者。因此，應明白，隨附申請專利範圍意欲將所有此類修改及變更涵蓋在該等實施方案範疇內。應明白，它們僅以範例之方式來呈現(不具限制性)，並且可進行各種形式及細節變更。本文中所述之設備及/或方法之任何部分可組合成任何組合，惟互相排斥之組合除外。本文中所述之實施方案可包含描述之不同實施方案之功能、組件及/或特徵之各種組合及/或子組合。
100:裝置
110:中介層
120:重分佈層
130:半導體晶粒
135:半導體晶粒
140:引線框架
150:模製件

Claims (20)

  1. 一種半導體裝置，其包含：一引線框架，其具有一引線框架部分及一凹部(recessed)引線框架部分，該凹部引線框架部分之一厚度小於該引線框架部分之一厚度；一中介層，其由一絕緣材料製成，該中介層具有一第一表面及與該第一表面相對(opposite to)之一第二表面；一重分佈層，其耦合至該中介層之該第二表面且由一導電材料製成，該重分佈層包括複數個跡線；一第一半導體晶粒，其設置於該重分佈層及該凹部引線框架部分之間，該第一半導體晶粒具有面向該重分佈層且與該重分佈層接觸之一汲極；一模製件(molding)部分，其設置於該凹部引線框架部分及該第一半導體晶粒之間；及一導電柱，其耦合至該重分佈層及該引線框架部分。
  2. 如請求項1之半導體裝置，其中該導電柱具有耦合至該重分佈層之一第一端及耦合至該引線框架部分之一第二端，該導電柱之該第二端與該第一半導體晶粒面向該凹部引線框架部分之一表面共平面。
  3. 如請求項1之半導體裝置，其中該導電柱具有至少等於該第一半導體晶粒之一厚度的一高度。
  4. 如請求項1之半導體裝置，其進一步包含： 一第二半導體晶粒，其設置於該重分佈層與該引線框架部分之間，該第二半導體晶粒具有面向且接觸該引線框架部分的一汲極。
  5. 如請求項1之半導體裝置，其進一步包含：一第二半導體晶粒，其設置於該重分佈層與該引線框架部分之間，該第二半導體晶粒具有面向且電耦合至該重分佈層的一汲極。
  6. 如請求項1之半導體裝置，其中該導電柱之一厚度為一毫米之一分率(a fraction of a millimeter)。
  7. 如請求項1之半導體裝置，其中該第一半導體晶粒係具有藉由該模製件部分而與該凹部引線框架部分絕緣之一第一側的一積體電路，該半導體裝置進一步包含：一第二半導體晶粒，其具有電耦合至該重分佈層的一第一側以及電耦合至該引線框架部分的一第二側，該第二半導體晶粒包括一場效電晶體(FET)，該場效電晶體具有電耦合至該重分佈層的一第一側及電耦合至該引線框架部分的一第二側。
  8. 如請求項1之半導體裝置，其中該導電柱之一厚度小於85微米(microns)。
  9. 如請求項1之半導體裝置，其進一步包含：耦合至該中介層之該第一表面之一模製件層。
  10. 如請求項1之半導體裝置，其中該導電柱具有一厚度，該導電柱之該厚度小於該凹部引線框架部分面向該第一半導體晶粒之一表面與該重分佈層面向該第一半導體晶粒之一表面之間的一距離。
  11. 如請求項1之半導體裝置，其中該引線框架部分之一高度與該凹部引線框架部分之一高度之間的一差異為一毫米之一分率。
  12. 如請求項1之半導體裝置，其中該第一半導體晶粒係一積體電路(IC)，其具有藉由該模製件部分與該凹部引線框架部分絕緣之一第一側。
  13. 一種半導體裝置，其包含：一引線框架，其具有一引線框架部分及一凹部(recessed)引線框架部分，該凹部引線框架部分之一厚度小於該引線框架部分之一厚度；一中介層，其由一絕緣材料製成，該中介層具有一第一表面及與該第一表面相對(opposite to)之一第二表面；一重分佈層，其耦合至該中介層之該第二表面且由一導電材料製成；一模製件(molding)層，其耦合至該中介層之該第一表面；一第一半導體晶粒，其設置於該重分佈層及該凹部引線框架部分之間，該第一半導體晶粒具有面向該重分佈層且與該重分佈層接觸之一汲極；一模製件(molding)部分，其設置於該凹部引線框架部分及該第一半導體晶粒之間；以及一導電柱，其電耦合至該重分佈層且電耦合至該引線框架部分。
  14. 如請求項13之半導體裝置，其進一步包含： 一第二半導體晶粒，其設置於該中介層與該引線框架部分之間，該第二半導體晶粒具有面向且電耦合至該引線框架部分的一汲極。
  15. 如請求項13之半導體裝置，其中該導電柱具有耦合至該重分佈層之一第一端及耦合至該引線框架部分之一第二端，該導電柱之該第二端與該第一半導體晶粒面向該凹部引線框架部分之一表面共平面。
  16. 一種形成一半導體裝置之方法，該方法包含：形成一引線框架組件(assembly)，該引線框架組件包括一引線框架及耦合至該引線框架之一第一半導體晶粒，該引線框架包括一引線框架部分及一凹部(recessed)引線框架部分；形成一中介層組件，該中介層組件包括一中介層、耦合至該中介層之一第二半導體晶粒、及耦合至該中介層之一導電柱；及將該引線框架組件耦合至該中介層組件，使得該凹部引線框架部分與該第二半導體晶粒對齊且該導電柱耦合至該引線框架部分。
  17. 如請求項16之方法，其進一步包含：在耦合該中介層組件至該引線框架組件之前，單切該中介層組件。
  18. 如請求項16之方法，其進一步包含：在耦合該中介層組件至該引線框架組件之前，單切該中介層組件，而沒有單切該引線框架組件。
  19. 如請求項16之方法，其進一步包含：形成包括複數個跡線的一重分佈層於該中介層上；以及使用一耦合機制，耦合該第二半導體晶粒至該重分佈層。
  20. 如請求項16之方法，其中該導電柱之一厚度為一毫米之一分率(a fraction of a millimeter)。
TW105109544A 2015-03-27 2016-03-25 具有在引線框架上的基材中介層的半導體裝置及其形成方法 TWI702701B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562139378P 2015-03-27 2015-03-27
US62/139,378 2015-03-27
US15/079,603 2016-03-24
US15/079,603 US10546847B2 (en) 2015-03-27 2016-03-24 Substrate interposer on a leadframe

Publications (2)

Publication Number Publication Date
TW201705416A TW201705416A (zh) 2017-02-01
TWI702701B true TWI702701B (zh) 2020-08-21

Family

ID=56975796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109544A TWI702701B (zh) 2015-03-27 2016-03-25 具有在引線框架上的基材中介層的半導體裝置及其形成方法

Country Status (4)

Country Link
US (2) US10546847B2 (zh)
KR (1) KR20160115861A (zh)
CN (1) CN106024643B (zh)
TW (1) TWI702701B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785334B (zh) * 2016-08-24 2019-11-01 矽品精密工业股份有限公司 电子封装结构及其制法
US9977857B1 (en) * 2017-05-19 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method and circuit for via pillar optimization
US10943855B2 (en) * 2017-08-23 2021-03-09 Semiconductor Components Industries, Llc Electronic device packaging with galvanic isolation
US20200185322A1 (en) * 2018-12-07 2020-06-11 Texas Instruments Incorporated Semiconductor device connections with sintered nanoparticles
CN114424326A (zh) * 2019-07-25 2022-04-29 申泰公司 用于倒装芯片封装集成电路管芯的可引线键合的转接板
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11205611B1 (en) 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133675A1 (en) * 2008-12-01 2010-06-03 Advanced Semiconductor Engineering, Inc. Package-on-package device, semiconductor package and method for manufacturing the same
TW201034151A (en) * 2009-03-06 2010-09-16 Tung Lok Li Leadless integrated circuit package having high density contacts and manufacturing method
TW201205743A (en) * 2010-07-20 2012-02-01 Siliconix Electronic Co Ltd Semiconductor packages including die and L-shaper lead and method of manufacturing
US20120168917A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
CN104112727A (zh) * 2013-04-18 2014-10-22 费查尔德半导体有限公司 与包括半导体管芯的改进封装件相关的方法和装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077033A (ja) 1993-06-17 1995-01-10 Ibiden Co Ltd 電子部品搭載装置の製造方法
US5929514A (en) * 1998-05-26 1999-07-27 Analog Devices, Inc. Thermally enhanced lead-under-paddle I.C. leadframe
FR2844396B1 (fr) * 2002-09-06 2006-02-03 St Microelectronics Sa Procede de realisation d'un composant electronique integre et dispositif electrique incorporant un composant integre ainsi obtenu
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
US9177925B2 (en) * 2013-04-18 2015-11-03 Fairfchild Semiconductor Corporation Apparatus related to an improved package including a semiconductor die
DE102015000317A1 (de) 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100133675A1 (en) * 2008-12-01 2010-06-03 Advanced Semiconductor Engineering, Inc. Package-on-package device, semiconductor package and method for manufacturing the same
TW201034151A (en) * 2009-03-06 2010-09-16 Tung Lok Li Leadless integrated circuit package having high density contacts and manufacturing method
TW201205743A (en) * 2010-07-20 2012-02-01 Siliconix Electronic Co Ltd Semiconductor packages including die and L-shaper lead and method of manufacturing
US20120168917A1 (en) * 2010-12-31 2012-07-05 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
CN104112727A (zh) * 2013-04-18 2014-10-22 费查尔德半导体有限公司 与包括半导体管芯的改进封装件相关的方法和装置

Also Published As

Publication number Publication date
CN106024643B (zh) 2020-08-28
US10546847B2 (en) 2020-01-28
TW201705416A (zh) 2017-02-01
US11296069B2 (en) 2022-04-05
US20200219866A1 (en) 2020-07-09
CN106024643A (zh) 2016-10-12
US20160284631A1 (en) 2016-09-29
KR20160115861A (ko) 2016-10-06

Similar Documents

Publication Publication Date Title
TWI702701B (zh) 具有在引線框架上的基材中介層的半導體裝置及其形成方法
KR101353927B1 (ko) 얇은 다이들 및 금속 기판들을 사용하는 반도체 다이 패키지들
US9070568B2 (en) Chip package with embedded passive component
US20220375833A1 (en) Substrate structures and methods of manufacture
CN104217997A (zh) 3d封装件及其形成方法
US11127651B2 (en) High power module semiconductor package with multiple submodules
US11830856B2 (en) Semiconductor package and related methods
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
US11081472B2 (en) Stacked die multichip module package
US9165792B2 (en) Integrated circuit, a chip package and a method for manufacturing an integrated circuit
US11594510B2 (en) Assembly processes for semiconductor device assemblies including spacer with embedded semiconductor die
US12002739B2 (en) Semiconductor device including an embedded semiconductor die
US20210183799A1 (en) Ultra-thin multichip power devices
CN211792251U (zh) 微电子封装的嵌入式铜结构
US9685398B2 (en) Thin semiconductor device packages
Timme et al. Interconnect technologies for system-in-package integration
US20240096725A1 (en) Electronic devices and methods of manufacturing electronic devices
US20230411262A1 (en) Microelectronics device package and methods
CN115206906A (zh) 具有整体成形的热沉的半导体封装安装平台