TWI700920B - 編碼/解碼方法和對應的編碼/解碼裝置 - Google Patents

編碼/解碼方法和對應的編碼/解碼裝置 Download PDF

Info

Publication number
TWI700920B
TWI700920B TW108107866A TW108107866A TWI700920B TW I700920 B TWI700920 B TW I700920B TW 108107866 A TW108107866 A TW 108107866A TW 108107866 A TW108107866 A TW 108107866A TW I700920 B TWI700920 B TW I700920B
Authority
TW
Taiwan
Prior art keywords
bit stream
byte
segment
compressed
bitstream
Prior art date
Application number
TW108107866A
Other languages
English (en)
Other versions
TW201946459A (zh
Inventor
吳東興
林亭安
李懿玹
周漢良
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201946459A publication Critical patent/TW201946459A/zh
Application granted granted Critical
Publication of TWI700920B publication Critical patent/TWI700920B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/48—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using compressed domain processing techniques other than decoding, e.g. modification of transform coefficients, variable length coding [VLC] data or run-length data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本發明提供一種編碼方法/解碼方法和對應的編碼裝置/解碼裝置。編碼方法用於編碼包括多個塊的圖像，編碼方法包括：編碼圖像中塊的塊資料的多個資料分區，以分別生成多個壓縮位元流段；以及組合多個壓縮位元流段以生成塊的輸出位元流，包括：執行基於位元組的交織處理，其中，根據基於位元組的交織處理，每個壓縮位元流段被分成多個位元組，每個位元組具有至少一位元，輸出位元流包括分別屬於不同壓縮位元流段的連續位元組。本發明的編碼方法/解碼方法和對應的編碼裝置/解碼裝置可以促進視訊解碼器處的並行熵解碼。

Description

編碼/解碼方法和對應的編碼/解碼裝置
本申請要求2018.3.8申請的案號為62/640,068的美國臨時申請案的優先權，其全部內容一並引用於此。
本發明公開的實施例涉及圖像壓縮和解壓縮，更具體地，涉及用於處理壓縮位元流交織的方法和設備。
傳統的視訊編解碼標準通常採用基於塊(或基於編解碼單元)的編解碼技術來利用空間冗餘。例如，基本方法是將源圖像劃分為多個塊(編解碼單元)，並對每個塊(編解碼單元)執行預測以生成殘差。在一個選定的編解碼模式中，可以變換殘差，並且可以量化關聯的變換係數，然後將其熵編碼成壓縮的位元流。一般來說，視訊解碼器性能通常受熵解碼性能的限制。因此，需要一種能夠生成輸出位元流的創新編碼方案，該輸出位元流可以促進視訊解碼器處的並行熵解碼，以增加解碼輸送量。
根據本發明的示例之實施例，本發明提出一種編碼方法/解碼方法和對應的編碼裝置/解碼裝置來解決上述問題。
根據本發明的第一方面，公開一種示例性的編碼方法，用於編碼包括多個塊的圖像，編碼方法包括：編碼圖像中塊的塊資料的多個資料分區，以分別生成多個壓縮位元流段；以及組合多個壓縮位元流段以生成塊的輸出位元流，包括：執行基於位元組的交織處理，其中，根據基於位元組的交織處理， 每個壓縮位元流段被分成多個位元組，每個位元組具有至少一位元，輸出位元流包括分別屬於不同壓縮位元流段的連續位元組。
根據本發明的第二方面，公開一種示例性的解碼方法，解碼圖像中塊的輸入位元流，該圖像包括多個塊，每個塊具有多個圖元，該解碼方法包括：從該輸入位元流導出多個壓縮位元流段，包括：執行基於位元組的去交織處理，其中，根據該基於位元組的去交織處理，將該輸入位元流劃分為多個位元組，每個位元組具有至少一個位元，並且該輸入位元流中的連續位元組分別被調度到不同的壓縮位元流段；以及解碼該多個壓縮位元流段以分別獲得該塊的塊資料的多個資料分區。
根據本發明的協力廠商面，公開一種示例性的解碼方法，解碼圖像中塊的輸入位元流，該圖像包括多個塊，每個塊具有多個圖元，該解碼方法包括：執行解摺疊處理，其中根據該解摺疊處理，通過複製該輸入位元流的摺疊和交織的位元流段的位元並以反向位元順序將該摺疊和交織的位元流段的該複制位元附加到該摺疊和交織的位元流段來生成解摺疊的位元流段；以前向位元順序解碼該解摺疊位元流段的第一位元，以獲得該塊的塊資料的第一資料分區；以及以反向位元順序解碼該解摺疊位元流段的第二位元，以獲得該塊的塊資料的第二資料分區。
根據本發明的第四方面，公開一種示例性的編碼裝置，用於編碼圖像，該圖像包括多個塊，每個塊具有多個圖元，該編碼裝置包括：編碼電路，編碼該圖像中塊的塊資料的多個資料分區，以分別生成多個壓縮位元流段；以及組合電路，組合該多個壓縮位元流段以生成該塊的輸出位元流，其中在生成該輸出位元流時，涉及到該組合電路執行的基於位元組的交織處理，根據該基於位元組的交織處理，每個壓縮位元流段被分成多個位元組，每個位元組具有至少一位元，該輸出位元流包括分別屬於不同壓縮位元流段的連續位元組。
根據本發明的第五方面，公開一種示例性的解碼裝置，解碼圖像中 塊的輸入位元流，該圖像包括多個塊，每個塊具有多個圖元，該解碼裝置包括：分離電路，從該輸入位元流導出多個壓縮位元流段，其中在生成該多個壓縮位元流段時，涉及到該分離電路執行的基於位元組的去交織處理，其中，根據該基於位元組的去交織處理，將該輸入位元流劃分為多個位元組，每個位元組具有至少一個位元，並且該輸入位元流中的連續位元組分別被調度到不同的壓縮位元流段；以及解碼電路，解碼該多個壓縮位元流段以分別獲得該塊的塊資料的多個資料分區。
本發明的編碼方法/解碼方法和對應的編碼裝置/解碼裝置可以促進 視訊解碼器處的並行熵解碼。
在閱讀以下對各圖及圖式中所例示之優選實施例之詳細說明之後， 本發明之這些及其它目標無疑將對該領域之習知技藝者而言顯而易見。
100:編碼裝置
102:編碼電路
104:組合電路
10、20:圖像
106:熵編碼器
108、2208:其他電路
110:交織電路
112:摺疊電路
200、00、400、500、600、700、
800、802_1、802_2、802_3、 900、902_1、902_2、902_3、1000、1002_1、1002_2、1002_3:塊2200:解碼裝置
2202:分離電路
2204:解碼電路
2206:熵解碼器
2210:去交織電路
2212:解摺疊電路
第1圖描述了根據本發明的實施例的編碼裝置的圖。
第2圖描述了根據本發明的實施例的第一塊資料劃分設計的圖。
第3圖描述了根據本發明的實施例的第二塊資料劃分設計的圖。
第4圖描述了根據本發明的實施例的第三塊資料劃分設計的圖。
第5圖描述了根據本發明的實施例的第四塊資料劃分設計的圖。
第6圖描述了根據本發明的實施例的第五塊資料劃分設計的圖。
第7圖描述了根據本發明的實施例的第六塊資料分區設計的圖。
第8圖描述了根據本發明的實施例的第七塊資料分區設計的圖。
第9圖描述了根據本發明的實施例的第八塊資料分區設計的圖。
第10圖描述了根據本發明的實施例的第九塊資料分區設計的圖。
第11圖描述了根據本發明的實施例的沒有虛擬位元插入的第一位元流組合操作的圖。
第12圖描述了根據本發明的實施例的沒有虛擬位元插入的第二位元流組合操作的圖。
第13圖描述了根據本發明的實施例的具有虛擬位元插入的第一位元流組合操作的圖。
第14圖描述了根據本發明的實施例的具有虛擬位元插入的第二位元流組合操作的圖。
第15圖描述了根據本發明實施例的執行具有虛擬位元插入的交織處理和摺疊處理的第一位元流組合操作的圖。
第16圖描述了根據本發明實施例的第二位元流組合操作的圖。
第17圖描述了根據本發明的實施例的多個摺疊方向的圖。
第18圖描述了根據本發明實施例，使用第17圖的子圖(a)中所示的摺疊方向以摺疊三個壓縮位元流段的基於位元組的摺疊處理。
第19圖描述了根據本發明實施例，使用第17圖的子圖(a)中所示的摺疊方向以摺疊五個壓縮位元流段的基於位元組的摺疊處理。
第20圖描述了根據本發明的實施例的分層編碼操作的圖。
第21圖描述了根據本發明的實施例的圖像中的一個塊的輸出位元流的圖。
第22圖描述了根據本發明的實施例的解碼裝置的圖。
第23圖描述了根據本發明的實施例的第一位元流分離操作的圖。
第24圖描述了根據本發明的實施例的第二位元流分離操作的圖。
第25圖描述了根據本發明的實施例的第三位元流分離操作的圖。
第26圖描述了根據本發明的實施例的沒有去交織處理的解碼操作的圖。
本說明書及申請專利範圍通篇中所用之某些用語指代特定部件。如 該領域之習知技藝者可以理解的是，電子設備製造商可利用不同名稱來指代同一個部件。本文並非以名稱來區分部件，而是以功能來區分部件。在以下說明書及申請專利範圍中，用語“包括”是開放式之限定詞語，因此其應被解釋為意指“包括但不限於...”。另外，用語“耦合”旨在意指間接電連接或直接電連接。因此，當一個裝置耦合到另一裝置時，則這種連接可以是直接電連接或通過其他裝置及連接部而實現之間接電連接。
第1圖描述了根據本發明的實施例的編碼裝置的圖。編碼裝置100可以是視訊編碼器的一部分。編碼裝置100被佈置為對圖像10(例如，輸入視訊序列的一幀)進行編碼，並且包括編碼電路102和組合電路104。圖像10包括多個塊BK，每個塊具有多個像素。關於圖像10的每個塊BK，編碼電路102被佈置為對塊的塊資料的多個資料分區進行編碼，以分別生成多個壓縮位元流段BSBK_1-BSBK_N(N>1)。編碼電路102包括熵編碼器106，並且還包括實現指定編碼功能所需的其他電路108。例如，其他電路108可以包括運動估計電路、運動補償電路、殘差計算電路、變換電路、量化電路、逆量化電路、逆變換電路、重構電路，至少一個環路濾波器等。熵編碼器106負責編碼由其他電路108提供的符號，其中術語“符號”可以表示由熵編碼器106進行熵編碼的任何資料。例如，符號可以是量化的變換係數。因此，從與相同塊BK相關聯的資料分區之一導出的符號被熵編碼到壓縮位元流段BSBK_1-BSBK_N之一中。作為示例而非限制，從一個資料分區導出的符號的熵編碼可以獨立於從另一個資料分區導出的符號的熵編碼。
在一個示例性設計中，基於像素確定資料分區。第2圖描述了根據本發明的實施例的第一塊資料劃分設計的圖。圖像10的每個塊BK可以是mxn塊，其在寬度方向上具有m個像素並且在高度方向上具有n個像素，其中m
Figure 108107866-A0305-02-0007-6
1和/或 n
Figure 108107866-A0305-02-0008-5
1。例如，第2圖中所示的塊200是具有像素P11-P18和P21-P28的8×2塊，其中m=8且n=2。塊200可以由編碼電路102編碼，以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。可以根據由像素P11、P13、P15、P17、P22、P24、P26和P28的完整像素資料組成的一個資料分區的編碼來生成壓縮位元流段BSBK_1。壓縮位元流段BSBK_N(N=2)可以由對由像素P12、P14、P16、P18、P21、P23、P25和P27的完整像素資料組成的另一資料分區的編碼生成。
第3圖描述了根據本發明的實施例的第二塊資料劃分設計的圖。第3圖中所示的塊300是具有像素P11-P18和P21-P28的8×2塊。塊300可以由編碼電路102編碼，以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。可以根據由編碼像素P11、P13、P16、P18、P22、P24、P25和P27的完整像素資料組成的一個資料分區來生成壓縮位元流段BSBK_1。可以根據由編碼像素P12、P14、P15、P17、P21、P23、P26和P28的完整像素資料組成的另一個資料分區來生成壓縮位元流段BSBK_N(N=2)。
第4圖描述了根據本發明的實施例的第三塊資料劃分設計的圖。第4圖中所示的塊400是具有像素P11-P18和P21-P28的8×2塊。塊400可以由編碼電路102編碼以生成兩個壓縮位元流段BSBK_1和BSBK_2，其中N=2。可以根據由像素P13、P14、P17、P18、P21、P22、P25和P26的完整像素資料組成的一個資料分區的編碼來生成壓縮位元流段BSBK_1。可以根據由像素P11、P12、P15、P16、P23、P24、P27和P28的完整像素資料組成的另一資料分區的編碼來生成壓縮位元流段BSBK_2。
第5圖描述了根據本發明的實施例的第四塊資料劃分設計的圖。第5圖中所示的塊500是具有像素P11-P18和P21-P28的8×2塊。塊500可以由編碼電路102編碼，以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。可以根據由像素P11-P18的完整像素資料組成的一個資料分區的編碼來生成壓縮位元流段BSBK_1 。壓縮位元流段BSBK_N(N=2)可以由對由像素P21-P28的完整像素資料組成的另一資料分區的編碼生成。
第6圖描述了根據本發明的實施例的第五塊資料劃分設計的圖。第6圖中所示的塊600是具有像素P11-P18和P21-P28的8×2塊。塊600可以由編碼電路102編碼，以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。可以根據由像素P11-P14和P21-P24的完整像素資料組成的一個資料分區的編碼來生成壓縮位元流段BSBK_1。可以根據由像素P15-P18和P25-P28的完整像素資料組成的另一資料分區的編碼來生成壓縮位元流段BSBK_N(N=2)。
第7圖描述了根據本發明的實施例的第六塊資料分區設計的圖。第7圖中所示的塊700是具有像素P11-P18、P21-P28、P31-P38和P41-P48的8×4塊。塊700可以由編碼電路102編碼，以生成四個壓縮位元流段BSBK_1、BSBK_2、BSBK_3和BSBK_N(N=4)。可以根據由像素P11、P13、P15、P17、P31、P33、P35和P36的完整像素資料組成的第一資料分區的編碼來生成壓縮位元流段BSBK_1。可以根據由像素P12、P14、P16、P18、P32、P34、P36和P38的完整像素資料組成的第二資料分區的編碼來生成壓縮位元流段BSBK_2。可以根據由像素P21、P23、P25、P27、P41、P43、P45和P46的完整像素資料組成的第三資料分區的編碼來生成壓縮位元流段BSBK_3。壓縮位元流段BSBK_N(N=4)可以由對由像素P22、P24、P26、P28、P42、P44、P46和P48的完整像素資料組成的第四資料分區的編碼生成。
在另一示例性設計中，基於子像素(顏色通道)來確定資料分區。 第8圖描述了根據本發明的實施例的第七塊資料分區設計的圖。圖像10的每個塊BK可以是mxn塊，其在寬度方向上具有m個像素並且在高度方向上具有n個像素，其中m
Figure 108107866-A0305-02-0009-3
1和/或n
Figure 108107866-A0305-02-0009-4
1。例如，第8圖中所示的塊800是具有像素P11-P18和P21-P28的8×2塊，其中m=8且n=2。每個像素分別由對應於不同顏色通道的多個子像素組成。在該實施例中，每個像素包括對應於紅色(R)顏色通道的子像素，對應於綠 色(G)顏色通道的子像素，以及對應於藍色(B)顏色通道的子像素。如第8圖所示，像素P11由子像素{R11，G11，B11}構成，像素P12由子像素{R12，G12，B12}等構成。因此，塊800可以被視為具有R顏色通道塊802_1、G顏色通道塊802_2和B顏色通道塊802_3，其中R顏色通道塊802_1包括子像素R11-R18和R21-R28，G顏色通道塊802_2包括子像素G11-G18和G21-G28，B顏色通道塊802_3包括子像素B11-B18和B21-B28。塊800可以由編碼電路102編碼，以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。可以根據由子像素G21-G28、B11-B18和B21-B28的子像素資料組成的一個資料分區的編碼來生成壓縮位元流段BSBK_1。壓縮位元流段BSBK_N(N=2)可以根據由子像素R11-R18，R21-R28和G11-G18的子像素資料組成的另一資料分區的編碼來生成。
第9圖描述了根據本發明的實施例的第八塊資料分區設計的圖。第9圖中所示的塊900是具有像素P11-P18和P21-P28的8×2塊，其中每個像素分別由對應於不同顏色通道的多個子像素組成。在本實施例中，每個像素包括對應於R顏色通道的子像素，對應於G顏色通道的子像素，以及對應於B顏色通道的子像素。 因此，塊900可以被視為具有R顏色通道塊902_1、G顏色通道塊902_2和B顏色通道塊902_3，其中R顏色通道塊902_1包括子像素R11-R18和R21-R28，G顏色通道塊902_2包括子像素G11-G18和G21-G28，B顏色通道塊902_3包括子像素B11-B18和B21-B28。塊900可以由編碼電路102編碼以生成兩個壓縮位元流段BSBK_1和BSBK_N(N=2)。壓縮位元流段BSBK_1可以根據由子像素R12、R14、R16、R18、R21、R23、R25、R27、G11、G13、G15、G17、G22、G24、G26、G28、B12、B14、B16、B18、B21、B23、B25和B27的子像素資料組成的一個資料分區的編碼來生成。 壓縮位元流段BSBK_N(N=2)可以根據由子像素R11、R13、R15、R17、R22、R24、R26、R28、G12、G14、G16、G18、G21、G23、G25、G27、B11、B13、B15、B17、B22、B24、B26和B28的子像素資料組成的另一個資料分區的編碼來生成。
第10圖描述了根據本發明的實施例的第九塊資料分區設計的圖。第10圖中所示的塊1000是具有像素P11-P18和P21-P28的8×2塊，其中每個像素分別由對應於不同顏色通道的多個子像素組成。在本實施例中，每個像素包括對應於R顏色通道的子像素，對應於G顏色通道的子像素，以及對應於B顏色通道的子像素。因此，塊1000可以被視為具有R顏色通道塊1002_1、G顏色通道塊1002_2和B顏色通道塊1002_3，其中R顏色通道塊1002_1包括子像素R11-R18和R21-R28，G顏色通道塊1002_2包括子像素G11-G18和G21-G28，B顏色通道塊1002_3包括子像素B11-B18和B21-B28。塊1000可以由編碼電路102編碼以生成三個壓縮位元流段BSBK_1、BSBK_2和BSBK_N(N=3)。可以根據由子像素R11-R18和R21-R28的子像素資料組成的第一資料分區的編碼來生成壓縮位元流段BSBK_1。可以根據由子像素G11-G18和G21-G28的子像素資料組成的第二資料分區的編碼來生成壓縮位元流段BSBK_2。可以根據由子像素B11-B18和B21-B28的子像素資料組成的第三資料分區的編碼來生成壓縮位元流段BSBK_N(N=3)。
應該注意的是，第2-10圖中所示的塊資料劃分設計僅用於說明目的，並不意味著是對本發明的限制。實際上，可以根據實際設計考慮來劃分一個塊的塊資料。例如，通過使用適當選擇的塊資料分區設計，壓縮位元流段BSBK_1-BSBK_N的位元流長度可以大致相同，從而放寬了組合電路104的壓縮位元流交織負擔。例如，當壓縮位元流段BSBK_1-BSBK_N具有相同的位元流長度時，不需要虛擬位元(dummy bit)插入。
如上所述，編碼電路102在編碼圖像10的一個塊BK時生成一個以上的壓縮位元流段。編碼裝置100還包括組合電路104，用於組合壓縮位元流段BSBK_1-BSBK_N以生成輸出塊BK的位元流BSBK_OUT。在本實施例中，組合電路104包括交織電路110和摺疊電路112，其中交織電路110用於執行基於位元組的交織處理，摺疊電路112用於執行基於位元組的摺疊處理。熵編碼器106可以被 配置為獨立地對不同資料分區的符號(例如，量化的變換係數)進行熵編碼。 為了在視訊解碼器處實現並行熵解碼，可以適當地交織壓縮位元流段BSBK_1-BSBK_N的位元以用於創建輸出位元流BSBK_OUT。此外，可以啟用壓縮位元流摺疊以減少由虛擬位元插入導致的交織開銷。參考附圖描述所提出的基於位元組的交織處理和所提出的基於位元組的摺疊處理的進一步細節。
第11圖描述了根據本發明的實施例的沒有虛擬位元插入的第一位元流組合操作的圖。假設編碼電路102將一個塊BK編碼為兩個壓縮位元流段BSBK_1和BSBK_2(即，BSBK_1-BSBK_N，其中N=2)。如第11圖所示，壓縮位元流段BSBK_1包括位元X1-X8，並且壓縮位元流段BSBK_2包括位元Y1-Y8。壓縮位元流段BSBK_1和BSBK_2具有相同的位元流長度。在該實施例中，交織電路110對壓縮位元流段BSBK_1和BSBK_2執行基於位元組的交織處理，以生成交織的位元流段作為輸出位元流BSBK_OUT的一部分。根據基於位元組的交織處理，每個壓縮位元流段BSBK_1和BSBK_2被分成多個位元組，每個位元組具有至少一個位元，並且輸出位元流BSBK_OUT具有分別屬於不同壓縮位元流段的連續位元組。 每個位元組充當交織單元。在該實施例中，每個位元組僅具有單個位元。如第11圖所示，位元Y1插入位元X1和位元X2之間，位元Y2插入位元X2和位元X3之間，依此類推。
應該注意，可以根據實際設計考慮來調整位元組大小。或者，每個位元組可以具有多於一個位元。第12圖描述了根據本發明的實施例的沒有虛擬位元插入的第二位元流組合操作的圖。根據基於位元組的交織處理，每個壓縮位元流段BSBK_1和BSBK_2被分成多個位元組，每個位元組具有多個位元，並且輸出位元流BSBK_OUT具有分別屬於不同壓縮位元流段的連續位元組。在該實施例中，每個位元組具有兩個位元。因此，由位元Y1和Y2組成的一個位元組插入在由位元X1和X2組成的一個位元組和由位元X3和X4組成的一個位元組之 間，由位元Y3和Y4組成的一個位元組插入在由位元X3和X4組成的一個位元組以及由位元X5和X6組成的一個位元組之間，依此類推。
如第11圖和第12圖所示，通過編碼塊的塊資料的一個資料分區而生成的壓縮位元流段BSBK_1和通過編碼塊的塊資料的其他資料分區而生成的壓縮位元流段BSBK_2具有相同的位元流長度。然而，這僅用於說明目的，並不意味著是對本發明的限制。由於資料分區的圖像內容可能具有不同的複雜度，因此從編碼不同資料分區生成的壓縮位元流段可能具有不相等的位元流長度。為了實現壓縮位元流交織，交織電路110還被配置為支持虛擬位元插入。
第13圖描述了根據本發明的實施例的具有虛擬位元插入的第一位元流組合操作的圖。如第13圖所示，壓縮位元流段BSBK_1包括位元X1-X10，並且壓縮位元流段BSBK_2包括位元Y1-Y8。壓縮位元流段BSBK_1的位元流長度長於壓縮位元流段BSBK_2的位元流長度。在該實施例中，交織電路110對壓縮位元流段BSBK_1和BSBK_2執行基於位元組的交織處理和虛擬位元的插入，以生成交織的位元流段作為輸出位元流BSBK_OUT的一部分。根據基於位元組的交織處理和虛擬位元的插入，壓縮位元流段BSBK_1和BSBK_2中的每一個被劃分為多個位元組，每個位元組具有至少一個位元，並且輸出位元流BSBK_OUT具有分別屬於不同壓縮位元流段的連續位元組，並進一步具有分別屬於一個壓縮位元流段和一個虛擬位元組的連續位元組。每個位元組充當交織單元。在該實施例中，每個位元組僅具有單個位元。由於壓縮位元流段BSBK_1和BSBK_2的位元流長度之間的差異等於2，所以兩個虛擬位元組(包括第一虛擬位元組(其僅包括單個虛擬位元D1)和第二虛擬位元組(僅包括單個虛擬位元D2))由交織電路110插入。在第13圖中，在位元X9和X10之間插入一個虛擬位元D1，並且將另一個虛擬位元D2附加到位元X10。
第14圖描述了根據本發明的實施例的具有虛擬位元插入的第二位元 流組合操作的圖。如第14圖所示，壓縮位元流段BSBK_1包括位元X1-X10，並且壓縮位元流段BSBK_2包括位元Y1-Y8。壓縮位元流段BSBK_1的位元流長度長於壓縮位元流段BSBK_2的位元流長度。在該實施例中，交織電路110對壓縮位元流段BSBK_1和BSBK_2執行基於位元組的交織處理和虛擬位元的插入，以生成交織的位元流段作為輸出位元流BSBK_OUT的一部分。根據基於位元組的交織處理和虛擬位元的插入，每個壓縮位元流段BSBK_1和BSBK_2被分成多個位元組，每個位元組具有多個位元，輸出位元流BSBK_OUT具有分別屬於不同壓縮位元流段的連續位元組，並進一步具有分別屬於一個壓縮位元流段和一個虛擬位元組的連續位元組。每個位元組充當交織單元。在該實施例中，每個位元組具有兩個位元。由於壓縮位元流段BSBK_1和BSBK_2的位元流長度之間的差異等於2，因此交織電路110插入一個虛擬位元組(其包括兩個虛擬位元D1和D2)。在第14圖中，由虛擬位元D1和D2組成的虛擬位元組被附加到由位元X9和X10組成的一個位元組。
當壓縮位元流段的位元流長度之間的差異較大時，需要更多的虛擬位元來實現壓縮位元流交織，從而增加了交織開銷。為了減輕交織開銷，可以激活組合電路104的摺疊電路112以執行基於位元組的摺疊處理。第15圖描述了根據本發明實施例的執行具有虛擬位元插入的交織處理和摺疊處理的第一位元流組合操作的圖。具有位元流長度L1(L1=33)的交織位元流段BSBK_I通過基於位元組的交織處理和虛擬位元的插入生成，其中每個位元組僅具有單個位元並且用作交織單元，位元X1-X17屬於第一壓縮位元流段，位元Y1-Y5屬於第二壓縮位元流段，並且插入虛擬位元D1-D11以實現壓縮位元流交織。基於位元組的摺疊處理被應用於交織的位元流段BSBK_I，以生成具有位元流長度L2(L2=24)的摺疊的位元流段BSBK_F。
根據基於位元組的摺疊處理，摺疊位元流段BSBK_F是通過在交織位 元流段BSBK_I的第一位元流段BS_1和第二位元流段BS_2之間的摺疊點FP處摺疊交織位元流段BSBK_I而生成的，其中包括在第二位元流段BS_2中的每個虛擬位元組被丟棄，並且第二位元流段BS_2的至少一個位元組被移動到第一位元流段BS_1，用於利用第二位元流段BS_2的至少一個位元組替換包括在第一位元流段BS_1中的至少一個虛擬位元組。輸出位元流BSBK_OUT至少從摺疊的位元流段BSBK_F導出。在本實施例中，第二位元流段BS_2包括屬於第一壓縮位元流段的五個位元X13-X17和通過基於位元組的交織處理插入的四個虛擬位元D8-D11，其中位元X13比位元X14更接近摺疊點FP，位元X14比位元X15更靠近摺疊點FP，位元X15比位元X16更靠近摺疊點FP，並且位元X16比位元X17更靠近摺疊點FP。第一位元流段BS_1包括通過基於位元組的交織處理插入的虛擬位元D1-D7，其中虛擬位元D7比虛擬位元D6更靠近摺疊點FP，虛擬位元D6比虛擬位元D5更接近摺疊點FP，虛擬位元D5比虛擬位元D4更靠近摺疊點FP，並且虛擬位元D4比虛擬位元D3更靠近摺疊點FP。當位元組摺疊處理應用於交織的位元流段BSBK_I時，丟棄由虛擬位元D8組成的虛擬位元組，丟棄由虛擬位元D9組成的虛擬位元組，丟棄由虛擬位元D10組成的虛擬位元組，丟棄由虛擬位元D11組成的虛擬位元組，由虛擬位元D7組成的虛擬位元組由位元X13組成的位元組替換，由虛擬位元D6組成的虛擬位元組由位元X14組成的位元組替換，由虛擬位元D5組成的虛擬位元組由包括位元X15的位元組代替，由虛擬位元D4組成的虛擬位元組由包括位元X16的位元組代替，由虛擬位元D3組成的虛擬位元組由包括位元X17的位元組代替。由於摺疊位元流段BSBK_F的位元流長度L2(L2=24)短於交織位元流段BSBK_I的位元流長度L1(L1=33)，因此可以通過基於位元組的摺疊處理有效地減少交織開銷。
應當注意，可以根據實際的實現考慮來調整基於位元組的交織處理和基於位元組的摺疊處理的執行順序。在一個示例性設計中，組合電路104可以 首先執行交織然後執行摺疊。在另一示例性設計中，組合電路104可以首先執行摺疊然後進行交織。應注意，無論交織和摺疊的執行順序如何，都產生相同的輸出位元流BSBK_OUT。
第16圖描述了根據本發明實施例的第二位元流組合操作的圖，該第二位元流組合操作執行利用虛擬位元插入的交織處理和摺疊處理。組合電路104通過組合兩個壓縮位元流段BSBK_1和BSBK_2來生成交織位元流段BSBK_I。第一壓縮位元流段BSBK_1包括位元X1-X17。第二壓縮位元流段BSBK_2包括位元Y1-Y5。第一壓縮位元流段BSBK_1的位元流長度長於第二壓縮位元流段BSBK_2的位元流長度。在該實施例中，摺疊電路112在每個位元組僅具有單個位元的條件下執行基於位元組的摺疊處理。根據基於位元組的摺疊處理，第一壓縮位元流BSBK_1在第一位元流段BS_1和第二位元流段BS_2之間的摺疊點FP處摺疊，其中，通過從第一壓縮位元流段BSBK_1中去除第二位元流段BS_2來生成第一摺疊位元流段BSBK_F1，並且通過將第二位元流段BS_2添加到第二壓縮位元流段BSBK_2來生成第二摺疊位元流段BSBK_F2。
如第16圖所示，第二摺疊位元流段BSBK_F2包括最初屬於第一壓縮位元流段BSBK_1的位元X13-X17。關於第一壓縮位元流段BSBK_1，位元X13比位元X14更靠近摺疊點FP，位元X14比位元X15更靠近摺疊點FP，位元X16比位元X15更靠近摺疊點FP，並且位元X16比位元X17更靠近摺疊點FP。關於第二摺疊位元流段BSBK_F2，位元X13比位元X14更接近第二摺疊位元流段BSBK_F2的終點EP，位元X14比位元X15更接近終點EP，位元X15比位元X16更接近終點EP，並且位元X16比位元X17更靠近終點EP。
在該實施例中，交織電路110在每個位元組僅具有單個位元的條件下執行基於位元組的交織處理。基於位元組的交織處理被應用於第一摺疊位元流段BSBK_F1和第二摺疊位元流段BSBK_F2，以產生交織位元流段BSBK_I，其中輸 出位元流BSBK_OUT從交織位元流段BSBK_I'導出。由於第二摺疊位元流段BSBK_F2的結束點EP與摺疊點FP(其也是第一摺疊位元流段BSBK_F1的終點)對齊，所以第二摺疊位元流段BSBK_F2在位元Y5和位元X17之間具有兩個空位元位置。因此，通過基於位元組的交織處理添加兩個虛擬位元D1和D2，以實現壓縮位元流交織，其中，在位元X6和X7之間插入虛擬位元D1，並且在位元X7和X8之間插入虛擬位元D2。參照第15圖和第16圖，摺疊的位元流段BSBK_F(其通過先執行交織然後摺疊而生成)與交織的位元流段BSBK_I'(通過首先執行摺疊然後交織而生成)相同。
第14/15圖中所示的最佳摺疊點FP可以通過使用以下公式確定。
(A+B)≦Z (1)
Z=M*P (2)
在上面的公式(1)和(2)中，A表示第一壓縮位元流段(例如，BSBK_1)中的位元數，B表示第二壓縮位元流段(例如，BSBK_2)中的位元數，Z表示輸出位元流段(例如，BKBK_F或BSBK_I')中的位元數，M表示正整數，P表示一個分組大小單位中的位元數。組合電路104找到能夠滿足公式(1)和(2)兩者的Z的最小值。在找到Z的最小值之後，可以從Z導出最佳摺疊點FP。以第14/15圖中的實施例為例，A=17，B=5。假設P=8，最佳摺疊點的最小Z是24(即，Z=3 *8
Figure 108107866-A0305-02-0017-1
(17+5))。
熵編碼器106輸出用於一個塊BK的多個壓縮位元流段BSBK_1-BSBK_N。在熵編碼器106輸出多於兩個壓縮位元流段(N>2)的情況下，可以通過基於位元組的摺疊處理採用摺疊方向，其中如果壓縮位元流段具有超出摺疊點的位元，壓縮位元流段可以摺疊到另一個壓縮位元流段，並且如果 另一個壓縮位元流段具有超出摺疊點的位元，則壓縮位元流段可以從另一個壓縮位元流段摺疊。在使用隱式模式的情況下，在編碼裝置100和解碼裝置中預定義所選擇的摺疊方向，使得編碼裝置100使用的摺疊方向的資訊不被信令給解碼裝置。在使用顯式模式的另一種情況下，信令給解碼裝置的報頭資訊包括編碼裝置100使用的摺疊方向的資訊。
第17圖描述了根據本發明的實施例的多個摺疊方向的圖。第17圖的子圖(a)示出了具有順序(sequential order)的摺疊方向。第17圖的子圖(b)示出了在每兩個位元流段之間摺疊的摺疊方向。第17圖的子圖(c)示出了具有任意順序(arbitrary order)的摺疊方向。然而，這些僅用於說明目的，並不意味著是對本發明的限制。
第18圖描述了根據本發明實施例，使用第17圖的子圖(a)中所示的摺疊方向以摺疊三個壓縮位元流段的基於位元組的摺疊處理。壓縮位元流段BSBK_1包括位元X1-X13。壓縮位元流段BSBK_2包括位元Y1-Y6。壓縮位元流段BSBK_3包括位元Z1-Z9。第18圖中所示的最佳摺疊點FP可以通過使用以下公式確定。
(A+B+C)≦Z (1)
(A+B)≦2*Z/3∥(B+C)≦2*Z/3∥(C+A)≦2*Z/3 (2)
Z=M*P (3)
在上面的公式(1)，(2)和(3)中，A表示第一壓縮位元流段(例如，BSBK_1)中的位元數，B表示第二壓縮位元流段(例如，BSBK_2)中的位元數，C表示第三壓縮位元流段(例如，BSBK_3)中的位元數，Z表示輸出位元 流段中的位元數，M表示正整數，P表示一個分組大小單元中的位元數。組合電路104找到能夠滿足所有公式(1)-(3)的Z的最小值。在找到Z的最小值之後，可以從Z導出最佳摺疊點FP。
如第18圖所示，壓縮位元流段BSBK_1具有超出摺疊點FP的位元，並且壓縮位元流段BSBK_2和BSBK_3中沒有一個具有超出摺疊點FP的位元。因此，根據摺疊方向，在摺疊點FP處僅摺疊第一壓縮位元流段BSBK_1。根據基於位元組的摺疊處理，通過從壓縮位元流段BSBK_1中去除位元X11-X13來生成摺疊位元流段BSBK_F1，通過添加位元X11-X13(其最初屬於第一壓縮位元流段BSBK_1)到壓縮位元流段BSBK_2來生成摺疊位元流段BSBK_F2。摺疊位元流段BSBK_F3與第三壓縮位元流段BSBK_3相同。關於壓縮位元流段BSBK_1，位元X11比位元X12更靠近摺疊點FP，並且位元X12比位元X13更靠近摺疊點FP。關於摺疊位元流段BSBK_F2，位元X11比位元X12更靠近摺疊位元流段BSBK_F2的終點，並且位元X12比位元X13更靠近摺疊位元流段BSBK_F2的終點。
第19圖描述了根據本發明實施例，使用第17圖的子圖(a)中所示的摺疊方向以摺疊五個壓縮位元流段的基於位元組的摺疊處理。壓縮位元流段BSBK_1包括位元X1-X13。壓縮位元流段BSBK_2包括位元Y1-Y6。壓縮位元流段BSBK_3包括位元Z1-Z9。壓縮位元流段BSBK_4包括位元A1-A11。壓縮位元流段BSBK_5包括位元B1-B4。如第18圖所示，壓縮位元流段BSBK_1和BSBK_4都具有超出摺疊點FP的位元，並且壓縮位元流段BSBK_2，BSBK_3和BSBK_5都不具有超出摺疊點FP的位元。因此，根據摺疊方向，僅在摺疊點FP處摺疊壓縮位元流段BSBK_1和BSBK_4。根據基於位元組的摺疊處理，通過從壓縮位元流段BSBK_1中去除位元X11-X13來生成摺疊位元流段BSBK_F1，通過添加位元X11-X13(其最初屬於壓縮位元流段BSBK_1)到壓縮位元流段BSBK_2來生成摺疊位元流段BSBK_F2，摺疊位元流段BSBK_F3與壓縮位元流段BSBK_3相同，通過從壓縮位元 流段BSBK_4中去除位元A11來生成摺疊位元流段BSBK_F4，並且通過將位元A11(其最初屬於壓縮位元流段BSBK_4)添加到壓縮位元流段BSBK_5來生成摺疊位元流段BSBK_F5。關於壓縮位元流段BSBK_1，位元X11比位元X12更靠近摺疊點FP，並且位元X12比位元X13更靠近摺疊點FP。關於摺疊位元流段BSBK_F2，位元X11比位元X12更靠近摺疊位元流段BSBK_F2的終點，並且位元X12比位元X13更靠近摺疊位元流段BSBK_F2的終點。
在將設計與交織組合的示例性位元流中，組合電路104可以被配置為將交織應用於用於生成交織的位元流段的塊的所有壓縮位元流段BSBK_1-BSBK_N，其中塊的輸出位元流BSBK_OUT自交織的位元流段導出。在一個示例性位元流交織和摺疊的組合設計中，組合電路104可以被配置為將交織應用於塊的所有壓縮位元流段BSBK_1-BSBK_N，以生成交織的位元流段，然後將摺疊應用於交織的位元流段以生成摺疊的位元流段，其中塊的輸出位元流BSBK_OUT是從摺疊的位元流段導出的。在交織和摺疊的另一示例性位元流組合設計中，組合電路104可以被配置為將摺疊應用於塊的所有壓縮位元流段BSBK_1-BSBK_N，以生成摺疊的位元流段，然後將交織的位元流段應用於所有摺疊的位元流段，用於生成交織的位元流段，其中塊的輸出位元流BSBK_OUT是從交織的位元流段導出的。或者，可以在生成圖像中的每個塊的輸出位元流時涉及分層交織處理和/或分層摺疊處理。
第20圖描述了根據本發明的實施例的分層編碼操作的圖。假設圖像10的一個塊BK可以由編碼電路102編碼，以生成壓縮位元流段BSBK_1-BSBK_6。 在具有分層交織的編碼操作中，組合電路104將壓縮位元流段BSBK_1-BSBK_6分類為多個壓縮位元流段組，每個壓縮位元流段組具有至少一個壓縮位元流段。 如第20圖所示，壓縮位元流段組2001包括壓縮位元流段BSBK_1和BSBK_2，壓縮位元流段組2002僅包括壓縮位元流段BSBK_3，而壓縮位元流段組2003包括壓縮 位元流段BSBK_4，BSBK_5和BSBK_6。交織電路110將基於位元組的交織處理應用於壓縮位元流段組2001以生成位元流段BSBK_1'(其為交織位元流段)，將基於位元組的交織處理應用於壓縮位元流段組2003以生成位元流段BSBK_2'(其是交織的位元流段)，並且將基於位元組的交織處理應用於壓縮位元流段組2002(其僅包括單個壓縮位元流段BSBK_3)和位元流段BSBK_1'和BSBK_2'(它們是交織的位元流段)，以產生位元流段BSBK_3'(其為交織的位元流段)，其中一個塊BK的輸出位元流BSBK_OUT是從位元流段BSBK_3'導出的。
在具有分層交織和摺疊的一個編碼操作中，組合電路104將壓縮位元流段BSBK_1-BSBK_6分類為多個壓縮位元流段組(例如，2001、2002和2003)。 交織電路110將基於位元組的交織處理應用於壓縮位元流段組2001，以產生第一交織位元流段(其包括壓縮位元流段BSBK_1和BSBK_2的位元以及至少一個虛擬位元)，然後摺疊電路112將基於位元組的摺疊處理應用於第一交織位元流段以生成位元流段BSBK_1'(其是摺疊位元流段)。交織電路110將基於位元組的交織處理應用於壓縮位元流段組2003以生成第二交織位元流段(其包括壓縮位元流段BSBK_4-BSBK_6的位元和至少一個虛擬位元)，然後摺疊電路112將基於位元組的摺疊處理應用於第二交織的位元流段以生成位元流段BSBK_2'(其是摺疊的位元流段)。交織電路110將基於位元組的交織處理應用於壓縮位元流段組2002(其僅包括單個壓縮位元流段BSBK_3)和位元流段BSBK_1'和BSBK_2'(它們是摺疊位元流段)以產生第三交織位元流段(包括壓縮位元流段BSBK_3的位元，位元流段BSBK_1'和BSBK_2'的位元，以及至少一個虛擬位元)，然後摺疊電路112將基於位元組的摺疊處理應用於第三交織位元流段生成位元流段BSBK_3'(其是摺疊的位元流段)，其中一個塊BK的輸出位元流BSBK_OUT從位元流段BSBK_3'導出。
在具有分層交織和摺疊的另一編碼操作中，組合電路104將壓縮位元 流段BSBK_1-BSBK_6分類為多個壓縮位元流段組(例如，2001、2002和2003)。 摺疊電路112將基於位元組的摺疊處理應用於壓縮位元流段組2001，以生成包括多個摺疊位元流段的第一摺疊位元流段組，然後交織電路110將基於位元組的交織處理應用於第一摺疊位元流段組生成位元流段BSBK_1'(其是交織的位元流段)。摺疊電路112將基於位元組的摺疊處理應用於壓縮位元流段組2003以生成包括多個摺疊位元流段的第二摺疊位元流段組，然後交織電路110將基於位元組的交織處理應用於第二摺疊位元流段組生成位元流段BSBK_2'(其是交織的位元流段)。摺疊電路112將基於位元組的摺疊處理應用於壓縮位元流段組2002(其僅包括單個壓縮位元流段BSBK_3)和位元流段BSBK_1'和BSBK_2'(它們是交織的位元流段)以產生包括多個摺疊位元流段的第三摺疊位元流段組，然後交織電路110將基於位元組的交織處理應用於第三摺疊位元流段組以生成位元流段BSBK_3'(其為交織位元流段)，其中一個塊BK的輸出位元流BSBK_OUT從位元流段BSBK_3'導出。
除了由組合電路104(具體地，交織電路110)添加的壓縮位元流段BSBK_1-BSBK_N和/或虛擬位元的位元之外，輸出位元流BSBK_OUT還可以包括非交織位元流段。第21圖描述了根據本發明的實施例的圖像中的一個塊的輸出位元流的圖。在該示例中，輸出位元流BSBK_OUT包括前導位元流段(leading bitstream segment)2102和緊跟在前導位元流段2102之後的交織位元流段2104。 可以通過有/無摺疊交織來生成交織位元流段2104。前導位元流段2102被插入到交織位元流段2104的起始點SP，而不經歷任何基於位元組的交織處理。前導位元流段2102可以包括一個或多個位元，並且可以用於記錄壓縮處理的報頭資訊，壓縮位元流段的固定大小的部分位元資料，與交織的位元流段2104有關的交織資訊，摺疊資訊，以及/或輸出位元流BSBK_OUT的位元流長度。
從編碼裝置100生成的輸出位元流BSBK_OUT可以被發送到解碼裝置 ，以用作要被解碼用於視訊回放的輸入位元流。在生成輸出位元流BSBK_OUT涉及交織處理的情況下，解碼裝置需要去交織處理。在生成輸出位元流BSBK_OUT涉及交織處理和摺疊處理二者的另一種情況下，解碼裝置需要去交織處理和解摺疊處理。
第22圖描述了根據本發明的實施例的解碼裝置的圖。解碼裝置2200可以是視訊解碼器的一部分。解碼裝置2200被佈置為對圖像20中的塊BK的輸入位元流BSBK_IN進行解碼。例如，輸入位元流BSBK_IN是從編碼裝置100生成並由解碼裝置2200接收的輸出位元流BSBK_OUT。因此，圖像20是輸出視訊序列的一個解碼圖像。分離電路2202用於從輸入位元流BSBK_IN導出多個壓縮位元流段BS'BK_1-BS'BK_N(N>1)。關於圖像20的每個塊BK，解碼電路2204被佈置為對壓縮位元流段BS'BK_1-BS'BK_N進行完全/部分解碼，以獲得塊BK的塊資料的多個資料分區。
解碼電路2202包括熵解碼器2206，並且還包括實現指定解碼功能所需的其他電路2208。例如，其他電路2208可以包括運動補償電路、逆量化電路、逆變換電路、重構電路、至少一個環路濾波器等。考慮從塊的一個資料分區導出的符號的熵編碼獨立於從塊的另一個資料分區導出的符號的熵編碼的情況，熵解碼器2206可以被配置為具有多個熵解碼電路，用於以並行方式對壓縮位元流段BS'BK_1-BS'BK_N進行熵解碼，從而提高解碼吞吐量。
在該實施例中，分離電路2202包括去交織電路2210和解摺疊(un-folding)電路2212，其中去交織電路2210被配置為執行基於位元組的去交織處理，並且解摺疊電路2212被安排來執行解摺疊處理。參考附圖描述基於位元組的去交織處理和解摺疊處理的進一步細節。
第23圖描述了根據本發明的實施例的第一位元流分離操作的圖。假設編碼裝置100通過將基於位元組的交織處理應用於兩個壓縮位元流段BSBK_1 和BSBK_2來生成輸出位元流BSBK_OUT(其充當解碼裝置2200的輸入位元流BSBK_IN)，其中每個位元組僅具有單個位元。因此，去交織電路2210將基於位元組的去交織處理應用於輸入位元流BSBK_IN。根據基於位元組的去交織處理，輸入位元流BSBK_IN被分成多個位元組，並且輸入位元流BSBK_IN中的連續位元組分別被分派到不同的壓縮位元流段。由於每個位元組僅具有單個位元，因此壓縮位元流段BS'BK_1具有標記為“0”、“2”、“4”、“6”、“8”、“10”、“12”以及“14”的位元，壓縮位元流段BS'BK_2具有標記為“1”、“3”、“5”、“7”、“9”、“11”、“13”和“15”的位元。
取決於是否存在任何垃圾位元，可以對從去交織處理獲得的壓縮位元流段進行完全解碼或部分解碼。在該實施例中，壓縮位元流段BS'BK_1沒有由編碼器側虛擬位元插入產生的垃圾位元。因此，壓縮位元流段BS'BK_1被完全解碼以生成塊的一個資料分區。類似地，壓縮位元流段BS'BK_2可以被完全解碼或部分解碼，這取決於是否存在任何垃圾位元。在該實施例中，壓縮位元流段BS'BK_2具有兩個垃圾位元(例如，標記為“13”和“15”的最後兩個位元)，這是由編碼器側虛擬位元插入產生的。因此，部分地解碼壓縮位元流段BS'BK_2以生成塊的其他資料分區。更具體地說，標記為“1”、“3”、“5”、“7”、“9”和“11”的位元被解碼，標記為“13”和“15”的位元被直接丟棄。
第24圖描述了根據本發明的實施例的第二位元流分離操作的圖。假設編碼裝置100通過將基於位元組的摺疊處理應用於兩個壓縮位元流段BSBK_1和BSBK_2，然後對通過基於位元組的摺疊處理生成的兩個摺疊位元流段應用基於位元組的交織處理，生成輸出位元流BSBK_OUT(其充當解碼裝置2200的輸入位元流BSBK_IN)，其中每個位元組僅具有單個位元。由於輸入位元流BSBK_IN是摺疊和交織的位元流段，因此去交織電路2210首先將基於位元組的去交織處理應用於輸入位元流BSBK_IN。根據基於位元組的去交織處理，輸入 位元流BSBK_IN被分成多個位元組，並且輸入位元流BSBK_IN中的連續位元組分別被分派到不同的去交織位元流段。由於每個位元組僅具有單個位元，因此一個去交織的位元流段BS'BK_D11具有標記為“0”、“2”、“4”、“6”、“8”、“10”、“12”和“14”的位元，以及另一個去交織的位元流段BS'BK_DI2具有標記為“1”、“3”、“5”、“7”、“9”、“11”、“13”以及“15”的位元。
接下來，解摺疊電路2212對去交織的位元流段BS'BK_DI1和BS'BK_DI2應用解摺疊處理。根據解摺疊處理，通過複製去交織的位元流段BS'BK_DI2的位元並將去交織的位元流段BS'BK_DI2的複製位元以反向位元順序附加到去交織位元流段BS'BK_DI1，生成一個解摺疊的位元流段BSBK_UF1，並且通過複製去交織的位元流段BS'BK_DI1的位元並將去交織的位元流段BS'BK_DI1的複製位元以反向位元順序附加到去交織位元流段BS'BK_DI2，生成一個解摺疊的位元流段BSBK_UF2。解摺疊位元流段BSBK_UF1和BSBK_UF2用作饋送到解碼電路2204的壓縮位元流段BS'BK_1和BS'BK_2。
取決於是否存在任何虛擬位元，可以對從解摺疊處理獲得的解摺疊位元流段進行完全解碼或部分解碼。例如，解摺疊位元流段BS'BK_UF1具有垃圾位元(例如，標記為“9”、“7”、“5”、“3”和“1”的位元)，以及解摺疊位元流段BS'BK_DI2具有垃圾位元(例如，標記為“9”、“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”的位元)。關於解摺疊的位元流段BS'BK_UF1，位元“7”、“5”、“3”和“1”可以屬於第二資料分區，該第二資料分區不同於從解碼解摺疊的位元流段BS'BK_UF1獲得的第一資料分區，並且由於編碼器側虛擬位元插入，可以創建位元“9”、“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”位可能屬於第一資料分區，第一資料分區與從解碼解摺疊位元流段BS'BK_DI2獲得的第二資料分區不同。然而，這僅用於說明目的，並不意味著是對本發明的限制。再例如，由於位元“9”、“7”、“5”、“3”和“1”可能屬於第二資 料分區，該第二資料分區不同於從解碼解摺疊位元流段BS'BK_UF1獲得的第一資料分區，解摺疊位元流段BS'BK_UF1的位元“9”、“7”、“5”、“3”和“1”可能是垃圾位元；由於位元“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”可能屬於第一資料分區，該第一資料分區不同於從解碼解摺疊位元流段BS'BK_UF2獲得的第二資料分區，解摺疊位元流段BS'BK_UF2的位元“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”可能是垃圾位元。
第25圖描述了根據本發明的實施例的第三位元流分離操作的圖。假設編碼裝置100通過將基於位元組的交織處理應用於兩個壓縮位元流段BSBK_1和BSBK_2，然後對通過基於位元組的交織處理生成的交織位元流段應用基於位元組的摺疊處理，生成輸出位元流BSBK_OUT(其充當解碼裝置2200的輸入位元流BSBK_IN)，其中每個位元組僅具有單個位元。由於輸入位元流BSBK_IN是交織和摺疊的位元流段，因此解摺疊電路2212首先將解摺疊處理應用於輸入位元流BSBK_IN。根據解摺疊處理，通過複製輸入位元流BSBK_IN的位元並且以反向位元順序將輸入位元流BSBK_IN的複制位元附加到輸入位元流BSBK_IN來生成解摺疊位元流段BS'BK_UF。
接下來，去交織電路2210將基於位元組的去交織處理應用於解摺疊位元流段BS'BK_UF。根據基於位元組的去交織處理，解摺疊位元流段BS'BK_UF被分成多個位元組，並且解摺疊位元流段BS'BK_UF中的連續位元組分別被分派到不同的去交織位元流段。由於每個位元組僅具有單個位元，因此一個去交織的位元流段BS'BK_DI1具有標記為“0”、“2”、“4”、“6”、“8”、“10”、“12”、“14”、“15”、“13”、“11”、“9”、“7”、“5”、“3”和“1”的位元，以及另一個去交織的位元流段BS'BK_DI2具有標記為“1”、“3”、“5”、“7”、“9”、“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”的位元。去交織的位元流段BSBK_DI1和BSBK_DI2用作饋送到解碼電路2204的壓縮位元流段BS'BK_1和BS'BK_2。
取決於是否存在任何虛擬位元，可以完全解碼或部分解碼從基於位元組的去交織處理獲得的去交織的位元流段。例如，去交織的位元流段BS'BK_DI1具有垃圾位元(例如，標記為“9”、“7”、“5”、“3”和“1”的位元)，以及去交織的位元流段BS'BK_DI2具有垃圾位元(例如，標記為“9”、“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”的位元)。關於去交織的位元流段BS'BK_DI1，位元“7”、“5”、“3”和“1”可以屬於第二資料分區，該第二資料分區不同於從解碼去交織的位元流段BS'BK_DI1獲得的第一資料分區，並且由於編碼器側虛擬位元插入，可以創建位元“9”。關於去交織的位元流段BS'BK_DI2，可以由於編碼器側虛擬位元插入而產生位元“9”，並且位元“11”，“13”，“15”，“14”，“12”，“10”，“8”，“6”，“4”，“2”和“0”可以屬於第一資料分區，該第一資料分區不同於通過對去交織的位元流段BS'BK_DI2進行解碼而獲得的第二資料分區。然而，這僅用於說明目的，並不意味著是對本發明的限制。 再例如，由於位元“9”、“7”、“5”、“3”和“1”可能屬於第二資料分區，該第二資料分區不同於從解碼去交織位元流段BS'BK_DI1獲得的第一資料分區，解摺疊位元流段BS'BK_DI1的位元“9”、“7”、“5”、“3”和“1”可能是垃圾位元；由於位元“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”可能屬於第一資料分區，該第一資料分區不同於從解碼去交織位元流段BS'BK_DI2獲得的第二資料分區，去交織位元流段BS'BK_DI2的位元“11”、“13”、“15”、“14”、“12”、“10”、“8”、“6”、“4”、“2”和“0”可能是垃圾位元。
或者，可以省略第25圖中所示的去交織處理。第26圖描述了根據本發明的實施例的沒有去交織處理的解碼操作的圖。解摺疊電路2212通過複製輸入位元流BSBK_IN的位元並以反向位元順序將輸入位元流BSBK_IN的複制位元附加到輸入位元流BSBK_IN來生成解摺疊位元流段BS'BK_UF，並輸出解摺疊位元流段BS'BK_UF到解碼電路2204。在該實施例中，解碼電路2204被佈置為在相反方 向D1和D2上解碼解摺疊位元流段BS'BK_UF，以分別獲得塊的塊資料的多個資料分區。例如，解碼電路2204可以採用並行解碼方案，其以符合方向D1的前向位元順序對未摺疊位元流段BS'BK_UF的第一位元(例如，偶數位元“0”、“2”、“4”、“6”、“8”、“10”、“12”、“14”)進行解碼，以獲得該塊的塊資料的第一資料分區，並進一步以符合方向D2的反向位元順序解碼未摺疊位元流段BS'BK_UF的第二位元(例如，奇數位元“1”、“3”、“5”和“7”)，以獲得塊的塊資料的第二資料分區。
該領域之習知技藝者易知，可在保持本發明之教示內容之同時對裝置及方法作出諸多修改及變動。因此，以上公開內容應被視為僅受隨附申請專利範圍之範圍之限制。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:編碼裝置
102:編碼電路
104:組合電路
10:圖像
106:熵編碼器
108:其他電路
110:交織電路
112:摺疊電路

Claims (21)

  1. 一種編碼方法，用於編碼圖像，該圖像包括多個塊，每個塊具有多個像素，該編碼方法包括：編碼該圖像中塊的塊資料的多個資料分區，以分別生成多個壓縮位元流段；以及組合該多個壓縮位元流段以生成該塊的輸出位元流，包括：執行基於位元組的交織處理，其中，根據基於位元組的交織處理，每個壓縮位元流段被分成多個位元組，每個位元組具有至少一位元，該輸出位元流包括分別屬於不同壓縮位元流段的連續位元組；其中該輸出位元流包括根據該基於位元組的交織處理插入的至少一個虛擬位元組，該至少一個虛擬位元組具有至少一個虛擬位元。
  2. 如申請專利範圍第1項所述之編碼方法，其中，該多個資料分區包括第一資料分區和第二資料分區，該第一資料分區包括第一像素的完整像素資料，該第二資料分區包括第二像素的完整像素資料，該第一像素和該第二像素是該塊中的不同像素。
  3. 如申請專利範圍第1項所述之編碼方法，其中，該多個資料分區包括第一資料分區和第二資料分區，該第一資料分區包括該塊的像素中包括的第一子像素的子像素資料，該第二資料分區包括在該塊的該像素中包括的第二子像素的子像素資料，並且該第一子像素和該第二子像素對應於不同的顏色通道。
  4. 如申請專利範圍第1項所述之編碼方法，其中，該多個壓縮位元流段 包括具有第一位元流長度的第一壓縮位元流段和具有第二位元流長度的第二壓縮位元流段，其中該第二位元流長度比該第一位元流長度短，以及該輸出位元流還包括分別屬於該第一壓縮位元流段和該至少一個虛擬位元組的連續位元組。
  5. 如申請專利範圍第1項所述之編碼方法，其中，該輸出位元流還包括在不經歷該基於位元組的交織處理的情況下插入的前導位元流段。
  6. 如申請專利範圍第1項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組具有多個壓縮位元流段，該第二壓縮位元流段組僅具有單個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將該基於位元組的交織處理應用於該第一壓縮位元流段組來生成第一交織位元流段；以及通過將該基於位元組的交織處理應用於至少該第一交織位元流段和該第二壓縮位元流段組來生成第二交織位元流段，其中該輸出位元流至少從該第二交織位元流段導出。
  7. 如申請專利範圍第1項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組和該第二壓縮位元流段組中的每一個具有多個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將基該於位元組的交織處理應用於該第一壓縮位元流段組來生成第一交織位元流段； 通過將該基於位元組的交織處理應用於該第二壓縮位元流段組來生成第二交織位元流段；以及通過將該基於位元組的交織處理應用於至少該第一交織位元流段和該第二交織位元流段來產生第三交織位元流段，其中該輸出位元流至少從該第三交織位元流段導出。
  8. 如申請專利範圍第1項所述之編碼方法，其中，該多個壓縮位元流段包括具有第一位元流長度的第一壓縮位元流段和具有第二位元流長度的第二壓縮位元流段，其中該第二位元流長度比第一位元流長度短；應用於該第一壓縮位元流段和該第二壓縮位元流段的該基於位元組的交織處理產生具有該至少一個虛擬位元組的交織位元流段，其中通過該基於位元組的交織處理插入的該至少一個虛擬位元組中的每一個至少有一個虛擬位元；以及組合該多個壓縮位元流段以生成該塊的該壓縮位元流還包括：執行基於位元組的摺疊處理，其中，根據該基於位元組的摺疊處理，通過在第一位元流段和該第一位元流段之後的第二位元流段之間的摺疊點處摺疊該交織的位元流段來生成摺疊的位元流段，其中丟棄該交織位元流段的該第二位元流段中包括的每個虛擬位元組，將該第二位元流段的至少一個位元組移動到該交織位元流段的該第一位元流段，以利用該第二位元流段的該至少一個位元組替換該第一位元流段中包括的該至少一個虛擬位元組，該輸出位元流至少從該摺疊的位元流段導出。
  9. 如申請專利範圍第8項所述之編碼方法，其中，該第一位元流段包括第一虛擬位元組和第二虛擬位元組，其中該第一虛擬位元組比該第二虛擬位元組更靠近摺疊點；該第二位元流段包括第一位元組和第二位元組，其中該 第一位元組比該第二位元組更靠近該摺疊點；應用於該交織位元流段的該基於位元組的摺疊處理用該第一位元組替換該第一虛擬位元組，並用該第二位元組替換該第二虛擬位元組。
  10. 如申請專利範圍第8項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組具有多個壓縮位元流段，該第二壓縮位元流段組僅具有單個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將該基於位元組的交織處理應用於該第一壓縮位元流段組來生成第一交織位元流段；通過將該基於位元組的摺疊處理應用於該第一交織位元流段來生成第一摺疊位元流段；通過將該基於位元組的交織處理應用於至少該第二壓縮位元流段組和該第一摺疊位元流段，產生第二交織位元流段；以及通過將該基於位元組的摺疊處理應用於該第二交織位元流段來產生第二摺疊位元流段，其中該輸出位元流至少從該第二摺疊位元流段導出。
  11. 如申請專利範圍第8項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組和該第二壓縮位元流段組中的每一個具有多個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將該基於位元組的交織處理應用於該第一壓縮位元流段組來生成第一交織位元流段；通過將該基於位元組的摺疊處理應用於該第一交織位元流段來生成第一摺 疊位元流段；通過將該基於位元組的交織處理應用於該第二壓縮位元流段組來生成第二交織位元流段；通過將該基於位元組的摺疊處理應用於該第二交織位元流段來生成第二摺疊位元流段；通過將該基於位元組的交織處理應用於至少該第一摺疊位元流段和該第二摺疊位元流段，生成第三交織位元流段；以及通過將該基於位元組的摺疊處理應用於該第三交織位元流段來產生第三摺疊位元流段，其中該輸出位元流至少從該第三摺疊位元流段導出。
  12. 如申請專利範圍第1項所述之編碼方法，其中，該多個壓縮位元流段包括具有第一位元流長度的第一壓縮位元流段和具有比該第一位元流長度短的第二位元流長度的第二壓縮位元流段；組合該多個壓縮位元流段以生成該塊的該壓縮位元流還包括：執行基於位元組的摺疊處理，其中，根據該基於位元組的摺疊處理，該第一壓縮位元流段在第一位元流段與該第一位元流段之後的第二位元流段之間的摺疊點處摺疊，通過從該第一位元流段移除該第二位元流段來生成一個摺疊位元流段，並且通過將該第二位元流段添加到該第二壓縮位元流段來生成另一摺疊位元流段；其中該基於位元組的交織處理應用於該一個摺疊位元流段和該另一個摺疊位元流段以產生交織位元流段，並且該輸出位元流至少從該交織位元流段導出。
  13. 如申請專利範圍第12項所述之編碼方法，其中，該第二位元流段包 括第一位元組和第二位元組，其中該第一位元組比該第二位元組更靠近該摺疊點；包括在該另一個第二摺疊位元流段中的該第一位元組比包括在該另一個摺疊位元流段中的該第二位元組更接近該另一個摺疊位元流段的結束點。
  14. 如申請專利範圍第12項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組具有多個壓縮位元流段，該第二壓縮位元流段組僅具有單個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將該基於位元組的摺疊處理應用於該第一壓縮位元流段組來產生第一摺疊位元流段組，其中該第一摺疊位元流段組具有多個摺疊位元流段；通過將該基於位元組的交織處理應用於該第一摺疊位元流段組來產生第一交織位元流段；通過將該基於位元組的摺疊處理應用於至少該第二壓縮位元流段組和該第一交織位元流段來產生第二摺疊位元流段組，其中該第二摺疊位元流段組具有多個摺疊位元流段；以及通過將該基於位元組的交織處理應用於該第二摺疊位元流段組來產生第二交織位元流段，其中該輸出位元流至少從該第二交織位元流段導出。
  15. 如申請專利範圍第12項所述之編碼方法，其中，該多個壓縮位元流段包括第一壓縮位元流段組和第二壓縮位元流段組，該第一壓縮位元流段組和該第二壓縮位元流段組中的每一個具有多個壓縮位元流段；並且組合該多個壓縮位元流段以生成該塊的該輸出位元流包括：通過將該基於位元組的摺疊處理應用於該第一壓縮位元流段組來產生第一摺疊位元流段組，其中該第一摺疊位元流段組具有多個摺疊位元流段； 通過將該基於位元組的交織處理應用於該第一摺疊位元流段組來產生第一交織位元流段；通過將該基於位元組的摺疊處理應用於該第二壓縮位元流段組來產生第二摺疊位元流段組，其中該第二摺疊位元流段組具有多個摺疊位元流段；通過將該基於位元組的交織處理應用於該第二摺疊位元流段組來生成第二交織位元流段；通過將該基於位元組的摺疊處理應用於至少該第一交織位元流段和該第二交織位元流段來產生第三摺疊位元流段組，其中該第三摺疊位元流段組具有多個摺疊位元流段；以及通過將該基於位元組的交織處理應用於該第三摺疊位元流段組來產生第三交織位元流段，其中該輸出位元流至少從該第三交織位元流段導出。
  16. 一種解碼方法，解碼圖像中塊的輸入位元流，該圖像包括多個塊，每個塊具有多個像素，該解碼方法包括：從該輸入位元流導出多個壓縮位元流段，包括：執行基於位元組的去交織處理，其中，根據該基於位元組的去交織處理，將該輸入位元流劃分為多個位元組，每個位元組具有至少一個位元，並且該輸入位元流中的連續位元組分別被調度到不同的壓縮位元流段；以及解碼該多個壓縮位元流段以分別獲得該塊的塊資料的多個資料分區；其中該輸入位元流包括根據基於位元組的交織處理插入的至少一個虛擬位元組，該至少一個虛擬位元組具有至少一個虛擬位元。
  17. 如申請專利範圍第16項所述之解碼方法，其中，該基於位元組的去交織處理被應用於該輸入位元流的摺疊和交織的位元流段，用於生成多個去 交織的位元流段，其中該多個去交織的位元流段包括第一去交織的位元流段和第二去交織的位元流段；從該輸入位元流導出該多個壓縮位元流段還包括：執行解摺疊處理，其中根據該解摺疊處理，通過複製該第二去交織位元流段的位元並以反向位元順序將該第二去交織位元流段的複製位元附加到該第一個解摺疊位元流段來生成一個解摺疊位元流段。
  18. 如申請專利範圍第16項所述之解碼方法，其中，從該輸入位元流導出該多個壓縮位元流段還包括：執行解摺疊處理，其中根據該解摺疊處理，通過複製該輸入位元流的摺疊和交織的位元流段的位元並以反向位元順序將該摺疊和交織的位元流段的該複制位元附加到該摺疊和交織的位元流段來生成解摺疊的位元流段；其中，該基於位元組的去交織處理被應用於該解摺疊的位元流段，用於生成多個去交織的位元流段。
  19. 一種解碼方法，解碼圖像中塊的輸入位元流，該圖像包括多個塊，每個塊具有多個像素，該解碼方法包括：執行解摺疊處理，其中根據該解摺疊處理，通過複製該輸入位元流的摺疊和交織的位元流段的位元並以反向位元順序將該摺疊和交織的位元流段的該複制位元附加到該摺疊和交織的位元流段來生成解摺疊的位元流段；以前向位元順序解碼該解摺疊位元流段的第一位元，以獲得該塊的塊資料的第一資料分區；以及以反向位元順序解碼該解摺疊位元流段的第二位元，以獲得該塊的塊資料的第二資料分區。
  20. 一種編碼裝置，用於編碼圖像，該圖像包括多個塊，每個塊具有多個像素，該編碼裝置包括：編碼電路，編碼該圖像中塊的塊資料的多個資料分區，以分別生成多個壓縮位元流段；以及組合電路，組合該多個壓縮位元流段以生成該塊的輸出位元流，其中在生成該輸出位元流時，涉及到該組合電路執行的基於位元組的交織處理，根據該基於位元組的交織處理，每個壓縮位元流段被分成多個位元組，每個位元組具有至少一位元，該輸出位元流包括分別屬於不同壓縮位元流段的連續位元組；其中該輸出位元流包括根據該基於位元組的交織處理插入的至少一個虛擬位元組，該至少一個虛擬位元組具有至少一個虛擬位元。
  21. 一種解碼裝置，解碼圖像中塊的輸入位元流，該圖像包括多個塊，每個塊具有多個像素，該解碼裝置包括：分離電路，從該輸入位元流導出多個壓縮位元流段，其中在生成該多個壓縮位元流段時，涉及到該分離電路執行的基於位元組的去交織處理，其中，根據該基於位元組的去交織處理，將該輸入位元流劃分為多個位元組，每個位元組具有至少一個位元，並且該輸入位元流中的連續位元組分別被調度到不同的壓縮位元流段；以及解碼電路，解碼該多個壓縮位元流段以分別獲得該塊的塊資料的多個資料分區；其中該輸入位元流包括根據基於位元組的交織處理插入的至少一個虛擬位元組，該至少一個虛擬位元組具有至少一個虛擬位元。
TW108107866A 2018-03-08 2019-03-08 編碼/解碼方法和對應的編碼/解碼裝置 TWI700920B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862640068P 2018-03-08 2018-03-08
US62/640,068 2018-03-08
US16/280,039 2019-02-20
US16/280,039 US10917662B2 (en) 2018-03-08 2019-02-20 Method and apparatus for dealing with compressed bitstream interleaving

Publications (2)

Publication Number Publication Date
TW201946459A TW201946459A (zh) 2019-12-01
TWI700920B true TWI700920B (zh) 2020-08-01

Family

ID=67843623

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107866A TWI700920B (zh) 2018-03-08 2019-03-08 編碼/解碼方法和對應的編碼/解碼裝置

Country Status (3)

Country Link
US (1) US10917662B2 (zh)
TW (1) TWI700920B (zh)
WO (1) WO2019170099A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116405694A (zh) * 2022-03-18 2023-07-07 杭州海康威视数字技术股份有限公司 一种编码、解码方法、装置及其设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718754A (zh) * 2012-10-12 2015-06-17 联发科技股份有限公司 将帧的像素数据编码为交错比特流的图像压缩方法和装置以及相关的图像解压缩方法和装置
CN104754407A (zh) * 2013-12-26 2015-07-01 联发科技股份有限公司 图像或视频系统中的图像帧的压缩、解压缩方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2177033A2 (en) 2007-06-12 2010-04-21 Nokia Corporation Joint coding of multiple transform blocks with reduced number of coefficients
EP2362657B1 (en) 2010-02-18 2013-04-24 Research In Motion Limited Parallel entropy coding and decoding methods and devices
US20170332103A1 (en) * 2016-05-13 2017-11-16 Intel Corporation Interleaving luma and chroma coefficients to reduce the intra prediction loop dependency in video encoders and decoders

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718754A (zh) * 2012-10-12 2015-06-17 联发科技股份有限公司 将帧的像素数据编码为交错比特流的图像压缩方法和装置以及相关的图像解压缩方法和装置
CN104754407A (zh) * 2013-12-26 2015-07-01 联发科技股份有限公司 图像或视频系统中的图像帧的压缩、解压缩方法

Also Published As

Publication number Publication date
WO2019170099A1 (en) 2019-09-12
US20190281320A1 (en) 2019-09-12
US10917662B2 (en) 2021-02-09
TW201946459A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
AU2006204634B2 (en) Runlength encoding of leading ones and zeros
CN108028919B (zh) 一种视频或者图像编解码的方法及装置
JP5775084B2 (ja) モード情報を符号化、復号化する方法及びその装置
CN103718557B (zh) 用于解码视频的方法
KR101226877B1 (ko) 부호화 장치, 부호화 방법 및 부호화 프로그램, 및 촬상장치
US20050135433A1 (en) System and method using a packetized encoded bitstream for parallel compression and decompression
JPH06252775A (ja) 復号化装置
TWI233267B (en) Circuit sharing of MPEG and JPEG on IDCT
JP2006174489A (ja) 符号化装置および方法
AU2006204632B2 (en) Parallel concatenated code with bypass
TWI700920B (zh) 編碼/解碼方法和對應的編碼/解碼裝置
CN107483941A (zh) 划分取值范围进行串位移矢量编码的数据压缩方法和装置
TWI632809B (zh) 用於執行具有正負號資料去除的熵編碼的方法和裝置及相關方法和用於執行具有正負號資料恢復的熵解碼的方法和裝置
JP3940672B2 (ja) 画像処理装置及び画像処理方法
CN107770540A (zh) 融合多种具有不同参考关系的基元的数据压缩方法和装置
JP4603659B2 (ja) 可変長符号ビットを固定位置に詰込む方法
CN104093027B (zh) 用于彩色图像的联合标量嵌入式图形编码
CN107483961A (zh) 使用弓形扫描串预测及串位置编码的数据压缩方法和装置
JP3952116B2 (ja) 画像圧縮装置及び方法
CN104904199A (zh) 深度查找表的高效编码方法及装置
TW516326B (en) Data transformation for explicit transmission of control information
TW447195B (en) A run-length decoder with error concealment capability
US8477051B2 (en) Variable-length code decoding apparatus, decoding system, and variable-length code decoding method
TW200937942A (en) Coding system and method for a bit-plane
JP4039609B2 (ja) 画像符号化装置およびこれを利用した動画像符号化装置