TWI700582B - 偵測電路故障的方法及其裝置 - Google Patents

偵測電路故障的方法及其裝置 Download PDF

Info

Publication number
TWI700582B
TWI700582B TW108112082A TW108112082A TWI700582B TW I700582 B TWI700582 B TW I700582B TW 108112082 A TW108112082 A TW 108112082A TW 108112082 A TW108112082 A TW 108112082A TW I700582 B TWI700582 B TW I700582B
Authority
TW
Taiwan
Prior art keywords
attribute
register
signal
signal point
circuit
Prior art date
Application number
TW108112082A
Other languages
English (en)
Other versions
TW202038092A (zh
Inventor
羅翊修
陳勇仁
羅幼嵐
高淑怡
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108112082A priority Critical patent/TWI700582B/zh
Priority to US16/808,324 priority patent/US10909290B2/en
Application granted granted Critical
Publication of TWI700582B publication Critical patent/TWI700582B/zh
Publication of TW202038092A publication Critical patent/TW202038092A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

一種偵測電路故障的方法，用於一暫存器傳輸層級設計階段，該方法包含有：從基於該RTL設計階段的一電路模型中，取得每個暫存器的各個信號點；根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；根據該電路模型及該屬性列表，進行一正規驗證操作，用來決定在該電路模型中，該屬性列表中的各個信號點的該屬性是否成立；以及根據屬性不成立的信號點，產生一電路故障原因。

Description

偵測電路故障的方法及其裝置
本發明涉及一種偵測電路故障的方法及相關裝置，尤指一種基於正規方法，用來在暫存器傳輸層級設計階段，偵測數位積體電路故障的方法及相關裝置。
積體電路(integrated circuit，IC)通常透過暫存器傳輸層級(Register Transfer Level，RTL)進行邏輯設計，即以硬體描述語言如Verilog-HDL來描述積體電路。在RTL設計階段完成後，需經過相當繁瑣的測試流程，方能定案電路。若在電路定案時才發現RTL設計錯誤，而導致電路故障(Malfunction)，則須回頭修改RTL設計並重新進行測試流程，或試著讀懂電路並進行高困難度的直接修改(通常稱為ECO，Engineering Change Order)，但無論哪一種方式，都大量損耗資源(重新設計的時間和資金的浪費)。
目前確保RTL設計正確性的方式，主要以模擬(simulation)和語法檢測(lint check)為主。簡而言之，模擬檢測為先推測在特定場景下電路的行為，再使用軟體處理RTL設計，得到該場景實際的電路行為，並與推測的結果比對。然而，此種方式實質上無法得到完整的電路行為，並隨著電路複雜度以及應用場景組合的指數速度提升，可靠度也隨之下降。另一方面，語法檢測可檢查出 由語法造成潛在可能的電路錯誤，像輸入空接(input floating)、接線寬度不匹配等。語法檢測無須預想結果且可靠度高，但局限於語法判斷，無法偵測出語法上正確，但實際上設計錯誤所導致的故障情況。
因此，本發明之主要目的即在於提供一種在暫存器傳輸層級設計階段，偵測電路故障的方法及相關裝置，以解決上述問題。
本發明揭露一種偵測電路故障的方法，用於一暫存器傳輸層級設計階段，該方法包含有：從基於該暫存器傳輸層級設計階段的一電路模型中，取得每個暫存器的各個信號點；根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；根據該電路模型及該屬性列表，進行一正規驗證操作，用來決定在該電路模型中，該屬性列表中的各個信號點的該屬性是否成立；以及根據屬性不成立的信號點，產生一電路故障原因。
本發明另揭露一種電子裝置，用於一暫存器傳輸層級設計階段的電路故障偵測，該電子裝置包含有：一萃取暫存器單元，用來從基於該暫存器傳輸層級設計階段的一電路模型中，取得每個暫存器的各個信號點；一生成驗證屬性單元，用來根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；一正規方法計算單元，用來根據該電路模型及該屬性列表，進行一正規驗證操作，以及產生包含屬性不成立的信號點的一信號列表；以及一電路故障判斷單元，用來根據該信號列表，產生一電路故障原因，用來修正該電路模型。
本發明另揭露一種電子裝置，用於一暫存器傳輸層級設計階段的電路故障偵測，該電子裝置包含有：一處理單元，用來執行一程式碼；一儲存單元，耦接於該處理裝置，用來儲存該程式碼，其中該程式碼指示該處理單元執行以下步驟：從基於該暫存器傳輸層級設計階段的一電路模型中，取得每個暫存器的各個信號點；根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；根據該電路模型及該屬性列表，進行一正規驗證操作，用來決定在該電路模型中，該屬性列表中的各個信號點的該屬性是否成立；以及當一信號點的該屬性不成立時，判斷該信號點所對應的暫存器故障。
10:電子裝置
100:處理單元
110:儲存單元
120:傳輸介面單元
114:程式碼
20:流程
201~204:步驟
30:電路偵測裝置
300:萃取暫存器單元
302:生成驗證屬性單元
304:正規方法計算單元
306:電路故障判斷單元
clock:時脈信號
reset:重置信號
Q:輸出信號
D:輸入信號
第1圖為本發明實施例一電子裝置的示意圖。
第2圖為本發明實施例一電路故障偵測流程的示意圖。
第3圖為本發明實施例一偵測電路故障的流程圖。
第4A圖為本發明實施例一暫存器的信號點的示意圖。
第4B~4D圖為本發明實施例一無切換能力信號點的故障推論示意圖。
請參考第1圖，第1圖為本發明實施例一電子裝置10之示意圖。詳細來說，電子裝置10用來偵測電路故障，其包含一處理單元100、一儲存單元110以及一傳輸介面單元120。處理單元100可為一微處理器。儲存單元110可為任一資料儲存裝置，用來儲存一程式碼214，並透過處理單元100讀取及執行程式碼114。傳輸介面單元120可透過有線或無線方式，用來從其他電子裝置(如電腦系 統)接收在RTL設計階段的電路模型。或者，RTL設計階段的電路模型可儲存於儲存單元110，由處理單元100從儲存單元110中讀取。
請參考第2圖，其為本發明實施例一電路故障偵測流程20之示意圖。電路故障偵測流程20用於第1圖所示的電子裝置10。電路故障偵測流程20可編譯為程式碼114，並包含有以下步驟：
步驟201：從基於暫存器傳輸層級設計階段的一電路模型中，取得每個暫存器的各個信號點。
步驟202：根據每個暫存器的各個信號點，產生一屬性列表，其中屬性列表包含各個信號點欲驗證的屬性。
步驟203：根據電路模型及屬性列表，進行正規驗證操作，用來決定在電路模型中，屬性列表中的各個信號點的屬性是否成立。
步驟204：根據屬性不成立的信號點，產生電路故障原因。
根據電路故障偵測流程20，電子裝置10從暫存器傳輸層級(Register Transfer Level，RTL)設計的電路模型中萃取出所有的暫存器，以取得各個暫存器的各個信號點。接著，電子裝置10產生屬性列表，以進行正規驗證操作，其中屬性列表包含暫存器的各個信號點及其對應的屬性(如切換能力的條件)。當電子裝置10透過正規驗證操作，判斷暫存器的信號點的屬性不成立時(即此信號無切換能力)，電子裝置10可對無切換能力的信號點或此信號點對應之暫存器的所有信號點，來進行檢視，以產生電路故障的原因，進而修正RTL設計階段的電路模型。因此，透過本發明的電路故障偵測流程20能有效降低重新設計電路模型的時間和成本。
值得注意的是，正規方法(Formal Method)為電腦系統中驗證方法，亦可稱為形式驗證，其核心為模型驗證(model-checking)，或稱屬性驗證(property-checking)。當應用正規方法驗證電路模型時，輸入為電路模型的整個系統以及欲驗證的暫存器的信號點的屬性(property)，經正規方法判斷屬性在系統中是否必然成立，或可能出現反例(counter example)。由於正規方法乃奠基於嚴謹之數學證明，故可靠度非常高。目前已應用於網路伺服器運作，飛航軟體驗證，鐵路系統設計等等。對積體電路來說，最為人知的應用為邏輯等價性檢查(Logic Equivalence Check)。正規方法應為本領域技術人員所熟知之技術，在此不再贅述。本發明的主要目的在於提供偵測RTL設計電路的流程。
請參見第3圖，其為本發明實施例一偵測電路故障的流程圖。偵測電路故障的流程用於電路偵測裝置30。本發明的電路偵測裝置30包含有萃取暫存器單元300、生成驗證屬性單元302、正規方法計算單元304及電路故障判斷單元306。由於RTL設計語法中並非直接宣告硬體上之暫存器，而是宣告暫存器形式的信號，因此這些信號有可能是組合電路或是真正硬體上暫存器。萃取暫存器單元300是以解析器(parser)處理整個RTL設計語法，觀察以暫存器形式宣告的信號，以及在設計中是如何的指定(assignment)，以判斷信號是否對應至真正的硬體暫存器，並進而得出每個暫存器的各個信號點，如時脈/重置/輸出/輸入。生成驗證屬性單元302將暫存器的時脈/重置/輸出/輸入的切換能力之條件轉換為正規方法的驗證屬性。換句話說，生成驗證屬性單元302將暫存器的各個信號點(即時脈/重置/輸出/輸入)作為輸入，並針對各個信號點分別生成切換能力的屬性列表。接著，正規方法計算單元304將生成驗證屬性單元302生成的屬性列表及RTL設計作為輸入，以進行屬性驗證，藉以判斷時脈/重置/輸出/輸入的屬性在電路上是否成立。換句話說，當正規方法計算單元304判斷 某信號點的屬性不成立時，便代表此信號無切換能力，並可進而產生無切換能力的信號列表。反之，當正規方法計算單元304判斷某信號點的屬性成立時，即代表此信號具切換能力。最後，電路故障判斷單元306根據無切換能力的信號列表，判斷無切換能力的信號所對應的暫存器的功能無法正常運作或無存在必要。此外，電路故障判斷單元306可根據無切換能力的信號列表，產生一推論電路故障報告，以供RTL設計者據此重新檢視設計並進行對應修正，以避免電路故障之發生。
簡單來說，本發明提供了一種偵測電路故障的方法及相關裝置，能在RTL設計階段，早期偵測出欲觀察之信號點無切換能力，並據之得到相關之電路故障。在一實施例中，以暫存器之時脈信號clock/重置信號reset/輸出信號Q/輸入信號D(如第4A圖所示)為觀察點，並透過正規方法得出這些觀察點的信號切換能力，因此，本發明的電子裝置10或電路偵測裝置30能根據無切換能力的觀察點或信號，來列舉出暫存器的故障原因。
請參見第4B~4D圖，其為暫存器之時脈信號clock/重置信號reset/輸出信號Q不具切換能力的示意圖(即屬性驗證不成立)。如第4B圖所示，當時脈信號clock無切換能力時，輸入信號D的值永遠無法經時脈信號clock觸發而送到輸出信號Q，因此輸出信號Q在重置信號reset釋放之後依然永遠卡在此顆暫存器之重置值。如第4C圖所示，當重置信號reset無切換能力時，情況分為兩種，若是永遠為重置狀態時，則輸出信號Q永遠卡在此顆暫存器之重置值。但若永遠不為重置狀態時，則此顆暫存器將喪失重置的能力。如第4D圖所示，當輸出信號Q無切換能力時，則此顆暫存器根本無存在必要。可以將其換成常數輸出元件以節省面積與功耗。通常這樣的故障原因來自時脈信號clock或重置信號reset，但也 有可能是輸入信號D的值永遠不變所導致。輸入信號D的值為此暫存器之輸入邏輯運算(input logic cone)之結果，其永遠不變的原因有可能為邏輯運算本身便為多餘，也有可能為電路在某種組態下的正常現象。值得注意的是，上述針對無切換能力信號，所列舉出的故障原因，可為電路故障判斷單元306產生的電路故障報告的內容，以供RTL設計者能快速檢視並修正RTL設計的電路模型。
由上述可知，時脈信號clock/重置信號reset/輸出信號Q的無切換能力在暫存器故障時可能會同時發生，也可能單獨發生。舉例來說，當時脈信號clock/重置信號reset同時發生無切換能力時，輸出信號Q不僅因為時脈信號clock無法切換，而不能接受輸入信號D送來的值，也會因重置信號reset無法切換而導致永遠為重置值或無法重置。因此無切換能力之組合可能造成暫存器多種形式之故障。
基於上述故障原因，設計者通常需修正RTL設計加以排除。但實務上不能排除RTL設計者刻意為之。例如第4C圖所示，當重置信號reset永遠不為重置狀態時，此暫存器即喪失重置的能力。一般而言，對大多數的暫存器來說，重置功能是必要的，但有時候因為設計上的特殊考量，需要沒有重置功能的暫存器存在。此時必須檢視RTL設計並調整寫法，讓萃取暫存器單元300或其他設計流程上的工具不會誤認。或者是為了重複使用RTL子區塊(sub-block)於不同的電路上，因此刻意將某些信號空接，並配合接下來設計流程上的工具，以達到所需要之電路。此時設計者亦必須避免所實現之電路與預想不同。
上述所有步驟，包含所建議的步驟，可透過硬體、韌體(即硬體裝置與電腦指令的組合，硬體裝置中的資料為唯讀軟體資料)或電子系統等方式 實現。舉例來說，硬體可包含類比、數位及混合電路(即微電路、微晶片或矽晶片)。電子系統可包含系統單晶片(system on chip，SOC)、系統封裝(system in package，Sip)、電腦模組(computer on module，COM)及電子裝置10/電路偵測裝置30。
綜上所述，本發明提供偵測電路故障方法，其採用正規方法，能在嚴謹的數學證明輔助之下，在數位積體電路處於RTL設計階段時，便能全域性的偵測電路的特定故障(Malfunction)，且非限制於特定使用場景。詳細來說，本發明利用正規方法得出屬性不成立/無切換能力的信號點，因此能推導出暫存器故障，進而修正RTL設計。相較之下，若使用傳統模擬方式，則必須限制使用場境，使所有故障都能發生並反應在電路行為上，然而此方式難度過高，幾乎無法實現。此外，若使用語法檢測，目前商用軟體已有能力追蹤信號之連接，但囿於語法檢測之本質，亦無法偵測到所有故障。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
20:流程
201~204:步驟

Claims (8)

  1. 一種偵測電路故障的方法，用於一暫存器傳輸層級(register transfer level，RTL)設計階段，該方法包含有：從基於該RTL設計階段的一電路模型中，取得每個暫存器的各個信號點；根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；根據該電路模型及該屬性列表，進行一正規驗證操作(formal verification)，用來決定在該電路模型中，該屬性列表中的各個信號點的該屬性是否成立；以及根據屬性不成立的信號點，產生一電路故障原因。
  2. 如請求項1所述的方法，其中該屬性為一信號點的一切換能力，以及該屬性列表包含暫存器的一時脈(clock)、一重置(reset)、一輸出及一輸入的信號點的切換能力。
  3. 如請求項2所述的方法，更包含有：當該時脈、重置、輸入及輸出的信號點的至少其中之一的該屬性不成立時，判斷該時脈、重置、輸入及輸出的信號點的至少其中之一不具切換能力。
  4. 如請求項3所述的方法，其中根據屬性不成立的信號點，產生該電路故障原因的步驟包含有：對不具切換能力的信號點所對應的暫存器中的各個信號點，進行檢視，以產生該電路故障原因。
  5. 如請求項2所述的方法，更包含有：當決定一信號點的該屬性不成立時，判斷該信號點不具切換能力；產生不具切換能力之信號點的一信號列表；以及根據該信號列表，產生該電路故障原因，以修正該電路模型。
  6. 一種電子裝置，用於一暫存器傳輸層級(register transfer level，RTL)設計階段的電路故障偵測，該電子裝置包含有：一萃取暫存器單元，用來從基於該RTL設計階段的一電路模型中，取得每個暫存器的各個信號點；一生成驗證屬性單元，用來根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；一正規方法計算單元，用來根據該電路模型及該屬性列表，進行一正規驗證操作(formal verification)，以及產生包含屬性不成立的信號點的一信號列表；以及一電路故障判斷單元，用來根據該信號列表，產生一電路故障原因，用來修正該電路模型。
  7. 如請求項6所述的電子裝置，其中該電路故障判斷單元更用來判斷該信號列表中的信號點無切換能力，以及對無切換能力的信號點所對應的暫存器中的各個信號點進檢視，以產生該電路故障原因。
  8. 一種電子裝置，用於一暫存器傳輸層級(register transfer level，RTL)設計階段的電路故障偵測，該電子裝置包含有：一處理單元，用來執行一程式碼； 一儲存單元，耦接於該處理裝置，用來儲存該程式碼，其中該程式碼指示該處理單元執行以下步驟：從基於該RTL設計階段的一電路模型中，取得每個暫存器的各個信號點；根據每個暫存器的各個信號點，產生一屬性列表，其中該屬性列表包含各個信號點欲驗證的一屬性；根據該電路模型及該屬性列表，進行一正規驗證操作(formal verification)，用來決定在該電路模型中，該屬性列表中的各個信號點的該屬性是否成立；以及當一信號點的該屬性不成立時，判斷該信號點所對應的暫存器故障。
TW108112082A 2019-04-08 2019-04-08 偵測電路故障的方法及其裝置 TWI700582B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108112082A TWI700582B (zh) 2019-04-08 2019-04-08 偵測電路故障的方法及其裝置
US16/808,324 US10909290B2 (en) 2019-04-08 2020-03-03 Method of detecting a circuit malfunction and related device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108112082A TWI700582B (zh) 2019-04-08 2019-04-08 偵測電路故障的方法及其裝置

Publications (2)

Publication Number Publication Date
TWI700582B true TWI700582B (zh) 2020-08-01
TW202038092A TW202038092A (zh) 2020-10-16

Family

ID=72662982

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112082A TWI700582B (zh) 2019-04-08 2019-04-08 偵測電路故障的方法及其裝置

Country Status (2)

Country Link
US (1) US10909290B2 (zh)
TW (1) TWI700582B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220237353A1 (en) * 2021-01-27 2022-07-28 Taiwan Semiconductor Manufacturing Company Limited Fault detection of circuit based on virtual defects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110138346A1 (en) * 2002-06-17 2011-06-09 Mentor Graphics Corporation Measure of analysis performed in property checking
US8806401B1 (en) * 2013-03-15 2014-08-12 Atrenta, Inc. System and methods for reasonable functional verification of an integrated circuit design
US20140317584A1 (en) * 2013-04-23 2014-10-23 Infineon Technologies Ag Formal fault detection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7849428B2 (en) 2007-04-23 2010-12-07 International Business Machines Corporation Formally deriving a minimal clock-gating scheme
US8099703B1 (en) 2008-12-01 2012-01-17 Xilinx, Inc. Method and system for verifying power-optimized electronic designs using equivalency checking
US10839132B2 (en) * 2019-02-19 2020-11-17 International Business Machines Corporation Automatic cover point generation based on register transfer level analysis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110138346A1 (en) * 2002-06-17 2011-06-09 Mentor Graphics Corporation Measure of analysis performed in property checking
US8806401B1 (en) * 2013-03-15 2014-08-12 Atrenta, Inc. System and methods for reasonable functional verification of an integrated circuit design
US20140317584A1 (en) * 2013-04-23 2014-10-23 Infineon Technologies Ag Formal fault detection

Also Published As

Publication number Publication date
US20200320241A1 (en) 2020-10-08
US10909290B2 (en) 2021-02-02
TW202038092A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
US8006156B2 (en) Method of generating test condition for detecting delay faults in semiconductor integrated circuit and apparatus for generating the same
KR102282981B1 (ko) 데이터 변환 파이프라인용 하드웨어 설계 검증
US10073933B2 (en) Automatic generation of properties to assist hardware emulation
CN112417798A (zh) 一种时序测试方法、装置、电子设备及存储介质
TWI700582B (zh) 偵測電路故障的方法及其裝置
JPH11149491A (ja) 故障検出率評価方法
US10831956B2 (en) Efficient execution of alternating automaton representing a safety assertion for a circuit
US8413102B2 (en) Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop
US20140201583A1 (en) System and Method For Non-Intrusive Random Failure Emulation Within an Integrated Circuit
US6934656B2 (en) Auto-linking of function logic state with testcase regression list
US20220382943A1 (en) Identifying association of safety related ports to their safety mechanisms through structural analysis
CN111859843B (zh) 检测电路故障的方法及其装置
EP3553681B1 (en) Method and apparatus for error test coverage determination for a circuit by simulation
JP2008107872A (ja) 半導体集積回路
US8438518B2 (en) Apparatus for designing semiconductor integrated circuit, method of designing semiconductor integrated circuit, and program for designing semiconductor integrated circuit
Lin et al. Transaction level error susceptibility model for bus based SoC architectures
US6760891B2 (en) Simulator of dynamic circuit for silicon critical path debug
CN117113907B (zh) 一种验证方法、装置、电子设备及可读存储介质
US8392860B1 (en) Identifying speed binning test vectors during simulation of an integrated circuit design
Yeung et al. Whose fault is it formally? formal techniques for optimizing iso 26262 fault analysis
CN117453470A (zh) 一种系统级芯片中存储体的校验方法、装置、设备及介质
KR101492743B1 (ko) ＳｏＣ에서의 게이트 레벨 오류 모델링 방법
Fayez et al. Fault simulation Framework using PyUVM
Huang et al. Debugging clock-data race failures caused by vulnerable design
TW202209035A (zh) 時脈死結檢測系統、方法以及非暫態電腦可讀取媒體