TWI699971B

TWI699971B - 訊號傳輸電路

Info

Publication number: TWI699971B
Application number: TW108104667A
Authority: TW
Inventors: 蘇忠信; 張照鉅; 楊慧聰
Original assignee: 矽創電子股份有限公司; 極創電子股份有限公司
Priority date: 2018-02-12
Filing date: 2019-02-12
Publication date: 2020-07-21
Also published as: TW202005276A; CN110275847A

Abstract

本發明提供一種訊號傳輸電路，其包含一處理電路與一辨識電路。處理電路接收一初始訊號，而產生一輸出訊號並輸出該輸出訊號，輸出訊號包含複數輸出脈波，處理電路依據初始訊號決定該些輸出脈波之寬度。辨識電路辨識一輸入訊號，輸入訊號包含複數輸入脈波。辨識電路依據該些輸入脈波的寬度而輸出一辨識訊號。

Description

訊號傳輸電路

本發明係有關於一種訊號傳輸電路，尤其是一種晶片的訊號傳輸電路。

在電子產品發展過程中，電子產品之體積逐漸縮小並整合各式功能，一般而言對電子產品的驅動，常利用可程式技術編寫控制器晶片的韌體，控制電子產品的各式功能，以配合電子產品微小化的需求。電子產品的主要控制晶片同時控制內部的多項裝置（例如：儲存裝置、電源裝置或運算裝置等等）時，各個裝置的位址線與控制線均須電性連接（耦接）於主要控制晶片的不同接腳，利用不同接腳作為各個裝置的控制訊號傳輸媒介及資料傳輸媒介。由於主要控制晶片所控制的各種功能日益增加，佔用控制晶片的接腳數量也隨之增加。為了解決此一問題，於晶片間適合短距傳輸的同步串列通信介面（Inter－chip synchronous serial communication interface）因而問世。

上述同步串列通信利用多個分別傳送同步時脈訊號與串列資料的傳輸線與接腳進行訊號傳輸，且相關的多支接腳與多條傳輸線耦接於主要控制晶片與從屬晶片之間，使主要控制晶片與執行其他裝置功能的從屬晶片相互電性連接，及傳輸資料與訊號。然而，資料與訊號傳送若需要兩條傳輸線以上或需要有同步訊號同步兩晶片的傳輸時，其會造成資料與訊號傳送過程消耗較多的能源。再者，同步訊號的頻率一般會大於或等於傳送訊號的頻率，此是另一額外功耗之處，且也需要佔用一晶片接腳。

現有技術中，台灣經濟部智慧財產局證書號I273425與美國專利商標局專利號US 8,266,355 B2提出利用單一線路進行資料傳輸的技術。然而，上述技術在實施上複雜度較高。

鑒於上述，本發明提供一種訊號傳輸電路，以解決上述問題。

本發明之目的，在於提供一種訊號傳輸電路，在實施上較為容易，且經由同一支晶片接腳與藉由同一條傳輸線傳送訊號至週邊晶片或從週邊晶片接收訊號。如此，減少晶片間的連接線數量與晶片接腳的使用數量。

在說明書及後續的申請專利範圍當中使用了某些詞彙指稱特定的元件，然，所屬本發明技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞稱呼同一個元件，而且，本說明書及後續的申請專利範圍並不以名稱的差異作為區分元件的方式，而是以元件在整體技術上的差異作為區分的準則。在通篇說明書及後續的申請專利範圍當中所提及的「包含」為一開放式用語，故應解釋成「包含但不限定於」。再者，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述一第一裝置耦接一第二裝置，則代表該第一裝置可直接連接該第二裝置，或可透過其他裝置或其他連接手段間接地連接至該第二裝置。

為使　貴審查委員對本發明之特徵及所達成之功效有更進一步之瞭解與認識，謹佐以實施例說明，說明如後：

請參閱第一圖，其為本發明之訊號傳輸電路應用於裝置之一第一實施例的示意圖。如圖所示，裝置A1與裝置B1藉由一傳輸線L相互耦接（電性連接），不同裝置A1、B1間的訊號傳輸可以只透過一條傳輸線L。裝置A1與裝置B1分別包含一晶片IC1、IC2，裝置A1的晶片IC1僅透過一晶片接腳10輸出訊號與接收訊號，裝置B1的晶片IC2僅透過一晶片接腳20輸出訊號與接收訊號。晶片接腳10、20分別耦接（電性連接）傳輸線L的兩端，傳輸線L傳輸訊號S1、S2至晶片IC1、IC2。晶片IC1、IC2可以分別為一主控制晶片與一從控制晶片，而分別包含一主控制器1與一從控制器2，主控制器1與從控制器2包含本發明的訊號傳輸電路，主控制器1與從控制器2間的訊號傳輸可以為串列傳輸。所以，當裝置A1的晶片IC1為主控制晶片時，晶片IC1包含主控制器1，而包含訊號傳輸電路。再者，裝置B1的晶片IC2為從控制晶片時，晶片IC2包含從控制器2，而包含訊號傳輸電路。然而，裝置B1可以包含主控制晶片，而裝置A1可以包含從控制晶片，其是可以選擇之變化。此外，本發明之訊號傳輸電路的訊號傳輸方式可以應用於電源控制晶片或測試機台的測試晶片等等。

請參閱第二圖，其為本發明之訊號傳輸電路應用於裝置之一第二實施例的示意圖。如圖所示，在同一裝置C1內包含兩個晶片IC1、IC2，兩個晶片IC1、IC2的訊號傳輸可以只透過一條傳輸線L。兩個晶片IC1、IC2分別為主控制晶片與從控制晶片。所以，兩個晶片IC1、IC2分別包含主控制器1與從控制器2。再者，在同一裝置C1內，兩個晶片IC1、IC2僅藉由單一晶片接腳10、20與單一條傳輸線L傳輸訊號S1、S2。所以，本發明的技術可不需要兩條傳輸線進行訊號傳輸，且也僅佔用每一晶片IC1、IC2的單一支晶片接腳10、20。再者，本發明的技術不需要利用同步訊號同步兩晶片IC1、IC2的訊號傳輸，可以節省訊號傳送過程的電力消耗。

請參閱第一圖與第二圖。主控制器1接收一初始訊號Din1，並依據初始訊號Din1產生一輸出訊號S1，輸出訊號S1經由晶片接腳10與傳輸線L和晶片接腳20傳送至從控制器2。從控制器2可接收輸出訊號S1，主控制器1產生的輸出訊號S1為從控制器2的輸入訊號。再者，從控制器2可接收一初始訊號Din2，並依據初始訊號Din2產生一輸出訊號S2，輸出訊號S2經由晶片接腳20與傳輸線L和晶片接腳10傳送至主控制器1。主控制器1接收輸出訊號S2，從控制器2產生的輸出訊號S2為主控制器1的輸入訊號。所以，一訊號稱為輸入訊號或輸出訊號可以由傳輸起訖而論，其命名不影響各實施例的技術內容。其中，初始訊號Din1、Din2可以由裝置的任一電路所提供，例如微控制器（Micro Controller）。

請參閱第三圖，其為本發明之主控制器之一實施例的方塊圖。如圖所示，主控制器1包含一處理電路11，處理電路11耦接晶片接腳10（第一圖）。晶片接腳10可以共用傳輸一控制訊號、輸出訊號S1與輸入訊號S2。控制訊號控制晶片IC1或主控制器1，例如控制晶片IC1或主控制器1重置，即控制訊號可為一重置訊號，而晶片接腳10可為一重置接腳，本發明之訊號傳輸電路可利用主控制器1之重置接腳發送輸出訊號S1與接收輸入訊號S2。所以，本發明技術可以藉由作為重置用的晶片接腳10傳輸訊號。然而，晶片IC1、IC2之其他晶片接腳，例如控制晶片IC1、IC2開始運作的晶片接腳（啟動接腳），在適當的設計下同樣可以作為傳輸訊號的晶片接腳。

處理電路11處理初始訊號Din1而產生輸出訊號S1。處理電路11輸出該輸出訊號S1，輸出訊號S1包含複數輸出脈波。其中，初始訊號Din1包含複數位元訊號，每一位元訊號可以是0或1，該些輸出脈波分別對應於該些位元訊號。處理電路11依據初始訊號Din1決定該些輸出脈波之寬度，即決定每一位元訊號為1所對應的輸出脈波的寬度與決定每一位元訊號為0所對應的輸出脈波的寬度，位元訊號為1對應的脈波寬度不同於位元訊號為0對應的脈波寬度。該些輸出脈波之寬度分別對應每一位元訊號為1的脈波寬度與每一位元訊號為0的脈波寬度。所以，處理電路11處理初始訊號Din1的每一位元訊號為對應的輸出脈波，且依據每一位元訊號的值決定輸出脈波的寬度，其表示每一輸出脈波分別代表一位元訊號，不同寬度表示不同數值。即主控制器1之處理電路11依據每一位元訊號的值（0或1）產生對應特定脈波寬度的輸出脈波後，從控制器2可以依據特定脈波寬度而辨識出對應的每一位元訊號。其中，初始訊號Din1可以包含一命令、一位址或至少一筆資料或其任一組合，換言之，處理電路11依據命令、位址或/及至少一筆資料決定該些輸出脈波之寬度。由上述可知，初始訊號Din1的該些位元訊號可以表示命令、位址或資料。

當主控制器1控制從控制器2儲存資料時，主控制器1產生的輸出訊號S1包含一命令、一儲存位址及至少一筆資料，即輸出訊號S1的輸出脈波分別表示命令、儲存位址及資料。當主控制器1控制從控制器2讀取資料時，主控制器1產生的輸出訊號S1包含一命令及一讀取位址，即輸出訊號S1的輸出脈波分別表示命令及讀取位址。再者，處理電路11產生的輸出訊號S1包含一第一傳輸驗證脈波與一第二傳輸驗證脈波，第一傳輸驗證脈波為輸出訊號的第一個脈波（如第六圖至第八圖的脈波70），第二傳輸驗證脈波為輸出訊號S1的最後一個脈波（如第六圖至第八圖的脈波71），第一傳輸驗證脈波與第二傳輸驗證脈波之間串列初始訊號Din1對應的輸出脈波（如第六圖至第八圖的P1、P2）。換言之，第一傳輸驗證脈波與第二傳輸驗證脈波之間串列該些輸出脈波。處理電路11可以設定第一傳輸驗證脈波之寬度與第二傳輸驗證脈波之寬度可為對應0或1的脈波寬度。於本發明之一實施例中，第一傳輸驗證脈波與第二傳輸驗證脈波可對應相同值，即設定第一傳輸驗證脈波的寬度相同於第二傳輸驗證脈波的寬度。輸出訊號S1傳輸至從控制器2後，第一傳輸驗證脈波與第二傳輸驗證脈波作為驗證輸出訊號S1的完整性。例如，從控制器2檢測第一傳輸驗證脈波與第二傳輸驗證脈波表示相同值，例如皆為1或者皆為0，其表示輸出訊號S1為完整的訊號，可以採用，若否則不予理會此筆輸出訊號S1。

主控制器1更包含一轉換電路17。轉換電路17耦接處理電路11，且轉換並列式的初始訊號Din1為串列式的一初始訊號D17。轉換電路17輸出串列式的初始訊號D17至處理電路11。所以，處理電路11處理串列式的初始訊號D17而產生輸出訊號S1。輸出訊號S1包含第一傳輸驗證脈波、第二傳輸驗證脈波與複數輸出脈波，即第一傳輸驗證脈波與第二傳輸驗證脈波間有串列該些輸出脈波。處理電路11依據串列式初始訊號D17產生該些輸出脈波，處理電路11依據初始訊號D17之每一位元訊號的值分別決定該些輸出脈波的寬度。主控制器1產生輸出訊號S1後，經過晶片接腳10、傳輸線L1傳輸該輸出訊號S1至從控制器2之晶片接腳20，而傳送輸出訊號S1至從控制器2，從控制器2接收輸出訊號S1為其輸入訊號。

主控制器1包含一偵測電路19，偵測電路19偵測從控制器2產生之輸入訊號S2。從控制器2產生訊號之方式同樣於主控制器1之產生方式，所以輸入訊號S2包含複數輸入脈波、一第三傳輸驗證脈波與一第四傳輸驗證脈波。該些輸入脈波可以表示至少一筆資料，例如主控制器1控制從控制器2讀取特定位址的資料，而從控制器2回傳所讀取的資料至主控制器1。於此特別說明，對於從控制器2而言，其產生而輸出至主控制器1的訊號為輸出訊號而包含複數輸出脈波、一第一傳輸驗證脈波與一第二傳輸驗證脈波，但對於主控制器1而言，從控制器2傳送至主控制器1的訊號為輸入訊號（相同於從控制器2輸出的輸出訊號）而包含輸入脈波（相同於從控制器2輸出的輸出脈波）、第三傳輸驗證脈波（相同於從控制器2輸出的第一傳輸驗證脈波）與第四傳輸驗證脈波（相同於從控制器2輸出的第二傳輸驗證脈波）。

如同前述，主控制器1所接收之輸入訊號S1的每一輸入脈波之寬度分別表示每一位元訊號之值，不同脈波寬度表示不同值。第三傳輸驗證脈波為輸入訊號之第一個脈波（如第六圖至第八圖的脈波73），而第四傳輸驗證脈波為輸入訊號之最後一個脈波（如第六圖至第八圖的脈波74），而該些輸入脈波串列於第三傳輸驗證脈波與第四傳輸驗證脈波間。第三傳輸驗證脈波與第四傳輸驗證脈波同於前述第一傳輸驗證脈波與第二傳輸驗證脈波，而用於作為驗證輸入訊號S2的完整性。偵測電路19偵測輸入訊號S2之每一脈波，包含第三傳輸驗證脈波、該些輸入脈波與第四傳輸驗證脈波。當偵測電路19偵測輸入訊號S2的每一脈波之準位由一第一準位轉態至一第二準位時，輸出一致能訊號D19至一辨識電路13，例如由低準位轉態至高準位，或者由高準位轉態至低準位時，輸出致能訊號D19至辨識電路13。主控制器1的辨識電路13依據致能訊號D19得知輸入訊號S2之脈波之準位的變化，以可以決定何時開始辨識脈波之寬度。

主控制器1包含一選擇電路12，其耦接晶片接腳10，並選擇傳輸處理電路11輸出的輸出訊號S1至晶片接腳10，以傳輸至從控制器2，或者選擇接收從控制器2所傳送的輸入訊號S2，以傳送輸入訊號S2至偵測電路19，進而提供輸入訊號S2至辨識電路13。於本發明之一實施例中，選擇電路12預設定為傳輸輸出訊號S1至晶片接腳10，且可受控於一判斷電路16，其可為微控制器。

若主控制器1控制從控制器2讀取資料，偵測電路19接收第三傳輸驗證脈波，且接著再接收輸入脈波。最後，偵測電路19接收第四傳輸驗證脈波。所以，偵測電路19依序偵測到第三傳輸驗證脈波的準位變化、輸入脈波的準位變化、第四傳輸驗證脈波的準位變化而依序產生致能訊號D19。即辨識電路13依序辨識第三傳輸驗證脈波、該些輸入脈波（資料）與第四傳輸驗證脈波所表示的位元訊號為0或1。例如位元訊號為0的脈波寬度預設為2個參考時脈數，位元訊號為1的脈波寬度預設為4個參考時脈數。即每一脈波之寬度分別代表一位元訊號（0或1），不同寬度表示不同數值。如此，辨識電路13依據參考時脈（如第十圖所示之CLK）辨識每一脈波的寬度為2個參考時脈數或4個參考時脈數，其中，不同的脈波寬度決定所對應的值為0或1。換言之，訊號傳輸電路（主控制器1與從控制器2）是利用脈波寬度而辨識所對應的值而相互傳輸訊號。其中，每一脈波可以分別代表每一位元訊號，或者每一脈波可以分別代表至少兩個位元訊號。

辨識電路13辨識輸入訊號S2而輸出一辨識訊號D13。辨識電路13依據輸入訊號S2之每一脈波的寬度而辨識輸入訊號S2的每一脈波所對應的值為0或1，並輸出辨識訊號D13。於本發明之一實施例中，辨識電路13亦可將辨識訊號D13以並列式輸出。辨識電路13產生的辨識訊號D13包含一第三傳輸驗證碼與一第四傳輸驗證碼和複數位元訊號。辨識電路13依據第三傳輸驗證脈波的寬度與第四傳輸驗證脈波的寬度分別辨識出第三傳輸驗證脈波所表示的第三傳輸驗證碼與第四傳輸驗證脈波所表示的第四傳輸驗證碼，而輸出第三傳輸驗證碼與第四傳輸驗證碼。

主控制器1包含一檢測電路15。檢測電路15耦接辨識電路13，且檢測辨識訊號D13是否為完整的訊號。檢測電路15檢測辨識電路13辨識後的第三傳輸驗證碼與第四傳輸驗證碼，於本發明之一實施例中，檢測電路15檢測第三傳輸驗證碼與第四傳輸驗證碼是否相同，若相同則表示該筆輸入訊號S2（辨識訊號D13）為完整的訊號，若不相同則表示該筆輸入訊號S2（辨識訊號D13）並非為完整的訊號而捨棄。第三傳輸驗證碼與第四傳輸驗證碼為輸入訊號S2的該些位元訊號中的第一個位元訊號與最後一個位元訊號。於兩個傳輸驗證碼之間的位元訊號可以是主控制器1控制從控制器2讀取的資料，例如初始訊號Din2。在檢測輸入訊號S2的完整性後，檢測電路15輸出一訊號Dout1，即為位於第三傳輸驗證碼與第四驗證碼間的位元訊號。訊號Dout1可以由判斷電路16判斷後而進行儲存。所以，訊號傳輸電路可以藉由單一條傳輸線L1與單一晶片接腳10傳輸訊號。此外，檢測電路15可以整合至判斷電路16內。即判斷電路16包含檢測電路15時，判斷電路16可以檢測輸入訊號S2的完整性及依據輸入訊號S2而運作相應的功能。於本發明之一實施例中，判斷電路16可為一微處理器。其可提供初始訊號Din1。由於其可提供初始訊號Din1，其可得知初始訊號Din1之內容，所以可以得知從控制器2是否需要回傳訊號至主控制器1，若從控制器2需要回傳訊號至主控制器1時，判斷電路16在主控制器1傳輸輸出訊號S1至從控制器2後，控制選擇電路12為接收狀態，而預備接收從控制器2所傳送的輸入訊號S2，以可接收輸入訊號S2至主控制器1，之後主控制器1要傳輸輸出訊號S1時，判斷電路16即控制選擇電路12為輸出狀態。

請參閱第四圖，其為本發明之從控制器之一實施例的方塊圖。如圖所示，從控制器2與第三圖主控制器1相同，即從控制器2包含選擇電路22、處理電路21、轉換電路27、偵測電路29、辨識電路23、檢測電路25、判斷電路26。選擇電路22耦接晶片接腳20與偵測電路29，偵測電路29偵測輸入訊號S1之每一脈波。當偵測電路29偵測脈波之準位由第一準位轉態至第二準位時，輸出致能訊號D29至辨識電路23。偵測電路29耦接辨識電路23。輸入訊號S1包含複數輸入脈波（主控制器1所產生的輸出脈波）、第三傳輸驗證脈波（主控制器1所產生的第一傳輸驗證脈波）與第四傳輸驗證脈波（主控制器1所產生的第二傳輸驗證脈波）。輸入訊號S1的該些輸入脈波可以為命令、位址或資料。命令可為寫入命令、讀取命令或者測試命令，即主控制器1控制從控制器2讀取資料或寫入資料，甚至控制從控制器2進行測試。

辨識電路23依據致能訊號D29辨識輸入訊號S1後，產生辨識訊號D23至檢測電路25。辨識電路23依序依據致能訊號D29辨識輸入訊號S1之每一脈波的寬度，以辨識出輸入訊號S1之每一脈波所代表的值，而對應輸出辨識訊號D23。於本發明之一實施例中，辨識電路23可輸出並列式的辨識訊號D23。檢測電路25檢測辨識訊號D23的起始位元訊號與結束位元訊號，即檢測第三傳輸驗證碼與第四傳輸驗證碼。於本發明之一實施例中，檢測電路25檢測第三傳輸驗證碼與第四傳輸驗證碼是否為相同。例如，當預設第三傳輸驗證碼與第四傳輸驗證碼為1，而檢測電路25檢測到辨識訊號D23的起始位元訊號與結束位元訊號為1，則檢測電路25確認辨識訊號D23為完整訊號。如此，檢測電路25輸出訊號Dout2至判斷電路26，即輸出位於起始位元訊號與結束位元訊號間的位元訊號，判斷電路26判斷訊號Dout2之內容，例如判斷訊號Dout2內之命令、位址或者資料等，而執行對應的功能，例如讀取資料、寫入資料或控制後級電路進行測試等等。若從控制器2需回傳資料至主控制器1，回傳的資料即從控制器2接收的初始訊號Din2。

如同前述，判斷電路26判斷訊號Dout2後可以得知是否需要回傳訊號至主控制器1，若需要回傳訊號至主控制器1，判斷電路26則會控制選擇電路22處於輸出狀態，且於發送輸出訊號S2後，判斷電路26則會控制選擇電路22處於接收狀態，以接收主控制器1所發送的下一個輸入訊號S1。

從控制器2的轉換電路27接收初始訊號Din2，例如讀取資料，並轉換並列式初始訊號Din2為串列式初始訊號D27。轉換電路27輸出串列式初始訊號D27至處理電路21。處理電路21接收串列式初始訊號D27後，處理串列式初始訊號D27，並產生輸出訊號S2。處理電路21處理訊號之方式同於主控制器1之處理電路11的處理方式，即依據初始訊號D27之每一位元訊號的值決定輸出脈波的寬度，且加入第一傳輸驗證脈波（主控制器1所接收的第三傳輸驗證脈波）為輸出訊號S2的第一個脈波，且加入第二傳輸驗證脈波（主控制器1所接收的第四傳輸驗證脈波）為輸出訊號S2的最後一個脈波，即輸出訊號S2內依序有第一傳輸驗證脈波、對應於初始訊號Din2（例如讀取資料）的輸入脈波與第二傳輸驗證脈波。處理電路21傳送輸出訊號S2至所耦接的選擇電路22，以傳送至從控制器2之晶片接腳20。

復參閱第三圖，主控制器1經由單一傳輸線L1接收輸入訊號S2。主控制器1的偵測電路19偵測輸入訊號S2產生致能訊號D19。辨識電路13依據致能訊號D19辨識輸入訊號S2的每一脈波的寬度，而產生辨識訊號D13。再者，當輸入訊號S2之最後一個脈波的準位維持超過一設定時脈數時，即超過一預定時間（截止時間），辨識電路13判定輸入訊號S2傳輸完畢。例如，設定時脈數為超過10個參考時脈數，即第六圖的一時間t1、第七圖的一時間t2與第八圖的一時間t3。所以，在脈波的準位未超過設定的時脈數時，偵測電路19判定訊號傳輸尚未結束。此外，因訊號傳輸電路利用重置晶片接腳傳輸訊號，所以於本發明之實施例中，重置訊號之致能準位相反於表示位元訊號之值的脈波準位，例如，於第六圖與第八圖中，當重置訊號Reset之準位為低準位且持續一預定時間（重置時間）時，才會進行重置功能，而本發明是以輸出訊號S1與輸入訊號S2之每一脈波的高準位表示位元訊號之值，而非以每一脈波的低準位。然而，第七圖之實施例則相反。此外，輸入訊號S1與輸出訊號S2之相鄰脈波間的間距（寬度）需小於重置訊號Reset的致能準位的寬度，於第六圖與第八圖實施例中，即輸入訊號S1與輸出訊號S2之相鄰脈波間的低準位寬度小於重置訊號Reset的致能準位的寬度。

再者，辨識訊號D13傳輸至檢測電路15。檢測電路15檢測辨識訊號D13的完整性後，輸出訊號Dout1，例如從控制器2輸出的讀取資料傳送至判斷電路16而進行後續處理。於本發明之一實施例中判斷電路16（或判斷電路26）可以不整合於主控制器1（或從控制器2）內。

請參閱第五圖，其為本發明之主控制器控制多從控制器之一實施例的示意圖。如圖所示，主控制器1可以藉由單一條傳輸線L1與多個從控制器3、4、5、6相互傳輸訊號。如此，主控制器1接收的初始訊號Din1可包含傳輸對象代號、命令、位址或者至少一筆資料。如此，從控制器2產生的辨識訊號（例如D23）同樣包含傳輸對象代號、命令、位址或至少一筆資料。或者，在不同傳輸內容時，辨識訊號可以包含傳輸對象代號、命令、位址或至少一筆資料及其任一組合。傳輸對象代號可以用於控制多個從控制器3-6進行不同運作，例如從控制器3-6可以判斷所接收之輸入訊號內之傳輸對象代號是否為從控制器3-6本身的代號，若是符合本身的代號則予理會所接收的輸入訊號，若不符合本身代號則不予理會所接收的輸入訊號，位址為主控制器1控制從控制器3-6寫入或讀取資料的位址。第一圖至第五圖實施例中的技術內容可以交互參酌應用。

請參閱第六圖，其為本發明之輸入訊號與輸出訊號之一第一實施例的波形圖。如圖所示，於本發明之一實施例中，藉由傳輸重置訊號Reset之晶片接腳10、20傳輸輸出訊號S1與輸入訊號S2，但並未以此為限，也可以運用傳輸其他控制訊號的晶片接腳。重置訊號Reset之準位為低準位且持續預定時間時，即會重置晶片IC1及/或IC2。從控制器2、主控制器1分別偵測訊號S1、S2之每一脈波的準位，從低準位（第一準位）轉態為高準位（第二準位）後，開始辨識每一脈波的寬度，以得知每一脈波所表示的值。訊號S1、S2的起始脈波70、73與結束脈波71、74為傳輸驗證脈波。前後傳輸驗證脈波之間串列傳輸對象代號、命令、位址或資料。再者，第六圖的脈波寬度P1可以代表1，第六圖的脈波寬度P2可以代表0。同理，訊號S2在兩個傳輸驗證脈波73、74間依序為0、1的脈波。在時間t1期間，訊號S1、S2之準位為高準位並超過設定時脈數（超過預定截止時間），即表示訊號S1、S2傳輸完畢。

請參閱第七圖，其為本發明之輸入訊號與輸出訊號之一第二實施例的波形圖。如圖所示，重置訊號Reset之準位為高準位且持續預定時間時，即表示進行重置功能。於此實施例中，本發明是以輸出訊號S1與輸入訊號S2之每一脈波的低準位表示位元訊號之值，而並非以每一脈波的高準位。其餘技術內容如上所述。

請參閱第八圖，其為本發明之輸入訊號與輸出訊號之一第三實施例的波形圖。如圖所示，每一脈波之寬度可以從第六圖與第七圖代表一位元訊號，改為第八圖代表兩個位元訊號。即每一輸入脈波之寬度S2與每一輸出脈波S1之寬度分別代表至少兩個位元訊號，而不同脈波寬度表示不同數值。其餘技術內容如上所述。

請參閱第九圖，其為本發明之偵測電路之一實施例的電路圖。第九圖的偵測電路可以為第三圖的偵測電路19與第四圖的偵測電路29的實施例，於此第九圖以第四圖偵測電路29的圖號作說明。如圖所示，偵測電路29包含一延遲電路290、一反及閘291與一正反器292，延遲電路290包含相互串接的複數反相器，正反器292可以為一D型正反器。正反器292包含一輸入端D、一控制端C、一輸出端Q與一反相輸出端Qn，輸入端D耦接反相輸出端Qn。反及閘291的輸出端耦接正反器292的控制端C。延遲電路290與反及閘291接收輸入訊號S1。延遲電路290反相輸入訊號S1後，輸出反相的輸入訊號S1至反及閘291。所以，反及閘291依據輸入訊號S1與反相的輸入訊號S1產生一反及閘訊號至正反器292。正反器292依據反及閘訊號產生致能訊號D29至辨識電路23。於此實施例中，正反器292為正緣觸發。辨識電路23依據致能訊號D29開始計數（辨識）後續的每一個脈波。

例如輸入訊號S1的脈波的準位為低準位（0）（如第六圖），反及閘291輸出的反及閘訊號之準位為高準位（1）。在輸入訊號S1的脈波的準位從低準位（0）轉變為高準位（1）時，反及閘291輸出的反及閘訊號之準位轉態為低準位（0），但持續一延遲時間後，反及閘291輸出的反及閘訊號之準位轉態為高準位（1），此時即會觸發正反器292，而於反相輸出端Qn輸出致能訊號D29至辨識電路23。再者，正反器292包含一重置端R，其接收一重置訊號CLR，以清除正反器292，即重置致能訊號D29。

偵測電路29更包含一重置電路293，其依據輸入訊號S1之脈波與辨識電路23之計數器230（如第十圖所示）輸出之一訊號D233產生重置訊號CLR，當輸入訊號S1之脈波的準位為低準位且訊號D233之準位也為致能準位（例如高準位）時，重置電路293則產生重置訊號CLR。此外，重置電路293更依據計數器230輸出之一清除訊號D232產生重置訊號CLR，以重置正反器292。計數器230持續計數超過設定的時脈數，例如超過10個參考時脈數，即發送清除訊號D232至重置電路293。

請參閱第十圖，其為本發明之辨識電路之一實施例的電路圖。第十圖的辨識電路可以為第三圖的辨識電路13與第四圖的辨識電路23的實施例，於此第十圖以第四圖辨識電路23的圖號作說明。如圖所示，辨識電路23包含一計數器230與一取樣電路234，計數器230耦接取樣電路234。計數器230耦接偵測電路29而接收致能訊號D29，且計數器230接收一參考時脈CLK。如此，辨識電路23依據參考時脈CLK辨識輸入訊號S1的該些脈波。致能訊號D29控制計數器230依據參考時脈CLK開始計數，計數器230每計數到特定的時脈數（例如4個參考時脈數）時，即計數一預定時間（取樣時間），則輸出一取樣訊號D231至取樣電路234，以取樣脈波的準位。若脈波表示之值為0而其寬度為2個時脈數的寬度，如此取樣電路234即會取樣到脈波的低準位而表示為0，相反之，若脈波表示之值為1而其寬度為4個時脈數的寬度，如此取樣電路234即會取樣到脈波之高準位而表示為1。此外，若取樣電路234接收到的致能訊號D29持續未被重置，即表示輸入訊號之脈波的準位維持並未轉態，如此計數器230即會持續計數，當計數器230持續計數超過設定的時脈數，例如超過10個參考時脈數，如第六圖的時間t1、第七圖的時間t2與第八圖的時間t3，其表示輸入訊號已傳輸完畢，計數器230會輸出清除訊號D232至取樣電路234與偵測電路29的重置電路293。偵測電路29之重置電路293依據清除訊號D232重置致能訊號D29。

另外，計數器230於輸出取樣訊號D231時，亦會輸出訊號D233至偵測電路29之重置電路293，訊號D233表示取樣輸入訊號之脈波的準位，如此重置電路293接收訊號D233且偵測輸入訊號之脈波的準位為低準位時，即會產生重置訊號CLR，而重置致能訊號D29。偵測電路20偵測到下一個脈波的開始（低準位轉態為高準位）時，即又會產生致能訊號D29給予辨識電路23，以取樣脈波的準位，即辨識脈波所對應的值。

請參閱第十一圖，其為本發明之辨識電路之取樣電路之一實施例的電路圖。如圖所示，取樣電路234包含複數正反器2340、2341、2342、2343、2344，該些正反器2340-2344可以為D型正反器。取樣電路234所包含的正反器的數量可以依據訊號的位元量自行修改。該些正反器2340-2344相互串列，正反器2340的輸出端Q耦接正反器2341的輸入端D，正反器2341的輸出端Q耦接正反器2342的輸入端D，正反器2342的輸出端Q耦接正反器2343的輸入端D，正反器2343的輸出端Q耦接正反器2344的輸入端D。輸入訊號S1傳輸至正反器2340的輸入端D，取樣訊號D231傳輸至該些正反器2340-2344的控制端C。該些正反器2340-2344依據輸入訊號S1與取樣訊號D231而於輸出端Q輸出複數位元訊號D0、D1、D2、D3、D4。該些位元訊號D0-D4相關於串列式的輸入訊號S1。正反器2340依序依據取樣訊號D231取樣輸入訊號S1之脈波的準位而輸出取樣之值，取樣之值即為位元訊號D0，該些正反器2340-2343依據取樣訊號D231傳遞位元訊號，而輸出為位元訊號D1、D2、D3、D4，即取樣電路234依據取樣訊號D231取樣串列式的輸入訊號S1而產生該些位元訊號D0-D4，其即為辨識訊號。該些正反器2340-2344輸出該些位元訊號D0-D4為並列式的辨識訊號D23。如此，串列式輸入訊號S1轉換為並列式的辨識訊號D23。第十一圖的該些正反器2340-2344可以包含重置端R，而耦接重置訊號D232，重置訊號D232可以重置該些正反器2340-2344。

綜合上述，本發明提供一種訊號傳輸電路，其包含一處理電路與一辨識電路。處理電路接收一初始訊號，而產生一輸出訊號並輸出該輸出訊號，輸出訊號包含複數輸出脈波，處理電路依據初始訊號決定該些輸出脈波之寬度。辨識電路辨識一輸入訊號，輸入訊號包含複數輸入脈波。辨識電路依據該些輸入脈波的寬度而輸出一辨識訊號。

1‧‧‧主控制器 2‧‧‧從控制器 3‧‧‧從控制器 4‧‧‧從控制器 5‧‧‧從控制器 6‧‧‧從控制器 10‧‧‧晶片接腳 11‧‧‧處理電路 13‧‧‧辨識電路 15‧‧‧檢測電路 16‧‧‧判斷電路 17‧‧‧轉換電路 19‧‧‧偵測電路 20‧‧‧晶片接腳 21‧‧‧處理電路 23‧‧‧辨識電路 25‧‧‧檢測電路 26‧‧‧判斷電路 27‧‧‧轉換電路 29‧‧‧偵測電路 70‧‧‧起始脈波 71‧‧‧結束脈波 73‧‧‧起始脈波 74‧‧‧結束脈波 230‧‧‧計數器 234‧‧‧取樣電路 250‧‧‧反及閘 251‧‧‧反相器 2340‧‧‧正反器 2341‧‧‧正反器 2342‧‧‧正反器 2343‧‧‧正反器 2344‧‧‧正反器 290‧‧‧延遲電路 291‧‧‧反及閘 292‧‧‧正反器 293‧‧‧重置電路 A1‧‧‧裝置 B1‧‧‧裝置 C‧‧‧控制端 C1‧‧‧裝置 CLK‧‧‧參考時脈 CLR‧‧‧重置訊號 D‧‧‧輸入端 D0‧‧‧位元訊號 D1‧‧‧位元訊號 D2‧‧‧位元訊號 D3‧‧‧位元訊號 D4‧‧‧位元訊號 D13‧‧‧辨識訊號 D19‧‧‧致能訊號 D23‧‧‧辨識訊號 D231‧‧‧取樣訊號 D232‧‧‧清除訊號 D233‧‧‧訊號 D29‧‧‧致能訊號 D17‧‧‧初始訊號 D27‧‧‧初始訊號 Din1‧‧‧初始訊號 Din2‧‧‧初始訊號 Dout1‧‧‧訊號 Dout2‧‧‧訊號 IC1‧‧‧晶片 IC2‧‧‧晶片 L‧‧‧傳輸線 L1‧‧‧傳輸線 P1‧‧‧脈波寬度 P2‧‧‧脈波寬度 Q‧‧‧輸出端 Qn‧‧‧反相輸出端 R‧‧‧重置端 S1‧‧‧訊號 S2‧‧‧訊號 t1‧‧‧時間 t2‧‧‧時間 t3‧‧‧時間

第一圖：其為本發明之訊號傳輸電路應用於裝置之一第一實施例的示意圖；第二圖：其為本發明之訊號傳輸電路應用於裝置之一第二實施例的示意圖；第三圖：其為本發明之主控制器之一實施例的方塊圖；第四圖：其為本發明之從控制器之一實施例的方塊圖；第五圖：其為本發明之主控制器控制多從控制器之一實施例的示意圖；第六圖：其為本發明之輸入訊號與輸出訊號之一第一實施例的波形圖；第七圖：其為本發明之輸入訊號與輸出訊號之一第二實施例的波形圖；第八圖：其為本發明之輸入訊號與輸出訊號之一第三實施例的波形圖；第九圖：其為本發明之偵測電路之一實施例的電路圖；第十圖：其為本發明之辨識電路之一實施例的電路圖；及第十一圖：其為本發明之辨識電路之取樣電路之一實施例的電路圖。

1‧‧‧主控制器

2‧‧‧從控制器

10‧‧‧晶片接腳

20‧‧‧晶片接腳

A1‧‧‧裝置

B1‧‧‧裝置

Din1‧‧‧初始訊號

Din2‧‧‧初始訊號

IC1‧‧‧晶片

IC2‧‧‧晶片

L‧‧‧傳輸線

S1‧‧‧訊號

S2‧‧‧訊號

Claims

一種訊號傳輸電路，其包含：一處理電路，接收一初始訊號，而產生一輸出訊號並輸出該輸出訊號，該輸出訊號包含複數輸出脈波，該處理電路依據該初始訊號決定該些輸出脈波之寬度，其中，該輸出訊號更包含一第一傳輸驗證脈波與一第二傳輸驗證脈波，該第一傳輸驗證脈波相同於該第二傳輸驗證脈波；以及一辨識電路，辨識一輸入訊號，該輸入訊號包含複數輸入脈波，依據該些輸入脈波的寬度而輸出一辨識訊號。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該初始訊號包含複數位元訊號，該處理電路依據該些位元訊號之值決定該些輸出脈波之寬度。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該初始訊號包含一傳輸對象代號、一命令、一位址或至少一筆資料或其任一組合，該處理電路依據該命令、該位址或/及該至少一筆資料決定該些輸出脈波之寬度。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該第一傳輸驗證脈波與該第二傳輸驗證脈波之間串列該些輸出脈波。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該輸入訊號更包含一第三傳輸驗證脈波與一第四傳輸驗證脈波，該辨識訊號包含一第三傳輸驗證碼與一第四傳輸驗證碼，該辨識電路依據該第三傳輸驗證脈波的寬度與該第四傳輸驗證脈波的寬度而輸出該第三傳輸驗證碼與該第四傳輸驗證碼，該第三傳輸驗證脈波與該第四傳輸驗證脈波之間串列該些輸入脈波。
如申請專利範圍第5項所述之訊號傳輸電路，該第三傳輸驗證碼相同於該第四傳輸驗證碼。
如申請專利範圍第5項所述之訊號傳輸電路，更包含：一檢測電路，檢測該第三傳輸驗證碼與該第四傳輸驗證碼。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該辨識訊號包含複數位元訊號，該辨識電路依據該些輸入脈波的寬度而決定該些位元訊號之值。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該辨識訊號包含一傳輸對象代號、一命令、一位址或至少一筆資料或其任一組合。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該辨識電路依據一參考時脈辨識該些輸入脈波之寬度而辨識該些輸入脈波。
如申請專利範圍第1項所述之訊號傳輸電路，其中，該辨識電路包含：一計數器，計數一預定時間，而產生一取樣訊號；以及一取樣電路，耦接該計數器，並依據該取樣訊號分別取樣該些輸入脈波的準位，而輸出該辨識訊號。
如申請專利範圍第1項所述之訊號傳輸電路，其中，每一該輸入脈波與每一該輸出脈波分別代表一位元訊號，每一該輸入脈波之寬度與每一該輸出脈波之寬度分別表示該位元訊號之數值，不同寬度表示不同數值。
如申請專利範圍第1項所述之訊號傳輸電路，其中，每一該輸入脈波與每一該輸出脈波分別代表至少兩個位元訊號，每一該輸入脈波之寬度與每一該輸出脈波之寬度分別表示該至少兩個位元訊號之數值，不同寬度表示不同數值。
如申請專利範圍第1項所述之訊號傳輸電路，其包含：一晶片接腳，共用傳輸一控制訊號、該輸出訊號與該輸入訊號。
如申請專利範圍第14項所述之訊號傳輸電路，其包含：一選擇電路，耦接該晶片接腳，選擇傳輸該處理電路輸出之該輸出訊號或者提供該輸入訊號至該辨識電路。
如申請專利範圍第1項所述之訊號傳輸電路，其包含：一偵測電路，偵測該輸入訊號之每一該輸入脈波，偵測該輸入脈波之準位由一第一準位轉態至一第二準位時，輸出一致能訊號至該辨識電路。
如申請專利範圍第1項所述之訊號傳輸電路，其包含：一轉換電路，耦接該處理電路，轉換並列式的該初始訊號為串列式的該初始訊號，輸出串列式的該初始訊號至該處理電路。