TWI696076B - 指令處理方法及儲存控制器 - Google Patents

指令處理方法及儲存控制器 Download PDF

Info

Publication number
TWI696076B
TWI696076B TW107119934A TW107119934A TWI696076B TW I696076 B TWI696076 B TW I696076B TW 107119934 A TW107119934 A TW 107119934A TW 107119934 A TW107119934 A TW 107119934A TW I696076 B TWI696076 B TW I696076B
Authority
TW
Taiwan
Prior art keywords
instruction
buffer
processor
instruction buffer
storage controller
Prior art date
Application number
TW107119934A
Other languages
English (en)
Other versions
TW202001583A (zh
Inventor
陳燦琳
Original Assignee
大陸商深圳大心電子科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商深圳大心電子科技有限公司 filed Critical 大陸商深圳大心電子科技有限公司
Priority to TW107119934A priority Critical patent/TWI696076B/zh
Priority to US16/046,994 priority patent/US10599364B2/en
Publication of TW202001583A publication Critical patent/TW202001583A/zh
Application granted granted Critical
Publication of TWI696076B publication Critical patent/TWI696076B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD

Abstract

本發明提出一種指令處理方法及儲存控制器。指令處理方法適用於儲存控制器。儲存控制器包括處理器及周邊元件。指令處理方法包括：在處理器中配置第一指令緩衝器及第二指令緩衝器；在儲存控制器中配置同步器，同步器在預定時間間隔改變旗標的值以將第一指令緩衝器或第二指令緩衝器設定為有效；以及當第一指令緩衝器為有效且處理器發布指令時，處理器將指令暫存在第一指令緩衝器且周邊元件的其中之一存取第一指令緩衝器中的指令以執行對應操作。

Description

指令處理方法及儲存控制器
本發明是有關於一種指令處理方法及儲存控制器，且特別是有關於一種能夠提升指令執行速度的指令處理方法及儲存控制器。
圖1是悉知的一種儲存控制器的方塊圖。在圖1中，儲存控制器100具有處理器110、系統匯流排120、指令緩衝器130及周邊元件140(1)~140(N)。當處理器110發布指令時，指令會從指令路徑101被傳送到指令緩衝器130並暫存於指令緩衝器130中。周邊元件140(1)~140(N)可透過系統匯流排120到指令緩衝器130中存取指令並執行指令。然而，由於儲存控制器100的全部元件都附接在系統匯流排120上，這會產生了相當大的匯流排延遲。此匯流排延遲會嚴重影響處理器的處理量(throughput)。因此，如何降低儲存控制器100的匯流排延遲是本領域技術人員應致力的目標。
有鑑於此，本發明提供一種指令處理方法及儲存控制器，能有效降低匯流排延遲並提升指令執行速度。
本發明提出一種指令處理方法，適用於儲存控制器。儲存控制器包括處理器及多個周邊元件。處理器透過系統匯流排(system bus)耦接到周邊元件。指令處理方法包括：在處理器中配置第一指令緩衝器(command buffer)及第二指令緩衝器，第一指令緩衝器及第二指令緩衝器透過處理器的區域匯流排(local bus)耦接到處理器的處理器核心，其中區域匯流排的延遲(latency)小於系統匯流排的延遲；在儲存控制器中配置同步器，同步器耦接到處理器及周邊元件，同步器在預定時間間隔改變旗標的值以將第一指令緩衝器或第二指令緩衝器設定為有效；以及當第一指令緩衝器為有效且處理器發布指令時，處理器將指令暫存在第一指令緩衝器且周邊元件的其中之一存取第一指令緩衝器中的指令以執行對應操作。
在本發明的一實施例中，上述處理器及周邊元件在每個預定時間間隔接收旗標。
在本發明的一實施例中，當旗標的值為第一值時第一指令緩衝器為有效且第二指令緩衝器為無效，當旗標的值為第二值時第二指令緩衝器為有效且第一指令緩衝器為無效。
在本發明的一實施例中，當第一指令緩衝器為有效且對應指令的虛擬指令被傳送到第二指令緩衝器時，周邊元件不存取虛擬指令。
在本發明的一實施例中，上述虛擬指令為處理器核心計算該指令過程所產生的暫時資料。
在本發明的一實施例中，當第一指令緩衝器為有效且對應指令的虛擬指令被傳送到第一指令緩衝器時，周邊元件不存取虛擬指令並在虛擬指令被指令覆寫後才存取指令。
本發明提出一種儲存控制器，包括處理器及多個周邊元件。處理器透過系統匯流排耦接到周邊元件。處理器中配置了第一指令緩衝器及第二指令緩衝器。第一指令緩衝器及第二指令緩衝器透過處理器的區域匯流排耦接到處理器的處理器核心。區域匯流排的延遲小於系統匯流排的延遲。儲存控制器中配置了同步器。同步器耦接到處理器及周邊元件。同步器在預定時間間隔改變旗標的值以將第一指令緩衝器或第二指令緩衝器設定為有效。以及當第一指令緩衝器為有效且處理器發布指令時，處理器將指令暫存在第一指令緩衝器且周邊元件的其中之存取第一指令緩衝器中的指令以執行對應操作。
在本發明的一實施例中，上述處理器及周邊元件在每個預定時間間隔接收旗標。
在本發明的一實施例中，當旗標的值為第一值時第一指令緩衝器為有效且第二指令緩衝器為無效，當旗標的值為第二值時第二指令緩衝器為有效且第一指令緩衝器為無效。
在本發明的一實施例中，當第一指令緩衝器為有效且對應指令的虛擬指令被傳送到第二指令緩衝器時，周邊元件不存取虛擬指令。
在本發明的一實施例中，上述虛擬指令為處理器核心計算該指令過程所產生的暫時資料。
在本發明的一實施例中，當第一指令緩衝器為有效且對應指令的虛擬指令被傳送到第一指令緩衝器時，周邊元件不存取虛擬指令並在虛擬指令被指令覆寫後才存取指令。
基於上述，本發明的指令處理方法及儲存控制器會在處理器中配置第一指令緩衝器及第二指令緩衝器，在同一時間點只有一個指令緩衝器是有效的。當對應一個指令的虛擬指令被傳送到無效的指令緩衝器時，周邊元件不存取無效的指令緩衝器中的虛擬指令。當對應一個指令的虛擬指令被傳送到有效的指令緩衝器時，由於區域匯流排的延遲小於系統匯流排的延遲，周邊元件在存取有效的指令緩衝器中的虛擬指令之前，虛擬指令就會被指令所覆寫。這使得周邊元件存取到正確的指令而非虛擬指令。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖2是根據本發明一實施例的儲存控制器的方塊圖。
請參照圖2，本發明一實施例的儲存控制器200包括處理器210及周邊元件240(1)~240(N)。處理器210透過系統匯流排220耦接到周邊元件240(1)~240(N)。處理器210包括處理器核心211及指令緩衝器230。處理器核心211透過區域匯流排260耦接到指令緩衝器230。在處理器核心211下達指令時，指令會經由指令路徑201傳送到指令緩衝器230。指令緩衝器230例如是靜態隨機存取記憶體(Static Random Access Memory，SRAM)、快取記憶體(cache memory)或其他類似元件。周邊元件240(1)~240(N)會從指令緩衝器230中存取指令並執行指令。由於區域匯流排260的延遲小於系統匯流排220的延遲，因此本實施例的指令路徑201的延遲可被最小化以提升指令執行速度。
儲存控制器200可耦接到主機系統(未繪示於圖中)及可複寫式非揮發性記憶體模組(未繪示於圖中)。儲存控制器200可接收主機系統的指令來存取可複寫式非揮發性記憶體模組。
圖3是根據本發明另一實施例的儲存控制器的方塊圖。
請參照圖3，本發明一實施例的儲存控制器300包括處理器310及周邊元件340(1)~340(N)。處理器310透過系統匯流排320耦接到周邊元件340(1)~340(N)。處理器310包括處理器核心311、第一指令緩衝器331及第二指令緩衝器332。處理器核心311透過區域匯流排360耦接到第一指令緩衝器331及第二指令緩衝器332。在處理器核心311下達指令時，指令會分別經由第一指令路徑301及第二指令路徑302傳送到第一指令緩衝器331及第二指令緩衝器332。第一指令緩衝器331及第二指令緩衝器332例如是靜態隨機存取記憶體(Static Random Access Memory，SRAM)、快取記憶體(cache memory)或其他類似元件。周邊元件340(1)~340(N)會從第一指令緩衝器331及第二指令緩衝器332中存取指令並執行指令。第一指令緩衝器331及第二指令緩衝器332可以是兩個不同的實體記憶體或是一個實體記憶體中的不同記憶體位址區段。
儲存控制器300可耦接到主機系統(未繪示於圖中)及可複寫式非揮發性記憶體模組(未繪示於圖中)。儲存控制器300可接收主機系統的指令來存取可複寫式非揮發性記憶體模組。
在本實施例中，儲存控制器300還包括同步器350。同步器350耦接到處理器核心311及周邊元件340(1)~340(N)。同步器350會提供一個旗標到處理器核心311及周邊元件340(1)~340(N)。旗標的值會在預定時間間隔改變。預定時間間隔可以是數毫秒到數微秒，本發明不對此作出限制。舉例來說，旗標的值會每隔一段時間間隔在0與1之間來回切換。當旗標的值為0時，第一指令緩衝器331為有效且第二指令緩衝器332為無效。當旗標的值為1時，第一指令緩衝器331為無效且第二指令緩衝器332為有效。處理器核心311會發布指令到有效的指令緩衝器，且周邊元件340(1)~340(N)也會從有效的指令緩衝器存取指令以執行對應操作。
當處理器核心311在產生指令的計算過程中，會產生許多暫時資料或變數(或稱為虛擬指令)且這些虛擬指令需要暫存在指令緩衝器中。處理器核心311無法控制虛擬指令暫存在哪個指令緩衝器中。也就是說，即使處理器核心311可將指令暫存在有效的指令緩衝器中，但處理器核心311還是有可能會將虛擬指令暫存在無效的指令緩衝器中。
當第一指令緩衝器331為有效且對應一指令的虛擬指令被傳送到第二指令緩衝器332時，周邊元件340(1)~340(N)不會存取虛擬指令。因為周邊元件340(1)~340(N)可從同步器350發出的旗標得知在這個時間點第二指令緩衝器332為無效而不會存取第二指令緩衝器332中的虛擬指令。
當第一指令緩衝器331為有效且對應一指令的虛擬指令被傳送到第一指令緩衝器331時，周邊元件340(1)~340(N)不會存取虛擬指令，而是在虛擬指令被指令覆寫後才存取指令。詳細來說，由於區域匯流排360的延遲小於系統匯流排320的延遲，當虛擬指令寫入第一指令緩衝器331之後會立即被指令所覆寫。因此當虛擬指令寫入第一指令緩衝器331且周邊元件340(1)~340(N)知有指令在第一指令緩衝器331時，周邊元件340(1)~340(N)到第一指令緩衝器331只會存取到已經覆寫在虛擬指令的位址上的指令。
在本實施例中，處理器310包括了區域匯流排360、第一指令緩衝器331及第二指令緩衝器332。藉由同一個時間點只有一個指令緩衝器為有效的設置，可以讓周邊元件340(1)~340(N)不會存取到不該存取的虛擬指令而造成系統錯誤。同時還能透過區域匯流排360提升指令存取及執行的速度，從而增加系統的資料處理量。
圖4是根據本發明一實施例的指令處理方法的流程圖。
請參照圖4，在步驟S401中，在處理器310中配置第一指令緩衝器331及第二指令緩衝器332，第一指令緩衝器331及第二指令緩衝器332透過處理器310的區域匯流排360耦接到處理器310的處理器核心311，其中區域匯流排360的延遲小於系統匯流排320的延遲。
在步驟S402中，在儲存控制器300中配置同步器350，同步器350耦接到處理器310及周邊元件340(1)~340(N)，同步器350在預定時間間隔改變旗標的值以將第一指令緩衝器331或第二指令緩衝器332設定為有效。
在步驟S403中，當第一指令緩衝器331為有效且處理器310發布指令時，處理器310將指令暫存在第一指令緩衝器331且周邊元件340(1)~340(N)的其中之一存取第一指令緩衝器331中的指令以執行對應操作。
綜上所述，本發明的指令處理方法及儲存控制器會在處理器中配置第一指令緩衝器及第二指令緩衝器，在同一時間點只有一個指令緩衝器是有效的。當對應一個指令的虛擬指令被傳送到無效的指令緩衝器時，周邊元件不存取無效的指令緩衝器中的虛擬指令。當對應一個指令的虛擬指令被傳送到有效的指令緩衝器時，由於區域匯流排的延遲小於系統匯流排的延遲，周邊元件在存取有效的指令緩衝器中的虛擬指令之前，虛擬指令就會被指令所覆寫。這使得周邊元件存取到正確的指令而非虛擬指令。因此，本發明的指令處理方法及儲存控制器能有效降低匯流排延遲並提升指令執行速度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300‧‧‧儲存控制器101、201‧‧‧指令路徑110、210、310‧‧‧處理器120、220、320‧‧‧系統匯流排130‧‧‧指令緩衝器140(1)~140(N)、140(1)~140(N)、340(1)~340(N)‧‧‧周邊元件211、311‧‧‧處理器核心230‧‧‧指令緩衝器260、360‧‧‧區域匯流排301‧‧‧第一指令路徑302‧‧‧第二指令路徑331‧‧‧第一指令緩衝器332‧‧‧第二指令緩衝器350‧‧‧同步器S401、S402、S403‧‧‧指令處理方法的步驟
圖1是悉知的一種儲存控制器的方塊圖。 圖2是根據本發明一實施例的儲存控制器的方塊圖。 圖3是根據本發明另一實施例的儲存控制器的方塊圖。 圖4是根據本發明一實施例的指令處理方法的流程圖。
300‧‧‧儲存控制器
301‧‧‧第一指令路徑
302‧‧‧第二指令路徑
310‧‧‧處理器
311‧‧‧處理器核心
320‧‧‧系統匯流排
331‧‧‧第一指令緩衝器
332‧‧‧第二指令緩衝器
340(1)~340(N)‧‧‧周邊元件
350‧‧‧同步器
360‧‧‧區域匯流排

Claims (10)

  1. 一種指令處理方法，適用於一儲存控制器，該儲存控制器包括一處理器及多個周邊元件，該處理器透過一系統匯流排(system bus)耦接到該些周邊元件，該指令處理方法包括：在該處理器中配置一第一指令緩衝器(command buffer)及一第二指令緩衝器，該第一指令緩衝器及該第二指令緩衝器透過該處理器的一區域匯流排(local bus)耦接到該處理器的一處理器核心，其中該區域匯流排的延遲(latency)小於該系統匯流排的延遲；在該儲存控制器中配置一同步器，該同步器耦接到該處理器及該些周邊元件，該同步器在一預定時間間隔改變一旗標的值以將該第一指令緩衝器或該第二指令緩衝器設定為有效；以及當該第一指令緩衝器為有效且該處理器發布一指令時，該處理器將該指令暫存在該第一指令緩衝器且該些周邊元件的其中之一存取該第一指令緩衝器中的該指令以執行一對應操作，其中當該旗標的值為一第一值時該第一指令緩衝器為有效且該第二指令緩衝器為無效，當該旗標的值為一第二值時該第二指令緩衝器為有效且該第一指令緩衝器為無效。
  2. 如申請專利範圍第1項所述的指令處理方法，其中該處理器及該些周邊元件在每個該預定時間間隔接收該旗標。
  3. 如申請專利範圍第1項所述的指令處理方法，其中當該第一指令緩衝器為有效且對應該指令的一虛擬指令被傳送到該第二指令緩衝器時，該些周邊元件不存取該虛擬指令。
  4. 如申請專利範圍第3項所述的指令處理方法，其中該虛擬指令為該處理器核心計算該指令過程所產生的暫時資料。
  5. 如申請專利範圍第1項所述的指令處理方法，其中當該第一指令緩衝器為有效且對應該指令的一虛擬指令被傳送到該第一指令緩衝器時，該些周邊元件不存取該虛擬指令並在該虛擬指令被該指令覆寫後才存取該指令。
  6. 一種儲存控制器，包括：一處理器；以及多個周邊元件，該處理器透過一系統匯流排耦接到該些周邊元件，其中該處理器中配置了一第一指令緩衝器及一第二指令緩衝器，該第一指令緩衝器及該第二指令緩衝器透過該處理器的一區域匯流排耦接到該處理器的一處理器核心，其中該區域匯流排的延遲小於該系統匯流排的延遲；該儲存控制器中配置了一同步器，該同步器耦接到該處理器及該些周邊元件，該同步器在一預定時間間隔改變一旗標的值以將該第一指令緩衝器或該第二指令緩衝器設定為有效；以及當該第一指令緩衝器為有效且該處理器發布一指令時，該處理器將該指令暫存在該第一指令緩衝器且該些周邊元件的其中之一存取該第一指令緩衝器中的該指令以執行一對應操作，其中當該旗標的值為一第一值時該第一指令緩衝器為有效且該第二指令緩衝器為無效，當該旗標的值為一第二值時該第二指 令緩衝器為有效且該第一指令緩衝器為無效。
  7. 如申請專利範圍第6項所述的儲存控制器，其中該處理器及該些周邊元件在每個該預定時間間隔接收該旗標。
  8. 如申請專利範圍第6項所述的儲存控制器，其中當該第一指令緩衝器為有效且對應該指令的一虛擬指令被傳送到該第二指令緩衝器時，該些周邊元件不存取該虛擬指令。
  9. 如申請專利範圍第8項所述的儲存控制器，其中該虛擬指令為該處理器核心計算該指令過程所產生的暫時資料。
  10. 如申請專利範圍第6項所述的儲存控制器，其中該當該第一指令緩衝器為有效且對應該指令的一虛擬指令被傳送到該第一指令緩衝器時，該些周邊元件不存取該虛擬指令並在該虛擬指令被該指令覆寫後才存取該指令。
TW107119934A 2018-06-08 2018-06-08 指令處理方法及儲存控制器 TWI696076B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107119934A TWI696076B (zh) 2018-06-08 2018-06-08 指令處理方法及儲存控制器
US16/046,994 US10599364B2 (en) 2018-06-08 2018-07-26 Command processing method and storage controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107119934A TWI696076B (zh) 2018-06-08 2018-06-08 指令處理方法及儲存控制器

Publications (2)

Publication Number Publication Date
TW202001583A TW202001583A (zh) 2020-01-01
TWI696076B true TWI696076B (zh) 2020-06-11

Family

ID=68763869

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107119934A TWI696076B (zh) 2018-06-08 2018-06-08 指令處理方法及儲存控制器

Country Status (2)

Country Link
US (1) US10599364B2 (zh)
TW (1) TWI696076B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239810B1 (en) * 1995-11-22 2001-05-29 Nintendo Co., Ltd. High performance low cost video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6810042B1 (en) * 1999-01-04 2004-10-26 Cisco Technology, Inc. Method of queuing traffic to many destinations covering a wide range of transmission speeds while minimizing buffer size
US20110138092A1 (en) * 2009-06-08 2011-06-09 Takashi Morimoto Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device
US20140068133A1 (en) * 2012-08-31 2014-03-06 Thomas E. Tkacik Virtualized local storage
US20180018118A1 (en) * 2016-07-15 2018-01-18 Qualcomm Incorporated Power management in scenarios that handle asynchronous stimulus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8681861B2 (en) 2008-05-01 2014-03-25 Nvidia Corporation Multistandard hardware video encoder
US8996565B2 (en) 2012-12-18 2015-03-31 Sap Se Systems and methods for in-memory database processing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239810B1 (en) * 1995-11-22 2001-05-29 Nintendo Co., Ltd. High performance low cost video game system with coprocessor providing high speed efficient 3D graphics and digital audio signal processing
US6810042B1 (en) * 1999-01-04 2004-10-26 Cisco Technology, Inc. Method of queuing traffic to many destinations covering a wide range of transmission speeds while minimizing buffer size
US20110138092A1 (en) * 2009-06-08 2011-06-09 Takashi Morimoto Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device
US20140068133A1 (en) * 2012-08-31 2014-03-06 Thomas E. Tkacik Virtualized local storage
US20180018118A1 (en) * 2016-07-15 2018-01-18 Qualcomm Incorporated Power management in scenarios that handle asynchronous stimulus

Also Published As

Publication number Publication date
US10599364B2 (en) 2020-03-24
US20190377515A1 (en) 2019-12-12
TW202001583A (zh) 2020-01-01

Similar Documents

Publication Publication Date Title
US11237728B2 (en) Method for accessing extended memory, device, and system
JP6956115B2 (ja) インテグラルポストパッケージリペア
JP5526626B2 (ja) 演算処理装置およびアドレス変換方法
JP6511446B2 (ja) データ・アクセスのアクセス属性の扱い
US20190220279A1 (en) Simulation of exclusive instructions
US20050204113A1 (en) Method, system and storage medium for dynamically selecting a page management policy for a memory controller
US9740636B2 (en) Information processing apparatus
US10552340B2 (en) Input/output direct memory access during live memory relocation
US10067710B2 (en) Detecting buffer overflows in general-purpose GPU applications
US20170083444A1 (en) Configuring fast memory as cache for slow memory
KR20080016421A (ko) 시스템 컨트롤러, 동일 어드레스 리퀘스트 큐잉 방지 방법및 정보 처리 장치
JP5499987B2 (ja) 共有キャッシュメモリ装置
JP6228523B2 (ja) メモリ制御回路および半導体記憶装置
US20180173626A1 (en) Memory management device
TWI696076B (zh) 指令處理方法及儲存控制器
US8327079B2 (en) Cache memory control device and pipeline control method
US20220197506A1 (en) Data placement with packet metadata
CN110618833B (zh) 指令处理方法及存储控制器
US8127082B2 (en) Method and apparatus for allowing uninterrupted address translations while performing address translation cache invalidates and other cache operations
EP3553662A1 (en) Intergral post package repair
JP6626216B2 (ja) コントローラ
US7020745B1 (en) AMBA-based secondary cache controller and method of operating the same
WO2016068897A1 (en) Cpu with external fault response handling
JP2005018441A (ja) メモリ装置
JP2008083904A (ja) キャッシュメモリ装置およびその制御方法