TWI692798B - 將電漿系統內之模型加以分段 - Google Patents

Abstract

描述一種將阻抗匹配模型加以分段的系統及方法。該方法其中一者包括接收該阻抗匹配模型。該阻抗匹配模型代表了一阻抗匹配電路，該阻抗匹配電路經由一RF纜線連接至一射頻(RF)產生器且經由一RF傳輸線連接至一電漿腔室。該方法更包括將該阻抗匹配模型分段為一第一組的二或更多模組。每一模組包括一串聯電路及一分流電路。該分流電路連接至該串聯電路。第一模組的串聯電路連接至一纜線模型，且第二模組的串聯電路連接至一RF傳輸模型。第一模組的串聯電路及分流電路連接至第二模組的串聯電路。第二模組的分流電路連接至該RF傳輸模型。

Description

將電漿系統內之模型加以分段

本發明係關於在電漿系統中產生模型的區段。

基於電漿之系統被用以執行各種操作。例如，使用基於電漿之系統來蝕刻晶圓、於晶圓上沉積材料、清潔晶圓等。為了執行這些操作，基於電漿之系統包括一射頻(RF)產生器。該RF產生器連接至一阻抗區塊，該阻抗區塊進一步連接至電漿腔室。

該RF產生器產生一RF信號，該RF信號經由該阻抗區塊而傳遞至電漿腔室。當氣體供應至電漿腔室中時，以該RF信號來點燃該氣體並於電漿腔室中形成電漿。

然而，可使用另一阻抗區塊來取代該阻抗區塊。例如，可使用另一阻抗區塊來取代故障的阻抗區塊。如另一範例，可使用另一阻抗區塊來取代非運作的阻抗區塊。可以為了非運作或故障之外的任何理由而替換阻抗區塊。

在此背景下產生了本揭露範圍中所描述之實施例。

本揭露範圍之實施例提供用以在電漿系統中產生模型的區段之設備、方法、及電腦程式。吾人應了解本發明可以許多方式加以實行，例如處理、設備、系統、硬體、或電腦可讀媒體上的方法。以下描述幾個實施例。

在幾個實施例中，由電漿系統的電路來形成模型。例如，基於阻抗匹配電路之特性來形成阻抗匹配模型、基於射頻(RF)纜線的特性來形成纜線模型、或基於RF傳輸線之特性來形成RF傳輸模型。將模型分段為一些模組。每一模組包括一串聯電路及一分流電路。當要以電漿系統的一電路來取代電漿系統的另一電路時，可以輕易地使用一或更多模組來取代該等模組中的一或更多者。

在幾個實施例中，描述將一阻抗匹配模型分段的方法。該方法包括接收該阻抗匹配模型。該阻抗匹配模型代表了一阻抗匹配電路，該阻抗匹配電路經由一RF纜線連接至一RF產生器且經由一RF傳輸線連接至一電漿腔室。該方法更包括將該阻抗匹配模型分段為一第一組的二或更多模組。每一模組包括一串聯電路及一分流電路。該分流電路連接至該串聯電路。該分流電路連接至一接地連線。第一模組的串聯電路連接至一纜線模型。第二模組的串聯電路連接至一RF傳輸模型。第一模組的串聯電路連接至第二模組的串聯電路。第一模組的分流電路連接至第二模組的串聯電路。第二模組的分流電路連接至RF傳輸模型。該方法係藉由一處理器來執行。

在一些實施例中，描述將一RF傳輸模型分段的方法。該方法包括接收一RF傳輸模型，該RF傳輸模型代表了一RF傳輸線，該RF傳輸線將一電漿腔室連接至一阻抗匹配電路，該阻抗匹配電路經由一RF纜線而連接至一RF產生器。該方法更包括將該RF傳輸模型分段為一第一組的二或更多模組。每一模組包括一串聯電路及一分流電路。該分流電路連接至該串聯電路。該分流電路連接至一接地連線，且第一模組的串聯電路連接至一阻抗匹配模型。第一模組的串聯電路連接至第二模組的串聯電路，且第一模組的分流電路連接至第二模組的串聯電路。該方法係藉由一處理器來執行。

在幾個實施例中，描述將一纜線模型分段的方法。該方法包括接收一纜線模型，該纜線模型代表了一RF纜線，該RF纜線將一RF產生器連接至一 阻抗匹配電路。該阻抗匹配電路經由一RF傳輸線而連接至一電漿腔室。該方法包括將該纜線模型分段為一第一組的二或更多模組。每一模組包括一串聯電路及一分流電路。該分流電路連接至該串聯電路及一接地連線。第一模組的串聯電路從一電壓及電流探針接收複數電壓及電流。第二模組的分流電路連接至一阻抗匹配模型。第二模組的串聯電路連接至該阻抗匹配模型。該方法係藉由一處理器來執行。

在幾個實施例中，描述將一阻抗匹配模型分段的方法。該方法包括接收該阻抗匹配模型，該阻抗匹配模型代表了一阻抗匹配電路。該阻抗匹配電路經由一RF纜線連接至一RF產生器且經由一RF傳輸線連接至一電漿腔室。該方法更包括將該阻抗匹配模型分段為一第一組的二或更多模組。每一模組包括一串聯電路及一分流電路。該分流電路連接至該串聯電路及一接地連線。該等模組其中第一者之串聯電路連接至一纜線模型，且該第一模組之分流電路連接至該纜線模型。第一模組的串聯電路連接至第二模組的串聯電路，且第二模組的串聯電路連接至RF傳輸模型。第二模組的分流電路連接至第一模組的串聯電路。該方法係藉由一處理器來執行。

在一些實施例中，描述將一阻抗匹配模型分段的方法。該方法包括接收該阻抗匹配模型，該阻抗匹配模型代表了一阻抗匹配電路。該阻抗匹配電路經由一RF纜線連接至一RF產生器且經由一RF傳輸線連接至一電漿腔室。該方法更包括將該阻抗匹配模型分段為二或更多模組。每一模組包括一串聯函數及一分流函數。該分流函數連接至該串聯函數及一接地函數。該等模組其中第一者之串聯函數連接至一纜線模型且該等模組其中第二者之串聯函數連接至一RF傳輸模型。另外，第一模組的串聯函數連接至第二模組的串聯函數，且第一模組的分流函數連接至第二模組的串聯函數。第二模組的分流函數連接至RF傳輸模型。該方法係藉由一處理器來執行。

在幾個實施例中，描述將一阻抗匹配模型分段的方法。該方法包括接收該阻抗匹配模型，該阻抗匹配模型代表了一阻抗匹配電路。該阻抗匹配電路經由一RF纜線連接至一RF產生器且經由一RF傳輸線連接至一電漿腔室。該方法更包括將該阻抗匹配模型分段為一第一組的二或更多模組。每一模組包括一串聯函數及一分流函數。該分流函數連接至該串聯函數及一接地函數。該等模組其中第一者之串聯函數連接至一纜線模型且該第一模組之分流函數連接至該纜線模型。第一模組的串聯函數連接至第二模組的串聯函數，且該第二模組的串聯函數連接至RF傳輸模型。第二模組的分流函數連接至第一模組的串聯函數。該方法係藉由一處理器來執行。

上述實施例的一些優點包括可輕易地以模型的一模組來取代模型的另一模組。例如，當以一阻抗匹配電路來取代為另一阻抗匹配電路時，可輕易地使用替代阻抗匹配模型(代表了該替代阻抗匹配電路)的一或更多模組來替換一阻抗匹配模型(代表了要取代的阻抗匹配電路)的一或更多模組。例如，可輕易地使用要取代之阻抗匹配模型的一或更多模組的電腦產生碼來取代該替代阻抗匹配模型的一或更多模組的電腦產生碼。相似地，如另一範例，當以一RF纜線來取代另一RF纜線時，可輕易地使用一纜線模型(代表了替代RF纜線)的一或更多模組來取代另一纜線模型(代表了要取代的RF纜線)的一或更多模組。同樣地，如另一範例，當以一RF傳輸線來取代另一RF傳輸線時，可輕易地使用一RF傳輸模型(代表了替代RF傳輸線)的一或更多模組來取代另一RF傳輸模型(代表了要取代的RF傳輸線)的一或更多模組。

從以下配合隨附圖式所做出之詳細描述，將更清楚本發明的其他態樣。

100:電漿系統

102:阻抗匹配模型

103:阻抗匹配模型

104A:纜線模型

104B:纜線模型

104C:纜線模型

105A:輸入端

105B:輸入端

105C:輸入端

106:RF傳輸模型

108:電壓及電流探針

110:輸出端

112:電壓及電流探針

114:輸出端

116:電壓及電流探針

118:輸出端

120A:輸入端

120B:輸入端

120C:輸入端

122:阻抗匹配電路

124A:RF纜線

124B:RF纜線

124C:RF纜線

126:輸出端

128:RF傳輸線

130:電漿腔室

132:靜電卡盤

134:上電極

136:工作件

138:上表面

140A:通信裝置

140B:通信裝置

140C:通信裝置

142:處理器

142A:纜線

142B:纜線

142C:纜線

143:主機系統

144:儲存硬體單元(HU)

146A:輸入端

146B:輸入端

146C:輸入端

148:輸出端

150:輸出端

151:輸出端

201:模組

202:連線

203:模組

204:連線

205:模組

206:輸入端

208:輸出端

210:輸入端

212:輸出端

214:輸入端

216:輸出端

218:串聯電路

220:分流電路

222:接地連線

224:輸入端

226:輸出端

229:模組

230:模組

231:模組

232:串聯RLC電路

234:並聯RLC電路

236:接地連線

240:模組

241:模組

242:串聯RLC電路

244:並聯RLC電路

250:模組

250:模組

251:模組

252:RLC串聯電路

254:RLC並聯電路

260:模組

261:模組

262:串聯RLC電路

264:並聯RLC電路

270:模組

271:模組

272:函數

274:函數

300:電路

302:x MHz匹配模型

304A:輸入端

304B:輸入端

304C:輸入端

306:y MHz匹配模型

308:z MHz匹配模型

400:分段電路

402:模組

404:模組

406:模組

408:模組

410:串聯電路

412:串聯電路

414:輸出端

415:輸出端

416:串聯電路

417:輸出端

418:串聯電路

419:輸出端

420:分流電路

500:分段電路

502:模組

506:分流電路

600:纜線模型/RF傳輸模型

602:模組

604:模組

606:模組

608:連線

610:連線

612:輸入端

614:輸出端

616:輸入端

618:輸出端

620:輸入端

622:輸出端

702:串聯電路

704:分流電路

706:輸入端

707:接地連線

708:輸出端

802:模組

804:串聯電感電路

806:並聯電容電路

808:接地連線

810:模組

812:串聯電感電路

816:模組

820:並聯電容電路

822:模組

824:模組

826:函數

828:函數

850:曲線圖

852:曲線圖

854:曲線圖

856:曲線圖

R_fs:電阻

L_fs:電感

L_vs:電感

C_fs:電容

C_vs:電容

R_fp:電阻

L_fp:電感

L_vp:電感

C_fp:電容

C_vp:電容

C1:電容

C2:電容

C3:電容

C4:電容

C5:電容

C6:電容

C7:電容

C8:電容

L1:電感

L2:電感

L3:電感

L4:電感

L5:電感

L6:電感

L7:電感

n:模組

d/e:模組

參考以下配合隨附圖式所做的詳細描述，將可最好地理解本發明。

根據本揭露範圍的一些實施例，圖1為一電漿系統之方塊圖，該電漿系統係用以將一阻抗匹配模型、一纜線模型、及/或一射頻(RF)傳輸模型加以分段。

根據本揭露範圍的幾個實施例，圖2為在將圖1之阻抗匹配模型加以轉換之後的一阻抗匹配模型之圖式。

根據本揭露範圍的幾個實施例，圖3為轉換的阻抗匹配模型的一模組之圖式。

根據本揭露範圍的一些實施例，圖4A為圖3之模組的圖式，其中電感器及電容器具有固定的值。

根據本揭露範圍的幾個實施例，圖4B為圖3之模組的圖式，其中電感器具有可變的值。

根據本揭露範圍的幾個實施例，圖4C為圖3之模組的圖式，其中電容器具有可變的值。

根據本揭露範圍的一些實施例，圖4D為圖3之模組的圖式，其中電感器及電容器具有可變的值。

根據本揭露範圍的幾個實施例，圖4E為一模組之圖式，該模組包括圖3之模組的串聯電路之函數代表及圖3之模組的分流電路之函數代表。

根據本揭露範圍的幾個實施例，圖5A為圖1之阻抗匹配模型的一電路之圖式。

根據本揭露範圍的一些實施例，圖5B為從圖5A之電路所產生的分段電路之圖式。

根據本揭露範圍的幾個實施例，圖5C為從圖5B之分段電路所產生的分段電路之圖式。

圖6為阻抗匹配模型之模組的實施例之圖式，用以繪示該阻抗匹配模型之分流電路及串聯電路在位置上的改變(相較於圖3中所繪示之分流及串聯電路的位置)。

根據本揭露範圍的一些實施例，圖7A為圖6的模組之實施例的圖式，其中電感器及電容器具有固定的值。

根據本揭露範圍的幾個實施例，圖7B為圖6之模組的圖式，其中電感器具有可變的值。

根據本揭露範圍的幾個實施例，圖7C為圖6之模組的圖式，其中電容器具有可變的值。

根據本揭露範圍的一些實施例，圖7D為圖6之模組的圖式，其中電感器及電容器具有可變的值。

根據本揭露範圍的幾個實施例，圖7E為一模組之圖式，該模組包括圖6之模組的串聯電路之函數代表及圖6之模組的分流電路之函數代表。

根據本揭露範圍的幾個實施例，圖8為從圖1之纜線模型所產生的分段纜線模型或從圖1之RF傳輸模型所產生的分段RF傳輸模型之圖式。

根據本揭露範圍的一些實施例，圖9為圖8的纜線模型/RF傳輸模型之模組的圖式。

根據本揭露範圍的幾個實施例，圖10A為圖9之模組的圖式，其中電感器的電感及電容器的電容為固定的。

根據本揭露範圍的幾個實施例，圖10B為圖9之模組的圖式，其中電感器的電感為可變的。

根據本揭露範圍的幾個實施例，圖10C為圖9之模組的圖式，其中電容器的電容為可變的。

根據本揭露範圍的幾個實施例，圖10D為圖9之模組的圖式，其中電感器的電感及電容器的電容為可變的。

根據本揭露範圍的幾個實施例，圖10E為一模組之圖式，該模組代表了由圖9之模組的串聯電路所施加的一函數及由圖9之模組的分流電路所施加的一函數。

根據本揭露範圍的一些實施例，圖11A為一曲線圖，該曲線圖繪示在阻抗匹配電路的輸出端所測量到的電壓與在對應的分段阻抗匹配模型之輸出端的模擬電壓之間的線性關係。

根據本揭露範圍的幾個實施例，圖11B為一曲線圖，該曲線圖繪示在阻抗匹配電路的輸出端所測量到的電流與在對應的分段阻抗匹配模型之輸出端的模擬電流之間的線性關係。

根據本揭露範圍的幾個實施例，圖12A為一曲線圖，該曲線圖繪示在阻抗匹配電路的輸出端所測量到之相對於時間的電壓與在對應的阻抗匹配模型的輸出端之相對於時間的模擬電壓之間的關係，其中該阻抗匹配模型係基於該阻抗匹配電路而產生。

根據本揭露範圍的幾個實施例，圖12B為一曲線圖，該曲線圖繪示在阻抗匹配電路的輸出端所測量到之相對於時間的電流與在對應的阻抗匹配模型的輸出端之相對於時間的模擬電流之間的關係，其中該阻抗匹配模型係基於該阻抗匹配電路而產生。

下述的實施例描述用以將電漿系統內之模型分段的系統及方法。顯而易見的，本發明可被實行而無須這些特定細節其中的一些或全部。在其他情況下，為了不對本發明造成不必要地混淆，眾所周知的處理操作則沒有被詳述。

圖1為電漿系統100的一實施例之方塊圖，該電漿系統係用以將一阻抗匹配模型102、一纜線模型104A、及/或射頻(RF)傳輸模型106加以分段。電漿系統100包括一x百萬赫茲(MHz)RF產生器、一y MHz RF產生器及一z MHz RF產生器。

一電壓及電流(VI)探針108測量在x MHz RF產生器的輸出端110之複數電壓及電流Vx、Ix、及Φx。吾人應注意，Vx代表電壓強度，Ix代表電流強度，而Φx代表Vx及Ix之間的相位。相似地，一電壓及電流探針112測量在y MHz RF產生器的輸出端114之複數電壓及電流Vy、Iy、及Φy。吾人應注意，Vy代表電壓強度，Iy代表電流強度，而Φy代表Vy與Iy之間的相位。此外，電壓及電流探針116測量在z MHz RF產生器的輸出端118之複數電壓及電流Vz、Iz、及Φz。吾人應注意，Vz代表電壓強度、Iz代表電流強度、而Φz代表Vz與Iz之間的相位。

x MHz範例包括2MHz、27MHz、及60MHz。y MHz範例包括2MHz、27MHz、及60MHz。z MHz範例包括2MHz、27MHz、及60MHz。x MHz不同於y MHz及z MHz。例如，當x MHz為2MHz時，y MHz為27MHz且z MHz為60MHz。當x MHz為27MHz時，y MHz為60MHz且z MHz為2MHz。

電壓及電流探針之範例包括一遵守預設準則之電壓及電流探針。預設準則之範例包括了開發感測器基準之協會所採用的標準。預設準則的另一範例包括了國家標準科技研究院(NIST)標準。如同一實例，電壓及電流探針108、112、或116係根據NIST標準而校準。在此實例中，電壓及電流探針108、112、或116連接至一開路、一短路、或一已知的負載以將該電壓及電流探針校 準為符合NIST標準。電壓及電流探針108、112、或116可首先與開路連接，接著與短路連接，然後與已知的負載連接以基於NIST標準而校準該電壓及電流探針。電壓及電流探針108、112、或116可以任何順序連接至已知的負載、開路、及短路以根據NIST標準來校準電壓及電流探針。已知負載之範例包括50歐姆負載、100歐姆負載、200歐姆負載、靜負載、直流(DC)負載、電阻器、等。如同一實例，每一電壓及電流探針108、112、或116係根據NIST可追溯標準而校準。

電壓及電流探針108連接至x MHz RF產生器的輸出端110。輸出端110經由RF纜線124A而連接至阻抗匹配電路122之輸入端120A。相似地，電壓及電流探針112連接至y MHz RF產生器的輸出端114。輸出端114經由RF纜線124B而連接至阻抗匹配電路122的另一輸入端120B。此外，電壓及電流探針116連接至z MHz RF產生器的輸出端118。輸出端118經由RF纜線124C而連接至阻抗匹配電路122的另一輸入端120C。

阻抗匹配電路122的輸出端126連接至RF傳輸線128的輸入端。RF傳輸線128連接至電漿腔室130內的靜電卡盤(ESC)132。

阻抗匹配電路122將連接至阻抗匹配電路122之來源的阻抗與連接至阻抗匹配電路122之負載的阻抗相匹配。例如，阻抗匹配電路122將x MHz RF產生器及RF纜線124A的合併阻抗與RF傳輸線128及電漿腔室130的合併阻抗相匹配。在此範例中，x MHz RF產生器為開啟，而y及z MHz RF產生器為關閉。

電漿腔室130包括ESC 132、上電極134、及其它零件(未顯示)，例如：一上介電環，圍繞該上電極134；一上電極延伸部，圍繞該上介電環；一下介電環，圍繞該ESC 132的下電極；一下電極延伸部，圍繞該下介電環；一上電漿排除區(PEZ)環；一下PEZ環；等。上電極134位於ESC 132的對面且面向該ESC。一工作件136(例如，一半導體晶圓、擋片(dummy wafer)、等)放置於ESC 132的上表面138。於生產期間內在半導體晶圓上執行各樣的處理，例如，化學氣相 沉積、清潔、沉積、濺射、蝕刻、離子注入、阻劑剝離、等。在半導體晶圓上發展積體電路，例如特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、等，並將積體電路用於各樣的電子產品，例如手機、平板、智慧型手機、電腦、膝上型電腦、網路裝置、等。下電極及上電極134其中每一者係由金屬所製成，例如鋁、鋁的合金、銅、等。

在一實施例中，上電極134包括一或更多氣體入口，例如連接至中央氣體供給器(未顯示)的孔、等。中央氣體供給器從氣體供應器(未顯示)接收一或更多處理氣體。處理氣體之範例包括含氧氣體，例如O₂。處理氣體的其他範例包括含氟氣體，例如四氟化碳(CF₄)、六氟化硫(SF₆)，六氟乙烷(C₂F₆)、等。上電極134為接地的。ESC 132經由阻抗匹配電路122而連接至x、y、及z MHz RF產生器。

當在上電極134與ESC 132之間供應處理氣體且x MHz RF產生器、y MHz、及/或z MHz RF產生器將RF信號經由阻抗匹配電路122及RF傳輸線128而供應至ESC 132時，處理氣體被點燃以在電漿腔室130內產生電漿。

當x MHz RF產生器產生RF信號並將其經由輸出端110、RF纜線124A、阻抗匹配電路122、及RF傳輸線128而提供至ESC 132時，電壓及電流探針108測量在輸出端110之複數電壓及電流。相似地，當y MHz RF產生器產生RF信號並將其經由輸出端114、RF纜線124B、及RF傳輸線128而提供至ESC 132時，電壓及電流探針112測量在輸出端114之複數電壓及電流。同樣地，當z MHz RE產生器產生RF信號並將其經由輸出端118、RF纜線124C、及RF傳輸線128而提供至ESC 132時，電壓及電流探針116測量在輸出端118之複數電壓及電流。

由電壓及電流探針108、112、及116所測量到的複數電壓及電流透過對應的通信裝置140A、140B、及140C而從對應的電壓及電流探針108、112、及116經由主機系統143的處理器142提供至主機系統143的儲存硬體單元 (HU)144來儲存。例如，電壓及電流探針108所測量到的複數電壓及電流經由通信裝置140A及纜線142A而提供至處理器142，電壓及電流探針112所測量到的複數電壓及電流經由通信裝置140B及纜線142B而提供至處理器142，電壓及電流探針116所測量到的複數電壓及電流經由通信裝置140C及纜線142C而提供至處理器142。處理器142將從通信裝置140A、140B、及140C接收到的複數電壓及電流儲存在儲存HU 144。通信裝置的範例包括：可將數據轉換成乙太網路封包及將乙太網路封包轉換成數據之乙太網路裝置、乙太網路控制自動化科技(EtherCAT)裝置、以串列來傳輸數據之串列介面裝置、以並列來傳輸數據之並列介面裝置、通用序列匯流排(USB)介面裝置、等。

主機系統143的範例包括電腦，例如桌上型電腦、膝上型電腦、平板、等。如本文中所使用，處理器142可為中央處理單元(CPU)、微處理器、特定應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、等。儲存HU 144的範例包括唯讀記憶體(ROM)、隨機存取記憶體(RAM)、或其組合。儲存HU 144可為快閃記憶體、儲存磁碟冗餘陣列(RAID)、硬碟、等。

處理器142產生阻抗匹配模型102並將其儲存在儲存HU 144內。在一些實施例中，處理器142從另一處理器接收該阻抗匹配模型102。該阻抗匹配模型102代表阻抗匹配電路122。例如，阻抗匹配模型102具有與阻抗匹配電路122相似的特性，例如電容、電感、電阻、複數功率、複數電壓及電流、阻抗、及其組合、等。進一步說明，阻抗匹配模型102具有與阻抗匹配電路122內相同數量的電容器、電阻器、及/或電感器，而這些電容器、電阻器、及/或電感器彼此以與在阻抗匹配電路122內相同的方式連接，例如串聯、並聯、等。在本實例中，阻抗匹配模型102與阻抗匹配電路122具有相同的電容、電阻、電感、或其組合、等。提供一實例，當阻抗匹配電路122包括一與電感器串聯之電容器時，該阻抗匹配模型102亦包括一與電感器串聯之電容器。

進一步說明，阻抗匹配電路122包括一或更多電氣元件，而阻抗匹配模型102包括阻抗匹配電路122的設計(例如，電腦產生的模型)。處理器142可以基於經由輸入HU而從使用者接收之輸入信號來產生該電腦產生模型。該輸入信號包括：與模型中要包括甚麼電氣元件(例如，電容器、電感器等)有關、及與電氣元件互相連接之方式(例如，串聯、並聯、等)有關的信號。進一步說明，阻抗匹配電路122包括硬體電氣元件及電氣元件之間的硬體連接，而阻抗匹配模型102包括硬體電氣元件及硬體連接之軟體代表。提供再另一實例，阻抗匹配模型102係透過使用軟體程式而設計，而阻抗匹配電路122係在印刷電路板上製作。如本文所使用，電氣元件可包括電阻器、電容器、電感器、電阻器之間的連接、電感器之間的連接、電容器之間的連接、及/或電阻器、電感器、及電容器的組合之間的連接。

提供另一實例，藉由用以代表阻抗匹配電路122之函數來代表阻抗匹配模型102。例如，藉由一函數(例如，電阻及電抗的數學函數、等)來代表阻抗匹配模型102，而該函數代表阻抗匹配電路122。

處理器142產生纜線模型104A、104B、104C、及RF傳輸模型106，並將其儲存在儲存HU 144中。在一些實施例中，處理器142從另一處理器接收纜線模型104A、104B、104C、及RF傳輸模型106。

纜線模型104A代表RF纜線124A，纜線模型104B代表RF纜線124B，而纜線模型104C代表RF纜線124C。例如，纜線模型104A與RF纜線124A具有相似的特性，纜線模型104B與RF纜線124B具有相似的特性，而纜線模型104C與RF纜線124C具有相似的特性。例如，纜線模型104A具有與RF纜線124A中相同數量之電路元件(例如，電阻器、電容器、及/或電感器、等)，且這些電阻器，電容器及/或電感器彼此以與在RF纜線124A內相同的方式(例如，串聯、並聯、等)連接。如另一範例，纜線模型104A之電感、電容、或其組合、等與RF 纜線124A之電感、電容、或其組合、等相同。如另一範例，纜線模型104A為RF纜線124A之電腦產生模型，纜線模型104B為RF纜線124B之電腦產生模型，而纜線模型104C為RF纜線124C之電腦產生模型。如再另一範例，藉由一函數(例如，電阻及電抗的數學函數、等)來代表該纜線模型104A，而該函數代表RF纜線124A。如另一範例，藉由一函數(例如，電阻及電抗的數學函數、等)來代表該纜線模型104B，而該函數代表RF纜線124B。如另一範例，藉由一函數(例如，電阻及電抗的數學函數、等)來代表該纜線模型104C，而該函數代表RF纜線124C。纜線模型104A具有一輸入端105A，纜線模型104B具有一輸入端105B，而纜線模型104C具有一輸出端105C。

RF傳輸模型106代表RF傳輸線128。例如，RF傳輸模型106與RF傳輸線128具有相似的特性。如另一範例，RF傳輸模型106具有與RF傳輸線128中相同數量之電路元件(例如，電阻器、電容器、及/或電感器、等)，且這些電阻器、電容器、及/或電感器彼此以與在RF傳輸線128內相同的方式(例如，串聯、並聯、等)連接。進一步說明，當RF傳輸線128包括一與電阻器並聯之電容器時，RF傳輸模型106亦包括該與電阻器並聯之電容器。如再另一範例，RF傳輸線128包括一或更多電氣元件，而RF傳輸模型106包括RF傳輸線128之設計(例如，電腦產生的模型)。如另一範例，藉由一函數(例如，電阻及電抗的數學函數、等)來代表該RF傳輸模型106，而該函數代表RF傳輸線128。如另一範例，RF傳輸模型106之阻抗、電感、電容、或其組合、等與RF傳輸線128之阻抗、電感、電容、或其組合、等相同。

在一些實施例中，RF傳輸模型106為電腦產生的阻抗轉換，該阻抗轉換涉及元件(例如，電容器、電感器、電阻器、其組合、等)之特性(例如，電容、電阻、電感、其組合、等)的計算、及元件之間的連接(例如，串聯、並聯、等)之判定。

處理器142產生阻抗匹配模型102並將阻抗匹配模型102轉換(例如，分段、等)為一或更多模組。相似地，處理器142產生纜線模型104A並將纜線模型104A轉換、分段、等為一或更多模組、產生纜線模型104B並將纜線模型104B轉換為一或更多模組、及產生纜線模型104C並將纜線模型104C分段為一或更多模組。此外，處理器142產生RF傳輸模型106並將RF傳輸模型106轉換、分段、等為一或更多模組。

基於從電壓及電流探針108經由纜線142A而在輸入端105A所接收到之複數電壓及電流、與纜線模型104A的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在阻抗匹配模型102之輸入端146A的複數電壓及電流。在輸入端146A的複數電壓及電流被儲存於儲存HU144中。

相似地，基於從電壓及電流探針112經由纜線142B而在輸入端105B所接收到之複數電壓及電流、與纜線模型104B的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在阻抗匹配模型102之輸入端146B的複數電壓及電流。同樣地，基於從電壓及電流探針116經由纜線142C而在輸入端105C所接收到之複數電壓及電流、與纜線模型104C的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在阻抗匹配模型102之輸入端146C的複數電壓及電流。

此外，基於在輸入端146A的複數電壓及電流與阻抗匹配模型102的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在阻抗匹配模型102之輸出端148的複數電壓及電流。在輸出端148的複數電壓及電流被儲存於儲存HU144中。

相似地，基於在輸入端146B的複數電壓及電流與阻抗匹配模型102的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)， 處理器142計算在阻抗匹配模型102之輸出端148的複數電壓及電流。同樣地，基於在輸入端146C的複數電壓及電流與阻抗匹配模型102的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在阻抗匹配模型102之輸出端148的複數電壓及電流。

在一些實施例中，電壓強度為均方根(RMS)電壓，且電流強度為RMS電流。

輸出端148連接至RF傳輸模型106的輸入端，其中該RF傳輸模型係儲存於儲存HU 144中。

基於在輸出端148的複數電壓及電流與RF傳輸模型106的一或更多模組之特性(例如，阻抗、電阻、電抗、複數電壓及電流、等)，處理器142計算在RF傳輸模型106之輸出端150的複數電壓及電流。輸出端150係RF傳輸線128之輸出端151的模型，且輸出端151連接至ESC 132以將x、y、及z MHz RF產生器其中一或更多者所產生之RF信號提供至ESC 132。於輸出端150判定之複數電壓及電流係儲存在儲存HU 144中。

吾人應注意，雖然顯示了三RF產生器連接至阻抗匹配電路122，在一實施例中，任何數量的RF產生器(例如，單一產生器，二產生器、等)經由阻抗匹配電路而連接至電漿腔室130。

吾人亦應注意，雖然上述實施例係相對於複數電壓及電流而描述，但亦可使用阻抗來描述該等實施例，而不是複數電壓及電流。例如，基於一阻抗(藉由經由纜線142A而從電壓及電流探針108所接收到的複數電壓及電流而判定)及纜線模型104A的一或更多模組，處理器142計算在阻抗匹配模型102之輸入端146A的阻抗。處理器142由從電壓及電流探針108所接收到複數電壓及電流來判定該阻抗。如另一範例，基於在輸入端146A之阻抗及阻抗匹配模型102的一或更多模組，處理器142計算在阻抗匹配模型102之輸出端148的阻抗。如再 另一範例，基於在輸出端148之阻抗及RF傳輸模型106的一或更多模組，處理器142計算在RF傳輸模型106之輸出端150的阻抗。

圖2為在阻抗匹配模型102(圖1)的轉換(例如，分段、等)之後，一阻抗匹配模型103之實施例的圖式。處理器142(圖1)將阻抗匹配模型102分段為多個模組201、203、及205。在一些實施例中，處理器142將阻抗匹配模型102分段為任何數量的模組，例如N模組，其中N是一大於零的整數。

處理器142在將阻抗匹配模型102分段為模組201、203、及205之後維持了阻抗匹配模型102的元件之間的連接。例如，在分段之前與之後，處理器維持了阻抗匹配模型102的二電路元件(例如，電容器與電感器、電阻器與電感器、電容器與電阻器、等)之間的串聯連接或並聯連接。

阻抗匹配模型103的模組201、203、及205彼此連接。例如，模組201經由連線202連接至模組203，而模組203經由連線204連接至模組205。

模組201具有一輸入端206，輸入端206為阻抗匹配模型102之輸入端146A、輸入端146B、或輸入端146C(圖1)之範例。模組201具有一輸出端208，輸出端208連接至模組203的輸入端210。模組203具有一輸出端212，輸出端212連接至模組205的輸入端214。模組205具有一輸出端216，輸出端216為阻抗匹配模型102之輸出端148(圖1)之範例。

為了產生另一阻抗匹配電路(未顯示，例如一與阻抗匹配電路122(圖1)不同且取代了阻抗匹配電路122之電路)之阻抗匹配模型，處理器142以另一模組(未顯示)來取代模組201、以另一模組(未顯示)來取代模組203、及/或以另一模組(未顯示)來取代模組205。當模組201、203、及205沒有全部被取代時，處理器142在替代模組與未取代的模組(例如，模組201、203、或205、等)之間建立串聯連接，或者當模組201、203、及205全部被替代模組所取代時，處理器142在替代模組之間建立串聯連接。

取代了對應的模組201、203、及/或205之替代模組(未顯示)的串聯組合具有與該另一阻抗匹配電路(未顯示)相似的特性。例如，該等替代模組(未顯示)之合併阻抗(combined impedance)與該另一阻抗匹配電路(未顯示)之阻抗相同或位於其一範圍之內。在此範例中，該等替代模組(未顯示)代表了該另一阻抗匹配電路(未顯示)。如另一範例，該等替代模組(未顯示)其中一者、模組203、及模組205之合併阻抗與該另一阻抗匹配電路(未顯示)之阻抗相同或位於其一範圍之內。在此範例中，該等替代模組其中一者(未顯示)、模組203、及模組205代表了該另一阻抗匹配電路(未顯示)。阻抗匹配模型的模組化使得吾人得以輕易地使用該等阻抗匹配模型其中一者的一或更多模組來取代該等阻抗匹配模型其中另一者的一或更多模組。

一旦以另一模組(未顯示)取代了模組201、以另一模組(未顯示)取代了模組203、及/或以另一模組(未顯示)取代了模組205，處理器142檢查一包括了該等替代模組(未顯示)其中一或更多者及/或模組201、203、及205其中一或更多者之阻抗匹配模型的特性(例如，阻抗、複數電壓及電流、等)是否與該另一阻抗匹配電路等(未顯示)之特性(例如，阻抗、複數電壓及電流、等)相似。例如，處理器142計算該等替代模組(未顯示)、及/或模組201、203、及205其中一或更多者之合併阻抗，並將該合併阻抗與該另一替代阻抗匹配電路(未顯示)之阻抗比較。一旦判定該等替代模組(未顯示)及/或模組201、203、及205其中一或更多者的合併阻抗與該另一替代阻抗匹配電路(未顯示)之阻抗相符合或位在其一範圍之內，則處理器142判定該阻抗匹配模型之特性與該另一阻抗匹配電路(未顯示)之特性相似，其中該阻抗匹配模型包括該等替代模組(未顯示)其中一或更多者及/或模組201、203、及205其中一或更多者。在另一方面，一旦判定該等替代模組(未顯示)及/或模組201、203、及205其中一或更多者的合併阻抗不與該另一替代阻抗匹配電路(未顯示)之阻抗相符合或不位在其一範圍之內，則處理器142判定 該阻抗匹配模型之特性不與該另一阻抗匹配電路(未顯示)之特性相似，其中該阻抗匹配模型包括該等替代模組(未顯示)其中一或更多者及/或模組201、203、及205其中一或更多者。

在幾個實施例中，處理器142從另一處理器接收到該另一替代阻抗匹配電路之阻抗。在一些實施例中，處理器142基於在該另一替代阻抗匹配電路之輸入端及輸出端所測量到的複數電壓及電流而計算該另一替代阻抗匹配電路之阻抗。

圖3為阻抗匹配模型103之模組n的一實施例之圖式，其中n介於1至N之間。模組n包括一串聯電路218及一分流電路220。在一些實施例中，模組n包括僅一串聯電路218及僅一分流電路220。分流電路220連接至接地連線222。此外，並聯的分流電路220連接至串聯電路218。

該模組n具有一輸入端224，輸入端224為輸入端206、輸入端210、或輸入端214(圖2)之範例。此外，模組n具有一輸出端226，輸出端226為輸出端208、輸出端212、或輸出端216(圖2)之範例。

如圖所示，串聯電路218連接至輸入端224及輸出端226。此外，分流電路220連接至輸出端226。

在一些實施例中，以二次函數來取代串聯電路218及分流電路220。用來取代串聯電路218的二次函數代表了串聯電路218的所有元件的電阻之方向性總和(directional sum)及該串聯電路之元件的電抗之方向性總和。例如，以R_s+jX_s來代表該串聯電路，其中R_s為串聯電路218的所有元件之電阻的方向性總和的結果，X_s為串聯電路218的所有元件之電抗的方向性總和的結果，而j為虛數單位。此外，用來取代分流電路220的二次函數代表了分流電路220的所有元件之電阻的方向性總和及分流電路220的所有元件之電抗的方向性總和。例如，以 R_p+jX_p來代表該分流電路，其中R_p為分流電路220的所有元件之電阻的方向性總和的結果，而X_p為分流電路220的所有元件之電抗的方向性總和的結果。

在幾個實施例中，串聯電路218或分流電路220包括一電阻器，該電阻器以串聯與電感器及電容器連接。在一些實施例中，串聯電路218或分流電路220包括一電阻器，該電阻器以串聯與電感器連接或以串聯與電容器連接。在幾個實施例中，串聯電路218或分流電路220包括一電感器，該電感器以串聯與電容器連接。在幾個實施例中，串聯電路218或分流電路220包括一電感器、一電阻器、或一電容器。

在一些實施例中，處理器142(圖1)基於在阻抗匹配模型103的n^th模組的輸入端之阻抗Z_n-in及n^th模組之特性(例如，參數、等)來判定在阻抗匹配模型103(圖2)的(n+1)^th模組的輸入端之阻抗Z_(n+1)-in。例如，處理器142根據以下函數而判定該阻抗Z_(n+1)-in：

其中Z_np為分流電路220的阻抗而Z_ns為串聯電路218的阻抗，且其中Z_np及Z_ns為n^th模組之參數。(n+1)^th模組連貫地接在n^th模組後面。例如，當模組201(圖2)為n^th模組時，模組203(圖2)為(n+1)^th模組。

在幾個實施例中，當n^th模組為阻抗匹配模型103的第一模組時，處理器142基於在x MHz RF產生器的輸出端110(圖1)之阻抗及纜線模型104A(圖1)的特性而判定在n^th模組的輸入端之阻抗Z_n-in。例如，處理器142基於纜線模型104A的元件而計算纜線模型104A的阻抗，並產生由在輸出端110測量到的複數電壓及電流所產生的阻抗與纜線模型104A的阻抗之方向性總和。

在一些實施例中，由一RF產生器看來，在該產生器的輸出端之阻抗為負載阻抗。例如，由x MHz RF產生器看來，在x MHz RF產生器的輸出端110之阻抗為負載阻抗。

在幾個實施例中，處理器142(圖1)基於功率P_n-in(輸入至n^th模組之功率)及n^th模組的參數而判定功率P_loss-n(在n^th模組中的功率損耗)。例如，處理器142根據以下函數而判定功率損耗P_loss-n：

其中，Re(Z_ns)為阻抗Z_ns的電阻，Re(Z_n-in)為阻抗Z_n-in的電阻，而Re(Z_np)為阻抗Z_np的電阻，且“∥“代表阻抗的大小。在幾個實施例中，處理器142從輸入功率P_n-in減去功率損耗P_loss-n以判定輸入到接續之(n+1)^th模組的功率P_(n+1)-in。

在一些實施例中，基於在輸出端110(圖1)所測量到的複數電壓及電流與連接至n^th模組之纜線模型104A、104B、或104C(圖1)的阻抗而判定輸入至n^th模組之功率P_n-in。

當阻抗匹配模型103中具有N個模組時，處理器142基於功率P_n-in及n^th模組之阻抗Z_n-in而判定在n^th模組之輸出端的電流I_n-out(例如，均方根電流、電流強度、等)。例如，處理器142依照功率P_n-in與阻抗Z_n-in的電阻之比率的平方根而判定電流I_n-out。此外，當阻抗匹配模型103中有具有N個模組時，處理器142基於電流I_n-out及阻抗Z_n-in而判定在n^th模組之輸出端的電壓V_n-out(例如，均方根電壓、電壓強度、等)。例如，處理器142依照電流I_n-out與阻抗Z_n-in的大小之乘積來計算電壓V_n-out。

圖4A為模組230之實施例的圖式，模組230為模組n(圖3)之範例。模組230包括一串聯電阻器-電感器-電容器(RLC)電路232及一分流RLC電路 234。串聯RLC電路232為串聯電路218之範例，且分流RLC電路234為分流電路220之範例。

串聯RLC電路232包括一電阻器R_fs、一電感器L_fs、及一電容器C_fs。電阻器R_fs以串聯與電感器L_fs連接，而電感器L_fs以串聯與電容器C_fs連接。並聯RLC電路234包括一電阻器R_fp、一電感器L_fp、及一電容器C_fp。電阻器R_fp以串聯與電感器L_fp連接，並且電感器L_fp以串聯與電容器C_fp連接。電容器C_fp連接至接地連線236。

電感器L_fs及L_fp的電感為固定的(例如，恆定的)。相似地，電容器C_fs及C_fp的電容是固定的。同樣地，電阻器R_fs及R_fp的電阻是固定的。

圖4B為模組240之實施例的圖式，其中電感器L_vs及L_vp的電感為可變的(例如，不固定的)。模組240為模組n(圖3)之範例。模組240包括一串聯電阻器-電感器-電容器(RLC)電路242及一並聯RLC電路244。串聯RLC電路242為串聯電路218之範例，而並聯RLC電路244為分流電路220(圖3)之範例。串聯RLC電路242包括電阻器R_fs、可變電感器L_vs、及電容器C_fs。並聯RLC電路244包括電阻器R_fp、可變電感器L_vp、及電容器C_fp。除了在模組240中使用可變電感器L_vs來取代固定電感器L_fs及使用可變電感器L_vp來取代固定電感器L_fp之外，模組240與模組230(圖4A)相同。

圖4C為模組250之實施例的圖式，其中電容器C_vs及C_vp的電容為可變的。模組250是模組n(圖3)之範例。模組250包括一串聯電阻器-電感器-電容器(RLC)電路252及一並聯RLC電路254。串聯RLC電路252為串聯電路218之範例，而並聯RLC電路254為分流電路220(圖3)之範例。串聯RLC電路252包括電阻器R_fs、固定電感器L_fs、及可變電容器C_vs。並聯RLC電路254包括電阻器R_fp、固定電感器L_fp、及可變電容器C_vp。除了在模組250中使用可變電容器C_vs來取代固 定電容器C_fs及使用可變電容器C_vp來取代固定電容器C_fp之外，模組250與模組230(圖4A)相同。

圖4D為模組260之實施例的圖式，其中電容器C_vs及C_vp的電容為可變的且電感器L_vs及L_vp的電感為可變的。模組260是模組n(圖3)之範例。模組260包括一串聯電阻器-電感器-電容器(RLC)電路262及一並聯RLC電路264。例如，串聯RLC電路262為串聯電路218之範例，而並聯RLC電路264為分流電路220之範例。串聯RLC電路262包括電阻器R_fs、可變電感器L_vs、及可變電容器C_vs。並聯RLC電路264包括電阻器R_fp、可變電感器L_vp、及可變電容器C_vp。除了在模組260中使用可變電容器C_vs來取代固定電容器C_fs、使用可變電容器C_vp來取代固定電容器C_fp、使用可變電感器L_vs來取代固定電感器L_fs、及使用可變電感器L_vp來取代固定電感器L_fp之外，模組260與模組230(圖4A)相同。

在一些實施例中，電阻器R_fs的電阻值為零及/或電阻器R_fp的電阻值為零。在幾個實施例中，電感器L_fs的電感值為零、電感器L_vs的電感值為零、電感器L_fp的電感值為零、及/或電感器L_vp的電感值為零。在一些實施例中，電容器C_fs的電容值為零、電容器C_vs的電容值為零、電容器C_fp的電容值為零、及/或電容器C_vp的電容值為零。

圖4E為模組270之實施例的圖式，模組270代表了在串聯電路218(圖3)內實行的一函數272及在分流電路220(圖3)實行的一函數274。函數272為數學函數R_s+jX_s，且函數274為數學函數R_p+jX_p。函數274為一將函數272所輸出之電流分流的分流函數。

處理器142(圖1)基於x MHz RF產生器的中心頻率(例如，理論頻率、等)、x MHz RF產生器的實際(例如，測量的、等)頻率、及一或更多係數來計算電阻R_s。例如，處理器142依照以下函數來計算電阻R_s：R _s =A _s0+A _s1(F-F ₀)+A _s2(F-F ₀)²...(3) 其中A_s0、A_s1、及A_s2為係數，F₀為x MHz RF產生器的中心頻率，而F為x MHz RF產生器的實際頻率。在一些實施例中，處理器142依照在輸出端110(圖1)所測量到的複數電壓及電流之頻率來判定中心頻率F₀。處理器142使用係數A_s0、A_s1、及A_s2，可藉由實驗來判定該等係數。例如，另一處理器(未顯示)可藉由以下步驟來判定係數A_s0、A_s1、及A_s2，例如：判定在從電壓及電流探針108接收輸出端110(圖1)測量之複數電壓及電流的一期間內x MHz RF產生器的實際頻率；判定在該期間內於阻抗匹配電路122(圖1)中對應於n^th模組之函數272的輸出端的一點之電阻；及解開函數(3)以得到一擬合(fit)，例如，係數A_s0、A_s1、及A_s2的最佳擬合、線性擬合、等。處理器142從該另一處理器(未顯示)接收係數A_s0、A_s1、及A_s2。

處理器142基於x MHz RF產生器的中心頻率、x MHz RF產生器的實際頻率、及一或更多係數來計算電抗X_s。例如，處理器142依照以下函數來計算電抗X_s：X _s =B _s0+B _s1(F-F ₀)+B _s2(F-F ₀)²...(4)其中B_s0、B_s1、及B_s2為係數。處理器142使用係數B_s0、B_s1、及B_s2，可藉由實驗來判定該等係數。例如，另一處理器(未顯示)可藉由以下步驟來判定係數B_s0、B_s1、及B_s2，例如：判定在從電壓及電流探針108接收於輸出端110(圖1)測量之複數電壓及電流的一期間內x MHz RF產生器的實際頻率；判定在該期間內於阻抗匹配電路122(圖1)中對應於n^th模組之函數272的輸出端的一點之電抗；及解開函數(4)以得到一擬合，例如，係數B_s0、B_s1、及B_s2的最佳擬合、線性擬合、等。處理器142從該另一處理器(未顯示)接收係數B_s0、B_s1、及B_s2。

處理器142基於x MHz RF產生器的中心頻率、x MHz RF產生器的實際頻率、及一或更多係數來計算電阻R_p。例如，處理器142依照以下函數來計算電阻R_p： R _p =A _p0+A _p1(F-F ₀)+A _p2(F-F ₀)²...(5)其中A_p0、A_p1、及A_p2為係數。處理器142從另一處理器(未顯示)接收係數A_p0、A_p1、及A_p2，該另一處理器以與上面描述類似的方式來判定係數A_p0、A_p1、及A_p2。

處理器142基於x MHz RF產生器的中心頻率、x MHz RF產生器的實際頻率、及一或更多係數來計算電抗X_p。例如，處理器142使用以下函數來計算電抗X_p：X _p =B _p0+B _p1(F-F ₀)+B _p2(F-F ₀)²...(6)其中B_p0、B_p1、及B_p2為係數。處理器142從另一處理器(未顯示)接收係數B_p0、B_p1、及B_p2，該另一處理器以與上面描述類似的方式來判定係數B_p0、B_p1、及B_p2。

在一些實施例中，基於一電壓及電流探針(未顯示)在阻抗匹配電路122(圖1)中對應於n^th模組之函數272的輸出端的一點或對應於n^th模組之函數274的輸出端的一點所測量到的複數電壓及電流，處理器142判定該點之阻抗(例如，電阻、電抗、等)。在幾個實施例中，當阻抗匹配電路122的輸入端及阻抗匹配電路122中的該點之間的阻抗與阻抗匹配模組102的輸入端及阻抗匹配模組102中的該點之間的阻抗相同或位在於其一範圍內時，以及當阻抗匹配電路122的輸出端及阻抗匹配電路122中的該點之間的阻抗與阻抗匹配模組102的輸出端及阻抗匹配模組102中的該點之間的阻抗相同或位在於其一範圍內時，阻抗匹配電路122(圖1)內的該點對應於n^th模組之函數272的輸出端或函數274的輸出端。

在一些實施例中，當一模型的一電路元件之電抗為零時，該電路元件之阻抗等於該電路元件之電阻。在幾個實施例中，當一模型的一電路元件之電阻為零時，該電路元件之阻抗等於該電路元件之電抗。

在參照圖4E所描述的實施例中，將接地連線222(圖3)稱為接地函數。

圖5A為電路300之圖式，電路300為阻抗匹配模型102(圖1)之範例。處理器142(圖1)將電路300劃分為一x MHz匹配模型302、一y MHz匹配模型306、及一z MHz匹配模型308。x MHz匹配模型302包括連接至輸入端304A之複數元件，例如電容器C1、電容器C2、電感器L1、電容器C3、及電感器L2、等，其中輸入端304A為輸入端146A(圖1)之範例。該y MHz匹配模型306包括連接至輸入端304B之複數元件，例如電感器L3、電容器C4、電容器C5、及電感器L4、等，其中輸入端304B為輸入端146B(圖1)之範例。此外，該z MHz匹配模型308包括連接至輸入端304C之複數元件，例如電感器L5、電容器C6、電容器C7、電感器L6、電感器L7、及電容器C8、等，其中該輸入端304C為輸入端146C(圖1)之範例。

在一些實施例中，x MHz模型302從探針108(圖1)接收x MHz RF產生器的一RF信號之複數電壓及電流，該RF信號具有一介於1.8與2.17MHz之間的頻率(例如，x MHz RF產生器的運作頻率、等)。在幾個實施例中，y MHz模型306從探針112(圖1)接收y MHz RF產生器的一RF信號之複數電壓及電流，該RF信號具有一介於25.7與28.5MHz之間的頻率(例如，y MHz RF產生器的運作頻率、等)。在一些實施例中，z MHz模型308從探針116(圖1)接收z MHz RF產生器的一RF信號之複數電壓及電流，該RF信號具有一介於57與60MHz之間的頻率(例如，z MHz RF產生器的運作頻率、等)。

在幾個實施例中，x MHz匹配模型302包括任何數量的電感器、任何數量的電容器、及/或任何數量的電阻器。在一些實施例中，y MHz匹配模型306包括任何數量的電感器、任何數量的電容器、及/或任何數量的電阻器。在幾個實施例中，z MHz匹配模型308包括任何數量的電感器、任何數量的電容器、及/或任何數量的電阻器。例如，可改變電路300以包括在電容器C1、C2、C3、C4、C5、C6、C7、及C8其中一或更多者中的電阻損耗。如另一範例，可改變電路300以包括在電感器L1、L2、L3、L4、L5、L6、及L7其中一或更多者中的電 阻損耗。如再另一範例，可改變電路300以包括在電容器C1、C2、C3、C4、C5、C6、C7、及C8其中一或更多者之可變電容。如另一範例，可改變電路300以包括在電感器L1、L2、L3、L4、L5、L6、及L7其中一或更多者之可變電感。如另一範例，可改變電路300以包括到接地連線的雜散電容。如再另一範例，可改變電路300以包括RF傳輸線128之RF帶的電容及/或電感。如另一範例，可改變電路300以考慮電感器L1、L2、L3、L4、L5、L6、及L7其中一或更多者的有限長度，且該有限長度相較於傳輸通過該電感器的RF信號之波長係不可忽略的。

圖5B為分段電路400之實施例的示意圖，分段電路400為阻抗匹配模型103(圖2)之範例。處理器142將電路300分段為模組402、404、406、及408以產生分段電路400。例如，處理器142將z MHz阻抗模型308(圖5A)分段為模組402、模組404、及模組406，並將電感器L7分配到模組408。此外，處理器142將x MHz阻抗模型302、y MHz阻抗模型306、及電感器L7結合為模組408。

模組402包括電感器L5，電感器L5為一分流電路，該分流電路對串聯電路410起著分流器的作用。此外，模組404包括電容器C6。串聯電路410及電感器L5連接至模組402的輸出端414。串聯電路412及電容器C6連接至模組404的輸出端415。串聯電路412亦連接至模組402的輸出端414。

模組406包括串聯電路416，串聯電路416包括電容器C7及電感器L6。電感器L6以串聯連接至電容器C7。此外，模組406包括電容器C8。串聯電路416及電容器C8連接至模組406的輸出端417。串聯電路416亦連接至模組404的輸出端415。

同樣地，模組408包括一串聯電路418，串聯電路418包括電感器L7。模組408包括一分流電路420，分流電路420包括電感器L1、L2、L3、L4、與電容器C1、C2、C3、C4、及C5。電路420對串聯電路418起著分流器的作用。串聯電路418連接至模組406的輸出端417。同樣地，串聯電路418及分路電路420 連接至輸出端419，輸出端419為輸出端216(圖2)之範例。分流電路420連接至輸入端304A及304B。

圖5C為分段電路500之實施例的圖式，分段電路500係由分段電路400(圖5B)所產生。分段電路500為阻抗匹配模型103(圖2)之範例。分段電路500包括模組402、404、及406，並且包括模組502。該模組502包括串聯電路418及分流電路506。分流電路506包括與電容器C_c串聯的電阻器R_C及電感器L_C。處理器142判定L1、L2、L3、及L4與電容器C1、C2、C3、C4、及C5與輸入端304A及304B的合併阻抗，然後處理器142以電阻器R_C、電感器L_C、及電容器C_c之組合來代表該合併阻抗。

在一些實施例中，互相並聯的二電容器(正電板連接至輸入導線且負電板連接至輸出導線)之合併電容為二電容器之電容的總和。在幾個實施例中，互相串聯的二電容器(二電容器其中第一者之正電板連接至二電容器其中第二者之負電板)之合併電容等於二電容器之電容的乘積與二電容之總和的比率。

在幾個實施例中，互相串聯的二電感器(二電感器其中第一者之正電端子連接至二電感器其中第二者之負電端子)之合併電感等於二電感器之電感的總和。在幾個實施例中，互相並聯的二電感器(二電感器其中第一者之正電端子連接至二電感器其中第二者之負電端子)之合併電感等於二電感器之電感的乘積與二電感之總和的比率。

在幾個實施例中，互相串聯的二電阻器(二電阻器其中第一者之正電端子連接至二電阻器其中第二者之負電端子)之合併電阻等於二電阻器之電阻的總和。在幾個實施例中，互相並聯的二電阻器(一正電端子連接至二電阻器的第一端，且一負電端子連接至二電阻器的第二端)之合併電阻等於二電阻器之電阻的乘積與二電阻之總和的比率。

在幾個實施例中，互相串聯的一電感器與一電容器之合併阻抗為該電感器之阻抗與該電容器之阻抗的總和。在一些實施例中，互相串聯的一電阻器與一電容器之合併阻抗為該電阻器之阻抗與該電容器之阻抗的總和。在一些實施例中，互相串聯的一電阻器與一電感器之合併阻抗為該電阻器之阻抗與該電感器之阻抗的總和。

在一些實施例中，互相並聯的一電感器與一電容器之合併阻抗為該電感器之阻抗與該電容器之阻抗的乘積對該電感器之阻抗與該電容器之阻抗的總和之比率。在幾個實施例中，互相並聯的一電感器與一電阻器之合併阻抗為該電感器之阻抗與該電阻器之阻抗的乘積對該電感器之阻抗與該電阻器之阻抗的總和之比率。在幾個實施例中，互相並聯的一電感器與一電容器之合併阻抗為該電感器之阻抗與該電容器之阻抗的乘積對該電感器之阻抗與該電容器之阻抗的總和之比率。

在幾個實施例中，模組502代表了x及y MHz匹配模型302及306(圖5A)在z MHz匹配模型308上之效果的簡化形式。例如，處理器142(圖1)產生模組502，並將其與模組402、404、及406串聯連接以產生匹配模型302及306之阻抗在z MHz匹配模型308之阻抗上的效果。如另一範例，處理器142計算模組402、404、406、及502的合併阻抗，以產生並簡化匹配模型302及306之阻抗在z MHz匹配模型308之阻抗上的效果。

圖6為模組229之實施例的圖式，除了串聯電路218及分路電路220的位置相較於在模組n中改變了以外，模組229與圖3的模組n相似。在模組229中，分流電路220設置在模組229之串聯電路218的相反側(相對於模組n中分流電路220設置的一側而言)。分流電路220連接至輸入端224及串聯電路218，而串聯電路218連接至輸出端226。同樣地，串聯電路218連接至輸入端224。此外，模組229的分流電路220將模組229的串聯電路218做為輸入而接收的信號分流。相 較而言，模組n的分流電路220將模組n的串聯電路218作為輸出而提供的信號分流。

模組229為阻抗匹配模型103(圖2)的模組N其中任何一者的範例。例如，模組229為模組201、或模組203、或模組205之範例。

在一些實施例中，模組229包括僅一串聯電路218及僅一分流電路220。

圖7A為模組231之實施例的圖式，模組231為模組229(圖6)之範例。模組231的串聯RLC電路232設置於模組231之並聯電路234的一側，且該側位於模組230(圖4A)之串聯RLC電路232設置的一側之對面。

圖7B為模組241之實施例的圖式，模組241為模組229(圖6)之範例。如圖所示，模組241之串聯RLC電路242設置於模組241之並聯電路244的一側，且該側位於模組230(圖4B)之串聯RLC電路242設置的一側之對面。

圖7C為模組251之實施例的圖式，模組251為模組229(圖6)之範例。模組251之串聯RLC電路252設置於模組251之並聯電路254的一側，且該側位於模組250(圖4C)之串聯RLC電路252設置的一側之對面。

圖7D為模組261之實施例的圖式，模組261為模組229(圖6)之範例。如在圖7D中可見，模組261之串聯RLC電路262設置於模組261之並聯電路264的一側，且該側位於模組260(圖4D)之串聯RLC電路262設置的一側之對面。

圖7E為模組271之實施例的圖式，模組271為模組229(圖6)之範例。如圖所示，函數274位於模組271中並且位於模組271之函數272的一側，且該側位於模組270(圖4E)中函數274位在的一側之對面。

在參照圖7E而描述的實施例中，接地連線222(圖3)亦稱為接地函數。

圖8為分段的纜線模型或分段的RF傳輸模型600之實施例的圖式，其中分段的纜線模型或分段的RF傳輸模型在本文中稱為纜線模型/RF傳輸模型600。纜線模型/RF傳輸模型600係藉由將纜線模型104A(圖1)轉換(例如，分段、等)而產生之纜線模型的範例、或藉由將纜線模型104B(圖1)轉換而產生之纜線模型的範例、或藉由將纜線模型104C(圖1)轉換而產生之纜線模型的範例、或藉由將RF傳輸模型106(圖1)轉換而產生之RF傳輸模型的範例。

吾人應注意，藉由將纜線模型104A轉換而產生之纜線模型可具有與藉由將纜線模型104B轉換而產生之纜線模型及藉由將纜線模型104C轉換而產生之纜線模型不同數量的模組。相似地，藉由將纜線模型104B轉換而產生之纜線模型可具有與藉由將纜線模型104C轉換而產生之纜線模型不同數量的模組。此外，吾人應注意，RF傳輸模型106可具有與藉由將纜線模型104A轉換而產生之纜線模型、或藉由將纜線模型104B轉換而產生之纜線模型、或藉由將纜線模型104C轉換而產生之纜線模型不同數量的模組。纜線模型/RF傳輸模型600包括一或更多模組，例如，模組602、模組604、及模組606。

在一些實施例中，RF傳輸模型600係藉由將RF傳輸模型106轉換(例如，分段、等)而產生，RF傳輸模型600為一電路，該電路包括一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合。在一些實施例中，在該包括一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合的電路中，一電容器以串聯或並聯連接至另一電容器、電阻器、或電感器。在幾個實施例中，在該包括一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合的電路中，一電阻器以串聯或並聯連接至另一電阻器、電容器、或電感器。在幾個實施例中，在該包括一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合的電路中，一電感器以串聯或並聯連接至另一電感器、電容器、或電阻器。

相似地，在幾個實施例中，纜線模型600係藉由將纜線模型104A、104B、或104C(圖1)轉換(例如，分段、等)而產生，纜線模型104A、104B、或104C為一電路，該電路包括一或更多電阻器、或一或更多電容器、或一或更多電感器、或其組合。

處理器142(圖1)將RF傳輸模型106分段為多個模組602，604，及606。在一些實施例中，處理器142將RF傳輸模型106分段為任何數量的模組，例如D模組，其中D是一大於零的整數。

相似地，在幾個實施例中，處理器142(圖1)將纜線模型104A、104B、104C分段為多個模組602、604、及606。在一些實施例中，處理器142將纜線模型104A、104B、104C分段為任何數量的模組，例如E模組，其中E是一大於零的整數。

處理器142在將纜線模型/RF傳輸模型分段為模組602、604、及606之後維持了纜線模型/RF傳輸模型的元件之間的連接。例如，在分段之前與之後，處理器維持了RF傳輸模型106的二電路元件(例如，電容器與電感器、電阻器與電感器、電容器與電阻器、等)之間的串聯連接或並聯連接。如另一範例，在分段之前與之後，處理器維持了纜線模型104A的二電路元件(例如，電容器與電感器、電阻器與電感器、電容器與電阻器、等)之間的串聯連接或並聯連接。

模組602、604、及606彼此互相連接。例如，模組602經由連線608連接至模組604，而模組606經由連線610連接至模組604。

在藉由將纜線模型104A、104B、或104C轉換而產生纜線模型600的實施例中，模組602具有一輸入端612，輸入端612為輸入端105A、輸入端105B、或輸入端105C(圖1)之範例。此外，模組602具有一輸出端614，輸出端614連接至模組604的輸入端616。同樣地，模組604具有一輸出端618，輸出端618連接至模 組606的輸入端620。模組606具有一輸出端622，輸出端622為阻抗匹配模型102的輸入端146A、146B、或146C(圖1)之範例。

吾人應注意，在幾個實施例中，當纜線模型的輸出端連接至阻抗匹配模型102的輸入端時，以該輸入端來代表該輸出端，且反之亦然。例如，以輸入端146A來代表纜線模型104A的輸出端、以輸入端146B來代表纜線模型104B的輸出端、及以輸入端146C來代表纜線模型104C的輸出端。

在藉由將RF傳輸模型106(圖1)轉換而產生RF傳輸模型600的實施例中，輸入端612為阻抗匹配模型102的輸出端148(圖1)之範例。吾人應注意，在一些實施例中，輸出端148連接至RF傳輸模型106的輸入端。在這些實施例中，當輸出端148連接至RF傳輸模型106的輸入端時，輸出端148亦代表了RF傳輸模型106的輸入端。此外，輸出端622為RF傳輸模型106的輸出端150(圖1)之範例。

在幾個實施例中，纜線模型/RF傳輸模型600包括：每單位長度的RF纜線(例如RF纜線124A、或RF纜線124B、或RF纜線124C、等)或每單位長度的RF傳輸線128(圖1)之模組602、604、及606。例如，處理器142(圖1)產生每單位長度的RF纜線124A、或每單位長度的RF纜線124B、或每單位長度的RF纜線124C、或每單位長度的RF傳輸線128之纜線模型/RF傳輸模型600的一模組。如另一範例，當處理器142判定RF傳輸線128具有10單位長度時，則處理器142將RF傳輸模型分段為10模組。如另一範例，當處理器142判定RF纜線124A具有12單位長度時，則處理器142將纜線模型分段成12模組。

在一些實施例中，處理器142判定RF纜線或RF傳輸線的單位長度要小於經由該RF纜線或RF傳輸線傳送之RF信號的波長的一分數。例如，該單位長度小於經由該RF纜線或RF傳輸線傳送之RF信號的波長的0.1。如另一範例，該單位長度小於經由該RF纜線或RF傳輸線傳送之RF信號的波長的一分數，其中該分數介於0.1到0.2之間。

圖9為纜線模型/RF傳輸模型600(圖8)之模組d/e(例如，模組d、或模組e、等)之實施例的圖式，其中d介於1至D，而e介於1至E。該模組d/e包括一串聯電路702及一分流電路704。在一些實施例中，模組d/e包括僅一串聯電路702及僅一分流電路704。該分流電路704連接至接地連線707。

模組d/e具有一輸入端706，輸入端706為輸入端612、輸入端616、或輸入端620(圖8)之範例。此外，模組d/e具有一輸出端708，輸出端708為輸出端614、輸出端618、或輸出端622(圖8)之範例。

如圖所示，串聯電路702連接至輸入端706及輸出端708。此外，分流電路704連接至輸出端708。

在幾個實施例中，串聯電路702或分流電路704包括一電阻器，該電阻器以串聯與電感器及電容器連接。在一些實施例中，串聯電路702或者分流電路704包括一電阻器，該電阻器以串聯與電感器或電容器連接。在幾個實施例中，串聯電路702或分流電路704包括一電感器，該電感器以串聯與電容器連接。在幾個實施例中，串聯電路702或分流電路704包括一電感器、一電阻器、或一電容器。

在一些實施例中，使用阻抗函數來取代串聯電路702及使用阻抗函數來取代分流電路704。用來取代串聯電路702的阻抗函數代表了串聯電路702的所有元件之阻抗的方向性總和。例如，以R_sx+jX_sx來代表該串聯電路702，其中R_sx為串聯電路702的所有元件之電阻的方向性總和之結果，而X_sx為串聯電路702的所有元件之電抗的方向性總和之結果。此外，用來取代分流電路704的阻抗函數代表了分流電路704的所有元件之電阻的方向性總和及分流電路704的所有元件之電抗的方向性總和。例如，以R_px+jX_px來代表分流電路704，其中R_px為分流電路704的所有元件之電阻的方向性總和之結果，而X_px為分流電路704的所有元件之電抗的方向性總和之結果。

在一些實施例中，處理器142(圖1)基於在一輸入端之阻抗Z_f-in(例如，從纜線模型/RF傳輸模型600的f^th模組之輸入端所看到的阻抗)及f^th模組之參數來判定在一輸入端之阻抗Z_(f+1)-in(例如，從纜線模型/RF傳輸模型600的(f+1)^th模組之輸入端所看到的阻抗)，其中f為d或e。例如，處理器142根據以下函數而判定該阻抗Z_(n+1)-in：

其中，l為要計算其阻抗Z_(f+1)-in的對應RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C之長度，R₀及β為RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C之特性。例如，R₀為RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C之特性電阻。處理器142判定該特性電阻R₀等於以下函數：

其中ω等於2π*頻率，其中該頻率為RF產生器的頻率，”L”為串聯電路702(圖9)的電感，而”C”為分流電路704的電容。處理器142判定參數β等於2與π的乘積對波長λ之比率(波長λ為經由RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C而傳輸之RF信號的波長)。在一些實施例中，一電壓及電流探針(未顯示)連接至RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C以將經由RF傳輸線128、RF纜線124A、RF纜線124B、或RF纜線124C而傳輸之RF信號的複數電壓及電流提供至處理器142，然後處理器142從該複數電壓及電流來判定波長。處理器142連接至該電壓及電流探針(未顯示)。

在一些實施例中，處理器142基於經由處理器142而從探針108(圖1)接收到的複數電壓及電流來計算在輸入端612(圖8)之阻抗Z_f-in。例如，當f^th模組為RF纜線模型600的第一模組時，處理器142依照經由處理器142而從探針108接 收到的複數電壓與依照經由處理器142而從探針108接收到的複數電流之比率而計算在輸入端612的阻抗Z_f-in。

在一些實施例中，處理器142基於經由處理器142而從探針108(圖1)接收到的複數電壓及電流來計算在輸入端612(圖8)之阻抗Z_f-in。例如，當f^th模組為RF傳輸模型600的第一模組時，處理器142依照判定在輸入端612的複數電壓與判定在輸入端612的複數電流之比率而計算在輸入端612的阻抗Z_f-in。處理器142依照從探針108接收到的複數電壓、從纜線模型104A之特性而判定的複數電壓、及從阻抗模型102(圖1)之特性而判定的複數電壓之直和而判定在輸入端612的複數電壓。處理器142依照從探針108接收到的複數電流、從纜線模型104A之特性而判定的複數電流、及從阻抗模型102(圖1)之特性而判定的複數電流之直和而判定在輸入端612的複數電流。

為了產生另一RF纜線/RF傳輸線(未顯示，例如一取代了RF纜線124A且與其不同之電路、或一取代了RF纜線124B且與其不同之電路、或一取代了RF纜線124C且與其不同之電路、或一取代了RF傳輸線128(圖1)且與其不同之電路、等)之纜線模型/RF傳輸模型，處理器142以另一模組(未顯示)來取代模組602、以另一模組(未顯示)來取代模組604、及/或以另一模組(未顯示)來取代模組606。當模組602、604、及606沒有全部被取代時，處理器142在替代模組與未替代模組(例如，模組602、604、或606、等)之間建立串聯連接，或者當模組602、604、及606全部被替代模組取代時，處理器142在替代模組之間建立串聯連接。

取代了對應的模組602、604、及/或606之其他模組(未顯示)的串聯組合具有與該另一替代RF纜線/RF傳輸線(未顯示)相似的特性。例如，其他模組(未顯示)之合併阻抗與該另一RF纜線/RF傳輸線(未顯示)之阻抗相同或位於其一範圍之內。在此範例中，其他模組(未顯示)代表了該另一RF纜線/RF傳輸線(未顯示)。如另一範例，其他替代模組(未顯示)其中一者、模組604、及模組606之 合併阻抗與該另一RF纜線/RF傳輸線(未顯示)之阻抗相同或位於其一範圍之內。在此範例中，其他替代模組(未顯示)其中一者、模組604、及模組606代表了該另一RF纜線/RF傳輸線(未顯示)。RF纜線/RF傳輸線的模組化使得吾人得以輕易地使用RF纜線/RF傳輸線其中一者的一或更多模組來取代RF纜線/RF傳輸線其中另一者的一或更多模組。

一旦以另一模組(未顯示)取代了模組602、以另一模組(未顯示)取代了模組604、及/或以另一模組(未顯示)取代了模組606，處理器142檢查纜線模型/RF傳輸模型之特性(例如，阻抗、複數電壓及電流、等)是否與該另一RF纜線/RF傳輸線(未顯示)之特性(例如，阻抗、複數電壓及電流、等)相似，其中該纜線模型/RF傳輸模型包括替代模組(未顯示)其中一或更多者及/或模組602、604、或606其中一或更多者。例如，處理器142計算替代模組(未顯示)、及/或模組602、604、及606其中一或更多者的合併阻抗，並將該合併阻抗與該另一替代RF纜線/RF傳輸線(未顯示)之阻抗比較。一旦判定替代模組(未顯示)及/或模組602、604、及606其中一或更多者之合併阻抗與該另一替代RF纜線/RF傳輸線(未顯示)之阻抗相符合或位在其一範圍之內，則處理器142判定該纜線模型/RF傳輸模型之特性與該另一RF纜線/RF傳輸線(未顯示)之特性相似，其中該纜線模型/RF傳輸模型包括替代模組(未顯示)其中一或更多者及/或模組602、604、及606其中一或更多者。在另一方面，一旦判定替代模組(未顯示)及/或模組602、604、及606其中一或更多者的合併阻抗不與該另一替代RF纜線/RF傳輸線(未顯示)之阻抗相符合或不位在其一範圍之內，則處理器142判定該纜線模型/RF傳輸模型之特性不與該另一RF纜線/RF傳輸線(未顯示)之特性相似，其中該纜線模型/RF傳輸模型包括替代模組(未顯示)其中一或更多者及/或模組602、604、及606其中一或更多者。

在幾個實施例中，處理器142從另一處理器接收到該另一替代RF纜線/RF傳輸線之阻抗。在一些實施例中，處理器142基於在該另一替代RF纜線 /RF傳輸線之輸入端及輸出端所測量到的複數電壓及電流而計算該另一替代RF纜線/RF傳輸線之阻抗。

在一些實施例中，串聯電路702設置於分流電路704的右側。例如，串聯電路702連接至輸入端706、分流電路704、及輸出端708。此外，分流電路704連接至輸入端706、及接地連線707。如另一範例，分流電路704將串聯電路702作為輸入而接收的信號分流。相較而言，模組d/e的分流電路704將串聯電路702作為輸出所提供的信號分流。這些實施例與參照圖6所繪示之模組229的實施例相似。

圖10A為模組802之實施例的圖式，模組802為模組d/e(圖9)之範例。模組802包括一串聯電感電路804及一並聯電容電路806。串聯電感電路804為串聯電路702(圖9)之範例，而並聯電容電路806為分流電路704(圖9)之範例。

串聯電感電路804包括一電感器L_cs。並聯電容電路806包括一電容器C_cp。電容器C_cp連接至接地連線808。

電感器L_cs及電容器C_cp的值為固定的。

圖10B為模組810之實施例的圖式，在模組810中電感器L_ms的電感為可變的。模組810為模組d/e(圖9)之範例。模組810包括一串聯電感電路812及該並聯電容電路806。串聯電感電路812為串聯電路702(圖10A)之範例。串聯電感電路812包括可變電感器L_ms。除了在模組810中使用可變電感器L_ms來取代固定電感器L_cs之外，模組810係與模組802(圖10A)相同的。

圖10C為模組816之實施例的圖式，在模組816中電容器C_mp的電容為可變的。模組816為模組d/e(圖9)之範例。模組816包括該串聯電感電路804及一並聯電容電路820。該並聯電容電路820為分流電路704(圖9)之範例。並聯電容電路820包括可變電容器C_mp。除了在模組816中使用可變電容器C_mp來取代固定電容器C_cp之外，模組816係與模組802(圖10A)相同的。

圖10D為模組822之實施例的圖式，在模組822中電感器L_ms的電感及電容器C_mp的電容為可變的。模組822為模組d/e(圖9)之範例。模組822包括該串聯電感電路812及該並聯電容電路820。除了在模組822中使用可變電感器L_ms來取代固定電感器L_cs及使用可變電容器C_mp來取代固定電容器C_cp之外，模組822係與模組802(圖10A)相同的。

在一些實施例中，電感器L_cs之電感的值為零及/或電容器C_cp之電容的值為零。在幾個實施例中，電感器L_ms之電感的值為零及/或C_mp之電容的值為零。

圖10E為模組824之實施例的圖式，模組824代表了由串聯電路702(圖9)施加之函數826及由分流電路704(圖9)施加之函數828。函數826為數學函數R_sx+jX_sx，而函數828為數學函數R_px+jX_px。該函數828為一將函數826所輸出之電流分流的分流函數。

在參照圖10E所描述的實施例中，將接地連線707(圖9)稱為接地函數。

圖11A為曲線圖850之實施例，曲線圖850繪示在阻抗匹配電路的輸出端所測量到的電壓與在對應的分段阻抗匹配模型之輸出端的模擬電壓之間的線性關係。例如，一電壓及電流探針連接至阻抗匹配電路之輸出端以測量在輸出端的電壓。沿著x軸繪製模擬電壓並沿著y軸繪製測量的電壓。該模擬電壓可為電壓V_n-out。如圖所示，模擬電壓與測量電壓之間具有一線性關係。此外，在一些實施例中，曲線圖850中的線性關係於處理器142(圖1)更改了串聯電路218(圖3)中之電阻器、電感器、及/或電容器的值之後、及/或處理器142(圖1)更改了分流電路220(圖3)中之電阻器、電感器、及/或電容器的值之後達成。

圖11B為曲線圖852之實施例，曲線圖852繪示在阻抗匹配電路的輸出端所測量到的電流與在對應的分段阻抗匹配模型之輸出端的模擬電流之間 的線性關係。例如，一電壓及電流探針連接至阻抗匹配電路之輸出端以測量在輸出端的電流。沿著x軸繪製模擬電流並沿著y軸繪製測得的電流。該模擬電流可為電流I_n-out。如圖所示，模擬電流與測得電流之間具有一線性關係。此外，在一些實施例中，曲線圖852中的線性關係於處理器142(圖1)更改了串聯電路218(圖3)中之電阻器、電感器、及/或電容器的值之後、及/或處理器142(圖1)更改了分流電路220(圖3)中之電阻器、電感器、及/或電容器的值之後達成。

圖12A為曲線圖854之實施例，曲線圖854繪示在阻抗匹配電路的輸出端所測量到之相對於時間的電壓與在阻抗匹配模型的輸出端之相對於時間的模擬電壓之間的關係，其中該阻抗匹配模型係基於該阻抗匹配電路而產生。沿著y軸繪製測得電壓及模擬電壓，並沿著x軸繪製時間。如圖所示，該模擬電壓與該測得電壓重疊。

圖12B為曲線圖856之實施例，該曲線圖繪示在阻抗匹配電路的輸出端所測量到之相對於時間的電流與在阻抗匹配模型的輸出端之相對於時間的模擬電流之間的關係，其中該阻抗匹配模型係基於該阻抗匹配電路而產生。沿著y軸繪製測得電流及模擬電流，並沿著x軸繪製時間。如圖所示，該模擬電流與該測得電流重疊。

當x、y、及z MHz RF產生器其中一者為開啟(例如，電源開啟、等)且x、y、及z MHz RF產生器中剩下者為關閉時，處理器142將在輸出端150(圖1)判定之投射的複數電壓及電流當作輸入而施加至一函數，以將該投射的複數電壓及電流映射為輸出端150的晶圓偏壓值。例如，當x、y、或z MHz RF產生器為開啟時，依照一第一乘積a1* V、一第二乘積b1* I、一第三乘積c1*sqrt(P)、及一常數d1的總和來判定在輸出端150之晶圓偏壓，其中“sqrt”為平方根，V為在輸出端150之投射的複數電壓及電流之電壓強度，I為在輸出端150之投射的複數電壓及電流之電流強度，P為在輸出端150之投射的複數電壓及電流之功率強度，a1、 b1、及c1為係數，且d1為常數。當x、y、或z MHz RF產生器為開啟時，處理器142基於：由連接至x、y、或z MHz RF產生器之對應的電壓及電流探針在對應的輸入端105A、105B、或105C所接收到之複數電壓及電流；從該對應的電壓及電流探針接收該複數電壓及電流之對應的纜線模型600(圖8)之阻抗；阻抗匹配模型103(圖2)之阻抗；及RF傳輸模型600(圖8)之阻抗來判定在輸出端150之投射的複數電壓及電流。

此外，當x、y、及z MHz RF產生器其中二者為開啟且x、y、及z MHz RF產生器中剩下者為關閉時，處理器142依照一第一乘積a12* V1、一第二乘積b12* I1、一第三乘積c12*sqrt(P1)、一第四乘積d12*V2、一第五乘積e12*I2、一第六乘積f12*sqrt(P2)、及一常數g12的總和來計算在輸出端150之晶圓偏壓，其中V1為正開啟的二RF產生器其中一第一者於輸出端150所產生之電壓強度，I1為正開啟的該第一RF產生器於輸出端150所產生的電流強度，P1為正開啟的該第一RF產生器於輸出端150所產生的功率強度，V2為正開啟的二RF產生器其中一第二者於輸出端150所產生的電壓強度，I2為正開啟的該第二RF產生器於輸出端150所產生的電流強度，且P2為正開啟的該第二RF產生器於輸出端150所產生的功率強度，a12、b12、c12、d12、e12、及f12為係數，而g12為常數。

如再另一範例，當x、y、及z MHz RF產生器全部開啟時，處理器142依照一第一乘積a123* V1、一第二乘積b123* I1、一第三乘積c123*sqrt(P1)、一第四乘積d123*V2、一第五乘積e123*I2、一第六乘積f123*sqrt(P2)、一第七乘積g123*V3、一第八乘積h123*I3、一第九乘積i123*sqrt(P3)、及一常數j123的總和來計算在輸出端150之晶圓偏壓，其中在前面的範例中描述了V1、I1、P1、V2、I2、及P2，V3為正開啟的RF產生器其中一第三者於輸出端150所產生之電壓強度，I3為正開啟的該第三RF產生器於輸出端150所產生之電流強度，且P3為正開啟的該第三RF產生器於輸出端150所產生之 功率強度，a123、b123、c123、d123、e123、f123、g123、h123、及i123為係數，而j123為常數。

在一些實施例中，用以判定晶圓偏壓之函數為複數特性值與一常數的總和。該等特性值包括強度，例如，強度V、I、P、V1、I1、P1、V2、I2、P2、V3、I3、P3、等。該等特性值亦包括係數，例如，係數a1、b1、c1、a12、b12、c12、d12、e12、f12、a123、b123、c123、d123、e123、f123、g123、h123、i123、等。常數的範例包括常數d1、常數g12、，常數j123、等。

吾人應注意，特性值中的係數及特性值中的常數包含實驗所得的模型資料。例如，藉由使用一晶圓偏壓感測器於電漿腔室130(圖1)內多次測量晶圓偏壓。此外，在該範例中，每次測量晶圓偏壓時，處理器142基於從RF產生器(x MHz RF產生器、y MHz RF產生器、z MHz RF產生器、等)其中的一或更多者之輸出端(例如，輸出端110、114、118(圖1)、等)其中的一或更多者而來的複數電壓及電流、基於纜線模型600(圖8)之阻抗、阻抗匹配模型103(圖2)之阻抗、及RF傳輸模型600(圖8)的阻抗而判定在輸出端150的複數電壓及電流。此外，在此範例中，藉由處理器142將一統計方法(例如，部分最小平方、最佳擬合、擬合、回歸分析、等)施加至測量到的晶圓偏壓、以及從輸出端150之複數電壓及電流擷取出來的電壓強度、電流強度、及功率強度以判定特性值中的係數及特性值中的常數。

在一些實施例中，用以判定晶圓偏壓之函數為多項式。在一些實施例中，相似的特性係意指基本上相同之特性。

吾人應注意，雖然上述的操作係參照平行板電漿腔室而描述，例如電容耦合電漿腔室、等。在一些實施例中，上述的操作適用於其他類型的電漿腔室，例如一包括感應耦合電漿(ICP)反應器、變壓耦合電漿(TCP)反應器、導體工具、介電工具的電漿腔室、一包括電子迴旋共振(ECR)反應器的電漿腔室、 等。例如，x MHz RF產生器、y MHz RF產生器、z MHz RF產生器係連接至ICP電漿腔室中的電感器。

並注意雖然上述的操作被描述為藉由處理器142(圖1)執行，但在一些實施例中，可藉由主機系統143的一或更多處理器或藉由多重主機系統的多重處理器執行該等操作。

吾人應注意，雖然上述的實施例係關於將RF信號提供至ESC 132(圖1)的下電極並將上電極134(圖1)接地，但在幾個實施例中，將RF信號提供至上電極134而將ESC 132的下電極接地。

本文中描述之實施例可以各樣的電腦系統結構實行，包括手持硬體單元、微處理器系統、基於微處理器或可程式化之消費電子產品、微電腦、大型電腦、及類似物。本發明亦可在分散式計算環境中實施，其中任務透過網路連線之遠端處理硬體單元執行。

在了解上面的實施例後，吾人應理解該等實施例可使用各樣電腦實行的操作，其中操作涉及儲存在電腦系統中的資料。這些操作為需要物理量之物理操縱的操作。本文中描述之任何構成本發明之部分的操作為有用的機械操作。該等實施例亦關於用以執行這些操作的硬體單元或設備。可特別為特殊用途電腦建構設備。當被定義為特殊用途電腦時，該電腦在仍可執行特殊用途的同時，亦可執行非特殊用途部分之其他處理、程式執行、或例行程序。在一些實施例中，操作可藉由一般用途電腦加以處理，其中該一般用途電腦被一或更多儲存在電腦記憶體、快取記憶體、或透過網路得到的電腦程式選擇性地啟動或配置。當透過網路得到資料時，可以網路上的其他電腦處理該資料，例如，雲端的計算資源。

一或更多實施例亦可被製作為非暫態的電腦可讀媒體上的電腦可讀代碼。該非暫態的電腦可讀媒體係可儲存資料的任何資料儲存硬體單元， 其中該資料儲存硬體單元之後可被電腦系統讀取。非暫態的電腦可讀媒體的範例包括硬碟、網路附接儲存器(NAS)、ROM、RAM、光碟唯讀記憶體(CD-ROMs)、可錄式光碟(CD-Rs)、可覆寫式光碟(CD-RWs)、磁帶、及其他光學與非光學資料儲存硬體單元。非暫態的電腦可讀媒體可包括電腦可讀的有形媒體，其中該媒體係透過連接網路的電腦系統加以散佈，俾使電腦可讀代碼被以散佈的方式被儲存及執行。

可將任何實施例的一或更多特徵與其他實施例的一或更多特徵結合而不超出本揭露內容中描述之各樣實施例所描述的範圍。

雖然為了清楚理解的目的已對前述的實施例進行詳細地描述，顯而易見的，仍可在隨附申請專利範圍的範圍內實行某些改變及修改。因此，本發明之實施例應被認為是說明性的而非限制性的，且本發明之實施例不受限於本文中所提供的細節，而是可在隨附申請專利範圍的範圍及均等物內修改。

702‧‧‧串聯電路

704‧‧‧分流電路

706‧‧‧輸入端

707‧‧‧接地連線

708‧‧‧輸出端

Claims (29)

1. 一種將阻抗匹配模型分段的系統，該系統包含：一射頻(RF)產生器，其配置成產生RF信號；一阻抗匹配電路，其經由一RF纜線連接至該RF產生器，其中該阻抗匹配電路配置成接收該RF信號並產生經修改的RF信號；一電漿腔室，其經由一RF傳輸線連接至該阻抗匹配電路以接收該經修改的RF信號；及一主機系統，其與該RF產生器通信，其中該主機系統配置成：產生代表該阻抗匹配電路的阻抗匹配模型，其中該阻抗匹配模型包含用於該阻抗匹配電路之一部分的第一模組；及於該阻抗匹配電路被另一阻抗匹配電路取代時，以一或更多其他模組取代該第一模組。
2. 如申請專利範圍第1項之將阻抗匹配模型分段的系統，其中，該第一模組包含一串聯電路。
3. 如申請專利範圍第2項之將阻抗匹配模型分段的系統，其中，該串聯電路包含一電阻器、一電容器、及一電感器的組合。
4. 如申請專利範圍第2項之將阻抗匹配模型分段的系統，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF纜線的電腦產生模型之間連接，其中該串聯電路具有連接至該第二模組的第一端，其中該串聯電路具有連接至該RF傳輸線之電腦產生模型的第二端。
5. 如申請專利範圍第2項之將阻抗匹配模型分段的系統，其中該第一模組連接至第二模組，其中該第二模組位在該第一模組與該RF傳輸線的電腦產生模型之間，其中該串聯電路具有連接至該RF纜線之電腦產生模型的第一端、且具有連接至該第二模組的第二端。
6. 如申請專利範圍第1項之將阻抗匹配模型分段的系統，其中，該第一模組包含一分流電路，該分流電路具有連接至一接地連線的第一端。
7. 如申請專利範圍第6項之將阻抗匹配模型分段的系統，其中，該分流電路包含一電阻器、一電容器、及一電感器的組合。
8. 如申請專利範圍第6項之將阻抗匹配模型分段的系統，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF纜線的電腦產生模型之間連接，其中該分流電路具有連接至該第二模組及該RF傳輸線之電腦產生模型的第二端。
9. 如申請專利範圍第6項之將阻抗匹配模型分段的系統，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF傳輸線的電腦產生模型之間連接，其中該分流電路具有連接至該第二模組及該RF纜線之電腦產生模型的第二端。
10. 如申請專利範圍第1項之將阻抗匹配模型分段的系統，其中，該第一模組係定義一串聯電路的多項式函數。
11. 如申請專利範圍第10項之將阻抗匹配模型分段的系統，其中，該多項式函數包含電阻及電抗的組合。
12. 如申請專利範圍第1項之將阻抗匹配模型分段的系統，其中，該第一模組係定義一分流電路的多項式函數。
13. 如申請專利範圍第12項之將阻抗匹配模型分段的系統，其中，該多項式函數包含電阻及電抗的組合。
14. 如申請專利範圍第1項之將阻抗匹配模型分段的系統，其中，該一或更多其他模組代表另一阻抗匹配電路的一部分。
15. 一種將阻抗匹配模型分段的主機系統，包含：一處理器，其配置成：產生阻抗匹配模型，該阻抗匹配模型代表一阻抗匹配電路，該阻抗匹配電路配置成經由一RF纜線連接至一射頻(RF)產生器、及經由一RF傳輸線連接至一電漿腔室，其中該阻抗匹配模型包含用於該阻抗匹配電路之一部分的第一模組；且於該阻抗匹配電路被另一阻抗匹配電路取代時，以一或更多其他模組取代該第一模組；及一記憶體元件，其連接至該處理器以供儲存該阻抗匹配模型。
16. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該第一模組係函數或電路。
17. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該第一模組包含一串聯電路。
18. 如申請專利範圍第17項之將阻抗匹配模型分段的主機電腦，其中，該串聯電路包含一電阻器、一電容器、及一電感器的組合。
19. 如申請專利範圍第17項之將阻抗匹配模型分段的主機電腦，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF纜線的電腦產生模型之間連接，其中該串聯電路具有連接至該第二模組的第一端，其中該串聯電路具有連接至該RF傳輸線之電腦產生模型的第二端。
20. 如申請專利範圍第17項之將阻抗匹配模型分段的主機電腦，其中該第一模組連接至第二模組，其中該第二模組位在該第一模組與該RF傳輸線的電腦產生模型之間，其中該串聯電路具有連接至該RF纜線之電腦產生模型的第一端、且具有連接至該第二模組的第二端。
21. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該第一模組包含一分流電路，該分流電路具有連接至一接地連線的第一端。
22. 如申請專利範圍第21項之將阻抗匹配模型分段的主機電腦，其中，該分流電路包含一電阻器、一電容器、及一電感器的組合。
23. 如申請專利範圍第21項之將阻抗匹配模型分段的主機電腦，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF纜線的電腦產生模型之間連接，其中該分流電路具有連接至該第二模組及該RF傳輸線之電腦產生模型的第二端。
24. 如申請專利範圍第21項之將阻抗匹配模型分段的主機電腦，其中該第一模組連接至第二模組，其中該第二模組在該第一模組與該RF傳輸線的電腦產生模型之間連接，其中該分流電路具有連接至該第二模組及該RF纜線之電腦產生模型的第二端。
25. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該第一模組係定義一串聯電路的多項式函數。
26. 如申請專利範圍第25項之將阻抗匹配模型分段的主機電腦，其中，該多項式函數包含電阻及電抗的組合。
27. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該第一模組係定義一分流電路的多項式函數。
28. 如申請專利範圍第27項之將阻抗匹配模型分段的主機電腦，其中，該多項式函數包含電阻及電抗的組合。
29. 如申請專利範圍第15項之將阻抗匹配模型分段的主機電腦，其中，該一或更多其他模組代表另一阻抗匹配電路的一部分。

Images