TWI692774B - 記憶體系統及記憶體系統的操作方法 - Google Patents

記憶體系統及記憶體系統的操作方法 Download PDF

Info

Publication number
TWI692774B
TWI692774B TW108116685A TW108116685A TWI692774B TW I692774 B TWI692774 B TW I692774B TW 108116685 A TW108116685 A TW 108116685A TW 108116685 A TW108116685 A TW 108116685A TW I692774 B TWI692774 B TW I692774B
Authority
TW
Taiwan
Prior art keywords
memory
data
port
virtual
segment
Prior art date
Application number
TW108116685A
Other languages
English (en)
Other versions
TW202044247A (zh
Inventor
張雅閔
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW108116685A priority Critical patent/TWI692774B/zh
Priority to US16/856,049 priority patent/US11308010B2/en
Application granted granted Critical
Publication of TWI692774B publication Critical patent/TWI692774B/zh
Publication of TW202044247A publication Critical patent/TW202044247A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
    • G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
    • G06F12/1063—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently virtually addressed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/656—Address space sharing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G06F2212/657—Virtual address space management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

記憶體系統包含記憶體控制器、第一記憶體及第二記憶體。記憶體控制器具有指令位址埠、晶片選擇埠、第一資料埠及第二資料埠。第一記憶體耦接於指令位址埠、晶片選擇埠及第一資料埠。第二記憶體耦接於指令位址埠、晶片選擇埠及第二資料埠。第二記憶體之容量大於第一記憶體之容量。記憶體控制器經由指令位址埠及晶片選擇埠對第一記憶體及第二記憶體進行同步操作。

Description

記憶體系統及記憶體系統的操作方法
本發明是有關於一種記憶體系統，特別是一種包含兩個以上容量相異之記憶體的記憶體系統。
為了增加存取記憶體的資料頻寬，先前技術可以利用記憶體控制器同時控制兩個容量相同的記憶體，並且將同一筆資料分成兩部分，分別存放在兩個記憶體的相同位址中。如此一來，記憶體控制器就能夠同時寫入較多位元的資料，也可以一次讀取較多位元的資料，達到增加資料頻寬的目的。然而，由於兩個記憶體必須同步操作以共同儲存相同位址的資料，因此兩者也須具有相同大小的容量，使得記憶體的配置不具彈性。
一般而言，為了節省成本並簡化硬體設計，市售記憶體的容量皆為固定規格，例如1GB或2GB。也就是說，如果使用者實際上所需的記憶體容量只有3GB，則在利用先前技術以提高資料頻寬的情況下，使用者仍然需要設置兩個容量為2GB的記憶體來滿足需求，使得硬體成本不必要地增加，同時也增加了硬體所需的空間。
本發明之一實施例提供一種記憶體系統，記憶體系統包含記憶體控制器、第一記憶體及第二記憶體。
記憶體控制器具有指令位址埠、晶片選擇埠、第一資料埠及第二資料埠。第一記憶體耦接於指令位址埠、晶片選擇埠及第一資料埠。第二記憶體耦接於指令位址埠、晶片選擇埠及第二資料埠，且第二記憶體之容量大於第一記憶體之容量。記憶體控制器經由指令位址埠及晶片選擇埠對第一記憶體及第二記憶體進行同步操作。
本發明之另一實施例提供一種記憶體系統的操作方法。記憶體系統包含第一記憶體及第二記憶體，且第二記憶體之容量大於第一記憶體之容量。第二記憶體包含第一實體記憶體區塊及第二實體記憶體區塊，第二記憶體之第一實體記憶體區塊與第一記憶體共同對應至第一虛擬記憶體區段，而第二記憶體之第二實體記憶體區塊是對應至第二虛擬記憶體區段。
記憶體系統的操作方法包含根據相同之對應位址對第一記憶體及第二記憶體進行讀取操作，第一記憶體回傳第一讀取資料，第二記憶體回傳第二讀取資料，及根據對應位址是對應至第一虛擬記憶體區段或第二虛擬記憶體區段以輸出對應之輸出資料。
100:記憶體系統
110:記憶體控制器
112:指令位址埠
114:晶片選擇埠
116:第一資料埠
118:第二資料埠
120:第一記憶體
130:第二記憶體
132:第一實體記憶體區塊
134:第二實體記憶體區塊
DA1、DA2、DB1、DB2:讀取資料
OD1、OD2:輸出資料
M1、M2:虛擬記憶體區段
200:方法
S210至S240:步驟
第1圖是本發明一實施例之記憶體系統的示意圖。
第2圖是第1圖之記憶體系統在另一使用情境下的示意圖。
第3圖是本發明一實施例之第1圖之記憶體系統的操作方法流程圖。
第1圖是本發明一實施例之記憶體系統100的示意圖。記憶體系統100包含記憶體控制器110、第一記憶體120及第二記憶體130。記憶體系統100可以透過記憶體控制器110來控制第一記憶體120及第二記憶體130進行讀寫操作。在有些實施例中，第一記憶體120及第二記憶體130可例如為同步動態隨機存取記憶體(Synchronous Dynamic Random-Access Memory，SDRAM)，而記憶體控制器110可為同步動態隨機存取記憶體控制器。由於第一記憶體120及第二記憶體130可能需以特定波型的訊號來啟動操作，並需在特定的時序上收發資料，因此電腦系統中的處理器可以透過記憶體系統100來存取記憶體中的資訊，以減輕處理器的負擔。
記憶體控制器110具有指令位址埠112、晶片選擇埠114、第一資料埠116及第二資料埠118。第一記憶體120可耦接於指令位址埠112、晶片選擇埠114及第一資料埠116。第二記憶體130可耦接於指令位址埠112、晶片選擇埠114及第二資料埠118，且第二記憶體130的容量可大於第一記憶體120的容量。由於第一記憶體120及第二記憶體130可耦接至相同的指令位址埠112及晶片選擇埠114，因此記憶體控制器110可透過指令位址埠112輸出指令及讀寫位址，並透過晶片選擇埠114選取第一記憶體120及第二記憶體130以對第一記憶體120及第二記憶體130進行同步操作。
在有些實施例中，第二記憶體130可包含第一實體記憶體區塊132及第二實體記憶體區塊134，其中第二記憶體130的第一實體記憶體區塊132可與第一記憶體120共同對應至第一虛擬記憶體區段M1，而第二記憶體130之第二實體記憶體區塊134則可對應至第二虛擬記憶體區段M2。舉例來說，第一虛擬記憶體區段M1中的每一筆資料可以拆成兩部分，並分別儲存在第二記憶體130之第一實體記憶體區塊132及第一記憶體120中相同的位址，而第二虛擬記憶體區段M2中的資料則是儲存在第二記憶體130之第二實體記憶體區塊134中。
在第1圖中，當記憶體系統100欲讀取對應至第一虛擬記憶體區段M1中的資料時，記憶體控制器110可以先產生所欲存取的對應位址，根據相同的對應位址對第一記憶體120及第二記憶體130進行讀取操作，再將自第一資料埠116所接收到之第一記憶體120的第一讀取資料DA1及自第二資料埠118所接收到之第二記憶體130的第二讀取資料DB1合併成輸出資料OD1，並將輸出資料OD1輸出至一主機(圖未示)。
此外，在有些實施例中，由於容量大小不同的記憶體可能所需的讀取時間會有所差異，因此當記憶體系統100欲讀取對應至第一虛擬記憶體區段M1中的資料時，記憶體控制器110會等待第一記憶體120及第二記憶體130都回傳了各自的讀取資料之後，才將兩者合併並輸出資料OD1。
第2圖是記憶體系統100在另一使用情境下的示意圖。在第2圖中，當記憶體系統100欲讀取對應至第二虛擬記憶體區段M2的資料時，記憶體控制器110仍會產生對應的位址，並且可以根據相同的對應位址對第一記憶體120及第二記憶體130進行讀取操作。然而，由於第二虛擬記憶體區段M2的資料實際上僅儲存在第二記憶體130中，因此記憶體控制器110可不控制或忽略第一記憶體120所回傳的讀取資料DA2，而只接收第二記憶體的讀取資料DB2，並將自第二資料埠118所接收到之第二記憶體130的讀取資料DB2作為輸出資料OD2，再將輸出資料OD2輸出至一主機(圖未示)。
由於記憶體系統100在讀取對應至第一虛擬記憶體區段M1的資料時，會一次輸出兩個記憶體120及130所回傳的讀取資料，而在讀取對應至第二虛擬記憶體區段M2的資料時，則僅輸出第二記憶體130所回傳的讀取資料，因此前者的資料有效頻寬(effective bandwidth)可大於後者的資料有效頻寬。舉例來說，在第1圖中，第一記憶體120及第二記憶體130可具有相同的資料頻寬(DQ bits)，例如皆為16位元，亦即讀取資料DA1及DB1可皆為16位元的資料，然本發 明不限定上述資料頻寬位元數。此時由於輸出資料OD1會包含第一記憶體120及第二記憶體130的讀取資料DA1及DB1，因此記憶體系統100在輸出輸出資料OD1時的有效頻寬可以是32位元。相較之下，在第2圖中，由於輸出資料OD2僅包含了第二記憶體130的讀取資料DB2，因此記憶體系統100會以16位元的有效頻寬來輸出輸出資料OD2。也就是說，記憶體系統100可以較大的有效頻寬輸出對應於第一虛擬記憶體區段M1的資料。
如此一來，記憶體系統100就可以存取兩個容量大小相異之記憶體120及130中所有的儲存空間，並且在一定的儲存容量範圍內，利用較大的有效頻寬來傳輸資料，使得產品設計者能夠更加彈性地根據所需的儲存容量選擇適合的記憶體。此外，由於記憶體系統100可以透過單一個記憶體控制器110完成兩個記憶體的存取操作，因此也無須另外增加硬體元件。
在有些實施例中，由於第二記憶體130的容量大於第一記憶體120的容量，因此記憶體控制器110可以根據對應位址來判斷所欲讀取的資料是對應至第一虛擬記憶體區段M1或第二虛擬記憶體區段M2。也就是說，當對應位址超過第一記憶體120的容量時，就表示記憶體系統100所欲讀取的資料是對應至第二虛擬記憶體區段M2。
舉例來說，第二記憶體130之整體容量大小可以是第一記憶體120之整體容量大小的兩倍，且第二記憶體130的第一實體記憶體區塊132可具有與第一記憶體120相同之容量大小，而第二記憶體130的第一實體記憶體區塊132及第二實體記憶體區塊134可具有相同之容量大小。在此情況下，記憶體控制器110可以根據對應位址的最高有效位元(Most Significant Bit，MSB)來判斷對應位址是對應至第一虛擬記憶體區段M1或第二虛擬記憶體區段M2，以簡化記憶體控制器110的控制邏輯。
第3圖是本發明一實施例之記憶體系統100之操作方法200的流程 圖。方法200包含步驟S210至S240。
S210：根據相同之對應位址對第一記憶體120及第二記憶體130進行讀取操作；S220：第一記憶體120回傳第一讀取資料；S230：第二記憶體130回傳第二讀取資料；S240：根據對應位址是對應至第一虛擬記憶體區段M1或第二虛擬記憶體區段M2以輸出對應之輸出資料。
在有些實施例中，記憶體系統100可以根據對應位址的最高有效位元判斷所欲讀取的資料是對應至第一虛擬記憶體區段M1或第二虛擬記憶體區段M2，並在步驟S240中輸出對應的輸出資料。舉例來說，當對應位址是對應至第一虛擬記憶體區段M1時，例如第1圖所示，記憶體系統100可將讀取資料DA1及讀取資料DB1合併為輸出資料OD1。反之，當對應位址是對應至第二虛擬記憶體區段M2時，例如第2圖所示，記憶體系統100可不控制第一記憶體120，而僅將自第二記憶體130接收的讀取資料DB2作為輸出資料OD2輸出。
透過方法200，記憶體系統100就可以存取兩個容量大小相異之記憶體120及130中所有的儲存空間，並且在一定的儲存容量範圍內，利用較大的有效頻寬來傳輸資料，使得產品設計者能夠更加彈性地根據所需的儲存容量選擇適合的記憶體。
綜上所述，本發明之實施例所提供的記憶體系統及記憶體系統的操作方法可以利用單一記憶體控制器存取兩個容量大小相異之記憶體中所有的儲存空間，使得產品設計者能夠更加彈性地根據所需的儲存容量選擇適合的記憶體，而無需如先前技術增加的硬體元件。此外，在一定的儲存容量範圍內，記憶體系統中的兩個記憶體可以共同對應到相同的虛擬記憶體區段，因此記憶體系統可以同時存取較多位元的資料，進而提升傳輸資料的頻寬。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:記憶體系統
110:記憶體控制器
112:指令位址埠
114:晶片選擇埠
116:第一資料埠
118:第二資料埠
120:第一記憶體
130:第二記憶體
132:第一實體記憶體區塊
134:第二實體記憶體區塊
DA1、DB1:讀取資料
OD1:輸出資料
M1、M2:虛擬記憶體區段

Claims (9)

  1. 一種記憶體系統，包含：一記憶體控制器，具有一指令位址埠、一晶片選擇埠、一第一資料埠及一第二資料埠；一第一記憶體，耦接於該指令位址埠、該晶片選擇埠及該第一資料埠；及一第二記憶體，耦接於該指令位址埠、該晶片選擇埠及該第二資料埠，且該第二記憶體之一容量大於該第一記憶體之一容量；其中：該記憶體控制器係經由該指令位址埠及該晶片選擇埠對該第一記憶體及該第二記憶體進行同步操作；該第二記憶體包含一第一實體記憶體區塊及一第二實體記憶體區塊；該第二記憶體之該第一實體記憶體區塊係與該第一記憶體共同對應至一第一虛擬記憶體區段；及該第二記憶體之該第二實體記憶體區塊是對應至一第二虛擬記憶體區段。
  2. 如請求項1所述之記憶體系統，其中：該記憶體系統係以一第一有效頻寬輸出對應至該第一虛擬記憶體區段之一讀出資料，並以一第二有效頻寬輸出對應至該第二虛擬記憶體區段之一讀出資料；及該第一有效頻寬大於該第二有效頻寬。
  3. 如請求項1所述之記憶體系統，其中該第二記憶體之該第一實體記憶體區塊具有與該第一記憶體相同之容量大小。
  4. 如請求項1至3任一項所述之記憶體系統，其中該第二記憶體之該第一實體記憶體區塊具有與該第二記憶體之該第二實體記憶體區塊相同之容量大小。
  5. 如請求項1所述之記憶體系統，其中當該記憶體系統讀取對應至該第一虛擬記憶體區段之一資料時，該記憶體控制器用以：根據相同之一對應位址對該第一記憶體及該第二記憶體進行一讀取操作；將自該第一資料埠所接收到之該第一記憶體的一第一讀取資料及自該第二資料埠所接收到之該第二記憶體的一第二讀取資料合併成一輸出資料；及輸出該輸出資料。
  6. 如請求項1所述之記憶體系統，其中當該記憶體系統讀取對應至該第二虛擬記憶體區段之一資料時，該記憶體控制器用以：根據相同之一對應位址對該第二記憶體進行一讀取操作；將自該第二資料埠所接收到之該第二記憶體的一讀取資料作為一輸出資料；及輸出該輸出資料。
  7. 如請求項5或6所述之記憶體系統，其中該記憶體控制器係根據該對應位址之一最高有效位元判斷該對應位址係對應至該第一虛擬記憶體區段或該第二虛擬記憶體區段。
  8. 一種記憶體系統的操作方法，該記憶體系統包含一第一記憶體及一 第二記憶體，該第二記憶體之一容量大於該第一記憶體之一容量，該第二記憶體包含一第一實體記憶體區塊及一第二實體記憶體區塊，該第二記憶體之該第一實體記憶體區塊係與該第一記憶體共同對應至一第一虛擬記憶體區段，且該第二記憶體之該第二實體記憶體區塊是對應至一第二虛擬記憶體區段，該方法包含：根據相同之一對應位址對該第一記憶體及該第二記憶體進行一讀取操作；該第一記憶體回傳一第一讀取資料；該第二記憶體回傳一第二讀取資料；及根據該對應位址是對應至該第一虛擬記憶體區段或該第二虛擬記憶體區段以輸出對應之一輸出資料。
  9. 如請求項8所述之方法，其中根據該對應位址是對應至該第一虛擬記憶體區段或該第二虛擬記憶體區段以輸出對應之該輸出資料包含：當該對應位址是對應至該第一虛擬記憶體區段時，將該第一讀取資料及該第二讀取資料合併為該輸出資料；及當該對應位址是對應至該第二虛擬記憶體區段時，將該第二讀取資料作為該輸出資料。
TW108116685A 2019-05-15 2019-05-15 記憶體系統及記憶體系統的操作方法 TWI692774B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108116685A TWI692774B (zh) 2019-05-15 2019-05-15 記憶體系統及記憶體系統的操作方法
US16/856,049 US11308010B2 (en) 2019-05-15 2020-04-23 Memory system having memories of different capacities

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108116685A TWI692774B (zh) 2019-05-15 2019-05-15 記憶體系統及記憶體系統的操作方法

Publications (2)

Publication Number Publication Date
TWI692774B true TWI692774B (zh) 2020-05-01
TW202044247A TW202044247A (zh) 2020-12-01

Family

ID=71895860

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108116685A TWI692774B (zh) 2019-05-15 2019-05-15 記憶體系統及記憶體系統的操作方法

Country Status (2)

Country Link
US (1) US11308010B2 (zh)
TW (1) TWI692774B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12067237B2 (en) * 2021-12-29 2024-08-20 Advanced Micro Devices, Inc. Flexible memory system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150100746A1 (en) * 2013-10-03 2015-04-09 Qualcomm Incorporated System and method for uniform interleaving of data across a multiple-channel memory architecture with asymmetric storage capacity
US20180137909A1 (en) * 2005-09-26 2018-05-17 Rambus Inc. Memory System Topologies Including A Buffer Device And An Integrated Circuit Memory Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI299497B (en) * 2004-06-24 2008-08-01 Via Tech Inc Method and related apparatus for accessing memory apparatus
TWI437429B (zh) * 2008-06-04 2014-05-11 A Data Technology Co Ltd 多通道混合密度記憶體儲存裝置及其控制方法
US8886898B2 (en) * 2009-08-19 2014-11-11 Oracle America, Inc. Efficient interleaving between a non-power-of-two number of entities
US20120311250A1 (en) * 2011-05-31 2012-12-06 Novatek Microelectronics Corp. Architecture and access method of heterogeneous memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180137909A1 (en) * 2005-09-26 2018-05-17 Rambus Inc. Memory System Topologies Including A Buffer Device And An Integrated Circuit Memory Device
US20150100746A1 (en) * 2013-10-03 2015-04-09 Qualcomm Incorporated System and method for uniform interleaving of data across a multiple-channel memory architecture with asymmetric storage capacity

Also Published As

Publication number Publication date
US11308010B2 (en) 2022-04-19
TW202044247A (zh) 2020-12-01
US20200364165A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
US10593650B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
US10403333B2 (en) Memory controller with flexible address decoding
CN107533525B (zh) 具有独立接口路径的存储器设备的通用管芯实现
JP6761873B2 (ja) セルフリフレッシュステートマシンｍｏｐアレイ
US7299323B2 (en) Memory controller having a read-modify-write function
US20150302904A1 (en) Accessing memory
CN110162491B (zh) 存储器控制器及其操作方法、应用处理器和数据处理系统
US11113145B2 (en) Memory device, semiconductor device, and semiconductor system
CN101169772A (zh) 用于传送命令和地址信号的方法和设备
US10991418B2 (en) Semiconductor memory device comprising an interface conforming to JEDEC standard and control device therefor
KR20200108773A (ko) 연산 처리를 수행하는 메모리 장치, 이를 포함하는 데이터 처리 시스템 및 메모리 장치의 동작방법
US7840744B2 (en) Rank select operation between an XIO interface and a double data rate interface
US10020036B2 (en) Address bit remapping scheme to reduce access granularity of DRAM accesses
CN108139989B (zh) 配备有存储器中的处理和窄访问端口的计算机设备
US7373453B2 (en) Method and apparatus of interleaving memory bank in multi-layer bus system
KR102580484B1 (ko) 메모리에서의 동적 메타데이터 재배치
CN114265794A (zh) 具有数据缓存功能的混合存储器模块、数据缓存器和方法
TWI692774B (zh) 記憶體系統及記憶體系統的操作方法
US11783880B2 (en) Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same
JP6370528B2 (ja) メモリデバイス群間でのチェックビットメモリデバイスの共有
TWI407310B (zh) 資料儲存裝置及資料存取方法
CN108959105A (zh) 一种实现地址映射的方法及装置
CN111984183A (zh) 存储器系统及存储器系统的操作方法
KR20230043619A (ko) 내부 프로세싱 동작에 대한 타이밍 파라미터들 및 전력 소모를 줄이는 메모리 장치 및 이를 구현하는 방법
JPH08328949A (ja) 記憶装置