TWI692746B - 應用於行動裝置之顯示驅動器的資料快取方法 - Google Patents

應用於行動裝置之顯示驅動器的資料快取方法 Download PDF

Info

Publication number
TWI692746B
TWI692746B TW107142317A TW107142317A TWI692746B TW I692746 B TWI692746 B TW I692746B TW 107142317 A TW107142317 A TW 107142317A TW 107142317 A TW107142317 A TW 107142317A TW I692746 B TWI692746 B TW I692746B
Authority
TW
Taiwan
Prior art keywords
data
buffers
input data
buffer
preset operation
Prior art date
Application number
TW107142317A
Other languages
English (en)
Other versions
TW202020837A (zh
Inventor
林聖逸
蘇威凱
Original Assignee
瑞鼎科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞鼎科技股份有限公司 filed Critical 瑞鼎科技股份有限公司
Priority to TW107142317A priority Critical patent/TWI692746B/zh
Priority to CN201910244037.1A priority patent/CN111221487A/zh
Priority to US16/691,783 priority patent/US20200167289A1/en
Application granted granted Critical
Publication of TWI692746B publication Critical patent/TWI692746B/zh
Publication of TW202020837A publication Critical patent/TW202020837A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種資料快取方法，應用於行動裝置之顯示驅動器。顯示驅動器包含資料輸入端、資料輸出端、運算電路、複數個第一緩衝器及第二緩衝器。資料快取方法包含下列步驟：(a)分別將複數個預設運算輸入資料與預設運算結果儲存於該些第一緩衝器與第二緩衝器；(b)當資料輸入端接收到輸入資料時，比對輸入資料是否與儲存於該些第一緩衝器內之該些預設運算輸入資料相同；以及(c)若是，根據該些預設運算輸入資料中與輸入資料相同之預設運算輸入資料從儲存於該些第二緩衝器內之該些預設運算結果中取得相對應之預設運算結果後由資料輸出端輸出。

Description

應用於行動裝置之顯示驅動器的資料快取方法
本發明係與顯示驅動器有關，尤其是關於一種應用於行動裝置之顯示驅動器的資料快取方法。
一般而言，當傳統的行動裝置之顯示驅動器接收到輸入影像資料時，其運算電路均需對輸入影像資料進行運算後輸出至顯示面板進行顯示。
因此，即使輸入影像資料是黑白圖或灰階變化較少的工程圖，傳統的行動裝置之顯示驅動器仍需耗費不少的電量進行運算，因而導致傳統的行動裝置之耗電量無法有效降低。
有鑑於此，本發明提出一種應用於行動裝置之顯示驅動器的資料快取方法，以有效解決先前技術所遭遇到之上述問題。
根據本發明之一具體實施例為一種資料快取方法。於此實施例中，資料快取方法應用於行動裝置之顯示驅動器。顯示驅動器包含資料輸入端、資料輸出端、運算電路、複數個第一緩衝器及第二緩衝器。資料快取方法包含下列步驟：(a)分別將複 數個預設運算輸入資料與預設運算結果儲存於該些第一緩衝器與第二緩衝器；(b)當資料輸入端接收到輸入資料時，比對輸入資料是否與儲存於該些第一緩衝器內之該些預設運算輸入資料相同；以及(c)若步驟(b)之比對結果為是，根據該些預設運算輸入資料中與輸入資料相同之預設運算輸入資料從儲存於該些第二緩衝器內之該些預設運算結果中取得相對應之預設運算結果後由資料輸出端輸出。
於一實施例中，該些預設運算輸入資料與該些預設運算結果之間具有一對一的對應關係。
於一實施例中，資料快取方法進一步包含下列步驟：(d)若步驟(b)之比對結果為否，則由運算電路根據輸入資料算出相對應之運算結果，並分別將輸入資料及運算結果儲存至該些第一緩衝器中之最久未更新的第一緩衝器與該些第二緩衝器中之最久未更新的第二緩衝器。
於一實施例中，運算電路係耦接於資料輸入端與資料輸出端之間，該些第一緩衝器耦接資料輸入端且該些第二緩衝器耦接資料輸出端。
於一實施例中，該些第一緩衝器與該些第二緩衝器係為先進先出(First In First Out,FIFO)緩衝器。
於一實施例中，於步驟(c)中，輸入資料不會被傳送至運算電路進行運算，以減少運算電路之功耗。
於一實施例中，步驟(c)包含下列步驟：(c1)當與輸入 資料相同之預設運算輸入資料儲存於該些第一緩衝器中之第一緩衝器時，根據第一緩衝器決定快取號碼；以及(c2)根據快取號碼從該些第二緩衝器中選出相對應之第二緩衝器，並透過資料輸出端輸出第二緩衝器所儲存的預設運算結果。
於一實施例中，第一緩衝器所儲存的預設運算輸入資料與第二緩衝器所儲存的預設運算結果之間具有一對一的對應關係。
於一實施例中，步驟(b)之比對結果為是的機率係與分別儲存於該些第一緩衝器與該些第二緩衝器之該些預設運算輸入資料與該些預設運算結果的數量有關。
於一實施例中，該些預設運算輸入資料與該些預設運算結果的數量較佳為8至16。
相較於先前技術，本發明之應用於行動裝置之顯示驅動器的資料快取方法係比較輸入資料是否與儲存於快取緩衝器內之預設運算輸入資料相同，若輸入資料與預設運算輸入資料相同，則可直接輸出相對應之預設運算結果而使其運算電路省下多次運算，故能達到省電的效果。尤其是當輸入資料為黑白圖或灰階變化較少的工程圖時，由於其輸入資料與預設運算輸入資料相同之機率較高，亦即其省下的運算次數較多，故可有效節省較多的電量。
關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。
S10~S18‧‧‧步驟
S180~S183‧‧‧步驟
1‧‧‧顯示驅動器
10‧‧‧資料輸入端
11‧‧‧運算電路
12‧‧‧比較單元
13‧‧‧決定單元
14‧‧‧接收單元
15‧‧‧控制單元
16‧‧‧資料輸出端
BF11~BF1M‧‧‧第一緩衝器
BF21~BF2M‧‧‧第二緩衝器
110‧‧‧多工器
111‧‧‧正反器
112‧‧‧多工器
113‧‧‧資料處理單元
CHN‧‧‧快取號碼
EN1~EN2‧‧‧致能訊號
DATA‧‧‧輸入資料
DATA’‧‧‧處理後之輸入資料
DATA_OUT‧‧‧輸出資料
DE‧‧‧數位輸入訊號
DE’‧‧‧處理後之數位輸入訊號
DE_OUT‧‧‧數位輸出訊號
CANO‧‧‧輸出快取號碼
圖1係繪示根據本發明之一具體實施例之資料快取方法的流程圖。
圖2係繪示圖1中之步驟S18包含步驟S180~S183的流程圖。
圖3係繪示應用資料快取方法之顯示驅動器之一實施例的示意圖。
圖4係繪示運算電路將輸入資料儲存至該些第一緩衝器中之最久未更新的第一緩衝器的示意圖。
根據本發明之一具體實施例為一種資料快取方法。於此實施例中，資料快取方法應用於行動裝置之顯示驅動器。顯示驅動器包含資料輸入端、資料輸出端、運算電路、複數個第一緩衝器及複數個第二緩衝器。其中，運算電路係耦接於資料輸入端與資料輸出端之間；該些第一緩衝器耦接資料輸入端且該些第二緩衝器耦接資料輸出端。
於實際應用中，該些第一緩衝器與該些第二緩衝器為快取緩衝器(Cache buffer)，例如先進先出(First In First Out,FIFO)緩衝器，但不以此為限。
請參照圖1，圖1係繪示此實施例中之資料快取方法的流程圖。
如圖1所示，資料快取方法可包含下列步驟： 步驟S10：分別將複數個預設運算輸入資料與複數個預設運算結果儲存於該些第一緩衝器與該些第二緩衝器，其中該些預設運算輸入資料與該些預設運算結果之間具有一對一的對應關係，且該些預設運算輸入資料與該些預設運算結果的數量較佳為8至16，但不以此為限；步驟S12：資料輸入端接收到輸入資料；步驟S14：比對輸入資料是否與儲存於該些第一緩衝器內之該些預設運算輸入資料相同；步驟S16：若步驟S14之比對結果為是，根據該些預設運算輸入資料中與輸入資料相同之預設運算輸入資料從儲存於該些第二緩衝器內之該些預設運算結果中取得相對應之預設運算結果後由資料輸出端輸出；以及步驟S18：若步驟S14之比對結果為否，則由運算電路根據輸入資料算出相對應之運算結果，並分別將輸入資料及運算結果儲存至該些第一緩衝器中之最久未更新的第一緩衝器與該些第二緩衝器中之最久未更新的第二緩衝器。
需說明的是，若步驟S14之比對結果為是，亦即輸入資料與儲存於該些第一緩衝器內之預設運算輸入資料相同，為了減少運算電路不必要之功耗，於步驟S16中，輸入資料不會被傳送至運算電路進行運算。
於實際應用中，第一緩衝器所儲存的預設運算輸入資料與第二緩衝器所儲存的預設運算結果之間具有一對一的對應 關係。此外，步驟S14之比對結果為是的機率係與分別儲存於該些第一緩衝器與該些第二緩衝器之該些預設運算輸入資料與該些預設運算結果的數量有關。
如圖2所示，步驟S18可包含下列步驟S180~S183。
步驟S180：與輸入資料相同之預設運算輸入資料儲存於該些第一緩衝器中之第一緩衝器；步驟S181：根據第一緩衝器決定快取號碼；步驟S182：根據快取號碼從該些第二緩衝器中選出相對應之第二緩衝器；以及步驟S183：透過資料輸出端輸出第二緩衝器所儲存的預設運算結果。
接著，請參照圖3，圖3係繪示應用資料快取方法之顯示驅動器之一實施例的示意圖。
如圖3所示，顯示驅動器1可包含資料輸入端10、運算電路11、比較單元12、決定單元13、接收單元14、控制單元15、資料輸出端16、M個第一緩衝器BF11~BF1M及M個第二緩衝器BF21~BF2M。其中，M為正整數，且運算電路11可包含多工器110、正反器111、多工器112及資料處理單元113，但不以此為限。
運算電路11係耦接於資料輸入端10與資料輸出端16之間；該M個第一緩衝器BF11~BF1M耦接資料輸入端10且該M個第二緩衝器BF21~BF2M耦接資料輸出端16；比較單元12分別耦接資料輸入端10、運算電路11、決定單元13及該M個第一緩衝器 BF11~BF1M；決定單元13耦接於比較單元12與接收單元14之間；接收單元14耦接於決定單元13與控制單元15之間，且接收單元14亦耦接至資料輸出端16；控制單元15分別耦接運算電路11、接收單元14及該M個第二緩衝器BF21~BF2M；資料輸出端16分別耦接運算電路11、接收單元14及該M個第二緩衝器BF21~BF2M。
首先，該M個第一緩衝器BF11~BF1M與該M個第一緩衝器BF11~BF1M分別儲存有M個預設運算輸入資料與M個預設運算結果(亦即步驟S10)。其中，該M個預設運算輸入資料與該M個預設運算結果之間具有一對一的對應關係，且該M個預設運算輸入資料與該M個預設運算結果的數量較佳為8至16，但不以此為限。
當資料輸入端10接收到輸入資料DATA(亦即步驟S12)時，比較單元12比對輸入資料DATA是否與儲存於該M個第一緩衝器BF11~BF1M內之該M個預設運算輸入資料相同(亦即步驟S14)。
需說明的是，資料輸入端10亦同時接收到數位輸入訊號DE，當數位輸入訊號DE為1時，比較單元12比對輸入資料DATA是否與儲存於該M個第一緩衝器BF11~BF1M內之該M個預設運算輸入資料相同。當數位輸入訊號DE為0時，代表輸入資料DATA屬於非有效資料區間，故不會經由運算電路11進行運算，以節省電力。
若比較單元12之比對結果為是，比較單元12將該M個預設運算輸入資料中與輸入資料DATA相同之預設運算輸入資料 儲存於該M個第一緩衝器BF11~BF1M中之哪一個第一緩衝器(例如第一緩衝器BF11)告知決定單元13，再由決定單元13根據該第一緩衝器(例如第一緩衝器BF11)決定快取號碼CHN後傳送至接收單元14。此時，數位輸入訊號DE會被切換為0，使得運算電路11停止對輸入資料DATA進行運算，以節省電力。
接著，接收單元14將快取號碼CHN分別傳送至控制單元15及資料輸出端16。由於該M個第一緩衝器BF11~BF1M所儲存的該M個預設運算輸入資料與該M個第二緩衝器BF21~BF2M所儲存的該M個預設運算結果之間具有一對一的對應關係，因此，當控制單元15接收到快取號碼CHN時，控制單元15能夠根據快取號碼CHN從儲存於該M個第二緩衝器BF21~BF2M內之該M個預設運算結果中選出相對應之預設運算結果(例如儲存於第二緩衝器BF21的預設運算結果)後傳送至資料輸出端16，並由資料輸出端16輸出(亦即步驟S16)。此時，數位輸出訊號DE_OUT會被切換為1。
若比較單元12之比對結果為否，數位輸入訊號DE為1，比較單元12會將輸入資料DATA儲存至該M個第一緩衝器BF11~BF1M中之最久未更新的第一緩衝器(例如第一緩衝器BF11)，並且比較單元12會將輸入資料DATA傳送至運算電路11，再由運算電路11根據輸入資料DATA算出相對應之運算結果後傳送至控制單元15，控制單元15將相對應之運算結果儲存至該M個第二緩衝器BF21~BF2M中之最久未更新的第二緩衝器(例如第二緩衝器BF21)。此時，使得運算電路11停止對輸入資料DATA進行運算， 以節省電力。
舉例而言，如圖4所示，假設在原始狀態下，第一緩衝器BF11~BF14所儲存的預設運算輸入資料均為0，且未更新的時間由長至短依序是：BF11、BF12、BF13及BF14。
當輸入資料DATA為A時，由於A與第一緩衝器BF11~BF14所儲存的預設運算輸入資料0不相同，亦即比較單元12之比對結果為否，因此，比較單元12會將A儲存至第一緩衝器BF11~BF14中之最久未更新的第一緩衝器BF11。此時，輸出快取號碼CANO為1。
然後，當輸入資料DATA為B時，由於B與第一緩衝器BF11~BF14所儲存的預設運算輸入資料A、0不相同，亦即比較單元12之比對結果為否，且第一緩衝器BF11已更新，因此，比較單元12會將B儲存至第一緩衝器BF11~BF14中之最久未更新的第一緩衝器BF12。此時，輸出快取號碼CANO為2。
接著，當輸入資料DATA為C時，由於C與第一緩衝器BF11~BF14所儲存的預設運算輸入資料A、B、0不相同，亦即比較單元12之比對結果為否，且第一緩衝器BF11及BF12已更新，因此，比較單元12會將C儲存至第一緩衝器BF11~BF14中之最久未更新的第一緩衝器BF13。此時，輸出快取號碼CANO為3。
同理，當輸入資料DATA為D時，由於D與第一緩衝器BF11~BF14所儲存的預設運算輸入資料A、B、C、0不相同，亦即比較單元12之比對結果為否，且第一緩衝器BF11~BF13已更新， 因此，比較單元12會將D儲存至第一緩衝器BF11~BF14中之最久未更新的第一緩衝器BF14。此時，輸出快取號碼CANO為4。
然後，當輸入資料DATA為E時，由於E與第一緩衝器BF11~BF14所儲存的預設運算輸入資料A、B、C、D不相同，亦即比較單元12之比對結果為否，且第一緩衝器BF11~BF14均已更新，因此，第一緩衝器BF11~BF14中之最久未更新的又變成是第一緩衝器BF11，比較單元12會將E儲存至第一緩衝器BF11。此時，輸出快取號碼CANO為1。其餘均可依此類推，於此不另行贅述。
相較於先前技術，本發明之應用於行動裝置之顯示驅動器的資料快取方法係比較輸入資料是否與儲存於快取緩衝器內之預設運算輸入資料相同，若輸入資料與預設運算輸入資料相同，則可直接輸出相對應之預設運算結果而使其運算電路省下多次運算，故能達到省電的效果。尤其是當輸入資料為黑白圖或灰階變化較少的工程圖時，由於其輸入資料與預設運算輸入資料相同之機率較高，亦即其省下的運算次數較多，故可有效節省較多的電量。
由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對 本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。
S10~S18‧‧‧步驟

Claims (9)

  1. 一種資料快取方法，應用於一行動裝置之一顯示驅動器，該顯示驅動器包含一資料輸入端、一資料輸出端、一運算電路、複數個第一緩衝器及複數個第二緩衝器，該資料快取方法包含下列步驟：(a)分別將複數個預設運算輸入資料與複數個預設運算結果儲存於該些第一緩衝器與該些第二緩衝器；(b)當該資料輸入端接收到一輸入資料時，比對該輸入資料是否與儲存於該些第一緩衝器內之該些預設運算輸入資料相同；以及(c)若步驟(b)之比對結果為是，則根據該些預設運算輸入資料中與該輸入資料相同之一預設運算輸入資料從儲存於該些第二緩衝器內之該些預設運算結果中取得相對應之一預設運算結果後由該資料輸出端輸出。
  2. 如申請專利範圍第1項所述之資料快取方法，其中該些預設運算輸入資料與該些預設運算結果之間具有一對一的對應關係。
  3. 如申請專利範圍第1項所述之資料快取方法，進一步包含下列步驟：(d)若步驟(b)之比對結果為否，則由該運算電路根據該輸入資料算出相對應之一運算結果，並分別將該輸入資料及該運算結果儲存至該些第一緩衝器中之最久未更新的第一緩衝器與該些第二緩衝器中之最久未更新的第二緩衝器。
  4. 如申請專利範圍第1項所述之資料快取方法，其中該運算電路 係耦接於該資料輸入端與該資料輸出端之間，該些第一緩衝器耦接該資料輸入端且該些第二緩衝器耦接該資料輸出端。
  5. 如申請專利範圍第1項所述之資料快取方法，其中該些第一緩衝器與該些第二緩衝器係為先進先出(First In First Out,FIFO)緩衝器。
  6. 如申請專利範圍第1項所述之資料快取方法，其中於步驟(c)中，該輸入資料不會被傳送至該運算電路進行運算，以減少該運算電路之功耗。
  7. 如申請專利範圍第1項所述之資料快取方法，其中步驟(c)包含下列步驟：(c1)當與該輸入資料相同之該預設運算輸入資料儲存於該些第一緩衝器中之一第一緩衝器時，根據該第一緩衝器決定一快取號碼；以及(c2)根據該快取號碼從該些第二緩衝器中選出相對應之一第二緩衝器，並透過該資料輸出端輸出該第二緩衝器所儲存的該預設運算結果。
  8. 如申請專利範圍第7項所述之資料快取方法，其中該第一緩衝器所儲存的該預設運算輸入資料與該第二緩衝器所儲存的該預設運算結果之間具有一對一的對應關係。
  9. 如申請專利範圍第1項所述之資料快取方法，其中分別儲存於該些第一緩衝器與該些第二緩衝器之該些預設運算輸入資料與該些預設運算結果的數量較佳為8至16。
TW107142317A 2018-11-27 2018-11-27 應用於行動裝置之顯示驅動器的資料快取方法 TWI692746B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107142317A TWI692746B (zh) 2018-11-27 2018-11-27 應用於行動裝置之顯示驅動器的資料快取方法
CN201910244037.1A CN111221487A (zh) 2018-11-27 2019-03-28 应用于移动装置的显示驱动器的数据快取方法
US16/691,783 US20200167289A1 (en) 2018-11-27 2019-11-22 Data cache method applied to display driver of mobile device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107142317A TWI692746B (zh) 2018-11-27 2018-11-27 應用於行動裝置之顯示驅動器的資料快取方法

Publications (2)

Publication Number Publication Date
TWI692746B true TWI692746B (zh) 2020-05-01
TW202020837A TW202020837A (zh) 2020-06-01

Family

ID=70771706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142317A TWI692746B (zh) 2018-11-27 2018-11-27 應用於行動裝置之顯示驅動器的資料快取方法

Country Status (3)

Country Link
US (1) US20200167289A1 (zh)
CN (1) CN111221487A (zh)
TW (1) TWI692746B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802226A (en) * 2006-06-23 2008-01-01 Novatek Microelectronics Corp Driving device with common driver
TW201001182A (en) * 2008-03-26 2010-01-01 Qualcomm Inc Reconfigurable wireless modem sub-circuits to implement multiple air interface standards
US20110115803A1 (en) * 2009-11-18 2011-05-19 Seiko Epson Corporation Integrated circuit device and electronic device
US20150287383A1 (en) * 2014-04-07 2015-10-08 Samsung Display Co., Ltd. Display device and driving method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327353C (zh) * 2003-04-21 2007-07-18 智慧第一公司 可选择性撤回预取的微处理器装置
KR102105410B1 (ko) * 2013-07-25 2020-04-29 삼성전자주식회사 Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법
TWI597713B (zh) * 2016-08-12 2017-09-01 瑞鼎科技股份有限公司 驅動電路及其運作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802226A (en) * 2006-06-23 2008-01-01 Novatek Microelectronics Corp Driving device with common driver
TW201001182A (en) * 2008-03-26 2010-01-01 Qualcomm Inc Reconfigurable wireless modem sub-circuits to implement multiple air interface standards
US20110115803A1 (en) * 2009-11-18 2011-05-19 Seiko Epson Corporation Integrated circuit device and electronic device
US20150287383A1 (en) * 2014-04-07 2015-10-08 Samsung Display Co., Ltd. Display device and driving method thereof

Also Published As

Publication number Publication date
CN111221487A (zh) 2020-06-02
US20200167289A1 (en) 2020-05-28
TW202020837A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
CN110688088B (zh) 一种面向神经网络的通用非线性激活函数计算装置和方法
CN109389212B (zh) 一种面向低位宽卷积神经网络的可重构激活量化池化系统
WO2021128776A1 (zh) 数据处理方法、装置、设备、系统、存储介质和程序产品
TW201545511A (zh) 傳輸單元、接收單元及通信系統
JP4698394B2 (ja) 高速フーリエ変換回路
US11354097B2 (en) Compressor circuit, Wallace tree circuit, multiplier circuit, chip, and device
WO2020211000A1 (zh) 数据解压缩的装置与方法
WO2013088664A1 (ja) 画像処理回路および半導体集積回路
TWI692746B (zh) 應用於行動裝置之顯示驅動器的資料快取方法
US8549056B2 (en) Apparatus and program for arctangent calculation
KR20160066542A (ko) 부하 라인 최적화를 위한 그래픽 전압 감소
US20100312924A1 (en) Network processor, reception controller and data reception processing method performing direct memory access transfer
US11216275B1 (en) Converting floating point data into integer data using a dynamically adjusted scale factor
US9077606B2 (en) Data transmission device, data reception device, and data transmission method
CN114787855A (zh) 用于图像帧冻结检测的方法及装置
US20220004857A1 (en) Neural network processing apparatus, neural network processing method, and neural network processing program
WO2015099801A1 (en) Adaptive partial screen update with dynamic backlight control capability
US9310829B2 (en) System with feature of saving dynamic power of flip-flop banks
CN107949838B (zh) 信息处理系统、信息处理方法及存储介质
US10700914B1 (en) Digital pre-distortion (DPD) in a wireless transmitter
CN111381875B (zh) 数据比较器、数据处理方法、芯片及电子设备
US10459841B2 (en) Information processing apparatus, information processing system, and method of controlling information processing apparatus, configured to form ring-shaped bus
CN111680754A (zh) 图像分类方法、装置、电子设备及计算机可读存储介质
CN115136667A (zh) 用于bb-rf接口的电力节省技术
TWI597713B (zh) 驅動電路及其運作方法