TWI691835B - 檢測控制電路及檢測控制方法 - Google Patents

Abstract

本發明提供了一種檢測控制電路，包括一具有第一輸入介面和第二輸入介面的控制器，所述第一輸入介面與一第一板卡的第一預定管腳組連接，所述第二輸入介面與一第二板卡的第二預定管腳組連接，所述控制器用於根據所述第一預定管腳組和所述第二預定管腳組的差異，從所述第一板卡和所述第二板卡中識別當前活躍的板卡，並解析該板卡輸出的指示資訊，並將解析後的所述指示資訊發送至一指示設備。本發明簡化了生產管理過程，提高了生產效率。

Description

檢測控制電路及檢測控制方法

本發明涉及電腦技術領域，尤其涉及一種檢測控制電路及檢測控制方法。

伺服器主機板上時序一般由一片CPLD（Complex Programmable Logic Device，複雜可程式設計邏輯裝置）進行轉譯和控制的，因此，掛載在匯流排上的各種設備的工作狀態的顯示任務也由CPLD完成。

但是，目前在有些同時包含SATA（Serial Advanced Technology Attachment，串列高級技術附件）硬碟和HBA（Host Bus Adapter，主機匯流排適配器）板卡的伺服器中，上述的CPLD不能同時支持SATA硬碟和HBA板卡狀態燈的控制。因此，各型號的伺服器中的CPLD程式無法統一，人為造成在CPLD程式版本管理混亂以及相應的BOM（Bill of Material，材料清單（本處具體指CPLD週邊裝置））管控流程的繁瑣。其後果是容易引入CPLD程式的誤燒寫和週邊裝置的不當採購及使用，降低了生產效率。

本發明的目的在於提供一種檢測控制電路，用於統一輸出多個板卡的顯示資訊，而不必區分CPLD的軟體版本。

本發明提出的檢測控制電路包括一具有第一輸入介面和第二輸入介面的控制器，所述第一輸入介面與一第一板卡的第一預定管腳組連接，所述第二輸入介面與一第二板卡的第二預定管腳組連接；所述控制器用於根據所述第一預定管腳組和所述第二預定管腳組的差異，從所述第一板卡和所述第二板卡中識別當前活躍的板卡，並解析該板卡輸出的指示資訊，並將解析後的所述指示資訊發送至一指示設備。

優選的，所述控制器包括：

檢測模組，與所述第一輸入介面和所述第二輸入介面連接，用於檢測從所述第一輸入介面和所述第二輸入介面接收到的訊號，從而得到一標識當前活躍板卡的板卡資訊；

解析模組，與所述檢測模組和所述指示設備連接，根據所述檢測模組得到的板卡資訊讀取相應的板卡輸出的指示資訊並將解析後的所述指示資訊發送至所述指示設備。

優選的，所述控制器還包括顯示驅動模組，所述驅動模組與所述解析模組連接，用於根據所述解析模組的輸出驅動所述指示設備。

優選的，所述第一預定管腳組和所述第二預定管腳組的差異在於，所述第一預定管腳組包括一所述第二預定管腳組不包括的時鐘訊號，所述控制器根據所述時鐘訊號識別當前活躍的板卡。

優選的，所述指示設備為指示燈或顯示器。

優選的，所述控制器為載入了控制程式的CPLD晶片或現場可程式閘陣列（Field Programmable Gate Array，FPGA）晶片。

本發明的另一目的在於提供一種電子設備，所述電子設備一第一板卡、一第二板卡、一指示設備以及檢測控制電路，所述第一板卡、第二板卡和指示設備分別連接至所述檢測控制電路。

本發明的又一目的在於提供一種檢測控制方法，包括如下步驟：

S1、控制器分別讀取與其連接的板卡的特定管腳組；

S2、所述控制器根據所述的特定管腳組之間的差異，從所有的所述板卡中識別出當前活躍的板卡；

S3、所述控制器讀取所述當前活躍的板卡輸出的指示資訊；

S4、所述控制器解析所述指示資訊並將解析後的指示資訊發送至一指示設備。

優選的，所述控制器包括檢測模組，所述檢測模組檢測所述特定管腳組，並得到標識當前活躍板卡的板卡資訊。

優選的，所述控制器還包括解析模組，所述解析模組根據所述板卡資訊讀取相應板卡的顯示資訊並解析後輸出至所述指示設備。

優選的，所述特定管腳組為一組時鐘，步驟S2中，所述控制器根據所述一組時鐘的不同頻率組合識別當前活躍板卡。

本發明還提供了一種可讀寫儲存介質，其上儲存電腦程式，所述程式被處理器執行時，實現前述的檢測控制方法。

透過分析控制器的週邊設備（板卡）在運行過程中的差異，本發明提出了一種檢測控制電路，與現有技術相比，該電路能根據前述的差異分辨週邊設備的工作狀態分析出當前的指示資訊來源，從而可實現分時控制2個或2個以上週邊設備的功能。

將所述檢測控制電路應用到電腦、伺服器、工控機等電子設備中，則所述電子設備的指示資訊能夠集中管理，負責這一部分的CPLD或FPGA的通用性更強，降低了固件版本控制的複雜度。

為使本發明的目的、特徵更明顯易懂，下面結合附圖對本發明的具體實施方式作進一步的說明。然而，本發明可以用不同的形式實現，不應只是局限在所述的實施例。且，在不衝突的情況下，本申請中的實施例及實施例中的特徵允許相互組合或替換。結合以下的說明，本發明的優點和特徵將更清楚。

需說明的是，附圖均採用非常簡化的形式且均使用非精准的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。

還需聲明的是，本發明中對步驟編號的目的在於便於引用，而非限定先後順序。對於個別需強調順序的步驟，文中將以專門文字進行特別說明。

請參考圖1，本實施例提出的一種檢測控制電路包括具有第一輸入介面和第二輸入介面的控制器1。所述第一輸入介面與與一第一板卡2的第一預定管腳組連接，所述第二輸入介面與一第二板卡3的第二預定管腳組連接。具體的，所述的第一預定管腳組和所述的第二預定管腳組分別可以是一個管腳或多個管腳。在一個更具體的實施例中，所述第一預定管腳組和所述第二預定管腳組的區別僅在於所述第一預定管腳組比所述第二預定管腳組多一個訊號，則在本實施例中所述第二預定管腳組可被省略，所述第一預定管腳組也可簡化為一個管腳（即與控制器1只有一根連線）。由於一個管腳可指示2種可能性，即，當系統中只存在第一板卡2和第二板卡3的情況下，一個管腳足夠指示當前活躍的是第一板卡2還是第二板卡3，在控制器1的硬體資源較為缺乏的情況下，所述第一管腳組和所述第二管腳組實際簡化為一個管腳，有助於節約硬體資源。

控制器1用於根據所述第一預定管腳組和所述第二預定管腳組的差異，從第一板卡2和第二板卡3中識別當前活躍的板卡，並解析該板卡輸出的指示資訊，並將解析後的所述指示資訊發送至一指示設備5。

所述控制器1可以為載入了相應控制程式的CPLD晶片或FPGA晶片，或其他控制晶片。

舉一實際應用到伺服器系統中的實施例：第一板卡2為一硬碟，第二板卡3為一匯流排適配器，控制器1為一載入了控制程式的CPLD。硬碟和匯流排適配器本身的時鐘由主機板提供，其差異在於匯流排適配器比硬碟多了一個時鐘訊號G0。該時鐘訊號G0與CPLD相連接，CPLD只需檢測時鐘訊號G0是否存在（或者說正在工作）即可分辨出當前是匯流排適配器在與CPLD通訊，還是硬碟在與CPLD通訊，進而解析匯流排適配器/硬碟的指示資訊，並且發送至指示設備5以準確指示當前工作狀態。

繼續參考圖1，控制器1包括檢測模組11和解析模組12。檢測模組11與所述第一輸入介面和所述第二輸入介面連接，用於檢測從所述第一輸入介面和所述第二輸入介面接收到的訊號，從而得到一標識當前活躍板卡的板卡資訊；解析模組12與檢測模組11和指示設備5連接（也可以透過驅動模組4連接），解析模組12根據檢測模組11得到的所述板卡資訊讀取相應的板卡輸出的指示資訊並將解析後的所述指示資訊發送至指示設備5。

具體的，指示設備5可以是簡單的發光二極體(LED)指示燈，也可以是在顯示終端的螢幕上進行相關顯示。

例如，當前CPLD檢測到時鐘訊號G0正在工作，則CPLD可認為當前的指示資訊是來自於匯流排適配器的。此時，CPLD的內部置位元一標誌位元，以標識當前是與匯流排適配器在通訊，用於控制程式跳轉。當CPLD讀取到該標誌位元時，則以相應於匯流排適配器的解析邏輯對所述指示資訊進行解析。然後根據解析後的指示資訊控制指示燈常亮（或閃爍），以指示匯流排適配器當前的工作狀態。所述工作狀態可以是讀、寫或者異常。當然，如果在顯示終端的螢幕上預留的各板卡的工作監視區域，那麼也可以根據解析後的指示資訊控制螢幕的所述監視區域變色、閃爍或顯示文字，以指示匯流排適配器當前的工作狀態。

進一步地，根據控制器1所使用的CPLD或FPGA驅動能力和指示設備5所需的驅動的匹配情況，控制器1和指示設備5之間可以直連，也可以透過一驅動模組4進行連接。驅動模組4的選用與否以及具體細節適配於CPLD/FPGA與指示設備5的具體細節。一般來說，透過指示燈的方式指示資訊時，需要選用驅動模組4，透過螢幕顯示的方式指示資訊時，不需要選用驅動模組4。

請參考圖2，本實施例還提供一種檢測控制方法。所述方法透過程式的形式載入在前述的檢測控制電路中，實現檢測和控制的目的。

所述檢測控制方法包括如下步驟：

S1、控制器分別讀取與其連接的板卡的特定管腳組；

S2、所述控制器根據所述的特定管腳組之間的差異，從所有的所述板卡中識別出當前活躍的板卡；

S3、所述控制器讀取所述當前活躍的板卡輸出的指示資訊；

S4、所述控制器解析所述指示資訊並將解析後的指示資訊發送至一指示設備。

具體的，所述控制器包括檢測模組，所述檢測模組檢測所述特定管腳組，並得到標識當前活躍板卡的板卡資訊。

具體的，所述控制器還包括解析模組，所述解析模組根據所述板卡資訊讀取相應板卡的顯示資訊並解析後輸出至所述指示設備。

具體的，所述特定管腳組為一組時鐘，步驟S2中，所述控制器根據所述一組時鐘的不同頻率組合識別當前活躍板卡。

發明人在此附上所述檢測模組和解析模組的程式。

時鐘訊號檢測模組 //detect SGPIO active     always @ (posedge F126KHZ)          begin               if(!reset_n)                    shift_data0 ＜= 32'h00000000;               else                   shift_data0[31:0] ＜= {shift_data0[30:0],SGPIO_CLK_G0};          end               assign SGPIO0_ACTIVE_N = (shift_data0 == 32'hffffffff);   SGPIO解析並點LED模組 //--------------SGPIO analysis for HBA 3224 and 3216 -----------------------     always @ (negedge SGPIO_CLK_G0)                 if(!SGPIO_LOAD_G0)               idata_G0 ＜= {idata_G0[10:1],SGPIO_DOUT_G0};          else               odata_G0 ＜= {idata_G0[11:1],SGPIO_DOUT_G0};   //-----------------------SGPIO analysis for onboard-------------------------------- always @ (negedge SGPIO_CLK_G1)                if(!SGPIO_LOAD_G1)               idata_onboard_G1 ＜= {idata_onboard_G1[22:1],SGPIO_DOUT_G1};          else          odata_onboard_G1＜={idata_onboard_G1[23:1],SGPIO_DOUT_G1};   //-----------------------HDD BP light LED module-------------------------------- always@(*) begin ACT_LED[0]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[17]:odata_G2[11]; ONLINE_LED[0]＜=SGPIO0_ACTIVE_N?odata_onboard_G2[16]:odata_G2[10]; FAIL_LED[0]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[15]:odata_G2[9]; ACT_LED[1]＜=SGPIO0_ACTIVE_N?odata_onboard_G2[14]:odata_G2[8]; ONLINE_LED[1]＜=SGPIO0_ACTIVE_N?odata_onboard_G2[13]:odata_G2[7]; FAIL_LED[1]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[12]:odata_G2[6]; ACT_LED[2]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[11]:odata_G2[5]; ONLINE_LED[2]＜=SGPIO0_ACTIVE_N?odata_onboard_G2[10]:odata_G2[4]; FAIL_LED[2]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[9]:odata_G2[3]; ACT_LED[3]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[8]:odata_G2[2]; ONLINE_LED[3]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[7]:odata_G2[1]; FAIL_LED[3]＜= SGPIO0_ACTIVE_N?odata_onboard_G2[6]:odata_G2[0]; ACT_LED[4]＜= SGPIO0_ACTIVE_N?odata_onboard_G1[23]:odata_G1[11]; ONLINE_LED[4]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[22]:odata_G1[10]; FAIL_LED[4]＜= SGPIO0_ACTIVE_N?odata_onboard_G1[21]:odata_G1[9]; ACT_LED[5]＜= SGPIO0_ACTIVE_N?odata_onboard_G1[20]:odata_G1[8]; ONLINE_LED[5]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[19]:odata_G1[7]; FAIL_LED[5]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[18]:odata_G1[6]; ACT_LED[6]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[17]:odata_G1[5]; ONLINE_LED[6]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[16]:odata_G1[4]; FAIL_LED[6]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[15]:odata_G1[3]; ACT_LED[7]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[14]:odata_G1[2]; ONLINE_LED[7]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[13]:odata_G1[1]; FAIL_LED[7]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[12]:odata_G1[0]; ACT_LED[8]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[11]:odata_G0[11]; ONLINE_LED[8]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[10]:odata_G0[10]; FAIL_LED[8]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[9]:odata_G0[9]; ACT_LED[9]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[8]:odata_G0[8]; ONLINE_LED[9]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[7]:odata_G0[7]; FAIL_LED[9]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[6]:odata_G0[6]; ACT_LED[10]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[5]:odata_G0[5]; ONLINE_LED[10]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[4]:odata_G0[4]; FAIL_LED[10]＜= SGPIO0_ACTIVE_N?odata_onboard_G1[3]:odata_G0[3]; ACT_LED[11]＜= SGPIO0_ACTIVE_N?odata_onboard_G1[2]:odata_G0[2]; ONLINE_LED[11]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[1]:odata_G0[1]; FAIL_LED[11]＜=SGPIO0_ACTIVE_N?odata_onboard_G1[0]:odata_G0[0]; end

透過對上述時鐘訊號檢測模組的閱讀可知，在發明人提供的實施例中，時鐘訊號檢測模組檢測了一命名為SGPIO_CLK_G0的時鐘訊號，呼應於前文所列舉的實施例，此處的時鐘訊號SGPIO_CLK_G0即為區分硬碟和匯流排適配器的標識。當時鐘訊號SGPIO_CLK_G0為高時，所述時鐘訊號檢測模組置位元板卡資訊SGPIO0_ACTIVE_N，其目的在於傳遞當前活躍板卡的資訊。具體的，在本實施例中，板卡資訊SGPIO0_ACTIVE_N為高時，表示當前是硬碟活躍，指示資訊是硬碟的；板卡信息SGPIO0_ACTIVE_N為低時，表示當前是匯流排適配器活躍，指示資訊是匯流排適配器的。

透過對上述的解析並點LED模組的閱讀可知，在發明人提供的實施例中，在每個時鐘訊號SGPIO_CLK_G0的下降沿更新匯流排適配器的顯示資訊；在每個時鐘訊號SGPIO_CLK_G1的下降沿更新硬碟的顯示資訊；再根據指示資訊SGPIO0_ACTIVE_N的高低確定當前輸出硬碟的顯示資訊還是匯流排適配器的顯示資訊。

上述的檢測控制電路及檢測控制方法能夠利用硬碟和匯流排適配器中的固有訊號的差異，透過一個檢測模組檢測該差異訊號，從而辨別出當前活躍的板卡（硬碟或總系適配器），進而可利用同一解析模組解析不同板卡的指示資訊，從而簡化控制器的固件版本，減少了固件管控的流程，降低了固件版本控制的複雜度，減少人為失誤造成的批次性錯誤，提高了生產效率。

顯然，本領域的技術人員可以對發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。

1:控制器

2:第一板卡

3:第二板卡

4:驅動模組

5:指示設備

11:檢測模組

12:解析模組

S1、S2、S3、S4:步驟

圖1是本發明一實施例系統框圖； 圖2是本發明一實施例的流程圖。

1:控制器

2:第一板卡

3:第二板卡

4:驅動模組

5:指示設備

11:檢測模組

12:解析模組

Claims (13)

1. 一種檢測控制電路，其特徵在於，包括一具有一第一輸入介面和一第二輸入介面的控制器，所述第一輸入介面與一第一板卡的一第一預定管腳組連接，所述第二輸入介面與一第二板卡的一第二預定管腳組連接；所述控制器用於根據所述第一預定管腳組和所述第二預定管腳組的差異，從所述第一板卡和所述第二板卡中識別當前活躍的板卡，並解析該板卡輸出的指示資訊，並將解析後的所述指示資訊發送至一指示設備。
2. 如請求項1所述的檢測控制電路，其特徵在於，所述控制器包括：一檢測模組，與所述第一輸入介面和所述第二輸入介面連接，用於檢測從所述第一輸入介面和所述第二輸入介面接收到的訊號，從而得到一標識當前活躍板卡的板卡資訊；一解析模組，與所述檢測模組和所述指示設備連接，根據所述檢測模組得到的所述板卡資訊讀取相應的板卡輸出的一指示資訊並將解析後的所述指示資訊發送至所述指示設備。
3. 如請求項2所述的檢測控制電路，其特徵在於，所述控制器還包括一驅動模組，所述驅動模組與所述解析模組連接，用於根據所述解析模組的輸出驅動所述指示設備。
4. 如請求項1所述的檢測控制電路，其特徵在於，所述第一預定管腳組和所述第二預定管腳組的差異在於，所述第一預定管腳組包括一 所述第二預定管腳組不包括的時鐘訊號，所述控制器根據所述時鐘訊號識別當前活躍的板卡。
5. 如請求項1所述的檢測控制電路，其特徵在於，所述指示設備為指示燈或顯示器。
6. 如請求項1所述的檢測控制電路，其特徵在於，所述控制器為載入了控制程式的複雜可程式設計邏輯裝置晶片或現場可程式閘陣列晶片。
7. 如請求項1所述的檢測控制電路，其特徵在於，所述第一板卡為硬碟，所述第二板卡為匯流排適配器。
8. 一種電子設備，其特徵在於，包括一第一板卡、一第二板卡、一指示設備以及請求項1至7中任一項所述的檢測控制電路，所述第一板卡、所述第二板卡和所述指示設備分別連接至所述檢測控制電路。
9. 一種檢測控制方法，其特徵在於，包括如下步驟：S1、一控制器分別讀取與其連接的一板卡的一特定管腳組；S2、所述控制器根據所述的特定管腳組之間的差異，從所有的所述板卡中識別出一當前活躍的板卡；S3、所述控制器讀取所述當前活躍的板卡輸出的一指示資訊；S4、所述控制器解析所述指示資訊並將解析後的所述指示資訊發送至一指示設備。
10. 如請求項9所述的檢測控制方法，其特徵在於，所述控制器包括一檢測模組，所述檢測模組檢測所述特定管腳組，並得到標識所述當前活躍板卡的一板卡資訊。
11. 如請求項10所述的檢測控制方法，其特徵在於，所述控制器還包括一解析模組，所述解析模組根據所述板卡資訊讀取相應板卡的一顯示資訊並解析後輸出至所述指示設備。
12. 如請求項9所述的檢測控制方法，其特徵在於，所述特定管腳組為一組時鐘，步驟S2中，所述控制器根據所述一組時鐘的不同頻率組合識別所述當前活躍板卡。
13. 一種可讀寫儲存介質，其上儲存一電腦程式，其特徵在於，所述電腦程式被一處理器執行時，實現請求項9-12任一項所述的檢測控制方法。

Images