TWI685753B - 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架 - Google Patents

可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架 Download PDF

Info

Publication number
TWI685753B
TWI685753B TW107116444A TW107116444A TWI685753B TW I685753 B TWI685753 B TW I685753B TW 107116444 A TW107116444 A TW 107116444A TW 107116444 A TW107116444 A TW 107116444A TW I685753 B TWI685753 B TW I685753B
Authority
TW
Taiwan
Prior art keywords
pcie
pld
module
channels
memory
Prior art date
Application number
TW107116444A
Other languages
English (en)
Other versions
TW201907315A (zh
Inventor
奧古斯托 帕內拉
艾倫 坎特
雷蒙 馬提卡
約翰 科米什
Original Assignee
美商莫仕有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商莫仕有限公司 filed Critical 美商莫仕有限公司
Publication of TW201907315A publication Critical patent/TW201907315A/zh
Application granted granted Critical
Publication of TWI685753B publication Critical patent/TWI685753B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/02—Constructional details
    • H04Q1/04—Frames or mounting racks for selector switches; Accessories therefor, e.g. frame cover
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)

Abstract

一種可重新配置的伺服器包括連接於相鄰伺服器的改進的頻寬並允許對近記憶體儲存的改進的存取以及爲相鄰伺服器提供資源的改進的能力。伺服器包括處理器陣列以及包括近記憶體的近記憶體加速器模組，近記憶體加速器模組幫助在處理器陣列和近記憶體之間提供足夠的頻寬。一硬體平面模組可用於提供相鄰伺服器之間的另外的頻寬和互連。

Description

可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架
本發明涉及數據中心領域，更具體地涉及能夠用於伺服器以改善性能的特徵。
伺服器機架通常位於數據中心。為了使數據中心有效地運作，需要一些類型的一致性的架構。一種典型的配置稱為枝葉-主幹式網路拓樸(Leaf-Spine Topology)。在這種配置中，一切換器透過無源線纜與同一機架中的所有伺服器通訊且機架被認為是枝葉。切換器經由光學線纜(因為距離太遠且訊號頻率太高而不能有效地使用銅介質傳輸訊號)與一數據中心“主幹”進行通訊，並且主幹允許在各種機架/TOR(The Onion Router)切換器之間進行通訊。主幹還與允許在數據中心之外進行通訊的核心進行通訊。這樣結構的一實施例在圖1中示出。
圖2至圖2D示出具有一已知配置(該配置是開放協調加速處理器介面(OpenCAPI)標準的一部分)的一伺服器1的特 徵，且所示伺服器1能夠設置在機架中並連接於切換器。更具體地，伺服器1包括16個頻道的快捷外設互聯標準(PCIe)通訊連接於一網路介面卡(NIC)特殊應用積體電路(ASIC)(統稱B)的一線路7，並且這能夠提供伺服器1與切換器之間的連接(如圖1所示)。作為典型的伺服器1設計，主機板(MB)(標記為A)具有對於處理器能快速存取的主記憶體以及存取較慢的近記憶體。雖然大部分工作能夠在主記憶體中完成，但某些任務需要存取近記憶體。為了存取近記憶體，主機板A具有一連接處理器(示出為P 9)的序列先進技術附件(SATA)控制器，且SATA控制器經由一擴充板(以C示出)將處理器連接於近記憶體卡(近記憶體卡可以包括一固態硬碟(SSD))(以D示出)。由於所述SATA連接，頻寬相對受限於各SSD且由此對於近記憶體的更多頻寬會是有益的任務而言，伺服器1未提供針對這些任務的可行的性能。由此，某些人群會希望伺服器1配置的進一步改進。
一機架系統中的一伺服器能配置為包括在機架系統中的CPU和近記憶體模組之間的改進的連接性以及近記憶體模組與切換器之間的更直接的連接。一可程式化邏輯裝置(PLD)能設置成允許增加頻寬並且基本上可以使大體消除使伺服器運作效率較 低的瓶頸成為可能。PLD能由一現場可程式化邏輯閘陣列(FPGA)提供。
在一實施例中，一處理器模組包括直接連接於多個近記憶體加速器模組的一處理器陣列。所述多個近記憶體加速器模組中的每一個包括一PLD和一PCIe切換器，PCIe切換器有助於確保處理器模組上的一處理器陣列與設置在近記憶體加速器模組上的一近記憶體模組之間的更高的頻寬。
處理器模組包括多個PCIe頻道且在一實施例中，一PCIe擴充模組能被設置成提供在所述PLD和所述處理器陣列之間的一另外的路徑。多個PCIe頻道能連接於PCIe擴充模組且一PCIe切換器能將所述多個PCIe頻道的一部分連接於多個近記憶體加速器模組中的每一個PLD。
在另一實施例中，具有一處理器陣列的一處理器模組連接於具有一第一PLD的一硬體平面模組。所述硬體平面模組包括連接於所述第一PLD的多個連接器且這些連接器配置成連接於外部設備。所述第一PLD還連接於一近記憶體加速器模組中的一第二PLD。所述近記憶體加速器模組包括：一近記憶體模組，其包括一固態硬碟，且因為第一PLD和第二PLD直接連接，由此所述近記憶體模組在所述處理器陣列和所述近記憶體模組之間提供高的頻寬。
所述處理器模組包括多個PCIe頻道且在一實施例中， 擴充模組能設置成提供在所述第二PLD和所述處理器陣列之間的一另外的路徑。多個PCIe頻道能連接於PCIe擴充模組，且PCIe擴充模組中的一PCIe切換器能將所述多個PCIe頻道的一部分連接於多個近記憶體加速器模組中的每一個第二PLD。
於是，本發明可重新配置的伺服器在一些實施態樣中，是包括一處理器模組，及一近記憶體加速器模組。所述處理器模組具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道。所述近記憶體加速器模組連接於所述多個OpenCAPI頻道中的一個，所述近記憶體加速器模組具有為一現場可程式化邏輯閘陣列的一可程式化邏輯裝置(PLD)，其中，所述PLD連接於所述多個OpenCAPI頻道中的一個且所述PLD透過一預定數量的PCIe通道連接於一PCIe切換器，所述PCIe切換器透過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述PLD與所述近記憶體模組之間的頻寬大致等於所述PLD與所述處理器陣列之間的頻寬。
在一些實施態樣中，所述處理器陣列與所述PLD之間的頻寬大約是25GB/s。
在一些實施態樣中，所述PLD與所述近記憶體模組之間的頻寬大約是32GB/s。
在一些實施態樣中，存在有多個所述近記憶體加速器 模組，所述多個近記憶體加速器模組中的每一個連接於所述多個OpenCAPI頻道中的一個。
在一些實施態樣中，所述處理器陣列與所述多個近記憶體加速器模組之間的所述連接提供100GB/s的頻寬。
在一些實施態樣中，還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於在所述第二PCIe切換器與所述多個近記憶體加速器模組中的所述多個PLD之間延伸的PCIe頻道。
在一些實施態樣中，所述近記憶體加速器模組還包括連接於所述PLD的一連接器，所述連接器配置成連接於另一伺服器且支持100Gbps數據速率。
在一些實施態樣中，所述連接器為一QSFP式連接器。
於是，本發明可重新配置的伺服器在一些實施態樣中，是包括一處理器模組、一硬體平面模組，及多個近記憶體加速器模組。所述處理器模組具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道。所述硬體平面模組具有為一現場可程式化邏輯閘陣列的一第一可程式化邏輯裝置(PLD)，所述第一PLD連接於所述多個OpenCAPI頻道。 所述近記憶體加速器模組連接於所述第一PLD，所述多個近記憶體加速器模組中的每一個具有一第二PLD，其中，所述第二PLD連接所述第一PLD且所述多個第二PLD中的每一個透過一預定數量的PCIe通道連接於一PCIe切換器，所述多個PCIe切換器中的每一個透過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述第二PLD與對應的近記憶體模組之間的頻寬大致等於所述第二PLD與所述第一PLD之間的頻寬。
在一些實施態樣中，所述第一PLD與所述多個第二PLD之間的所述連接提供100GB/s的頻寬。
在一些實施態樣中，所述硬體平面模組包括連接於所述第一PLD的一連接器陣列，所述連接器陣列包括配置成連接於外部設備的多個連接器。
在一些實施態樣中，所述多個連接器向所述外部設備提供一100GB/s的頻寬。
在一些實施態樣中，所述近記憶體加速器模組中的每一個包括配置成連接於一外部設備的一連接器。
在一些實施態樣中，還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於所述第二PCIe切換器與所 述多個近記憶體加速器模組中的所述多個第二PLD之間延伸的PCIe頻道。
於是，本發明伺服器機架在一些實施態樣中，是包括一切換器，及多個伺服器。所述伺服器連接於所述切換器，所述多個伺服器中的至少一個為一可重新配置的伺服器，所述可重新配置的伺服器包括：一處理器模組、一硬體平面模組，及多個近記憶體加速器模組。所述處理器模組具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道。所述硬體平面模組具有為一現場可程式化邏輯閘陣列的一第一可程式化邏輯裝置(PLD)，所述第一PLD連接於所述多個OpenCAPI頻道，其中，所述硬體平面模組包括連接於所述第一PLD的一連接器陣列，所述連接器陣列包括多個配置成連接於外部設備的連接器。所述近記憶體加速器模組連接於所述第一PLD，所述多個近記憶體加速器模組中的每一個具有一第二PLD，其中，所述第二PLD連接所述第一PLD且所述多個第二PLD中的每一個透過一預定數量的PCIe通道連接於一PCIe切換器，所述多個PCIe切換器中的每一個透過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述第二PLD與對應的近記憶體模組之間的頻寬大致等於所述第二PLD和所述第一PLD之間的頻寬。其中，所述多個伺服器中的其餘伺服器中的至少一個經由所述多個連接器中的一個連接於 所述硬體平面模組。
在一些實施態樣中，所述多個伺服器中的每一個像所述至少一個伺服器一樣配置。
在一些實施態樣中，所述至少一個伺服器還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於所述第二PCIe切換器與所述多個近記憶體加速器模組中的所述多個第二PLD之間延伸的PCIe頻道。
在一些實施態樣中，所述多個連接器集體提供100GB/s的頻寬。
在一些實施態樣中，所述第一PLD和所述多個第二PLD之間的所述連接提供100GB/s的頻寬。
1‧‧‧伺服器
105‧‧‧線路
110‧‧‧線路
115‧‧‧線路
120‧‧‧近記憶體加速器模組
122‧‧‧可程式化邏輯裝置
123‧‧‧連接器庫
124‧‧‧記憶體模組
126‧‧‧系統單晶片DDR4
128‧‧‧連接器
130‧‧‧切換器
132‧‧‧固態硬碟
134‧‧‧連接器
139‧‧‧處理器模組
140‧‧‧處理器陣列
142‧‧‧主記憶體
144‧‧‧頻道
146‧‧‧頻道
148‧‧‧線路
15‧‧‧伺服器
150‧‧‧板管理控制器
152‧‧‧SATA控制器
159‧‧‧PCIe擴充模組
160‧‧‧PCIe切換器
162‧‧‧連接器
164‧‧‧PCIe頻道連接器
166‧‧‧頻道
20‧‧‧主記憶體
205‧‧‧線路
207‧‧‧線路
209‧‧‧線路
211‧‧‧線路
213‧‧‧線路
219‧‧‧處理器模組
220‧‧‧處理器陣列
222‧‧‧主記憶體
223‧‧‧頻道
224‧‧‧頻道
226‧‧‧頻道
227‧‧‧板管理控制器
228‧‧‧SATA控制器
230‧‧‧USB介面模組
239‧‧‧硬體平面模組
240‧‧‧可程式化邏輯裝置
242‧‧‧記憶體
244‧‧‧連接器庫
246‧‧‧OpenCAPI D-DIMM
248‧‧‧連接器陣列
25‧‧‧處理器陣列
250‧‧‧連接器庫
252‧‧‧連接器庫
260‧‧‧PCIe擴充模組
262‧‧‧切換器
264‧‧‧連接器庫
266‧‧‧頻道
268‧‧‧頻道
269‧‧‧近記憶體加速器模組
270‧‧‧可程式化邏輯裝置
272‧‧‧DIMM模組
273‧‧‧SoC DDR4模組
274‧‧‧切換器
276‧‧‧近記憶體模組
278‧‧‧連接器
279‧‧‧線路
280‧‧‧連接器
281‧‧‧通道
282‧‧‧連接器
3‧‧‧LPDDR
30‧‧‧網路介面卡
32‧‧‧線路
35‧‧‧可程式化硬體平面
40‧‧‧近記憶體加速器
45‧‧‧近記憶體模組
7‧‧‧線路
A‧‧‧主機板
B‧‧‧特殊應用積體電路
C‧‧‧擴充板
D‧‧‧固態硬碟
MB‧‧‧主機板
本發明透過舉例示出但不限於附圖，在附圖中類似的附圖標記表示類似的部件，且在附圖中：圖1是一已知的數據中心配置的一示意圖。
圖2是一已知的伺服器配置的一示意圖。
圖2A是圖2所示的伺服器配置的一處理器模組的一示意圖。
圖2B是圖2所示的伺服器配置的一網路介面卡的一示意圖。
圖2C是圖2所示的伺服器配置的一擴充板的一示意圖。
圖2D是圖2所示的伺服器配置的一近記憶體模組的一示意圖。
圖3是具有一硬體平面的一改進的伺服器架構的一示意圖。
圖4是一改進的伺服器配置的一示意圖。
圖4A是圖4的改進的伺服器配置的一近記憶體加速器模組的一示意圖。
圖4B是圖4的改進的伺服器配置的一處理器模組的一示意圖。
圖4C是圖4的改進的伺服器配置的一PCIe擴充模組的一示意圖。
圖5是另一改進的伺服器配置的一示意圖。
圖5A是圖5的改進的伺服器配置的硬體平面模組的一示意圖。
圖5B是圖5的改進的伺服器配置的一處理器模組的一示意圖。
圖5C是圖5的改進的伺服器配置的一PCIe擴充模組的一示意圖。
圖5D是圖5的改進的伺服器配置的一近記憶體加速器模組的 一示意圖。
下面詳細的說明描述多個示範性實施例且不意欲限制到明確公開的組合。因此，除非另有說明，本文所公開的各種特徵可以組合在一起而形成出於簡明目的而未示出的多個另外組合。
從圖中可以看出，與現有技術相比，所公開的系統的優點之一是減少了協議之間的部件和轉換。例如，圖2所示的設計具有轉換為SAS/SATA協議的PCIe頻道且然後使用一擴充板連接於固態硬碟。相比之下，所示的系統使一高效且直接的OpenCAPI頻道位於一處理器和一PLD之間且然後在PLD與近記憶體模組之間使用外設部件互連標準表達(PCIe)頻道。PCIe頻道眾所周知為具有最小延遲的高性能頻道。OpenCAPI頻道由OpenCAPI標準定義，並允許傳輸數據的高速路徑。這減少了串行連接的數量。具體地，不像圖2至圖2D所示的設計那樣在主機板和擴充卡之間以及擴充卡和近記憶體模組之間具有連接，所示的設計允許在近記憶卡和處理器陣列之間的一直接連接或在處理器陣列與能夠集成來自不同來源的訊息的一硬體平面模組之間的一直接連接。一般而言，所示的設計是插入損耗，並應允許低功率傳送、節省成本和低功率使用。
圖3示出具有一替代配置的伺服器15的一示意圖，與已知伺服器相比，該替代配置提供更高的性能和記憶體存取的能力。能夠理解到的是，主記憶體20連接於可以包括一處理器陣列的一處理器陣列25。應注意的是，儘管列出了POWER 9處理器，但是任何合適的處理器都可以勝任。處理器陣列25連接於一網路介面卡30以允許伺服器15與切換器(且由此與圖1所示的現有配置兼容)通訊。一可程式化硬體平面35(其包括一現場可程式化邏輯閘陣列(FPGA))將處理器陣列25連接於一近記憶體加速器40(其如所示地還包括一FPGA)。近記憶體加速器40進而連接於包括適於長期儲存的儲存器的一近記憶體模組45。應注意的是，同時近記憶體模組45示出為置入有固態硬碟或密集記憶體模組(DMM)。DMM為包括存取併行LPDDR 3記憶體的一FPGA的一混合記憶體模組，且各種版本的DMM均可用，其中DMM的優點之一是將DRAM“收發”進一收發附加介面的能力，這將減少傳統併行DRAM的限制。由於主要問題是性能，所以提供所需性能的任何其它合適類型的記憶體(包括RRAM或其它新形式的記憶體)也可以被使用。由此記憶體的類型以及物理構造不受限制且任何類型的記憶體以及記憶體類型的組合可以置於近記憶體模組45中。近記憶體模組45具有充足頻寬有益於允許192GB/s的頻寬充分被利用來有助保持處理器陣列25飽和，但這樣配置的近記憶體模組45不是必 須的。
能夠理解到的是，這種設計的一個顯著優點是它允許處理器陣列25和近記憶體模組45之間以及近記憶體模組45和一外部設備(其可以透過線路32來被提供)之間的更高的頻寬。具體地，處理器陣列25和可程式化硬體平面35之間的頻寬能達到200GB/S，可程式化硬體平面35與外部設備(經由線路32)之間的頻寬能達到200GB/s，而可程式化硬體平面35與近記憶體模組45之間的頻寬能達到192GB/s。應注意的是，可程式化硬體平面35是可選的且可替代地處理器陣列25可以直接連接於近記憶體加速器40。然而，使用可程式化硬體平面35的一個優點是能夠支持在可程式化硬體平面35與近記憶體模組45(經由近記憶體加速器40)、處理器陣列25以及外部設備(經由線路32連接)中的至少一個之間的高頻寬。
能夠理解到的是，各種線路設置在模組之間以允許模組之間共享訊息。傳統上，這些線路為電路板的一部分。為了改善性能，模組之間的各種線路可以透過允許在較長距離上損耗最小(例如，與當使用一電路板時發現的插入損耗相比，具有相對較低的插入損耗水平)且訊號完整性是所需的纜線連接來提供。為了便於製造和組裝(以及增加的靈活性和改進的可升級性)，各個模組安裝在單獨的基板(諸如電路板)上通常是有益的，但是這樣的構 造不是必須的。
應注意的是，在各個塊(block)(一模組的內部和外部)之間的通訊旨在是雙向的，除非另有說明。由此一PCIe 4x連接將具有4個發送的子頻道和4個接收的子頻道。由此，用於提供這樣連接的物理結構將有8個差分對，其中4個差分對提供發送、4個差分對提供接收。由此，一連接器將具有至少8對差分訊號引脚。用於接地返回和計時等的另外的訊號引脚將按需要預期增設。應注意的是，各圖所示的PCIe通道(lanes)的數量旨在基於每個PCIe頻道所預期的PCIe的性能來提供所需的頻寬。圖3所示的需要提供性能的PCIe頻道的數量將取決於PCIe頻道是以16Gbps(第4代)還是以8Gbps(第3代)運作。如果各個PCIe頻道的性能發生變化，那麽PCIe頻道的數量可以相應地改變，以提供所需的頻寬(同時理解的是，利用整個的頻寬可能需要更快或另外的SSD)。
圖4至圖4C示出具有互補模組卡的一伺服器的一實施例。一處理器模組139(其包括支持可以為一個以上處理器的一處理器陣列140的一主機板)示出在圖4B中。如能夠理解到的是，Power 9處理器被示出且適於許多應用，但根據預期的應用和處理器的能力，也可以使用其它處理器。處理器陣列140連接於頻道146(如所示出的，各組頻道包括8條通道，各通道能支持25Gbps發送)且各組頻道146經由一線路105連接於一近記憶體加速器模組120 (圖4A示出)，從而各個近記憶體加速器模組120具有與處理器陣列140連接的一200Gbps頻寬且在處理器陣列140與近記憶體加速器模組120之間的總頻寬為100GB/s。當然，透過將各通道的數據速率(例如，從25Gbps切換到50Gbps通道)加倍，能夠使頻寬加倍。透過再次使數據速率加倍可以獲得進一步的性能改進，但是自然地，每個通道的性能受到處理器陣列140的能力的限制，且因此頻寬的進一步增加可能不會提供額外的性能。
處理器陣列140連接於主記憶體142(其通常為常規RAM的形式)且還連接於PCIe線路148以及能包括一個或多個RJ45連接器的一板管理控制器150。一SATA控制器152還可以連接於處理器陣列140。針對更多的功能，處理器模組139還可以包括多個PCIe頻道144且所述多個頻道144中的一些可以經由線路115連接於一PCIe擴充模組159。
能夠理解到的是，所示出的PCIe擴充模組159包括：一PCIe切換器160，其連接於PCIe切換器160與處理器模組139之間的一1x16頻道166以及一4x4 PCIe頻道連接器164，4x4 PCIe頻道連接器164連接於一連接器162，連接器162進而透過線路110連接於近記憶體加速器模組120。
為了提供連接於近記憶體(近記憶體預期比主記憶體142要慢一些且延遲也要高，但儲存空間相對較多)的一高的頻寬， 所示出的近記憶體加速器模組120包括一可程式化邏輯裝置(PLD)122，PLD 122經由一連接器庫123連接於線路105。PLD 122可以為一FPGA且可以包括一個以上的DIMM記憶體模組124以及一系統單晶片(system on chip,SoC)DDR4 126，以為PLD 122提供發揮功能並記錄PLD 122的所需功能的記憶體。PLD 122經由多個PCIe頻道(在實施例中為32個PCIe頻道)連接於切換器130，切換器130進而經由多個PCIe頻道連接於多個固態硬碟132(其可以為所需的RAID配置)。在一實施例中，8個固態硬碟132透過8組的4 PCIe頻道連接，但根據各個固態硬碟132的性能，可以使用一些其它數量的硬碟和頻道來提供所需的頻寬。有益的是，切換器130和各個固態硬碟132(其可以是非揮發性記憶體主機控制器介面規範(non-volatile memory express,NVME)或NVME硬碟或任何其它合適的硬碟的形式)之間的頻寬為使得PLD 122能基本上使用各個PLD 122與處理器陣列140之間的所有頻寬。如能夠理解到的是，PLD 122能具有足夠的頻寬，以也允許PLD 122和連接器128之間的200Gbps連接被飽和。在四個近記憶體加速器模組120連接於處理器陣列140的一實施例中，四個200Gbps連接提供處理器陣列140和近記憶體加速器模組120之間的總共100GB/s的頻寬。
PLD 122還透過連接器134連接於線路110，線路110 連接於PCIe擴充模組159中的連接器162。使用線路115和線路110以在處理器模組139和近記憶體加速器模組120之間提供通訊允許額外的頻寬並進一步確保處理器陣列140不必等待很長時間才能存取儲存在近記憶體加速器模組120中的訊息。
為了進一步改善與儲存在近記憶體加速器模組120中的訊息的連接性，近記憶體加速器模組120還可以包括能連接於伺服器之外位置的高數據速率能力的連接器128。這允許根據需要從儲存在近記憶體加速器模組120到切換器或伺服器(提供連接並準備存取儲存在其內的訊息)的一直接連接。應該注意的是，在各種框圖中示出的連接器可以是各種不同的連接器配置(包括一個或多個單獨的連接器)，只要它們提供必要的功能和性能。如所示出的，性能是200Gbps的集體頻寬，但可以提供一些其它量的頻寬。
圖5至圖5D示意性地示出了類似於圖3中提供的示意性示出的另一實施例。能夠理解到的是，圖5B、圖5C和圖5D中示出的特徵類似於圖4至圖4C中示出的特徵。更具體地，圖5B中示出的處理器模組219類似於圖4B中示出的處理器模組139，圖5D中示出的近記憶體加速器模組269類似於圖4A中示出的近記憶體加速器模組120，且圖中示出的PCIe擴充模組260類似於圖4C中示出的PCIe擴充模組159。圖4至圖4C與圖5至圖5D之間的主要不同是包含硬體平面模組239。
圖5至圖5D示出的實施例在處理器陣列220和硬體平面模組239之間提供100GB/s的頻寬。在硬體平面模組239和近記憶體加速器模組269之間提供相似的頻寬。如上所述，透過將各個通道的數據速率提高2倍，該頻寬可以加倍，因此所示出的設計能夠提供圖3所示的系統的性能。當然，這種變化也會增加整個系統的成本，因為提供50Gbps來代替25Gbps的頻道對設計更具挑戰性，並且通常需要更高性能的部件。
如所示出的，處理器模組219包括連接於主記憶體222的處理器陣列220。處理器陣列220具有分別連接於線路209、線路211的PCIe頻道223、頻道224。處理器陣列220還連接於SATA控制器228以及用於經由線路207連接於硬體平面模組239的頻道226(可以是OpenCAPI頻道)。處理器模組219還可以包括與USB介面模組230的USB連接，且具有能經由RJ45連接器連接於外部設備的板管理控制器227。
PCIe擴充模組260包括PCIe切換器262，PCIe切換器262包括連接於線路211的1x16 PCIe頻道266(該連接可以透過PCIe擴充模組260插入其中的邊緣卡連接器來進行)以及連接於連接器庫264(連接器庫264進而連接於線路213)的4x4 PCIe頻道268。
近記憶體加速器模組269包括一可程式化邏輯裝置 (PLD)270，PLD 270連接於一個或多個DIMM模組272和SoC DDR4模組273。為了連接於線路213，PLD 270連接於連接器282，且連接器282能支持PCIe 4x連接。PLD 270連接於PCIe切換器274，且PCIe切換器274進而連接於近記憶體模組276(可以是SSD陣列)。PLD 270經由通道281連接於連接器280。如所示出的，PCIe切換器274和PLD 270之間存在有32個PCIe頻道，PCIe切換器274和近記憶體模組276之間也存在有32個PCIe頻道。如果使用第3代PCIe頻道，那麽每個近記憶體加速器模組269的集體頻寬為256Gbps或32GB/s。PLD 270透過連接通道281(如所示出的，該連接設置成為每個差分對提供高達25Gbps的數據速率(總計200Gbps或25GB/s))經由連接器280與線路205通訊。所示出的PLD 270還被配置為透過線路279與兩個連接器278進行通訊(如上所述，連接器278可以但不限於QSFP或NearStack式的連接器)。當然，如果使用具有高頻寬(例如，具有更多差分對)的連接器，則單個連接器可以替代這兩個連接器278，或者可以增加總頻寬。
值得注意的是，圖4A和圖5D中所示的近記憶體加速器模組120、269均包括用於內部通訊或外部通訊的端口。這使得儲存陣列也可以作為機架中的其它切換器或其它伺服器之間的通訊發揮功能。應當注意的是，對於連接器的介面類型以四通道小封裝 熱插拔介面(QSFP)或NEWSTACK(NS)說明，但可以更改並可被滿足頻寬要求的任何連接器介面所替代。此外，不是提供100Gbps連接器，而是透過使用50Gbps通道(這可以透過在各條通道上從採用NRV編碼的25Gbps切換到採用PAM4編碼的50Gbps來提供)或者將通道的數目加倍並採用雙個四通道小封裝熱插拔介面(DQSFP)來使頻寬加倍。當然，每個通道的頻寬的相同變化也可以應用到OpenCAPI通道上。
雖然使用不具有硬體平面的近記憶體加速器模組有助於對外部設備提供一些另外的連接，但硬體平面模組239的使用使得伺服器中的處理器與其他伺服器中的處理器和記憶體之間的互連性大大增加，且還對一個或多個切換器提供增加的連接性。這種結構允許改進的可擴充性，因為它更容易將伺服器連接於相鄰伺服器，並且硬體平面模組239提供大的頻寬的量(足以支持完全存取各個近記憶體加速器模組269)。當然，如果需要，可以更改各個模組之間的連接的數量。此外，硬體平面模組239與外部部件之間的連接的數量也可以改變。然而，可能需要保持處理器模組和近記憶體加速器模組269之間的頻寬等於近記憶體加速器模組269和外部點之間的頻寬。可選的硬體平面模組239有助於提供此功能。
如所示出的，硬體平面模組239包括具有記憶體242的可程式化邏輯裝置(PLD)240，PLD 240可以置入有常規RAM 記憶體且還包括OpenCAPI D-DIMM 246(其中D-DIMM可以是由聯合電子設備工程理事會或JEDEC最終確定的差分DIMM)。PLD 240連接於線路205(線路205連接於近記憶體加速器模組269)、線路207(經由OpenCAPI頻道連接於處理器陣列220)和線路209(經由PCIe頻道連接於處理器陣列220)。連接器庫244提供物理連接於線路205，且連接器庫252提供物理連接於線路207，且連接器庫250提供物理連接於線路209。在各種情况下，連接器庫244、250和252可以被配置為接受一個或多個線纜連接器以進行所述連接，且由此可以是一個或多個連接器。如能夠理解到的是，PLD 240將來自處理器陣列220的頻寬重新分配給多個近記憶體加速器模組269。
PLD 240還連接於一連接器陣列248，連接器陣列248可以包括適於與外部設備通訊的多個連接器。雖然示出了8個100Gbps連接器，但還可以提供一些其他數量。連接器陣列248可以包括例如8個QSFP連接器，每個QSFP連接器配置為100Gbps的性能。如能夠理解到的是，具有對外部設備的8個100Gbps的通訊線路允許在相鄰伺服器和/或切換器之間進行更多的互連，並且基本上匹配PLD 240和處理器陣列220之間或PLD 240與近記憶體加速器模組269之間的頻寬。
此外，可選的硬體平面模組239還允許重新配置伺服器 而不需要大量的軟體開銷。例如，硬體平面模組239能連接於相鄰伺服器中的硬體平面模組，且這將允許第一伺服器向第二伺服器提供可用資源。在一實施例中，第一伺服器將停止在自身上執行活動，並且它突然看起來具有零資源，取而代之的是處理器陣列可以由第二伺服器控制。第二伺服器將突然擁有雙倍的資源，並且能夠更快地完成適合併行處理的任務。該改進的伺服器配置由此允許快速處理可變負載。因此，所述的伺服器允許創建將多個伺服器連接在一起的二級網路，以便更快速地共享資源並可能更有效地完成任務。這種硬體配置的更改可以在不重新啟動整個系統的情况下發生。
回到圖1所示的標準配置，硬體平面模組239的使用允許連接於同一切換器的伺服器之間以及連接於兩個不同切換器的伺服器之間的互連。如能夠理解到的是，這種連接使得伺服器系統整體更加靈活而且能夠支持不同的工作負載並且很自然地非常適合使用具有極大靈活性的切換器。
本文提供的公開內容以其優選示範性實施例說明了各個特徵。本領域技術人員在閱讀本該公開內容後將作出落入隨附申請專利範圍和其精神內的許多其它的實施例、修改以及變形。
15‧‧‧伺服器
20‧‧‧主記憶體
25‧‧‧處理器陣列
30‧‧‧網路介面卡
32‧‧‧線路
35‧‧‧可程式化硬體平面
40‧‧‧近記憶體加速器
45‧‧‧近記憶體模組

Claims (19)

  1. 一種可重新配置的伺服器，包括：一處理器模組，具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道；及一近記憶體加速器模組，連接於所述多個OpenCAPI頻道中的一個，所述近記憶體加速器模組具有為一現場可程式化邏輯閘陣列的一可程式化邏輯裝置(PLD)，其中，所述PLD連接於所述多個OpenCAPI頻道中的一個且所述PLD透過一預定數量的PCIe通道連接於一PCIe切換器，所述PCIe切換器透過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述PLD與所述近記憶體模組之間的頻寬大致等於所述PLD與所述處理器陣列之間的頻寬。
  2. 如請求項1所述的可重新配置的伺服器，其中，所述處理器陣列與所述PLD之間的頻寬大約是25GB/s。
  3. 如請求項2所述的可重新配置的伺服器，其中，所述PLD與所述近記憶體模組之間的頻寬大約是32GB/s。
  4. 如請求項1所述的可重新配置的伺服器，其中，存在有多個所述近記憶體加速器模組，所述多個近記憶體加速器模組中的每一個連接於所述多個OpenCAPI頻道中的一個。
  5. 如請求項4所述的可重新配置的伺服器，其中，所述處理器陣列與所述多個近記憶體加速器模組之間的所述連接提供100GB/s的頻寬。
  6. 如請求項4所述的可重新配置的伺服器，還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於在所述第二PCIe切換器與所述多個近記憶體加速器模組中的所述多個PLD之間延伸的PCIe頻道。
  7. 如請求項1所述的可重新配置的伺服器，其中，所述近記憶體加速器模組還包括連接於所述PLD的一連接器，所述連接器配置成連接於另一伺服器且支持100Gbps數據速率。
  8. 如請求項7所述的可重新配置的伺服器，其中，所述連接器為一QSFP式連接器。
  9. 一種可重新配置的伺服器，包括：一處理器模組，具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道；一硬體平面模組，具有為一現場可程式化邏輯閘陣列的一第一可程式化邏輯裝置(PLD)，所述第一PLD連接於所述多個OpenCAPI頻道；及多個近記憶體加速器模組，連接於所述第一PLD，所述多個近記憶體加速器模組中的每一個具有一第二PLD，其中，所述第二PLD連接所述第一PLD且所述多個第二PLD中的每一個透過一預定數量的PCIe通道連接於一PCIe切換器，所述多個PCIe切換器中的每一個透 過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述第二PLD與對應的近記憶體模組之間的頻寬大致等於所述第二PLD與所述第一PLD之間的頻寬。
  10. 如請求項9所述的可重新配置的伺服器，其中，所述第一PLD與所述多個第二PLD之間的所述連接提供100GB/s的頻寬。
  11. 如請求項9所述的可重新配置的伺服器，其中，所述硬體平面模組包括連接於所述第一PLD的一連接器陣列，所述連接器陣列包括配置成連接於外部設備的多個連接器。
  12. 如請求項11所述的可重新配置的伺服器，其中，所述多個連接器向所述外部設備提供一100GB/s的頻寬。
  13. 如請求項11所述的可重新配置的伺服器，其中，所述近記憶體加速器模組中的每一個包括配置成連接於一外部設備的一連接器。
  14. 如請求項11所述的可重新配置的伺服器，還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於所述第二PCIe切換器與所述多個近記憶體加速器模組中的所述多個第二PLD之間延伸的PCIe頻道。
  15. 一種伺服器機架，包括：一切換器；及多個伺服器，連接於所述切換器，所述多個伺服器中 的至少一個為一可重新配置的伺服器，所述可重新配置的伺服器包括：一處理器模組，具有一處理器陣列，所述處理器陣列連接於主記憶體且具有多個PCIe頻道和多個OpenCAPI頻道；一硬體平面模組，具有為一現場可程式化邏輯閘陣列的一第一可程式化邏輯裝置(PLD)，所述第一PLD連接於所述多個OpenCAPI頻道，其中，所述硬體平面模組包括連接於所述第一PLD的一連接器陣列，所述連接器陣列包括多個配置成連接於外部設備的連接器，及多個近記憶體加速器模組，連接於所述第一PLD，所述多個近記憶體加速器模組中的每一個具有一第二PLD，其中，所述第二PLD連接所述第一PLD且所述多個第二PLD中的每一個透過一預定數量的PCIe通道連接於一PCIe切換器，所述多個PCIe切換器中的每一個透過大致所述預定數量的PCIe通道連接於一近記憶體模組，其中，所述第二PLD與對應的近記憶體模組之間的頻寬大致等於所述第二PLD和所述第一PLD之間的頻寬；其中，所述多個伺服器中的其餘伺服器中的至少一個經由所述多個連接器中的一個連接於所述硬體平面模組。
  16. 如請求項15所述的伺服器機架，其中，所述多個伺服器中的每一個像所述至少一個伺服器一樣配置。
  17. 如請求項15所述的伺服器機架，其中，所述至少一個伺服 器還包括：一PCIe擴充模組，連接於從所述處理器陣列延伸的所述多個PCIe頻道的一部分，所述PCIe擴充模組包括：一第二PCIe切換器，其將從所述處理器陣列的所述多個PCIe頻道的所述部分連接於所述第二PCIe切換器與所述多個近記憶體加速器模組中的所述多個第二PLD之間延伸的PCIe頻道。
  18. 如請求項15所述的伺服器機架，其中，所述多個連接器集體提供100GB/s的頻寬。
  19. 如請求項15所述的伺服器機架，其中，所述第一PLD和所述多個第二PLD之間的所述連接提供100GB/s的頻寬。
TW107116444A 2017-05-15 2018-05-15 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架 TWI685753B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762506374P 2017-05-15 2017-05-15
US62/506,374 2017-05-15

Publications (2)

Publication Number Publication Date
TW201907315A TW201907315A (zh) 2019-02-16
TWI685753B true TWI685753B (zh) 2020-02-21

Family

ID=64274804

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116444A TWI685753B (zh) 2017-05-15 2018-05-15 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架

Country Status (5)

Country Link
US (3) US11100026B2 (zh)
JP (2) JP6929446B2 (zh)
CN (1) CN110622145B (zh)
TW (1) TWI685753B (zh)
WO (1) WO2018213232A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685753B (zh) 2017-05-15 2020-02-21 美商莫仕有限公司 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架
US11375300B2 (en) * 2017-06-10 2022-06-28 International Business Machines Corporation Networking hardware and software and data center topologies leveraging same
US10635609B2 (en) * 2018-03-02 2020-04-28 Samsung Electronics Co., Ltd. Method for supporting erasure code data protection with embedded PCIE switch inside FPGA+SSD
CN111262917A (zh) 2020-01-13 2020-06-09 苏州浪潮智能科技有限公司 一种基于fpga云平台的远端数据搬移装置和方法
CN113805809B (zh) * 2021-09-17 2024-07-09 北京计算机技术及应用研究所 一种基于qsfp接口的存储微阵列设备
CN114817107B (zh) * 2022-06-28 2022-10-25 深圳云豹智能有限公司 Pcie设备切换系统、方法、装置、计算机设备和存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209067B1 (en) * 1994-10-14 2001-03-27 Compaq Computer Corporation Computer system controller and method with processor write posting hold off on PCI master memory request
US20080028186A1 (en) * 2006-07-28 2008-01-31 Drc Computer Corporation FPGA Co-Processor For Accelerated Computation
TW201107910A (en) * 2009-08-26 2011-03-01 Dell Products Lp Multi-mode processing module and method of use
US20150373115A1 (en) * 2014-06-23 2015-12-24 Liqid Inc. Modular switched fabric for data storage systems
TW201638712A (zh) * 2015-04-28 2016-11-01 廣達電腦股份有限公司 伺服器系統及其電腦實現之方法及非暫態電腦可讀取儲存媒體
US20160335216A1 (en) * 2013-08-09 2016-11-17 Inphi Corporation Pcie lane aggregation over a high speed link
TW201712559A (zh) * 2015-06-22 2017-04-01 高通公司 於快速週邊組件互連（ｐｃｉｅ）系統中傳輸異動特定之屬性

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8805195B2 (en) * 2007-07-16 2014-08-12 Ciena Corporation High-speed optical transceiver for InfiniBand and Ethernet
CN102150147A (zh) * 2008-07-03 2011-08-10 惠普开发有限公司 存储器服务器
US20110031289A1 (en) * 2009-08-10 2011-02-10 Robert Haskell Wrist worn electronic device holder
WO2011150346A2 (en) * 2010-05-28 2011-12-01 Laurich Lawrence A Accelerator system for use with secure data storage
US20120310899A1 (en) * 2011-06-03 2012-12-06 Scott Lawrence Wasserman System and method for efficient data exchange in a multi-platform network of heterogeneous devices
CN103150427A (zh) * 2013-02-19 2013-06-12 浪潮电子信息产业股份有限公司 一种基于ssd硬盘缓存加速与备份的raid设计方法
US9710624B2 (en) * 2014-11-20 2017-07-18 International Business Machines Corporation Implementing extent granularity authorization initialization processing in CAPI adapters
JP6329318B2 (ja) * 2015-02-25 2018-05-23 株式会社日立製作所 情報処理装置
CN104657308A (zh) * 2015-03-04 2015-05-27 浪潮电子信息产业股份有限公司 一种用fpga实现的服务器硬件加速的方法
CN105677595A (zh) * 2016-01-21 2016-06-15 方一信息科技（上海）有限公司 一种同时实现计算加速和pciessd存储的fpga方法
US10152435B2 (en) 2016-06-20 2018-12-11 Western Digital Technologies, Inc. Coherent controller
TWI685753B (zh) 2017-05-15 2020-02-21 美商莫仕有限公司 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209067B1 (en) * 1994-10-14 2001-03-27 Compaq Computer Corporation Computer system controller and method with processor write posting hold off on PCI master memory request
US20080028186A1 (en) * 2006-07-28 2008-01-31 Drc Computer Corporation FPGA Co-Processor For Accelerated Computation
TW201107910A (en) * 2009-08-26 2011-03-01 Dell Products Lp Multi-mode processing module and method of use
US20160335216A1 (en) * 2013-08-09 2016-11-17 Inphi Corporation Pcie lane aggregation over a high speed link
US20150373115A1 (en) * 2014-06-23 2015-12-24 Liqid Inc. Modular switched fabric for data storage systems
TW201638712A (zh) * 2015-04-28 2016-11-01 廣達電腦股份有限公司 伺服器系統及其電腦實現之方法及非暫態電腦可讀取儲存媒體
TW201712559A (zh) * 2015-06-22 2017-04-01 高通公司 於快速週邊組件互連（ｐｃｉｅ）系統中傳輸異動特定之屬性

Also Published As

Publication number Publication date
US20230079644A1 (en) 2023-03-16
US20200065285A1 (en) 2020-02-27
WO2018213232A1 (en) 2018-11-22
CN110622145A (zh) 2019-12-27
JP2020518935A (ja) 2020-06-25
JP2021185497A (ja) 2021-12-09
JP7155362B2 (ja) 2022-10-18
US11100026B2 (en) 2021-08-24
US20220358076A1 (en) 2022-11-10
US11513990B1 (en) 2022-11-29
US11907152B2 (en) 2024-02-20
CN110622145B (zh) 2023-06-13
TW201907315A (zh) 2019-02-16
JP6929446B2 (ja) 2021-09-01

Similar Documents

Publication Publication Date Title
TWI685753B (zh) 可重新配置的伺服器以及具有可重新配置的伺服器的伺服器機架
US20180024957A1 (en) Techniques to enable disaggregation of physical memory resources in a compute system
US20210279198A1 (en) SYSTEM AND METHOD FOR SUPPORTING MULTI-MODE AND/OR MULTI-SPEED NON-VOLATILE MEMORY (NVM) EXPRESS (NVMe) OVER FABRICS (NVMe-oF) DEVICES
TWI744238B (zh) 快速週邊組件互連卡
KR101245096B1 (ko) 상호연결 시스템에서의 스큐 관리
MX2012005934A (es) Disco de estado solido (ssd) multi-interfaz, metodo de procesamiento y sistema del mismo.
CN104967577B (zh) Sas交换机和服务器
TW201702903A (zh) 連接電路及具有該連接電路之計算機系統
CN109561032B (zh) 一种交换机模块及包括其的交换机
CN111104358B (zh) 解聚计算机系统
CN206470736U (zh) 一种万兆接口集中式闪存阵列控制节点
US20150171535A1 (en) Memory connector for two sodimm per channel configuration
CN113692620A (zh) 多列交错dimm布局和路由拓扑
Rahnama et al. Countering PCIe Gen. 3 data transfer rate imperfection using serial data interconnect
US20230350795A1 (en) Dual-port memory module design for composable computing
KR102596491B1 (ko) 반도체 장치
CN209248518U (zh) 一种固态硬盘扩展板卡及服务器
TWI666826B (zh) 板邊緣連接器
Chou et al. Sharma et al.
Brunina et al. Experimental demonstration of optically-connected SDRAM
Yin et al. Experimental demonstration of optical processor-memory interconnection
CN117909273A (zh) 一种计算设备
TWM535906U (zh) 一種ｆｐｇａ電路板佈局之結構