TWI656730B - 可調式雜訊抑制電路 - Google Patents

Abstract

可調式雜訊抑制電路包括一數位訊號處理電路、一數位類比轉換電路與一第一運算放大器。數位類比轉換電路的輸入端電性連接數位訊號處理電路。數位類比轉換電路用以提供第一參考電壓訊號。所述的第一運算放大器具有一第一訊號輸入端、一第二訊號輸入端、一第一電源輸入端、一第二電源輸入端與一第一輸出端。第一訊號輸入端電性連接第一輸出端，第二訊號輸入端用以接收一輸入訊號，第一電源輸入端電性連接數位類比轉換電路以接收第一參考電壓訊號，第二電源輸入端用以接收一第二參考電壓訊號。

Description

可調式雜訊抑制電路

本發明係關於一種可調式雜訊抑制電路，特別是一種輸出範圍可調的可調式雜訊抑制電路。

在馬達驅控器與電能轉換器中大都存在電流或電壓回授訊號，而這些訊號將作為控制之用。然而在實際狀況中因元件或電路之製造精準度或雜訊干擾，使得控制之品質受到嚴重影響。在某些情況中，雜訊的突波往往會遠超過電路的負載範圍，而對電路造成損害。

目前普遍的處理方法為加入一低通濾波器或Pi型濾波器，以抑制雜訊。但除了效果不彰外，濾波器同時也會影響訊號的相位，致使控制效果難以保證。另外，亦有方法為加入二極體箝位電路以避免某些特定極端情況發生，亦有方法提出以被動元件達到指定範圍之電壓振幅大小限制。但是，這些做法都無法因時制宜地對電路進行調整，而造成使用上的不便。

本發明在於提供一種可調式雜訊抑制電路，以克服以往以濾波器或是被動元件抑制雜訊效果不彰或是不方便的問題。

本發明揭露了一種可調式雜訊抑制電路，此可調式雜訊抑制電路包括一數位訊號處理電路、一數位類比轉換電路與一第一運算放大器。所述的數位類比轉換電路的輸入端電性連接該數位訊號處理電路。該數位類比轉換電路用以提供一第一參考電壓訊號。所述的第一運算放大器具有一第一訊號輸入端、一第二訊號輸入端、一第一電源輸入端、一第二電源輸入端與一第一輸出端。該第一訊號輸入端電性連接該第一輸出端，該第二訊號輸入端用以接收一輸入訊號 ，該第一電源輸入端電性連接該數位類比轉換電路以接收該第一參考電壓訊號，該第二電源輸入端用以接收一第二參考電壓訊號。其中，該數位訊號處理電路用以依據一控制訊號 指示該數位類比轉換電路調整該第一參考電壓訊號。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1，圖1係為根據本發明一實施例所繪示之可調式雜訊抑制電路的功能方塊圖。可調式雜訊抑制電路1包括一數位訊號處理電路12（digital signal processing circuit）、一數位類比轉換電路14（digital analog converter）與一第一運算放大器16（operational amplifier）。所述的數位類比轉換電路14的輸入端電性連接數位訊號處理電路142。數位類比轉換電路14用以提供一第一參考電壓訊號Vref1。所述的第一運算放大器16具有一第一訊號輸入端ES1、一第二訊號輸入端ES2、一第一電源輸入端EP1、一第二電源輸入端EP2與一第一輸出端EO1。第一訊號輸入端ES1電性連接第一輸出端EO1，第一訊號輸入端ES1係第一運算放大器16的反向輸入端（inverting input），第二訊號輸入端ES2用以接收一輸入訊號Vin，第二訊號輸入端ES2係第一運算放大器16的非反向輸入端（non-inverting input）。第一電源輸入端EP1電性連接數位類比轉換電路14以接收第一參考電壓訊號Vref1。第二電源輸入端EP2用以接收一第二參考電壓訊號Vref2。其中，數位訊號處理電路12用以依據一控制訊號Vc指示數位類比轉換電路14調整第一參考電壓訊號Vref1。

如前述地，數位訊號處理電路12用以依據控制訊號Vc產生指示數位類比轉換電路14產生第一參考電壓訊號Vref1。在一實施例中，控制訊號Vc為非時變訊號，或者說，控制訊號Vc的訊號值為一常數。此時，數位訊號處理電路12例如用以依據控制訊號Vc的訊號值產生另一非時變訊號，此另一非時變訊號的訊號值可以相等於控制訊號Vc的訊號值，也可以不等於控制訊號Vc的訊號值。另一方面，此另一非時變訊號係為一數位訊號，數位類比轉換電路14係用以將此另一非時變訊號由數位訊號轉換為類比訊號以產生所述的第一參考電壓訊號Vref1。在一實際的例子中，第一參考電壓訊號Vref1的電壓值不小於3.3伏特且第一參考電壓訊號Vref1的電壓值不大於5伏特。

在另一實施例中，控制訊號Vc為時變訊號，或者說，控制訊號Vc的訊號值隨時間改變。此時，數位訊號處理電路12例如用以依據控制訊號Vc的訊號值的統計結果產生另一非時變訊號。舉例來說，此另一非時變訊號的訊號值可以為控制訊號Vc的局部最大值（local maximum）的函數，也可以為控制訊號Vc的局部最小值（local minimum）的函數，或是此另一非時變訊號的訊號值也可以是控制訊號Vc的局部訊號值經運算而得出的值的函數。

上述之控制訊號Vc、數位訊號處理電路12與數位類比轉換電路14的相對關係為所屬技術領域具有通常知識者經詳閱本說明書後可依實際所需自行定義，而不以上述所舉之例為限。前述的訊號值可以指電壓值或是電流值。為求敘述簡明，後續係以訊號值為電壓值，且控制訊號Vc為非時變訊號為例進行說明。

在此實施例中，第一電源輸入端EP1係為第一運算放大器16的正電源端，第二電源輸入端EP2係為第一運算放大器16的負電源端。被提供給第一電源輸入端EP1的第一參考電壓訊號Vref1與被提供給第二電源輸入端EP2的第二參考電壓訊號Vref2會定義出第一運算放大器16的輸出範圍。更具體地來說，第一參考電壓訊號Vref1會定義出所述的輸出範圍的上限，而第二參考電壓訊號Vref2則會定義出所述的輸出範圍的下限。舉一個例子來說，第一參考電壓訊號Vref1與第二參考電壓訊號Vref2分別為正負3.3伏特，並因此定義出第一運算放大器16的輸出範圍為正負2伏特。相關數值範圍僅為舉例示意，並不以所舉之例為限。

另一方面，第一運算放大器16係被接成電壓隨耦器（voltage follower）的電路態樣。換句話說，在輸入訊號Vin的電壓大小並未超過第一運算放大器16的電源所定義出的輸出範圍時（在此實施例為第一參考電壓訊號Vref1與第二參考電壓訊號Vref2所定義出的範圍），第一運算放大器16的輸出訊號Vout的電壓值實質上相同於第一運算放大器16的輸入訊號Vin的電壓值。反過來說，當輸入訊號Vin的電壓大小超出第一參考電壓訊號Vref1與第二參考電壓訊號Vref2所定義出的輸出範圍時，輸出訊號Vout會是輸入訊號Vin經第一運算放大器16箝制（clamp）的結果。

請另參照圖2，其係為根據本發明另一實施例所繪示之可調式雜訊抑制電路的功能方塊圖，並供進一步說明第二參考電壓訊號Vref2可以被如何調整。相較於圖1所示的實施例，在圖2所示的實施例中，可調式雜訊抑制電路2更包括反向放大電路28。反向放大電路28電性連接數位類比轉換電路24與第一運算放大器26。反向放大電路28用以依據第一參考電壓訊號Vref1產生第二參考電壓訊號Vref2。

請一併參照圖3以說明圖2中的反向放大電路28的一種實施態樣，圖3係為根據圖2中的反向放大電路的功能方塊圖。如圖3所示，反向放大電路28包括一第二運算放大器282、一第一電阻284與一第二電阻286。第二運算放大器282具有一第三訊號輸入端ES3、一第四訊號輸入端ES4與一第二輸出端EO2，第三訊號輸入端ES3係第二運算放大器282的反向輸入端（inverting input）。第四訊號輸入端ES4接地，第四訊號輸入端ES4係第二運算放大器282的非反向輸入端（non-inverting input）。第二輸出端EO2電性連接第一運算放大器26的第二電源輸入端EP2。另一方面，第一電阻284的一端電性連接數位類比轉換電路24的輸出端，且第一電阻284的另一端電性連接第三訊號輸入端ES3。第二電阻286的一端電性連接第三訊號輸入端ES3，第二電阻286的另一端電性連接第二輸出端EO2。

藉由上述的電路連接方式，第二運算放大器28及各相關元件被接成反向放大器的電路態樣。在一實施例中，第一電阻284的電阻值與第二電阻286的電阻值相同，而使得第二參考電壓訊號Vref2的訊號值為第一參考電壓訊號Vref1的訊號值的負值。舉例來說，當第一參考電壓訊號Vref1的電壓值為3.3伏特時，第二參考電壓訊號的電壓值可以為負3.3伏特。在另一實施例中，第一電阻284的電阻值與第二電阻286的電阻值不相同，而使得第二參考電壓訊號Vref2的訊號值為第一參考電壓訊號Vref1的訊號值乘上某個增益後的負值，其增益係第二電阻286的電阻值除以第一電阻284的電阻值。舉例來說，當第一參考電壓訊號Vref1的電壓值為3.3伏特時，第二參考電壓訊號的電壓值可以為負4.4伏特。

在此實施例中，藉由上述的電路架構，數位訊號處理電路12只要提供第一參考電壓訊號Vref1給後端電路即可一併調整第一運算放大器26的兩個電源端所接收到的訊號，從而單純且有效地調整了第一運算放大器26的輸出範圍。

請參照圖4與圖5，圖4係為根據本發明一對照實施例所繪示之以往的可調式雜訊抑制電路的輸出訊號的示意圖，圖5係為根據本發明一實施例所繪示之可調式雜訊抑制電路的輸出訊號的示意圖。需注意的是，圖4與圖5所示的模擬結果僅為示意，並不僅以此為限制。

如圖4所示，以往的輸出訊號Vout會因為輸入訊號Vin具有雜訊的關係而具有突波SPK（spike），從而使得輸出訊號的大小會大於使用者所預期的訊號大小，並對可調式雜訊抑制電路2的後端電路造成傷害。以圖4的情況來說，使用者所預期的訊號大小例如不大於2伏特且不小於負2伏特。而在圖4所示的實施例中，由於突波的關係，輸出訊號Vout的部份局部訊號值的大小顯然不會位於正負2伏特的範圍（如圖4中的虛線所標示者），因此輸出訊號Vout可能會超過可調式雜訊抑制電路2的負載能力。

而如圖5所示，由於經由數位訊號處理電路22、數位類比轉換電路24與反向放大電路28分別提供第一參考電壓訊號Vref1與第二參考電壓訊號Vref2給第一運算放大器26的第一電源輸入端EP1與第二電源輸入端EP2作為電源，第一運算放大器26的輸出範圍被有效地控制在正負2伏特的範圍中。因此，如圖5所示，第一運算放大器26的輸出訊號Vout的電壓大小會位於正負2伏特的範圍（如圖5中的虛線所標示者），從而有效地控制了輸出訊號Vout的訊號值範圍，並保護可調式雜訊抑制電路2的後端電路不受突波所傷害。

另一方面，參照如圖4與圖5的訊號形式，在一實施例中，控制訊號Vc係關聯於輸入訊號Vin。比如說，控制訊號Vc的訊號值可以如前述地是輸入訊號Vin的訊號值的統計值的函數。另一方面，圖4與圖5中的輸入訊號係為一訊息訊號（如圖中的弦波形狀）與一雜訊（如圖中的毛邊形狀）疊加而成。因此，數位訊號處理電路22用以依據訊息訊號指示數位類比轉換電路24設定第一參考電壓訊號Vref1的電壓準位，而使得第一參考電壓訊號Vref1所定義出的輸出範圍上限不小於所述的訊息訊號的電壓準位。以訊息訊號為弦波來說，第一參考電壓訊號Vref1所定義出的輸出範圍上限不小於訊息訊號的峰值。相仿地，數位訊號處理電路22也可用以依據訊息訊號指示數位類比轉換電路24設定前述的第二參考電壓訊號Vref2的電壓準位，而使得第二參考電壓訊號Vref2所定義出的輸出範圍上限不大於所述的訊息訊號的電壓準位。

請參照圖6，圖6係為根據本發明更一實施例所繪示之可調式雜訊抑制電路的功能方塊圖。相較於圖2所示的實施例，在圖6所示的實施例中，可調式雜訊抑制電路3更具有上拉電阻33與濾波電容35。上拉電阻33的一端電性連接第一運算放大器36的第一電源輸入端EP1，上拉電阻33的另一端電性連接一參考電源端VDD。一濾波電容35的一端電性連接第一運算放大器36的第一電源輸入端EP1，另一端接地。在這樣的電路架構之下，可調式雜訊抑制電路3也可以從參考電源端VDD取得電能，而減輕了數位類比轉換電路34的負擔，也使得數位類比轉換電路34的設計變得較為容易。另一方面，由於數位類比轉換電路34所提供的訊號可能也帶有雜訊，而濾波電容35可以幫助第一運算放大器36取得較為乾淨的訊號以作為電源。

綜合以上所述，本發明所提供的可調式雜訊抑制電路的第一運算放大器的電源係受數位訊號處理電路所控制，因此，第一運算放大器的輸出範圍係連帶地受數位訊號處理電路所控制。藉此，可調式雜訊抑制電路的輸出訊號的訊號值大小會位於預期的範圍中，而不會對可調式雜訊抑制電路的後端電路產生傷害。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1~3‧‧‧可調式雜訊抑制電路

12~32‧‧‧數位訊號處理電路

14~34‧‧‧數位類比轉換電路

16~36‧‧‧第一運算放大器

28、38‧‧‧反向放大電路

282‧‧‧第二運算放大器

284‧‧‧第一電阻

286‧‧‧第二電阻

33‧‧‧上拉電阻

35‧‧‧濾波電容

ES1‧‧‧第一訊號輸入端

ES2‧‧‧第二訊號輸入端

ES3‧‧‧第三訊號輸入端

ES4‧‧‧第四訊號輸入端

EO1‧‧‧第一輸出端

EO2‧‧‧第二輸出端

EP1‧‧‧第一電源輸入端

EP2‧‧‧第二電源輸入端

Vc‧‧‧控制訊號

VDD‧‧‧參考電源端

Vin‧‧‧輸入訊號

Vref1‧‧‧第一參考電壓訊號

Vref2‧‧‧第二參考電壓訊號

Vout‧‧‧輸出訊號

SPK‧‧‧突波

圖1係為根據本發明一實施例所繪示之可調式雜訊抑制電路的功能方塊圖。 圖2係為根據本發明另一實施例所繪示之可調式雜訊抑制電路的功能方塊圖。 圖3係為根據圖2中的反向放大電路的功能方塊圖。 圖4係為根據本發明一對照實施例所繪示之以往的可調式雜訊抑制電路的輸出訊號的示意圖。 圖5係為根據本發明一實施例所繪示之可調式雜訊抑制電路的輸出訊號的示意圖。 圖6係為根據本發明更一實施例所繪示之可調式雜訊抑制電路的功能方塊圖。

Claims (9)

1. 一種可調式雜訊抑制電路，包括：一數位訊號處理電路；一數位類比轉換電路，該數位類比轉換電路的輸入端電性連接該數位訊號處理電路，該數位類比轉換電路用以提供一第一參考電壓訊號；一第一運算放大器，具有一第一訊號輸入端、一第二訊號輸入端、一第一電源輸入端、一第二電源輸入端與一第一輸出端，該第一訊號輸入端電性連接該第一輸出端，該第二訊號輸入端用以接收一輸入訊號，該第一電源輸入端電性連接該數位類比轉換電路以接收該第一參考電壓訊號，該第二電源輸入端用以接收一第二參考電壓訊號；以及一上拉電阻，該上拉電路的一端電性連接該第一運算放大器的該第一電源輸入端，該上拉電路的另一端電性連接一參考電源端；其中，該數位訊號處理電路用以依據一控制訊號指示該數位類比轉換電路調整該第一參考電壓訊號。
2. 如請求項1所述之可調式雜訊抑制電路，更包括一反向放大電路，該反向放大電路電性連接該數位類比轉換電路與該第一運算放大器的該第二電源輸入端，該反向放大電路用以依據該第一參考電壓訊號產生該第二參考電壓訊號。
3. 如請求項2所述之可調式雜訊抑制電路，其中，該第二參考電壓訊號的訊號值為第一參考電壓訊號的訊號值的負值。
4. 如請求項2所述之可調式雜訊抑制電路，其中該反向放大電路包括： 一第二運算放大器，該第二運算放大器具有一第三訊號輸入端、一第四訊號輸入端與一第二輸出端，該第四電源輸入端接地，該第二輸出端電性連接該第一運算放大器的該第二電源輸入端；一第一電阻，一端電性連接該數位類比轉換電路的輸出端，另一端電性連接該第三訊號輸入端；以及一第二電阻，一端電性連接該第三訊號輸入端，另一端電性連接該第二輸出端。
5. 如請求項4所述之可調式雜訊抑制電路，其中，該第一電阻的電阻值與該第二電阻的電阻值相同。
6. 如請求項4所述之可調式雜訊抑制電路，其中，該第一電阻的電阻值與該第二電阻的電阻值不同。
7. 如請求項1所述之可調式雜訊抑制電路，更包括一濾波電容，一端電性連接該第一運算放大器的該第一電源輸入端，另一端接地。
8. 如請求項1所述之可調式雜訊抑制電路，其中，該控制訊號關聯於該輸入訊號。
9. 如請求項8所述之可調式雜訊抑制電路，其中，該輸入訊號係由一訊息訊號與一雜訊疊加而成，該數位訊號處理電路用以依據該訊息訊號指示該數位類比轉換電路設定該第一參考電壓訊號的電壓準位。