TWI656529B - 資料儲存裝置及其操作方法 - Google Patents

資料儲存裝置及其操作方法 Download PDF

Info

Publication number
TWI656529B
TWI656529B TW104113258A TW104113258A TWI656529B TW I656529 B TWI656529 B TW I656529B TW 104113258 A TW104113258 A TW 104113258A TW 104113258 A TW104113258 A TW 104113258A TW I656529 B TWI656529 B TW I656529B
Authority
TW
Taiwan
Prior art keywords
data
symbols
value
probability
divided
Prior art date
Application number
TW104113258A
Other languages
English (en)
Other versions
TW201608566A (zh
Inventor
田明雲
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201608566A publication Critical patent/TW201608566A/zh
Application granted granted Critical
Publication of TWI656529B publication Critical patent/TWI656529B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/60—General implementation details not specific to a particular type of compression
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

本發明提供一種資料編碼方法，其可包括接收第一資料之N位元，以及將該第一資料轉換成第二資料之M位元，其中在該第二資料中的一第一值之比例高於一第二值之比例。

Description

資料儲存裝置及其操作方法
各種具體實施例係關於一種資料儲存裝置，尤其係關於一種編碼輸入資料並儲存該編碼資料的資料儲存裝置。
本申請案主張在2014年08月26日於韓國智慧財產局申請，且韓國申請號為10-2014-0111448的韓國申請案為優先權基礎案，在此完整併入當作參考。
半導體記憶體裝置儲存資料，且一般分類為非揮發性和揮發性記憶體裝置。
非揮發性記憶體裝置即使無恆定電力來源仍會留存所儲存的資料。非揮發性記憶體裝置包括快閃記憶體裝置，如反及快閃(NAND Flash)或反或快閃(NOR Flash)、鐵電隨機存取記憶體(Ferroelectric Random Access Memory,FeRAM)、相變隨機存取記憶體(Phase-Change Random Access Memory,PCRAM)、磁阻隨機存取記憶體(Magnetoresistive Random Access Memory,MRAM)或電阻隨機存取記憶體(Resistive Random Access Memory,ReRAM)。
揮發性記憶體裝置無恆定電力來源即無法留存資料。揮發性記憶體裝置包括靜態隨機存取記憶體(Static Random Access Memory,SRAM)、動態隨機存取記憶體(Dynamic Random Access Memory,DRAM)或其類似物。揮發性 記憶體裝置在一資料處理系統中可用作一緩衝記憶體裝置、一快取記憶體裝置或一工作記憶體裝置，因為其資料處理速度相對較高。
在本發明所揭示內容之具體實施例中，一資料編碼方法可包含接收第一資料之N位元，以及將該第一資料轉換成第二資料之M位元，其中在該第二資料中的第一值之比例高於第二值之比例。
在本發明所揭示內容之具體實施例中，一資料儲存裝置之一操作方法可包括將第一資料之N位元轉換成第二資料之M位元，以及將該第二資料寫入到記憶胞，其中儲存該第二資料的該等記憶胞形成偏壓臨界值電壓分佈。
在本發明所揭示內容之具體實施例中，一資料儲存裝置可包括一編碼器，其適合壓縮第一資料之N位元，並產生第二資料之M位元，以及一非揮發性記憶體裝置，其包括複數記憶胞，並適合將該第二資料儲存於該等記憶胞中，其中該第二資料係產生以偏壓到二進位數之一第一值。
10‧‧‧資料儲存裝置
100‧‧‧控制器
110‧‧‧處理器
120‧‧‧記憶體
130‧‧‧編碼器
140‧‧‧解碼器
200‧‧‧非揮發性記憶體裝置
210‧‧‧控制邏輯
220‧‧‧介面單元
230‧‧‧位址解碼器
240‧‧‧資料輸入/輸出單元
250‧‧‧記憶胞陣列
S110、S120、S130、S210、S220、S230、S240、S250、S260‧‧‧步驟
WL‧‧‧字元線
BL‧‧‧位元線
D1‧‧‧第一分佈
D2‧‧‧第二分佈
D3‧‧‧第三分佈
D4‧‧‧第四分佈
A、B、C、D‧‧‧符號
TB1、TB2‧‧‧表
G‧‧‧群組
G1、G2‧‧‧子群組
G21、G221‧‧‧子群組
G22、G222‧‧‧子群組
功能、態樣及具體實施例係結合所附圖式進行說明，其中：
〔圖1〕為例示根據本發明所揭示內容之一具體實施例的一資料儲存裝置之方塊圖。
〔圖2〕為例示記憶胞之臨界值電壓分佈的示意圖。
〔圖3A和圖3B〕為例示記憶胞之偏壓臨界值電壓分佈的示意圖。
〔圖4〕為用於說明於其中圖1所例示編碼器轉換所輸入第一資料並產生第二資料的方法之流程圖。
〔圖5〕為例示於其中第一資料係根據第圖4所例示該程序轉換成第二資料 的程序之示意圖。
〔圖6〕為說明於其中圖1所例示該編碼器產生對應於符號之轉換值的方法之流程圖。
〔圖7A至圖7D〕為例示根據參照圖6所說明該流程產生對應於該等符號的該等轉換值之程序的示意圖。
〔圖7E〕為例示該等所產生結果的示意圖。
〔圖8〕為用於根據參照圖4至圖7E所說明的該等程序，以數目化解釋轉換資料之作用的示意圖。
〔圖9〕為用於說明於其中圖1所例示該資料儲存裝置附加儲存虛擬資料的操作方法之示意圖。
以下將透過示例性具體實施例參照所附圖式說明根據本發明所揭示內容的資料儲存裝置及其操作方法。然而，本發明可以不同形式體現，且不應被理解為限於文中所闡述之該等具體實施例。而是，這些具體實施例係提供以詳細說明使本發明之技術領域中具有通常知識者可很容易達到執行本發明之技術概念的程度。
應可理解本發明之具體實施例不限於所附圖式所示該等細節，且所附圖式不必按比例繪製，且在某些實例中比例可能被誇大以更清楚描繪本發明之某些特徵。雖然於文中使用特定術語，但應可瞭解文中所使用該術語係僅為了說明特定具體實施例之目的，且不欲限制本發明之範疇。
圖1為例示根據本發明所揭示內容之具體實施例的一資料儲存裝置10之方塊圖。
資料儲存裝置10可配置成儲存從外部裝置(圖未示)所提供的資料，以回應該外部裝置之寫入請求。再者，資料儲存裝置10可配置成將該所儲存資料提供給該外部裝置以回應該外部裝置之一讀取請求。資料儲存裝置10可包括一個人電腦記憶卡國際協會(Personal Computer Memory Card International Association,PCMCIA)卡、一緊密快閃(Compact Flash,CF)卡、一智慧媒體卡、一記憶棒、一多媒體卡(MMC、eMMC、RS-MMC及MMC-micro)、一保全數位(Secure Digital,SD)卡(SD、Mini-SD及Micro-SD)、通用快閃儲存體(Universal Flash Storage,UFS)或固態硬碟(Solid state drive,SSD)。
資料儲存裝置10可包括一控制器100和一非揮發性記憶體裝置200。
控制器100可包括一處理器110、一記憶體120、一編碼器130及一解碼器140。
處理器110可控制資料儲存裝置10之整體操作。處理器110可控制非揮發性記憶體裝置200之寫入操作或讀取操作，以分別回應該外部裝置之寫入請求或讀取請求。處理器110可在記憶體120上運行軟體程式，以控制資料儲存裝置10之操作。
記憶體120可為處理器110執行工作記憶體、緩衝記憶體或快取記憶體之功能。記憶體120可儲存各種程式資料和由處理器110所運行的軟體程式、傳輸於該外部裝置與該非揮發性記憶體裝置200之間的緩衝資料，或暫時儲存快取資料。
編碼器130可接收待寫入到非揮發性記憶體裝置200的資料，並轉換該所接收資料。在此案例中，編碼器130可壓縮該所接收資料以使該所 壓縮資料偏壓到二進位數之第一值。具體而言，編碼器130可將第一N位元輸入資料壓縮到第二M位元資料中並輸出該所壓縮資料，其中M小於N。該第二資料可產生以偏壓到該二進位數之第一值。換言之，在該第二資料中的該等第一值之比例可高於在該第二資料中的該等第二值之比例。
解碼器140可接收讀取自非揮發性記憶體裝置200的資料，並解碼該所接收資料。解碼器140可回復由編碼器130所壓縮並儲存於非揮發性記憶體裝置200中的資料。
非揮發性記憶體裝置200可包括一控制邏輯210、一介面單元220、一位址解碼器230、一資料輸入/輸出單元240及一記憶胞陣列250。
控制邏輯210可控制非揮發性記憶體裝置200之整體操作(例如寫入操作、讀取操作及抹除操作)，以回應從控制器100所提供的命令。
介面單元220可與控制器100交換各種控制訊號和資料，該等各種控制訊號包括命令和位址。介面單元220可將該等各種控制訊號和該資料傳輸到非揮發性記憶體裝置200之內部單元。
位址解碼器230可解碼自介面單元220接收的列位址和行位址。位址解碼器230可基於該列位址之解碼結果而控制字元線(word line)WL選擇性驅動。位址解碼器230可基於該行位址之解碼結果而控制資料輸入/輸出單元240選擇性驅動位元線(bit line)BL。
資料輸入/輸出單元240可透過該等位元線BL將自介面單元220接收的資料傳輸到記憶胞陣列250。資料輸入/輸出單元240可透過該等位元線BL將自記憶胞陣列250讀取的資料傳輸到介面單元220。
記憶胞陣列250可包含複數記憶胞(圖未示)，其排列於介於該等 字元線WL與該等位元線BL之間的各自交叉點。該等記憶胞可依據在每個記憶胞中儲存多少資料位元而進行劃分。舉例來說，該等記憶胞可劃分成單階胞(每個胞儲存一個位元)及多階胞(每個胞儲存二個或多個位元)。
記憶胞陣列250可以記憶體區塊為基礎執行抹除操作，並以頁面為基礎執行寫入或讀取操作。記憶胞陣列250可以記憶體區塊或頁面為基礎所調配的實體位址而被存取，以寫入或讀取資料。
圖2為例示記憶胞之臨界值電壓分佈的示意圖。舉例來說，包含於圖1之記憶胞陣列250中的該等記憶胞係說明為每個皆能儲存二個位元的多階胞。
將資料寫入到記憶胞之操作可藉由將電壓施加到耦合於該記憶胞的字元線而執行，以藉由將電荷注入該記憶胞之浮動閘極而增加該記憶胞之臨界值電壓。記憶胞可基於儲存於其中的資料而具有在預定範圍內的臨界值電壓。舉例來說，儲存資料「11」的記憶胞可具有形成第一分佈D1的臨界值電壓，且儲存資料「01」的記憶胞可具有形成第二分佈D2的臨界值電壓。儲存資料「00」的記憶胞可具有形成第三分佈D3的臨界值電壓，且儲存資料「10」的記憶胞可具有形成第四分佈D4的臨界值電壓。
圖3A和圖3B為例示記憶胞之偏壓臨界值電壓分佈的示意圖。
資料儲存裝置10可縮減記憶胞之具體臨界值電壓分佈(亦即對應於該具體臨界值電壓分佈的記憶胞之數目)，以保證改良之資料可靠度。舉例來說，資料儲存裝置10可縮減對應於很容易可對相鄰記憶胞造成干擾效應之臨界值電壓位準的具體臨界值電壓分佈。舉例來說，資料儲存裝置10可縮減具有低保留特性的具體臨界值電壓分佈。當資料儲存裝置10縮減該具體臨界值電壓 分佈時，記憶胞之臨界值電壓分佈可被偏壓。
資料儲存裝置10可偏壓資料並將該所偏壓資料儲存於記憶胞中，以偏壓該等記憶胞之臨界值電壓分佈。編碼器130可轉換待儲存於該等記憶胞中的資料，以使該資料偏壓到該等二進位數之第一值。編碼器130可轉換資料以使該等第一值之比例(亦即該資料中的「偏壓值」)高於該等第二值之比例(亦即「未偏壓值」)。
圖3A例示當儲存於該等記憶胞中的資料偏壓到「1」時的記憶胞之臨界值電壓分佈。
偏壓到「1」的資料可具有成為資料「11」之相對較高機率。再者，隨著儲存該資料「11」的記憶胞之數目增加，該第一分佈D1可形成為相對較高。另一方面，偏壓到「1」的資料可具有成為資料「00」之相對較低機率。再者，隨著儲存該資料「00」的記憶胞之數目減少，該第三分佈D3可形成為相對較低。
圖3B例示當儲存於該等記憶胞中的資料偏壓到「0」時的記憶胞之臨界值電壓分佈。
偏壓到「0」的資料可具有成為資料「00」之相對較高機率。再者，隨著儲存該資料「00」的記憶胞之數自增加，該第三分佈D3可形成為相對較高。另一方面，偏壓到「0」的資料可具有成為資料「11」之相對較低機率。再者，隨著儲存該資料「00」的記憶胞之數目減少，該第一分佈D1可形成為相對較低。
在下文中，資料儲存裝置10轉換輸入資料以使該所轉換資料偏壓到「1」係作為範例來說明。
圖4和圖5為用於說明於其中圖1所例示編碼器130轉換所輸入第一資料並產生第二資料的方法之流程圖和示意圖。
在下文中，參照圖4和圖5，將會說明編碼器130之操作方法。
在步驟S110，編碼器130可以K位元為基礎劃分所輸入第一資料。參照圖5，舉例來說，編碼器130可按二位元劃分該第一資料。
在步驟S120，編碼器130可基於該所劃分第一資料之該等值而將該所劃分第一資料分別與不同符號匹配。圖5例示顯示對應於初始值之符號的一表TB1。各該初始值皆可對應於以K位元為基礎所劃分的資料。當該等初始值對應於按二位元所劃分資料時，用於該等初始值的案例(case)之數目為四。因此，該所劃分第一資料可與四個符號匹配。在該第一資料係以K位元為基礎劃分時，該所劃分第一資料可與2K個符號匹配。
在步驟S130，該編碼器可產生分別對應於該等符號的值，並基於與該所劃分第一資料匹配的該等符號而將該所劃分第一資料轉換成該等值。圖5之表TB1顯示對應於該等各自符號的該等轉換值。基於該表TB1，對應於該等各自符號的該等轉換值可形成第二資料。
圖6為說明於其中圖1所例示編碼器130產生對應於該等符號之該等轉換值的方法之流程圖。
在步驟S210，編碼器130可基於各該符號與該所輸入第一資料匹配多少次計算每個符號之發生機率。
在步驟S220，編碼器130可產生包括以發生機率之次序所排列之該等符號的群組。
在步驟S230，編碼器130可將該群組劃分成兩個子群組。此時， 編碼器130可劃分該群組以使在所包括符號之發生機率之總和中的間隙在該等子群組之間縮減。
在步驟S240，編碼器130可將該等二進位數之偏壓值分配給在該等子群組之間具有該較高發生機率總和的子群組，並將未偏壓值分配給該另一子群組。如上述，該偏壓值之比例在所轉換資料中增加。在該等子群組具有相同發生機率總和時，編碼器130可將該偏壓值分配給任一者並將該未偏壓值分配給該另一者。
在步驟S250，編碼器130可決定各該子群組是否皆包括一個符號。
當決定各該子群組不包括一個符號時(否)，該流程可進行到步驟S230。在此案例中，編碼器130可重複劃分各該子群組之步驟S230及分配該等第一值和第二值之步驟S240，直到各該所劃分子群組皆包括一個符號。
當決定各該子群組皆包括一個符號時(是)，該流程可進行到步驟S260。
在步驟S260，編碼器130可基於分配給各該符號的累加值而產生對應於該等各自符號的該等轉換值。每當該符號被劃分成以包括於該等子群組中時，該等累加值皆可指示所累加並分配給一個或多個子群組的值。
圖7A至圖7D為例示根據參照圖6所說明該流程產生對應於該等符號的該等轉換值之程序的示意圖，且圖7E為例示該等所產生結果的示意圖。在下文中，編碼器130按二位元劃分第一資料並將該所劃分資料與符號A、B、C及D匹配係作為範例來說明。
參照圖7A，編碼器130可分別計算在該所輸入第一資料中的該 等符號A、B、C及D之該等發生機率為40%、15%、35%及10%。編碼器130可產生包括以發生機率之次序之所排列符號A、C、B及D的群組G。舉例來說，編碼器130可以發生機率之遞減次序排列該等符號。
參照圖7B，編碼器130可將該群組G劃分成兩個子群組G1和G2，以使介於包括於該子群組G1中的符號之發生機率之總和與包括於該子群組G2中的符號之發生機率之總和之間的差異降至最低。具體而言，編碼器130可在該等所排列符號A、C、B及D之中的任何一個點之左右兩側，將該群組G劃分成子群組。當該群組G在介於該等符號A與C之間的中間點之左右兩側將該群組G劃分成子群組G1和G2時，介於左子群組G1之發生機率之總和(即40%)與右子群組G2之發生機率之總和(即60%)之間的差異在複數劃分區之中可為最小。
編碼器130可將「1」之偏壓值分配給在該等子群組G1與G2之間具有該較高發生機率總和(即60%)的右子群組G2，並將「0」之未偏壓值分配到具有該較低發生機率總和(即40%)的左子群組G1。
編碼器130可決定各該子群組G1和G2是否皆可包括一個符號。編碼器130可基於該決定結果而重複劃分各該子群組G1和G2及分配「1」和「0」。此時，編碼器130可重複該劃分及分配程序直到各該新劃分的子群組皆包括僅一個符號。左子群組G1包括一個符號A，但右子群組G2包括三個符號C、B及D。因此，編碼器130可決定各該子群組G1和G2皆不包括一個符號。如圖7C所例示，編碼器130可劃分該子群組G2及分配「1」和「0」。
參照圖7C，編碼器130可在該等符號C、B及D之中任何一個點之左右兩側將子群組G2劃分成新的子群組。當子群組G2在介於該等符號C 與B之間的中間點之左右兩側劃分成新的子群組G21和G22時，介於左子群組G21之發生機率之總和(即35%)與該右子群組G22之發生機率之總和(即25%)之間的差異在複數劃分區之中可為最小。
編碼器130可將「1」分配給在該等新的子群組G21與G22之間具有35%之較高發生機率總和的左子群組G21，並將「0」分配給具有25%之較低發生機率的右子群組G22。
編碼器130可決定各該子群組G21和G22是否皆包含一個符號。左子群組G21包括一個符號C，但右子群組G22包括兩個符號B和D。因此，編碼器130可決定各該子群組G21和G22不包括一個符號。如圖7D所例示，編碼器130可劃分該子群組G22及分配「1」和「0」。
參照圖7D，編碼器130可在介於該等符號B與D之間的中間點之左右兩側，將該子群組G22劃分成新的子群組G221和G222。
編碼器130可將「1」分配給在該等新的子群組G221與G222之間具有15%之較高發生機率總和的左子群組G221，以及將「0」分配給具有10%之較低發生機率總和的右子群組G222。
編碼器130可決定各該子群組皆包括一個符號。
編碼器130可基於分配給各該符號的累加值而產生對應於該等各自符號的轉換值。在圖7A至圖7D中，分配給該符號A的累加值為「0」，且分配給該符號B的累加值為「101」，且分配給該符號C的累加值為「11」，且分配給該符號D的累加值為「100」。
圖7E係例示表TB2，其顯示對應於透過圖7A至圖7D所例示該等程序所產生之該等初始值和該等轉換值的該等符號。
當寫入到該非揮發性記憶體裝置200的第二資料被讀取及輸入時，解碼器140可藉由參照對應於該等符號的該等轉換值將該第二資料回復成該第一資料。
圖8為用於根據參照圖4至圖7E所說明的該等程序而數目化解釋轉換資料之作用的示意圖。
編碼器130可壓縮該所輸入第一資料並產生該第二資料。編碼器130可產生該第二資料，以使該第二資料偏壓到該偏壓值(即「1」)。在該第二資料中的「1」之比例可高於「0」之比例。
該第一資料之整個位元數目為200係作為範例來說明。在該等符號A、B、C及D之數目40、15、35及10分別與該第一資料匹配時，該等符號A、B、C及D之該等發生機率可分別設定為40%、15%、35%及10%。
該第二資料之整個位元數目可基於該等轉換值而計算如下。
第二資料之位元數目=40*1+15*3+35*2+10*3=185。
亦即，可得到15位元(=200位元-185位元)之壓縮效果。
在該等第一資料和第二資料中的「1」之該等比例可計算如下。
在第一資料中的「1」之比例=(「1」之數目)/整個位元數目=(15*1+35*1+10*2)/200=35%。
在第二資料中的「1」之比例=(「1」之數目)/整個位元數目=(15*2+35*2+10*1)/200=59.5%。
該計算結果可指示該第二資料比該第一資料更偏壓到「1」。
圖9為用於說明於其中圖1所例示資料儲存裝置10額外儲存虛擬資料的操作方法之示意圖。
編碼器130可壓縮第一N位元資料及產生第二M位元資料，其中M小於N。在該第二M位元資料儲存於非揮發性記憶體裝置200中時，相較於當該第一N位元資料儲存時，資料儲存裝置10可確保對應於(N-M)位元的可用空間。資料儲存裝置10可額外儲存在非揮發性記憶體裝置200中由「1」之該等偏壓值所構成的(N-M)位元虛擬資料，從而增加該偏壓效應。
根據本發明所揭示內容之具體實施例，能編碼資料以使儲存該資料的記憶胞形成偏壓臨界值電壓分佈並將該編碼資料儲存於該等記憶胞中的資料儲存裝置成為可能。
雖然以上已說明某些具體實施例，但熟習此項技術者應可理解所說明的該等具體實施例僅為舉例說明。據此，文中所說明該資料儲存裝置不應基於該等所說明具體實施例而加以限制。而是，文中所說明該資料儲存裝置應僅在結合以上說明和所附圖式時，根據以下申請專利範圍加以限制。

Claims (14)

  1. 一種資料編碼方法，包含：接收第一資料之N位元；以及將該第一資料轉換成第二資料之M位元，其中在該第二資料中，一第一值之一比例高於一第二值之一比例，其中該第一資料之轉換包含：以一K位元為基礎劃分該第一資料；基於初始值之K位元而將所劃分第一資料與2K個符號匹配；產生分別對應於該等符號的值；以及基於與該所劃分第一資料匹配的該等符號而將該所劃分第一資料轉換成該等值，其中該M、N及K皆為一自然數，以及其中值之產生包含：以發生機率之次序排列該等符號；在介於所排列符號之兩個相鄰符號之間的一邊界將該等符號劃分成兩個群組，其中包括於一個群組中的符號之發生機率之總和與包括於一另一群組中的符號之發生機率之總和有一最小間隙；將該第一值分配給具有該發生機率總和高於該另一群組的一個群組，並將該第二值分配給該另一群組；重複該等符號之劃分及該等第一值和第二值之分配，直到各該所劃分群組皆包括一個符號；以及 基於重複分配給該等所劃分群組的該等第一值和第二值而產生對應於該等符號的該等值。
  2. 如申請專利範圍第1項所述之資料編碼方法，其中值之產生更包含：基於該等符號在該所劃分第一資料之匹配中與該所劃分第一資料匹配多少次而計算該發生機率。
  3. 如申請專利範圍第1項所述之資料編碼方法，其中該M小於該N。
  4. 如申請專利範圍第3項所述之資料編碼方法，更包含：將由該等第一值所構成的第三資料之(N-M)位元加到該第二資料。
  5. 一種資料儲存裝置之操作方法，包含：將第一資料之N位元轉換成第二資料之M位元；以及將該第二資料寫入到記憶胞，其中儲存該第二資料的該等記憶胞形成一偏壓臨界值電壓分佈，其中第一資料之該等N位元之轉換包含：以一K位元為基礎劃分該第一資料；基於初始值之K位元而將所劃分第一資料與2K個符號匹配；產生分別對應於該等符號的值；以及基於與該所劃分第一資料匹配的該等符號而將該所劃分第一資料轉換成該等值，其中該M、N及K皆為一自然數，以及其中值之產生包含：以發生機率之次序排列該等符號； 在介於所排列符號之兩個相鄰符號之間的一邊界將該等符號劃分成兩個群組，其中包括於一個群組中的符號之發生機率之總和與包括於該另一群組中的符號之發生機率之總和有一最小間隙；將一第一值分配給具有該發生機率總和高於該另一群組的一個群組，並將一第二值分配給該另一群組；重複該等符號之劃分及該等第一值和第二值之分配，直到各該所劃分群組皆包含一個符號；以及基於重複分配給該等所劃分群組的該等第一值和第二值而產生對應於該等符號的該等值。
  6. 如申請專利範圍第5項所述之操作方法，其中在該第二資料中，一第一值之一比例高於一第二值之一比例。
  7. 如申請專利範圍第5項所述之操作方法，其中值之產生更包含：基於該等符號在該所劃分第一資料之匹配中與該所劃分第一資料匹配多少次而計算該發生機率。
  8. 如申請專利範圍第6項所述之操作方法，更包含：將由該等第一值所構成的第三資料之(N-M)位元寫入到該等記憶胞。其中該M小於該N。
  9. 一種資料儲存裝置，包含：一編碼器，其適合壓縮第一資料之N位元，並產生第二資料之M位元；以及一非揮發性記憶體裝置，其包含複數記憶胞，並適合將該第二資料儲存於該等記憶胞中， 其中該第二資料係產生以偏壓到二進位數之一第一值，其中該編碼器以一K位元為基礎劃分該第一資料，基於初始值之K位元而將所劃分第一資料與2K個符號匹配，產生分別對應於該等符號的值，以及基於與該所劃分第一資料匹配的該等符號而將該所劃分第一資料轉換成該等值，其中該M、N及K皆為一自然數，以及其中該編碼器在介於該等符號之兩個相鄰符號之間的一邊界將以發生機率之次序所排列的該等符號劃分成兩個群組，將該第一值分配給具有該發生機率總和高於該另一群組的一個群組，並將一第二值分配給該另一群組，以及基於分配給所劃分群組的該等第一值和第二值而產生對應於該等符號的該等值。
  10. 如申請專利範圍第9項所述之資料儲存裝置，其中在該第二資料中的第一值之比例高於該等二進位數之一第二值之比例。
  11. 如申請專利範圍第9項所述之資料儲存裝置，其中包括於一個群組中的符號之發生機率之總和與包括於該另一群組中的符號之發生機率之總和有一最小間隙。
  12. 如申請專利範圍第9項所述之資料儲存裝置，其中該編碼器重複該等符號之劃分及該等第一值和第二值之分配，直到各該所劃分群組皆包括一個符號。
  13. 如申請專利範圍第9項所述之資料儲存裝置，其中該編碼器基於該等符號與該所劃分第一資料匹配多少次而計算該發生機率。
  14. 如申請專利範圍第9項所述之資料儲存裝置，其中該非揮發性記憶體裝置將由該等第一值所構成的第三資料之(N-M)位元額外儲存於該等記憶胞中。
TW104113258A 2014-08-26 2015-04-24 資料儲存裝置及其操作方法 TWI656529B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140111448A KR20160024547A (ko) 2014-08-26 2014-08-26 데이터 저장 장치 및 그것의 동작 방법
??10-2014-0111448 2014-08-26

Publications (2)

Publication Number Publication Date
TW201608566A TW201608566A (zh) 2016-03-01
TWI656529B true TWI656529B (zh) 2019-04-11

Family

ID=55403768

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113258A TWI656529B (zh) 2014-08-26 2015-04-24 資料儲存裝置及其操作方法

Country Status (4)

Country Link
US (1) US9473171B2 (zh)
KR (1) KR20160024547A (zh)
CN (1) CN105390156B (zh)
TW (1) TWI656529B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11488669B2 (en) * 2020-12-29 2022-11-01 Sandisk Technologies Llc Three-valued programming mechanism for non-volatile memory structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457155B2 (en) * 2006-08-31 2008-11-25 Micron Technology, Inc. Non-volatile memory device and method having bit-state assignments selected to minimize signal coupling
US20100057977A1 (en) * 2008-08-28 2010-03-04 Agere Systems Inc. Reduced-power programming of multi-level cell (mlc) memory
US20100125701A1 (en) * 2008-11-18 2010-05-20 Ki Tae Park Multi-Level Non-Volatile Memory Device, Memory System Including the Same, and Method of Operating the Same
US7747086B1 (en) * 2005-07-28 2010-06-29 Teradici Corporation Methods and apparatus for encoding a shared drawing memory
US20110026545A1 (en) * 2009-07-28 2011-02-03 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding data with altered bit sequence
US8345476B2 (en) * 2010-03-10 2013-01-01 Macronix International Co., Ltd. Multi-level cell programming speed improvement through program level exchange

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005100527A (ja) * 2003-09-25 2005-04-14 Matsushita Electric Ind Co Ltd 半導体不揮発性記憶装置
KR101082650B1 (ko) 2009-01-21 2011-11-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR102247087B1 (ko) * 2014-07-08 2021-05-03 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7747086B1 (en) * 2005-07-28 2010-06-29 Teradici Corporation Methods and apparatus for encoding a shared drawing memory
US7457155B2 (en) * 2006-08-31 2008-11-25 Micron Technology, Inc. Non-volatile memory device and method having bit-state assignments selected to minimize signal coupling
US20100057977A1 (en) * 2008-08-28 2010-03-04 Agere Systems Inc. Reduced-power programming of multi-level cell (mlc) memory
US20100125701A1 (en) * 2008-11-18 2010-05-20 Ki Tae Park Multi-Level Non-Volatile Memory Device, Memory System Including the Same, and Method of Operating the Same
US20110026545A1 (en) * 2009-07-28 2011-02-03 Samsung Electronics Co., Ltd. Method and apparatus for encoding and decoding data with altered bit sequence
US8345476B2 (en) * 2010-03-10 2013-01-01 Macronix International Co., Ltd. Multi-level cell programming speed improvement through program level exchange

Also Published As

Publication number Publication date
US9473171B2 (en) 2016-10-18
CN105390156A (zh) 2016-03-09
KR20160024547A (ko) 2016-03-07
TW201608566A (zh) 2016-03-01
US20160065240A1 (en) 2016-03-03
CN105390156B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN109799950B (zh) 用于中间存储的适应性管理的存储设备和方法
US10067873B2 (en) Data storage device and operating method thereof
US11676679B2 (en) Two-layer code with low parity cost for memory sub-systems
CN113539342B (zh) 主动读取干扰缓解
US10043573B2 (en) Apparatus and method for endurance friendly programming using lower voltage thresholds
US10324785B2 (en) Decoder using low-density parity-check code and memory controller including the same
US11275523B2 (en) Per cursor logical unit number sequencing
CN113168386A (zh) 用于多个流的两级混合存储器缓冲器
US20170060482A1 (en) Memory system and method of controlling nonvolatile memory
CN116954491A (zh) 用于存储控制器的操作方法和包括存储控制器的存储系统
US11360885B2 (en) Wear leveling based on sub-group write counts in a memory sub-system
US9478289B1 (en) Semiconductor memory device and operating method thereof
TWI656529B (zh) 資料儲存裝置及其操作方法
CN117153232A (zh) 用于不规则低密度奇偶校验解码的跨列缩放的位翻转阈值
CN117149059A (zh) 非易失性存储器装置中的功率高效码字加扰
US10095424B2 (en) Apparatus and method for programming non-volatile memory using a multi-cell storage cell group
KR20210049619A (ko) 분산 저장 시스템의 스토리지 노드 및 그 동작 방법
US20170255513A1 (en) Memory system and memory control method
US11789861B2 (en) Wear leveling based on sub-group write counts in a memory sub-system
US11372719B1 (en) Memory system
US11861208B2 (en) Performing data operations on grouped memory cells
US20240370185A1 (en) Power efficient codeword scrambling in a non-volatile memory device
US20230058232A1 (en) Partition command queues for a memory device
Berman Low-Latency Modulation Scheme for Solid State Drive
KR20240080913A (ko) 스토리지 장치 및 그 동작 방법